WO2004001774A1 - 低い抵抗値を有するチップ抵抗器とその製造方法 - Google Patents

低い抵抗値を有するチップ抵抗器とその製造方法 Download PDF

Info

Publication number
WO2004001774A1
WO2004001774A1 PCT/JP2003/007457 JP0307457W WO2004001774A1 WO 2004001774 A1 WO2004001774 A1 WO 2004001774A1 JP 0307457 W JP0307457 W JP 0307457W WO 2004001774 A1 WO2004001774 A1 WO 2004001774A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal plate
resistor
back surface
chip resistor
recess
Prior art date
Application number
PCT/JP2003/007457
Other languages
English (en)
French (fr)
Inventor
Torayuki Tsukada
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002177970A external-priority patent/JP3837091B2/ja
Priority claimed from JP2002177971A external-priority patent/JP3913121B2/ja
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to AU2003242301A priority Critical patent/AU2003242301A1/en
Priority to US10/518,224 priority patent/US7221254B2/en
Publication of WO2004001774A1 publication Critical patent/WO2004001774A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making

Definitions

  • Japanese Patent Application Laid-Open No. 2001-2011 proposes a chip resistor 1 configured as shown in FIG.
  • the chip resistor 1 has a resistance 2 which is less than that of the base metal, such as nickel, as opposed to metal of the base having a low resistance, such as copper.
  • a metal plate having a thickness dimension TO of metal such as an alloy formed by adding a metal having high resistance is formed in a rectangular shape having a length dimension L and a width dimension W.
  • a recess 3 having a length dimension of L 0 and a depth dimension of S is cut out by cutting, so that of the back surface of the resistor 2,
  • Connection terminal electrodes 4 and 5 are provided at both left and right end portions. Further, on the both connection terminal electrodes 4 and 5, metal layers 6 and 7 are formed in order to facilitate soldering to a printed circuit board or the like.
  • the above-mentioned Japanese Patent Application Laid-Open No. 2001-101807 is a back surface of a raw metal plate formed by arranging and integrating a large number of resistors. Then, a plating process is performed in a state where a resist mask for partial plating is applied, to form plating layers 6 and 7 for soldering on the respective connection terminal electrodes 4 and 5. Then, next to this, a manufacturing method is proposed in which the recess 3 is engraved on the back surface of the material metal plate by cutting, and then the material metal plate is cut for each of the resistors.
  • solder is applied only to the connection terminal electrodes 4 and 5. It is made to form a tack layer 6, 7 for attachment.
  • a chip resistor having a low resistance value is characterized in that, in claim 1, among the back surfaces of the resistor formed of a metal plate, Recesses are provided in the left and right end portions, and connection terminal electrodes made of metal having a resistance lower than that of the resistor are provided in the recess, and at least a portion of the resistor between the connection terminal electrodes on the back surface It is characterized by being covered with an insulator.
  • the second aspect of the present invention is characterized in that the surfaces of the connection terminal electrodes are substantially flush with the surface of the insulator, or protrude from the surface of the insulator.
  • the said both connection terminal electrode was made into the metal plating layer, It is characterized by the above-mentioned.
  • a material formed by integrating a large number of resistors constituting one chip resistor in parallel A step of manufacturing a metal plate, a step of covering at least the back surface of the metal plate with an insulator, and a concave portion of the back surface of the metal plate at both left and right ends of each of the resistors.
  • a recessed groove as a portion of the insulator And cutting the portions corresponding to the left and right end portions of each of the resistors while cutting the portions, and the portion of each of the back surfaces of the raw metal plate in the respective recessed grooves is lower than the raw metal plate. It is characterized by comprising: a step of forming a metal plating layer as a connection terminal electrode made of a metal of resistance; and a step of dividing the material metal plate into each of the resistors.
  • the length dimension L 0 in the portion of the recess 3 inscribed in the back of the resistor 2 and the recess 3 in the depth dimension S after being engraved It is determined by the remaining thickness dimension T. Therefore, the dispersion of the length dimension L 0 and the depth dimension S in the recess 3 engraved on the back surface of the resistor 2 appeared as a dispersion of the resistance value of the chip resistor 1.
  • concave portions are provided on the left and right ends of the back surface of the resistor, and connection terminal electrodes made of metal having resistance lower than that of the resistor are provided in the concave portions.
  • the depth of the recess formed on the back surface of the resistor has no or less influence on the resistance value between the two connection terminals, that is, the resistance value of the chip resistor. Therefore, when engraving a recess, the processing accuracy of the depth dimension does not have to be high, and it is only necessary to maintain only the length dimension with high processing accuracy. Therefore, it is possible to reduce the number of steps required to form a recess in the resistor, and as a result, it is possible to reduce the manufacturing cost.
  • connection terminal electrodes in the case where the portion between the connection terminal electrodes is covered with an insulator, as described in claim 2, the surface of the connection terminal electrodes is made substantially coplanar with the surface of the insulator. Or by projecting from the surface of the insulator Since the floating of the both connection terminal electrodes from the printed circuit board can be reduced or eliminated when soldering to a printed circuit board or the like, the reliability and strength of the soldering can be improved. There is.
  • connection terminal electrodes are formed of a metal plating layer
  • the height dimension of the chip resistor can be further reduced, and the weight can be reduced.
  • a recess is provided in the middle of the back surface of the resistor made of a metal plate.
  • a chip resistor comprising a pair of connection terminal electrodes at both ends of the back surface of the chip and a plating layer formed on both connection terminal electrodes, wherein the inside of the recess is covered with an insulator.
  • the present invention also relates to a method of manufacturing a chip resistor having a low resistance value according to the second aspect of the present invention.
  • a step of manufacturing a metal plate, a step of forming a recessed groove as a recess in a middle portion of each of the resistors in the back surface of the raw metal plate, the inside of the recessed groove in the back surface of the raw metal plate Comprising the steps of: coating with an insulator; forming a plating layer on the back surface of the raw metal plate; and dividing the raw metal plate into the respective resistors. .
  • a recess is engraved in the material metal plate, the inside of the recess is covered with an insulator, and then each contact is made. A plating process is performed to form a soldering layer on the connecting terminal electrode. Therefore, since the insulator covering the inside of the recess prior to this laminating process functions as a mask for partial plating for forming a soldering layer only on the connection terminal electrode. is there. Therefore, as in the prior art, the step of forming a resist mask for partial plating in advance before the step of plating, and the step of peeling off the resist mask for partial plating after the step of plating are performed. Since the manufacturing process can be omitted, the manufacturing process can be simplified as much, and the manufacturing cost of the chip resistor having the above-described effect can be significantly reduced.
  • FIG. 1 is a perspective view showing a chip resistor in the prior art.
  • FIG. 2 is a perspective view showing a chip resistor according to a first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view taken along line II I-II I of FIG.
  • FIG. 4 is a bottom view of FIG.
  • Figure 5 is a V-V cross-sectional view of Figure 2;
  • FIG. 6 is a cross-sectional view of FIG. 2 taken along the line VI-VI.
  • FIG. 7 is a perspective view showing a first step in a method of manufacturing a chip resistor.
  • FIG. 8 is a perspective view showing a second step in the manufacturing method.
  • FIG. 9 is a perspective view showing a third step in the manufacturing method.
  • FIG. 10 is an enlarged sectional view taken on line X--X in FIG.
  • FIG. 11 is a perspective view showing a fourth step in the manufacturing method.
  • Fig.12 is an enlarged cross-sectional view taken along the line XII-XII of Fig.11.
  • FIG. 13 is a cross-sectional view showing a first step in another manufacturing method.
  • FIG. 15 is a longitudinal front view of a chip resistor according to another manufacturing method.
  • FIG. 16 is a perspective view showing a chip resistor according to a second embodiment of the present invention.
  • FIG. 17 is a cross-sectional view taken along line XVI I-XVI I of FIG.
  • Figure 21 is an enlarged cross-sectional view taken along the line XXI-XXI of Figure 20.
  • FIG. 22 is a perspective view showing a third step in the manufacturing method.
  • FIG. 23 is an enlarged cross-sectional view of FIG. 22 taken along the line XXI I I -XXI I I.
  • FIG. 24 is a perspective view showing a fourth step in the manufacturing method.
  • FIG. 25 is an enlarged cross-sectional view taken along line XXIV of FIG. Detailed Description of the Preferred Embodiment
  • reference numeral 1 1 denotes a chip resistor according to an embodiment of the present invention.
  • This chip resistor 1 1 is provided with a resistor 12 formed in a rectangular shape having a length dimension of L and a width dimension of W.
  • This resistor 12 is made of a metal plate of thickness dimension T, and the metal is a base having a low resistance, such as, for example, copper-nickel alloy, nickel-chromium alloy or iron-chromium alloy. It is an alloy or the like formed by adding a metal (hereinafter, referred to as a high resistance metal) having a resistance higher than that of the metal of the base to the metal of the material (hereinafter referred to as a low resistance metal).
  • a high resistance metal having a resistance higher than that of the metal of the base to the metal of the material
  • the length dimension from the both end faces 1 2 c and 1 2 d in the said resistor 12 is in the part of the both ends of back surface 12 b among front and back both sides 12 a and 12 b in the said resistor 12
  • Recesses 1 3 and 14 of depth dimension S are engraved by L 1 and L 2 respectively.
  • both of the surface 12 a and the back surface 11 b of the resistor 12 are covered with an insulator 15 or 16 such as a heat resistant synthetic resin or glass.
  • connection terminal electrodes 17 and 18 of pure metal such as copper are formed as metal plating layers. It is done.
  • the thickness of the two connection terminal electrodes 17 and 18 is such that the surface thereof is substantially coplanar with the surface of the insulator 16 covering the back surface 12 b of the resistor 12,
  • the dimensions are set to
  • “providing the recess at the left and right ends of the back surface of the resistor” means that both the recesses 13 and 14 have the resistors 1 as shown in FIG. In the case of being in contact with both end faces 1 2 c and 1 2 d in 2 and as shown in FIG. 15, both recesses 1 3 ′ and 1 4 ′ forming the connection terminal electrodes 7 ′ and 1 8 ′, respectively. This includes both cases where the both end faces 1 2 c ′ and 1 2 d ′ in the resistor 1 2 ′ are in proximity without being in contact.
  • This chip resistor 1 1 1 is provided with a resistor 1 1 1 formed in a rectangular shape having a length dimension and a width dimension of W.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

 金属板製抵抗体の裏面における両端の部分に、当該抵抗体に対する接続端子電極を設けることによって、低い抵抗値にした抵抗器において、その高さ寸法を低くして軽量化を図るとともに、コストの低減を図ることを課題とする。 前記抵抗体の裏面に置ける両端の部分に、凹所を設けて、この凹所内に前記接続端子電極を設ける一方、前記抵抗体のうち少なくとも裏面における前記両接続端子電極間の部分を絶縁体にて被覆する、或いは前記抵抗体の裏面の中程部に凹所を設け裏面の両端の部分を一対の接続端子電極とし、前記中程部の凹所内を絶縁体にて被覆することで上記課題を解決する。

Description

曰月 糸田 » 低い抵抗値を有するチップ抵抗器とその製造方法 発明の背景 本発明は、 例えば、 1 Ω以下というように低い抵抗値を有するチップ抵抗器と 、 これを製造する方法とに関するものである。
先行技術としての特開 2 0 0 1 — 1 1 8 7 0 1 号公報は、 図〗 に示すような構 成のチップ抵抗器 1 を提案している。
すなわち、 この先行技術によるチップ抵抗器 1 は、 その抵抗体 2 を、 例えば、 銅等のように低い抵抗を有する基材の金属に対して二ッケル等のように前記基材 の金属よリも高い抵抗を有する金属を添加して成る合金等の金属による厚さ寸法 T Oの金属板にて、 長さ寸法が Lで幅寸法 Wの長方形に形成している。 そして、 、 この抵抗体 2 における裏面の中程部に、 長さ寸法が L 0で深さ寸法が Sの凹所 3を切削加工にて刻設することにより、 前記抵抗体 2 における裏面のうち左右両 端の部分に、 接続端子電極 4 , 5を設けている。 そして、 この両接続端子電極 4 , 5 には、 プリン 卜基板等に対する半田付けを容易にするためにメ ツキ層 6 , 7 が形成されている。
また、 前記特開 2 0 0 1 — 1 1 8 7 0 1 号公報は、 前記した構成のチップ抵抗 器を製造するに際して、 抵抗体の多数個を並べて一体化して成る素材金属板にお ける裏面に、 部分メツキ用のレジス トマスクを施した状態でメ ツキ処理を行うこ とによって、 前記各接続端子電極 4 , 5の部分に半田付け用のメツキ層 6 , 7を 形成する。 そしてこれに次いで、 前記素材金属板の裏面に前記凹所 3を切削加工 によって刻設したのち、 前記素材金属板を、 前記各抵抗体ごとに切断するという 製造方法を提案している。
しかし、 この先行技術のチップ抵抗器 1 は、 プリン 卜基板等に対する半田付け に際して、 溶融半田が両接続端子電極 4 , 5を越えて、 抵抗体 2 における両接続 端子電極 4 , 5間の部分に付着することによって、 抵抗値が変化するおそれが大 きい。 これを回避するには、 前記抵抗体 2の裏面の凹所 3における深さ寸法 Sを 深くすれば良いが、 接続端子電極間における抵抗体の厚さ寸法 Tを変えずに凹所 3における深さ寸法 Sを深くしょうとすると、 チップ抵抗器 1 における全体の高 さ寸法が高くなるばかリか、 重量がァップするという問題があつた。
また、 前記先行技術の製造方法は、 素材金属板の裏面に、 部分メツキ用のレジ ス卜マスクを施した状態でメツキ処理を行うことによって、 前記各接続端子電極 4 , 5の部分のみに半田付け用のメツキ層 6, 7を形成するようにしている。 換 言すると、 前記半田付け用のメツキ層 6 , 7を形成するメツキ工程の前に、 素材 金属板の裏面に予め部分メツキ用のレジス卜マスクを形成する工程、 及び、 メッ キエ程のあとにおいて前記部分メツキ用のレジストマスクを剥離除去する工程を 必要とするから、 製造コス卜が大幅に嵩むという問題もあった。 発明の開示
本発明は、 これらの問題を解消することを技術的課題とするものである。 このような技術的課題を解決するために、 本発明の第〗 の局面における低い抵 抗値を有するチップ抵抗器は、 請求項 1 では、 金属板にて構成した抵抗体におけ る裏面のうち左右両端の部分に凹部を設けて、 この凹部内に、 前記抵抗体よリも 低い抵抗の金属による接続端子電極を設ける一方、 前記抵抗体のうち少なくとも 裏面における前記両接続端子電極間の部分を絶縁体にて被覆したことを特徴とし ている。
また、 請求項 2では、 前記両接続端子電極の表面を、 絶縁体の表面と略同一平 面にするか、 或いは、 絶縁体の表面よリ突出することを特徴としている。
また、 請求項 3では、 前記両接続端子電極を、 金属メツキ層にしたことを特徴 と している。
そして、 本発明の第 1 の局面における低い抵抗値を有するチップ抵抗器の製造 方法に関し、 請求項 5では、 一つのチップ抵抗器を構成する抵抗体の多数個を並 ベて一体化して成る素材金属板を製作する工程と、 前記素材金属板のうち少なく ともその裏面を、 絶縁体にて被覆する工程と、 前記素材金属板における裏面のう ち前記各抵抗体における左右両端の部分に、 凹所としての凹み溝を、 前記絶縁体 のうち前記各抵抗体における左右両端の部分に該当する部分を切除しながら刻設 する工程と、 前記素材金属板における裏面のうち前記各凹み溝内の部分に、 前記 素材金属板よリも低い抵抗の金属による接続端子電極としての金属メツキ層を形 成する工程と、 前記素材金属板を、 前記各抵抗体ごとに分割する工程と、 を備え ることを特徴としている。
このように、 金属板にて構成した抵抗体のうち少なくとも裏面における前記両 接続端子電極間の部分を絶縁体にて被覆したことにより、 プリン卜基板等に対す る半田付けに際して、 溶融半田が抵抗体のうち両接続端子電極間の部分に接触す ることを、 前記絶縁体にて阻止できる。 従って、 溶融半田の接触を回避するため に接続端子電極の高さ寸法を高くする必要がないので、 この分だけチップ抵抗器 における全体の高さ寸法を低くできるとともに、 軽量化を図ることができる。 また、 両接続端子電極の間における抵抗値、 つまり、 チップ抵抗器における抵 抗値は、 図 1 に示した先行技術の構造では、 前記抵抗体 2を構成する金属におけ る固有抵抗及び前記抵抗体 2における幅寸法 W 0に加えて、 前記抵抗体 2のうち その裏面に刻設した凹所 3の部分における長さ寸法 L 0と、 深さ寸法 Sの凹所 3 を刻設したあとにおける残りの厚さ寸法 Tとによって決定される。 そのため、 前 記抵抗体 2における裏面に刻設する凹所 3における長さ寸法 L 0及び深さ寸法 S のバラ付きが、 前記チップ抵抗器 1 における抵抗値のバラ付きになって現れてい た。 しかし、 請求項 1 の構成では、 記抵抗体における裏面のうち左右両端の部分 に凹部を設けて、 この凹部内に、 前記抵抗体よリも低い抵抗の金属による接続端 子電極を設けているため、 前記抵抗体における裏面に刻設する凹所の深さが、 両 接続端子間における抵抗値、 つまり、 チップ抵抗器における抵抗値に対して及ぼ す影響は無くなるか、 小さくなる。 従って、 凹所の刻設に際しては、 その深さ寸 法の加工精度は高くなくてもよく、 長さ寸法だけを高い加工精度に保つだけで良 い。 そのため、 抵抗体に対して凹所を刻設することに要する手数を軽減でき、 そ の結果、 製造コストの削減が可能である。
また、 前記両接続端子電極間の部分を絶縁体にて被覆する場合において、 前記 両接続端子電極を、 請求項 2に記載したように、 その表面を絶縁体の表面と略同 —平面にするか、 或いは、 絶縁体の表面より突出するように構成することにより 、 プリン卜基板等に対する半田付けに際して、 前記両接続端子電極のプリント基 板からの浮き上がリを小さくするか、 或いは無くすることができるから、 半田付 けの確実性及び強度を向上できる利点がある。
また、 前記両接続端子電極を、 請求項 3に記載したように、 金属メツキ層にて 構成することにょリ、 チップ抵抗器における高さ寸法をよリ低くできるとともに 、 よリ軽量化できる。
更にまた、 請求項 5に記載した製造方法によると、 前記した構成のチップ抵抗 器の多数個を、 一枚の素材金属板から製造することができ、 これに加えて、 凹所 内に接続端子電極としての金属メツキ層を形成するときにおいて、 前記素材金属 板における裏面に形成した絶縁体が、 前記金属メツキ層を前記凹所内にのみ形成 するためのマスクになる。 換言すると、 前記素材金属板の裏面に対してマスキン グを行うことなく、 前記絶縁体を利用して前記凹所内のみに金属メツキ層を形成 することができて、 メツキ工程が簡単になるから、 製造コストを大幅に低減でき るのである。
次に、 本発明の第 2の局面における低い抵抗値を有するチップ抵抗器は、 請求 項 4では、 金属板にて構成した抵抗体における裏面の中程部に凹部を設けて、 前 記抵抗体における裏面のうち両端の部分を一対の接続端子電極にし、 この両接続 端子電極に、 メツキ層を形成して成るチップ抵抗器において、 前記凹所内を、 絶 縁体にて被覆することを特徴としている。
そして、 本発明の第 2の局面における低い抵抗値を有するチップ抵抗器の製造 方法に関し、 請求項 6では、 一つのチップ抵抗器を構成する抵抗体の多数個を並 ベて一体化して成る素材金属板を製作する工程と、 前記素材金属板における裏面 のうち前記各抵抗体における中程部に凹所としての凹み溝を刻設する工程と、 前 記素材金属板の裏面における前記凹み溝内を、 絶縁体にて被覆する工程と、 前記 素材金属板の裏面にメツキ層を形成する工程と、 前記素材金属板を、 前記各抵抗 体ごとに分割する工程と、 を備えることを特徴としている。
また、 請求項 7では、 一つのチップ抵抗器を構成する抵抗体の多数個を並べて 一体化して成る素材金属板を製作する工程と、 前記素材金属板における裏面のう ち前記各抵抗体における中程部に凹所としての凹み溝を刻設する工程と、 前記素 材金属体における表面、 及び前記素材金属板の裏面における前記凹み溝内を絶縁 体にて各々被覆する工程と、 前記素材金属板の裏面にメツキ層を形成する工程と 、 前記素材金属板を、 前記各抵抗体ごとに分割する工程と、 を備えることを特徴 としている。
このように、 抵抗体の裏面における凹所内を、 絶縁体にて被覆することにより 、 プリン ト基板等に対する半田付けに際して、 溶融半田が抵抗体のうち両接続端 子電極間の部分に付着することを、 前記絶縁体にて阻止できる。 そのため、 前記 付着を避けるために接続端子電極の高さ寸法を高くする必要はなく、 この分だけ チップ抵抗器における全体の高さ寸法を低くできるとともに、 軽量化を図ること ができる。
—方、 この場合の製造方法においては、 請求項 6及び請求項 7 に記載したよう に、 素材金属板に凹所を刻設して、 この凹所内を絶縁体にて被覆したのち、 各接 続端子電極に半田付け用のメ ツキ層を形成するためのメツキ処理を行っている。 そのため、 このメ ツキ工程よりも前に前記凹所内を被覆した絶縁体が、 前記接続 端子電極のみに半田付け用のメ ツキ層を形成するための部分メ ツキ用のマスクと して機能するのである。 従って、 前記先行技術のように、 メ ツキ工程の前におい て予め部分メ ツキ用のレジス 卜マスクを形成する工程、 及び、 メ ツキ工程のあと において前記部分メ ツキ用のレジス 卜マスクを剥離除去する工程を省略できるか ら、 製造工程がそれだけ簡単になり、 前記した効果を有するチップ抵抗器の製造 コス 卜を大幅に低減できる。
特に、 請求項 7 に記載したように、 素材金属板の表面をも絶縁体にて被覆する ことによリ、 前記素材金属板の裏面に半田付け用のメ ツキ層を形成するメッキエ 程において、 前記素材基板における表面にメ ツキ層が形成されることを、 当該表 面を被覆する絶縁体にて阻止することができる。 換言すると、 チップ抵抗器にお ける抵抗体の表面を被覆する絶縁体を、 メ ツキ工程においてその表面にメ ツキ層 が形成されることを阻止するために当該表面に予め形成しておくマスクとして利 用することができるから、 メ ツキ工程が簡単になり製造コス 卜を更に低減できる 利点がある。 図面の簡単な説明
図 1 は先行技術におけるチップ抵抗器を示す斜視図である。
図 2は本発明の第 1 の実施形態によるチップ抵抗器を示す斜視図である。 図 3は図 2の II I - II I 視断面図である。
図 4は図 2の底面図である。
図 5 は図 2 の V— V視断面図である。
図 6は図 2の VI— VI視断面図である。
図 7はチップ抵抗器の製造方法における第 1 の工程を示す斜視図である。 図 8は前記製造方法における第 2の工程を示す斜視図である。
図 9は前記製造方法における第 3の工程を示す斜視図である。
図 1 0は図 9の X— X視拡大断面図である。
図 1 1 は前記製造方法における第 4の工程を示す斜視図である。
図 1 2は図 1 1 の XI I -XI I 視拡大断面図である。
図 1 3は別の製造方法における第 1 の工程を示す断面図である。
図 1 4は別の製造方法における第 1の工程を示す断面図である。
図 1 5は別の製造方法によるチップ抵抗器の縦断正面図である。
図 1 6は本発明の第 2の実施形態によるチップ抵抗器を示す斜視図である。 図 1 7は図 1 6の XVI I—XVI I視断面図である。
図 1 8は図 1 6の底面図である。
図 1 9はチップ抵抗器の製造方法における第 1 の工程を示す斜視図である。 図 2 0は前記製造方法における第 2の工程を示す斜視図である。
図 2 1 は図 2 0の XXI -XXI 視拡大断面図である。
図 2 2は前記製造方法における第 3の工程を示す斜視図である。
図 2 3は図 2 2の XXI I I -XXI I I 視拡大断面図である。
図 2 4は前記製造方法における第 4の工程を示す斜視図である。
図 2 5は図 2 4の XXIV— XXIV視拡大断面図である。 好適な実施形態の詳細な説明
以下、 本発明の第 1 の実施形態を、 図 2〜図 6の図面を用いて説明する。 この 図において、 符号 1 1 は本発明の実施形態によるチップ抵抗器を示す。
このチップ抵抗器 1 1 は、 長さ寸法が Lで、 幅寸法が Wの長方形に形成された 抵抗体 1 2を備えている。
この抵抗体 1 2は、 厚さ寸法 Tの金属板製であり、 当該金属は、 例えば、 銅 - 二ッケル合金、 二ッケル · クロム合金又は鉄■ クロム合金等のように、 低い抵抗 を有する基材の金属 (以下、 低抵抗の金属と称する) に対してこの基材の金属よ リも高い抵抗を有する金属 (以下、 高抵抗の金属と称する) を添加して成る合金 等である。
前記抵抗体 1 2における表裏両面 1 2 a , 1 2 bのうち裏面 1 2 bの両端の部 分には、 当該抵抗体 1 2における両端面 1 2 c , 1 2 dからの長さ寸法が各々 L 1 , L 2で、 深さ寸法を Sにした凹所 1 3 , 1 4が刻設されている。
また、 前記抵抗体 1 2における表面 1 2 a及び裏面 1 1 bの両方は、 耐熱性合 成樹脂又はガラス等の絶縁体 1 5 , 1 6 にて被覆されている。
—方、 前記抵抗体 1 2における裏面 1 2 bの両端の部分における凹所 1 3 , 1 4内には、 銅等の純金属による接続端子電極 1 7 , 1 8が、 金属メツキ層として 形成されている。
この両接続端子電極 1 7 , 1 8の厚さは、 その表面が前記抵抗体 1 2 における 裏面 1 2 bを被覆する絶縁体 1 6の表面と略同一平面になるか、 これよリも突出 するような寸法に設定されている。
また、 前記両接続端子電極 1 7 , 1 8の表面には、 そのプリン卜基板等への半 田付けを容易にすることのために、 錫又は半田等によるメツキ層 1 9 , 2 0が形 成されている。
更にまた、 前記チップ抵抗器 1 1 における側面には、 必要に応じて、 図 4に二 点鎖線で示すようなトリミング溝 2 1 を刻設することによって、 当該チップ抵抗 器 1 1 における抵抗値が所定値になるように調整されている。
この構成のチップ抵抗器 1 1 において、 前記チップ抵抗器 1 1 のプリン卜基板 等に対する半田付けに際して、 溶融半田が抵抗体 1 2のうち両接続端子電極 1 7 , 1 8間の部分に接触することを、 前記抵抗体 1 2における裏面 1 2 bを被覆す る絶縁体 1 6 にて確実に阻止することができる。 また、 この搆成では、 その両接続端子電極 1 7 , 1 8間における抵抗値、 つま リ、 当該チップ抵抗器 1 1 における抵抗値は、 前記抵抗体 1 2を構成する金属に おける固有抵抗、 前記抵抗体 1 2における幅寸法 W、 及び、 抵抗体 1 2のうち前 記両接続端子電極 1 7 , 1 8間における長さ寸法 L 3 ( L 3 - L - L 1 + L 2 ) で決まることになる。 そのため、 前記先行技術のように、 前記両凹所 1 3 , 1 4 における深さ寸法 Sがチップ抵抗器 1 1 における抵抗値に及ぼす影響を無くする ことができるか、 小さくすることができる。
そして、 この構成によるチップ抵抗器 1 1 は、 以下に述べる①〜⑦の各工程を 経て製造することができる。
① . 図 7に示すように、 前記一つのチップ抵抗器 1 1 を構成する抵抗体 1 2の多 数個を並べて一体化して成る素材金属板 Aを製作する。 なお、 符号 B 1 と、 B 2 とは、 前記素材金属板 Aを前記各抵抗体 1 2 ごとに区画する縦方向の切断線と、 横方向の切断線である。
② . 前記素材金属板 Aにおける表面 A 1及び裏面 A 2の両方を、 図 8に示すよう に、 耐熱性合成樹脂又はガラス等の絶縁体 1 5 , 〗 6にて被覆する。
③ . 前記素材金属板 Aにおける裏面 A 2に、 図 9及び図 1 0に示すように、 前記 抵抗体 1 2の両端の部分における凹所 1 3 , 1 4を形成するための凹み溝 A 3を 、 前記縦方向の切断線 B 1 に沿って延びるように、 切削又は研削等の機械加工、 或いは、 レーザ光線の照射による加工、 若しくは、 コイニング加工等によって、 当該裏面 A 2における絶縁体 1 6のうち前記両凹所 1 3 , 1 4の部分における絶 緣体 1 6を除去するようにして刻設する。
ここに刻設する凹み溝 A 3における深さ寸法は Sであリ (図 2参照) 、 また、 この凹み溝 A 3における幅寸法 L 4は、 L 4 = L 1 + L 2 + αとしている ( L 1 及びし 2は、 前記両凹所 1 3及び 1 4における長さ寸法) 。 素材金属板 Αを各抵 抗体 1 2毎に分割するに際して、 ダイシングカッター等にて縦方向の切断線 B 1 に沿って切断する場合には、 前記 αの値を、 前記ダイシングカッター等による切 断幅寸法、 つまリ、 切断代に設定する。 なお、 前記の分割を剪断加工 (シャリン グ加工) にて行う場合には、 α = 0とし、 前記幅寸法 L 4を、 L 4 = L 1 + L 2 に設定する。 これにより、 各凹み溝 A 3の相互間における寸法を、 前記チップ抵 抗器 1 1 における両凹所 1 3 , 1 4 (両接続端子電極 1 7 , 1 8 ) 間の長さ寸法 L 3 つまり、 所定の抵抗値を得る長さ寸法 L 3にする。
④ . 前記凹み溝 A 3を刻設したあとの素材金属板 Aの全体に対してメツキ処理を 行うことで、 図 1 1 及び図 1 2に示すように、 前記各凹み溝 A 3内の部分に、 金 属メツキ層 A 4を形成する。 これによリ、 この金属メツキ層 A 4を前記接続端子 電極 1 7, 1 8にする。
⑤ . 前記金属メツキ層 A 4を形成したあとの素材金属板 Aの全体に対して、 別の メツキ処理を行うことにより、 図 1 1 及び図 1 2に示すように、 前記金属メッキ 層 A 4の表面に対して、 メツキ層 A 5を形成して、 このメツキ層 A 5を半田付け 用のメ ツキ層 1 9 , 2 0にする。
⑥ . そして、 前記素材金属板 Aを、 ダイシングカッター等にて縦方向の切断線 B 1及び横方向の切断線 B 2に沿って切断することによって、 各抵抗体 1 2毎に分 割する。 また、 この分割は、 ダイシングカッター等による切断に代えて、 剪断加 ェ (シヤリング加工) にて行うようにすることもできる。
⑦ . 必要に応じて、 両接続端子電極 1 7 , 1 8間における抵抗値を測定しながら 側面にレーザ光線の照射等にてトリミング溝 2 1 を刻設することにより、 前記両 接続端子電極 1 7 , 1 8間における抵抗値が所定値となるように調節する。 これらの各工程を経ることによリ、 前記図 2〜図 6に示す構成のチップ抵抗器 1 1 を、 一枚の素材金属板 Aから多数個製造することができる。
この製造に際して、 前記素材金属板 Aにおける表裏両面 A 1 , A 2を被覆する 絶縁体 1 5 , 1 6が、 前記凹み溝 A 3内の部分のみにメツキ処理にて接続端子電 極 1 7 , 1 8を形成する場合、 及びこの接続端子電極 1 7 , 1 8の表面のみにメ ツキ処理にて半田付け用のメツキ層 1 9 , 2 0を形成する場合におけるマスクに なるのである。
次に、 図 1 3及び図 1 4は、 別の実施形態による製造方法を示す。
この別の実施形態による製造方法は、 前記した凹み溝 A 3を、 図 1 3に示すよ うに、 抵抗休 1 2における一方の凹所 1 3 ' を形成するための凹み溝 A 3 ' と、 他方の凹所 1 4 ' を形成するための凹み溝 A 3 " との二本にして、 この両凹み溝 A 3 ' , A 3" の相互間における寸法 (凹み溝 A 3 ' , A 3 " 間に切断線 B 1 が 位置しない側における相互間の寸法) を、 所定の抵抗値を得る長さ寸法 L 3にす る。
そして、 前記各凹み溝 A 3 ' , A 3 " 内に、 図 1 4に示すように、 メツキ処理 にて金属メツキ層 A 4 ' , A 4 " を形成して、 この金属メツキ層 A 4 ' , A 4 " を接続端子電極 1 7 ' , 1 8 ' とするものである。 その他は、 前記した①〜⑦の 製造方法と同じでぁリ、 この製造方法により図 1 5に示す構成のチップ抵抗器 1 1 ' を得ることができる。
要するに、 本発明の第 1 の実施形態において 「抵抗体における裏面のうち左右 両端の部分に凹所を設ける」 とは、 図 3に示すように、 両凹所 1 3 , 1 4が抵抗 体 1 2における両端面 1 2 c , 1 2 dに接している場合と、 図 1 5に示すように 、 各々接続端子電極〗 7 ' , 1 8 ' を形成する両凹所 1 3 ' , 1 4 ' が抵抗体 1 2 ' における両端面 1 2 c ' , 1 2 d' に接することなく近接している場合との 両方を含むのである。
次に本発明の第 2の実施形態を、 図 1 6〜図 2 0の図面を用いて説明する。 この図において、 符号〗 1 1 は、 本発明の第 2の実施形態によるチップ抵抗器 を す。
このチップ抵抗器 1 1 1 は、 長さ寸法がしで、 幅寸法が Wの長方形に形成され た抵抗体 1 1 1を備えている。
この抵抗体 1 1 2は、 厚さ寸法 Tの金属板製でぁリ、 当該金属は、 例えば、 銅 - ニッケル合金、 ニッケル ' クロム合金又は鉄 ' クロム合金等のように、 低い抵 抗を有する基材の金属 (以下、 低抵抗の金属と称する) に対してこの基材の金属 ょリも高い抵抗を有する金属 (以下、 高抵抗の金属と称する) を添加して成る合 金等である。
前記抵抗体 1 1 2における表裏両面のうち裏面には、 その中程部に長さ寸法が L 0で深さ寸法が Sの凹所 1 1 3を刻設することによリ、 その両端の部分に接続 端子電極 1 1 7 , 1 1 8が形成されている。
この両接続端子電極 1 1 7 , 1 〗 8には、 プリン卜基板等に対する半田付けを 容易にするために、 例えば、 銅メツキを下地としこれに錫メツキして成るメツキ 層 1 1 9 , 1 2 0が形成されている。 そして、 前記抵抗体 1 1 2における表面を、 耐熱性合成樹脂又はガラス等の絶 緣体〗 1 5にて被覆することに加えて、 裏面における凹所 1 3内を、 耐熱性合成 樹脂又はガラス等の絶縁体 1 1 6にて被覆する。
なお、 前記チップ抵抗器 1 1 1 における側面には、 必要に応じて、 図〗 8に二 点鎖線で示すようなトリミング溝 1 2 1 を刻設することによって、 当該チップ抵 抗器 1 1 1 における抵抗値が所定値になるように調整されている。
この構成のチップ抵抗器 1 1 1 を、 プリント基板等に対して半田付けするに際 して、 溶融半田が抵抗体 1 1 2のうち両接続端子電極 1 1 7 , 1 1 8間の部分に 接触することを、 前記抵抗体 1 1 2の裏面における凹所 1 1 3内を被覆する絶縁 体 1 1 6にて確実に阻止することができる。
そして、 この構成によるチップ抵抗器 1 1 1 は、 以下に述べる①〜⑥の各工程 を経て製造することができる。
① . 図 1 9に示すように、 前記一つのチップ抵抗器 1 1 1 を構成する抵抗体 1 1 2の多数個を並べて一体化して成る素材金属板 Cを製作する。 なお、 符号 D 1 と 、 D 2とは、 前記素材金属板 Cを前記各抵抗体 1 1 2ごとに区画する縦方向の切 断線と、 横方向の切断線である。
② . 前記素材金属板 Cにおける表面 C 1 及び裏面 C 2のうち裏面 C 2を上向きに して、 この裏面 C 2のうち各抵抗体 1 1 2における中程部の部分に、 図 2 0及び 図 2 1 に示すように、 凹所 1 1 3を、 前記縦方向の切断線 D 1 と平行に延びるよ うに、 切削又は研削等の機械加工、 或いは、 レーザ光線の照射による加工、 若し くは、 コイニング加工等によって刻設する。
ここに刻設する凹所 1 1 3における深さ寸法は Sであリ、 また、 この凹所 1 1 3における幅寸法は L 0である (図 1 6参照) 。
③ . 次いで、 図 2 2及び図 2 3に示すように、 前記素材金属板 Cの表面に、 耐熱 性合成樹脂又はガラス等の絶縁体 1 8にて被覆することに加えて、 その裏面 C 2 における各凹所 1 1 3内を、 耐熱性合成樹脂又はガラス等の絶縁体 1 1 6にて被 覆する。
④ . 次いで、 前記素材金属板 Cに対してメツキ溶液中においてメツキ処理を行う ことによリ、 図 2 4及び図 2 5に示すように、 この素材金属板 Cにおける裏面 C 2のうち前記凹所 1 1 3内を被覆する絶縁体 1 1 6を除く部分、 つまり、 各抵抗 体 1 1 2における両接続端子電極 1 1 7 , 1 1 8の部分に、 メ ツキ層 1 1 9, 1 2 0を形成する。
⑤ . そして、 前記素材金属板 Cを、 ダイシングカッター等にて縦方向の切断線 D 1 及び横方向の切断線 D 2に沿って切断することによって各抵抗体 1 1 2每に分 割する。 なお、 この素材金属板 Cにおける各抵抗体 1 1 2毎の切断は、 剪断加工
(シャ リング加工) によって行うようにしても良い。
⑥ . 次いで、 必要に応じて、 両接続端子電極 1 1 7 , 1 1 8の間における抵抗値 を測定しながら側面に レーザ光線の照射等にて 卜リミング溝 1 2 1 を刻設するこ とにょリ、 前記両接続端子電極 1 1 7 , 1 1 8の間における抵抗値が所定値とな るよラに調節する。
これらの各工程を経ることによリ、 前記図 1 6〜図 1 8に示す構成のチップ抵 抗器 1 1 1 を、 一枚の素材金属板 Cから多数個製造することができる。
この製造に際して、 前記素材金属板 Cにおける表裏両面 C 1 , C 2を被覆する 絶縁体〗 1 5 , 1 1 6が、 前記素材金属板 Cのうち裏面 C 2における各接続端子 電極 1 1 7, 1 1 8の部分のみにメ ッキ処理にてメ ツキ層 1 1 9, 1 2 0を形成 する場合におけるメ ツキ用のマスクとして機能するのである。

Claims

言青求 の 範 囲
1 . 金属板にて構成した抵抗体における裏面のうち左右両端の部分に凹部を設け て、 この凹部内に、 前記抵抗体よりも低い抵抗の金属による接続端子電極を設け る一方、 前記抵抗体のうち少なくとも裏面における前記両接続端子電極間の部分 を絶縁体にて被覆したことを特徴とする低い抵抗値を有するチップ抵抗器。
2 . 前記請求項 1 の記載において、 前記両接続端子電極の表面を、 絶縁体の表面 と略同一平面にするか、 或いは、 絶縁体の表面よリ突出することを特徴とする低 い抵抗値を有するチップ抵抗器。
3 . 前記請求項 1 又は 2の記載において、 前記両接続端子電極を、 金属メツキ層 にしたことを特徴とする低い抵抗値を有するチツプ抵抗器。
4 . 金属板にて構成した抵抗体における裏面の中程部に凹部を設けて、 前記抵抗 体における裏面のうち両端の部分を一対の接続端子電極にし、 この両接続端子電 極に、 メツキ層を形成して成るチップ抵抗器において、
前記凹所内を、 絶縁体にて被覆することを特徴とする低い抵抗値を有するチッ プ抵 ί几器。
5 . 一つのチップ抵抗器を構成する抵抗体の多数個を並べて一体化して成る素材 金属板を製作する工程と、
前記素材金属板のうち少なくともその裏面を、 絶縁体にて被覆する工程と、 前記素材金属板における裏面のうち前記各抵抗体における左右両端の部分に、 凹所としての凹み溝を、 前記絶縁体のうち前記各抵抗体における左右両端の部分 に該当する部分を切除しながら刻設する工程と、
前記素材金属板における裏面のうち前記各凹み溝内の部分に、 前記素材金属板 よリも低い抵抗の金属による接続端子電極としての金属メッキ層を形成する工程 と、
前記素材金属板を、 前記各抵抗体ごとに分割する工程と、
を備えることを特徴とする低い抵抗値を有するチップ抵抗器の製造方法。
6 . —つのチップ抵抗器を構成する抵抗体の多数個を並べて一体化して成る素材 金属板を製作する工程と、 前記素材金属板における裏面のうち前記各抵抗体における中程部に凹所として の凹み溝を刻設する工程と、
前記素材金属板の裏面における前記凹み溝内を、 絶縁体にて被覆する工程と、 前記素材金属板の裏面にメツキ層を形成する工程と、
前記素材金属板を、 前記各抵抗体ごとに分割する工程と、
を備えることを特徴とする低い抵抗値を有するチッ.プ抵抗器の製造方法。
7 . 一つのチップ抵抗器を構成する抵抗体の多数個を並べて一体化して成る素材 金属板を製作する工程と、
前記素材金属板における裏面のうち前記各抵抗体における中程部に凹所として の凹み溝を刻設する工程と、
前記素材金属体における表面、 及び前記素材金属板の裏面における前記凹み溝 内を絶縁体にて各々被覆する工程と、
前記素材金属板の裏面にメツキ層を形成する工程と、
前記素材金属板を、 前記各抵抗体ごとに分割する工程と、
を備えることを特徴とする低い抵抗値を有するチップ抵抗器の製造方法。
PCT/JP2003/007457 2002-06-19 2003-06-12 低い抵抗値を有するチップ抵抗器とその製造方法 WO2004001774A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU2003242301A AU2003242301A1 (en) 2002-06-19 2003-06-12 Chip resistor having low resistance and its producing method
US10/518,224 US7221254B2 (en) 2002-06-19 2003-06-12 Chip resistor having low resistance and method of making the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002177970A JP3837091B2 (ja) 2002-06-19 2002-06-19 低い抵抗値を有するチップ抵抗器とその製造方法
JP2002177971A JP3913121B2 (ja) 2002-06-19 2002-06-19 低い抵抗値を有するチップ抵抗器の製造方法
JP2002-177970 2002-06-19
JP2002-177971 2002-06-19

Publications (1)

Publication Number Publication Date
WO2004001774A1 true WO2004001774A1 (ja) 2003-12-31

Family

ID=30002229

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/007457 WO2004001774A1 (ja) 2002-06-19 2003-06-12 低い抵抗値を有するチップ抵抗器とその製造方法

Country Status (4)

Country Link
US (1) US7221254B2 (ja)
CN (1) CN100421190C (ja)
AU (1) AU2003242301A1 (ja)
WO (1) WO2004001774A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4889525B2 (ja) * 2007-03-02 2012-03-07 ローム株式会社 チップ抵抗器、およびその製造方法
US20100236054A1 (en) * 2007-08-30 2010-09-23 Kamaya Electric Co., Ltd. Method and apparatus for manufacturing metal plate chip resistors
WO2012039020A1 (ja) * 2010-09-21 2012-03-29 釜屋電機株式会社 金属板低抵抗チップ抵抗器の製造方法
TWI497535B (zh) * 2011-07-28 2015-08-21 Cyntec Co Ltd 具有軟性材料層之微電阻元件及其製造方法
JP2013157596A (ja) 2012-01-06 2013-08-15 Rohm Co Ltd チップ抵抗器、およびチップ抵抗器の製造方法
US9633768B2 (en) 2013-06-13 2017-04-25 Rohm Co., Ltd. Chip resistor and mounting structure thereof
CN105453192B (zh) * 2013-08-07 2018-05-18 松下知识产权经营株式会社 电阻器及其制造方法
WO2017188307A1 (ja) * 2016-04-27 2017-11-02 パナソニックIpマネジメント株式会社 チップ抵抗器およびその製造方法
WO2018162994A1 (en) 2017-03-07 2018-09-13 8 Rivers Capital, Llc System and method for operation of a flexible fuel combustor for a gas turbine
EP3593049A1 (en) 2017-03-07 2020-01-15 8 Rivers Capital, LLC System and method for combustion of solid fuels and derivatives thereof
EP3451352B1 (en) * 2017-08-28 2020-05-27 Hochschule Für Angewandte Wissenschaften München High-precision additive formation of electrical resistors
JP6939895B2 (ja) * 2017-11-02 2021-09-22 株式会社村田製作所 サーミスタ素子およびその製造方法
US11189402B2 (en) 2017-12-01 2021-11-30 Panasonic Intellectual Property Management Co., Ltd. Metal plate resistor and manufacturing method thereof
US11572828B2 (en) 2018-07-23 2023-02-07 8 Rivers Capital, Llc Systems and methods for power generation with flameless combustion

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216012A (ja) * 1999-01-26 2000-08-04 Yasumoto Unoki 面実装検出用抵抗器の製法
JP2001176701A (ja) * 1999-12-17 2001-06-29 Tateyama Kagaku Kogyo Kk 抵抗器とその製造方法
JP2002050501A (ja) * 2000-08-01 2002-02-15 K-Tech Devices Corp 実装体及びその使用法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196567A (ja) * 1989-08-30 1991-08-28 Ricoh Co Ltd 半導体基板とその製造方法
US5680092A (en) * 1993-11-11 1997-10-21 Matsushita Electric Industrial Co., Ltd. Chip resistor and method for producing the same
US5907274A (en) * 1996-09-11 1999-05-25 Matsushita Electric Industrial Co., Ltd. Chip resistor
JP4503122B2 (ja) 1999-10-19 2010-07-14 コーア株式会社 電流検出用低抵抗器及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216012A (ja) * 1999-01-26 2000-08-04 Yasumoto Unoki 面実装検出用抵抗器の製法
JP2001176701A (ja) * 1999-12-17 2001-06-29 Tateyama Kagaku Kogyo Kk 抵抗器とその製造方法
JP2002050501A (ja) * 2000-08-01 2002-02-15 K-Tech Devices Corp 実装体及びその使用法

Also Published As

Publication number Publication date
CN1524274A (zh) 2004-08-25
AU2003242301A1 (en) 2004-01-06
US20050225424A1 (en) 2005-10-13
US7221254B2 (en) 2007-05-22
CN100421190C (zh) 2008-09-24

Similar Documents

Publication Publication Date Title
US7378937B2 (en) Chip resistor and method of making the same
WO2004001774A1 (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
WO2015019590A1 (ja) 抵抗器およびその製造方法
KR100507457B1 (ko) 칩형 폴리머 ptc 서미스터 및 그 제조 방법
KR20060002939A (ko) 칩 저항기 및 그 제조 방법
JP2001118701A (ja) 電流検出用低抵抗器及びその製造方法
US9514867B2 (en) Chip resistor and method for making the same
JP2007049071A (ja) チップ抵抗器とその製造方法
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP3837091B2 (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
JP3838559B2 (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
JP3913121B2 (ja) 低い抵抗値を有するチップ抵抗器の製造方法
JP3838560B2 (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
JP4741355B2 (ja) チップ型電子部品
JP3134067B2 (ja) 低抵抗チップ抵抗器及びその製造方法
JP2006228980A (ja) 金属板製のチップ抵抗器とその製造方法
JP2004186248A (ja) チップ抵抗器およびその製造方法
JPH10189306A (ja) チップ抵抗器
CN211150217U (zh) 一种ptc器件的封装结构
JP2784569B2 (ja) メッキ回路体、メッキ回路積層体、プリント回路体及びそれらの製造方法
JP2005108865A (ja) チップ抵抗器及びチップ抵抗器の製造方法
CN113628820B (zh) 一种合金贴片电阻及其的制备方法
JP2010183117A (ja) 多数個取り配線基板およびその製造方法
JP2009088368A (ja) 低抵抗チップ抵抗器の製造方法
JP2006196840A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 20038006227

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10518224

Country of ref document: US

122 Ep: pct application non-entry in european phase