JP2004186248A - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
JP2004186248A
JP2004186248A JP2002348884A JP2002348884A JP2004186248A JP 2004186248 A JP2004186248 A JP 2004186248A JP 2002348884 A JP2002348884 A JP 2002348884A JP 2002348884 A JP2002348884 A JP 2002348884A JP 2004186248 A JP2004186248 A JP 2004186248A
Authority
JP
Japan
Prior art keywords
resistor
chip
insulating layer
electrodes
bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002348884A
Other languages
English (en)
Other versions
JP3848245B2 (ja
Inventor
Torayuki Tsukada
虎之 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2002348884A priority Critical patent/JP3848245B2/ja
Priority to US10/533,489 priority patent/US7612429B2/en
Priority to PCT/JP2003/013964 priority patent/WO2004040592A1/ja
Priority to CN200380102422.XA priority patent/CN1708814B/zh
Publication of JP2004186248A publication Critical patent/JP2004186248A/ja
Application granted granted Critical
Publication of JP3848245B2 publication Critical patent/JP3848245B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】抵抗体へのハンダの付着に起因して抵抗値に誤差が発生するといった不具合を解消し、または抑制することが可能なチップ抵抗器を提供する。
【解決手段】厚み方向に間隔を隔てた表裏面10a,10bおよび幅方向に間隔を隔てて一定方向に延びた一対の側面10cを有するチップ状の抵抗体1と、この抵抗体1の裏面10bに上記一定方向において間隔を隔てて並ぶように設けられた複数の電極3とを備えているチップ抵抗器A1であって、抵抗体1の裏面10bのうち、複数の電極3間の領域を覆う第1の絶縁層2Aと、抵抗体1の一対の側面10cを覆う第2の絶縁層2Bとを備えている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本願発明は、チップ抵抗器およびその製造方法に関する。
【0002】
【従来の技術】
従来のチップ抵抗器の一例としては、図14に示すようなものがある(特許文献1参照)。図示されたチップ抵抗器Bは、金属製のチップ状の抵抗体90の下面90bに、一対の電極91が空隙部93を介して離間して設けられた構成を有している。各電極91の下面には、実装時のハンダ付け性を良くするための手段として、ハンダ層92が形成されている。
【0003】
このチップ抵抗器Bは、図15に示すような方法により製造される。まず、同図(a)に示すように、抵抗体90および電極91のそれぞれの材料として、2枚の金属板90’, 91’を準備し、同図(b)に示すように、金属板90’の下面に金属板91’を重ね合わせて接合する。次いで、同図(c)に示すように、金属板91’の一部を機械加工によって切削し、空隙部93を形成する。その後は、同図(d)に示すように、金属板91’の下面にハンダ層92’を形成してから、同図(e)に示すように、金属板90’, 91’を切断する。このことにより、チップ抵抗器Bが製造される。
【0004】
【特許文献1】
特開2002−57009号公報(図1)
【0005】
【発明が解決しようとする課題】
上記したチップ抵抗器Bは、抵抗体90の下面90bのうち、一対の電極91間の領域や、抵抗体90の各側面90cは絶縁保護されていない構造となっている。このため、ハンダを利用してチップ抵抗器Bを所望箇所に面実装するときには、各電極91の下方からはみ出したハンダの一部が、抵抗体90の下面90bや各側面90cに付着する場合があった。このような事態が生じたのでは、抵抗値に大きな誤差が生じ、チップ抵抗器Bを利用して構成される電気回路の仕様に狂いを生じてしまう。このような不具合は、チップ抵抗器Bの低抵抗化が図られて、抵抗値の誤差を少なくする必要性が高くなるほどより深刻となる。
【0006】
また、上記従来技術においては、チップ抵抗器Bの製造作業が煩雑であり、その生産性が悪いという不具合もあった。より具体的には、従来においては、空隙部93の形成は、機械加工により行なっている。また、その加工は、一対の電極91間の寸法s5を精度良く仕上げなければならない。このため、上記加工はかなり慎重に行なう必要があり、チップ抵抗器Bの生産性が悪くなっていた。さらに、上記従来技術においては、切削加工を経てチップ抵抗器Bが製造されるために、その切削加工精度に起因する電極間抵抗値の誤差も発生していた。
【0007】
本願発明は、上記した事情のもとで考え出されたものであって、抵抗体へのハンダ付着に起因して抵抗値に誤差が発生するといった不具合を解消し、または抑制することが可能なチップ抵抗器を提供することをその課題としている。また、本願発明は、そのようなチップ抵抗器を効率良く、かつ適切に製造することが可能なチップ抵抗器の製造方法を提供することを他の課題としている。
【0008】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【0009】
本願発明の第1の側面によって提供されるチップ抵抗器は、厚み方向に間隔を隔てた表裏面および幅方向に間隔を隔てて一定方向に延びた一対の側面を有するチップ状の抵抗体と、この抵抗体の裏面に上記一定方向において間隔を隔てて並ぶように設けられた複数の電極と、を備えているチップ抵抗器であって、上記抵抗体の裏面のうち、上記複数の電極間の領域を覆う第1の絶縁層と、上記抵抗体の上記一対の側面を覆う第2の絶縁層と、を備えていることを特徴としている。
【0010】
このような構成によれば、次のような効果が得られる。
【0011】
第1に、抵抗体の裏面の電極間の領域と一対の側面とは第1および第2の絶縁層によって覆われているために、従来技術とは異なり、抵抗体のそれらの部分にハンダが誤って付着する虞れが無くなる。したがって、抵抗体への不当なハンダ付着に起因して抵抗値に大きな誤差が発生しないようにし、チップ抵抗器を利用して構成される電気回路の仕様に大きな狂いが生じるといったことを適切に解消することができる。
【0012】
第2に、本願発明においては、複数の電極間の距離を第1の絶縁層によって規定することが可能である。より具体的には、たとえば第1の絶縁層のうち、一対の電極によって挟まれている部分の幅を所定の寸法にすると、一対の電極の間隔をそれと同一寸法に規定することが可能となる。その一方、上記第1の絶縁層をたとえば後述する厚膜印刷などの手法を用いて形成すれば、その幅を所望の幅に高い寸法精度で仕上げることができる。したがって、上記一対の電極の間隔については、高い寸法精度で所望の寸法に設定することが可能となる。チップ抵抗器の定格抵抗値を所望の目標抵抗値に近づけるための条件としては、電極間寸法を所定の正確な寸法に仕上げることが要求されるが、上記構成によれば、そのような条件を満たすのに好適となる。
【0013】
第3に、複数の電極どうしは、第1の絶縁層によって仕切られた構造となっているために、それら複数の電極を形成するための手段としては、必ずしも切削手段を用いる必要はない。このため、従来技術とは異なり、抵抗体が不当に切削されるといったことを回避し、抵抗体を所望の正確なサイズにすることも簡単に行なえることとなる。その結果、本願発明によれば、電極間抵抗値の誤差を無くし、あるいは非常に小さくし、チップ抵抗器の品質を非常に高いものにすることができる。
【0014】
本願発明の好ましい実施の形態においては、上記抵抗体の表面を覆う第3の絶縁層をさらに備えている。このような構成によれば、抵抗体の表面が第3の絶縁層によって絶縁保護され、たとえば抵抗体の表面が他の電気部品類などに直接接触してこれらの間に不当な電流が流れるといったことの防止が図られる。
【0015】
本願発明の好ましい実施の形態においては、上記第1ないし第3の絶縁層のうち、少なくとも2つの絶縁層は同一の材質とされている。このような構成によれば、絶縁層の材料の共通化により生産コストの低減化を図るのに好適となる。もちろん、より好ましくは、上記第1ないし第3の絶縁層の全てを同一の材質とするとともに、それらの形成方法も同一にする構成とされる。絶縁層の形成方法としては、たとえば厚膜印刷を採用することができる。この厚膜印刷によれば、たとえば第1の絶縁層が複雑な形状を有する場合であっても、この第1の絶縁層を寸法精度良く、かつ容易に形成することが可能となる。
【0016】
本願発明の好ましい実施の形態においては、上記各電極の厚みは、上記第1の絶縁層の厚みよりも大きくされている。このような構成によれば、ハンダを利用してチップ抵抗器を所望箇所へ実装するときに各電極にハンダが付き易くなる。
【0017】
本願発明の好ましい実施の形態においては、上記複数の電極としては、二対以上の電極が設けられている。このような構成によれば、たとえば二対以上の電極のうち、一対の電極については電流測定に、また他の一対の電極については電圧測定に用いることによって、本願発明に係るチップ抵抗器を電流の精密測定を行なうための抵抗器とすることが可能となり、一対の電極を設けただけの場合には得られない用途または機能を具備させることができる。
【0018】
本願発明の第2の側面によって提供されるチップ抵抗器の製造方法は、バー状の抵抗体材料の裏面にこの抵抗体材料の長手方向に間隔を隔てて並んだ複数の電極が設けられ、かつ上記抵抗体材料の上記裏面の上記複数の電極間領域および上記抵抗体材料の一対の側面が第1および第2の絶縁層により覆われているバー状の抵抗器集合体を作製する工程と、上記抵抗器集合体をその長手方向の複数箇所において切断することにより、複数のチップ抵抗器に分割する工程と、を有していることを特徴としている。
【0019】
本願発明に係るチップ抵抗器の製造方法によれば、上記抵抗体材料からチップ抵抗器を複数個取りすることができるのに加え、第2の絶縁層の形成作業については、チップ抵抗器の複数個分に相当する作業が一括して行なわれることとなるため、本願発明の第1の側面によって提供されるチップ抵抗器を効率良く、かつ適切に製造することができる。
【0020】
本願発明の好ましい実施の形態においては、上記バー状の抵抗器集合体を作製する工程は、抵抗体材料としてのプレートの片面にパターン形成された絶縁層と上記各電極となる導電層とを設けた後に、上記プレートを上記バー状の抵抗体材料に分割する工程と、上記バー状の抵抗体材料の一対の側面に絶縁層を形成する工程と、を含んでいる。このような構成によれば、1枚のプレートからチップ抵抗器を多数個取りすることが可能となり、チップ抵抗器の生産性を高めるのにより好適となる。
【0021】
本願発明の好ましい実施の形態においては、上記バー状の抵抗器集合体を作製する工程は、抵抗体材料としてのプレートの片面に絶縁層をパターン形成した後に、上記プレートを上記バー状の抵抗体材料に分割する工程と、上記バー状の抵抗体材料の一対の側面に絶縁層を形成するとともに、上記パターン形成された絶縁層が形成されている面に複数の電極を形成する工程と、を含んでいる。このような構成によっても、1枚のプレートから多数個のチップ抵抗器を生産性良く製造することができる。
【0022】
本願発明の第3の側面によって提供されるチップ抵抗器は、バー状の抵抗体材料の裏面にこの抵抗体材料の長手方向に間隔を隔てて並んだ複数の電極とこれら複数の電極間領域を覆う第1の絶縁層とが設けられたバー状の抵抗器集合体を作製する工程と、上記抵抗器集合体をその長手方向の複数箇所において切断することにより、抵抗体の側面が露出した複数のチップ抵抗器に分割する工程と、それら複数のチップ抵抗器の各抵抗体の側面に第2の絶縁層を形成する工程と、を有していることを特徴としている。このような構成によっても、本願発明の第1の側面によって提供されるチップ抵抗器を適切に製造することができる。
【0023】
本願発明の好ましい実施の形態においては、上記抵抗器集合体を複数のチップ抵抗器に分割する前に、上記抵抗体材料の表面を覆うようにこの表面に第3の絶縁層を形成する工程をさらに有している。
【0024】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【0025】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照しつつ具体的に説明する。
【0026】
図1〜図4は、本願発明に係るチップ抵抗器の一例を示している。図1および図2によく表われているように、本実施形態のチップ抵抗器A1は、抵抗体1、第1ないし第3の絶縁層2A〜2C、および一対の電極3を具備している。
【0027】
抵抗体1は、各部の厚みが一定の矩形チップ状であり、金属製である。その具体的な材質としては、Ni−Cu系合金、Cu−Mn系合金、Ni−Cr系合金などが挙げられるが、これらに限定されるものではなく、チップ抵抗器A1のサイズと目標抵抗値に見合った抵抗率をもつものを適宜選択すればよい。現実的ではないが、抵抗体1を非金属製とすることも可能である。
【0028】
第1ないし第3の絶縁層2A〜2Cは、いずれもエポキシ樹脂系などの樹脂膜である。第1の絶縁層2Aは、抵抗体1の裏面10bのうち、一対の電極3間の領域の全体を覆うように設けられている。第2の絶縁層2Bは、図4によく表われているように、抵抗体1の一対の側面10cのそれぞれの全体を覆うように設けられている。第3の絶縁層2Cは、抵抗体1の表面10aの全体を覆うように設けられている。抵抗体1は、その両端面10dのみが非被覆状態の露出面となっている。
【0029】
一対の電極3は、抵抗体1の裏面10bに設けられており、第1の絶縁層2Aを挟むようにして一対の側面10cが延びる方向に離間している。これら一対の電極3は、後述するように、たとえば抵抗体1に銅メッキを施すことにより形成されたものである。各電極3は、第1の絶縁層2Aの幅方向の端面20との間に隙間が生じないように端面20に接している。このことにより、一対の電極3の間隔は、第1の絶縁層2Aによって規定されており、第1の絶縁層2Aの幅s1と同一の寸法となっている。各電極3の下面には、ハンダ付け性を良好にするためのハンダ層39が積層して形成されている。
【0030】
図1および図2においては、電極3やハンダ層39の端部を概略的に示しているが、これら電極3やハンダ層39はメッキにより形成されているために、実際には、図3の符号n1で示すように、それらの一部分は第1の絶縁層2A上にオーバラップしている。ただし、このオーバラップしている部分自体は、抵抗体1の裏面10bに直接接触している訳ではないため、抵抗体1の電極間抵抗値に誤差を生じさせる要因にはならない。したがって、上記オーバラップの量が比較的大きくなっていてもかまわない。各電極3の厚みt1は、第1の絶縁層2Aの厚みt2よりも大きくされており、各電極3およびハンダ層39は、第1の絶縁層2Aの下面よりも下方に突出した構造となっている。
【0031】
上記各部の厚みの一例を挙げると、第1ないし第3の絶縁層2A〜2Cがそれぞれ20μm程度、各電極3が30μm程度、各ハンダ層39が5μm程度である。抵抗体1については、その厚みが0.1mm〜1mm程度、縦および横の寸法はそれぞれ2mm〜7mm程度である。ただし、この抵抗体1のサイズについては、目標抵抗値の大きさに応じて種々に変更されることは言うまでもない。また、このチップ抵抗器A1は、0.5mΩ〜100mΩ程度の低抵抗のものとして構成されている。チップ抵抗器A1の電極間抵抗は、抵抗体1の抵抗率、電極3間の距離、および抵抗体1の厚みにより決定される。
【0032】
次に、上記したチップ抵抗器A1の製造方法の一例について、図5〜図7を参照して説明する。
【0033】
まず、図5(a)に示すように、抵抗体1の材料となる金属製のプレート1Aを準備する。このプレート1Aは、抵抗体1を複数個取り可能な縦横のサイズを有するものであり、全体にわたって厚みの均一化が図られたものである。同図(b)に示すように、このプレート1Aの上向きの片面10aの全体または略全体には、第3の絶縁層2C’を形成する。この第3の絶縁層2C’の形成は、たとえばエポキシ樹脂をベタ塗り状に厚膜印刷して行なう。この第3の絶縁層2C’の表面に標印を施す工程を行なってもよい。
【0034】
次いで、同図(c)に示すように、プレート1Aを表裏反転させてから、プレート1Aの上向きとなった面10bに、複数の第1の絶縁層2A’をストライプ状に並べるようにして形成する。これら第1の絶縁層2A’の形成は、第3の絶縁層2C’の形成に用いたのと同一の樹脂および装置を用いて厚膜印刷により行なう。このようにすれば、複数種類の材料や装置を用いる場合と比較すると、チップ抵抗器A1の製造コストを削減するのに好ましい。上記厚膜印刷の手法によれば、各第1の絶縁層2A’の幅などを所定の寸法に正確に仕上げることができる。
【0035】
プレート1Aの面10bのうち、複数の第1の絶縁層2A’どうしの間の領域には、図6(d)に示すように、導電層3A’とハンダ層39A’とを形成する。導電層3A’は電極3の原型となる部分であり、その形成はたとえば銅メッキにより行なう。メッキ処理によれば、導電層3A’と第1の絶縁層2A’との間に隙間を生じさせないようにして、隣り合う第1の絶縁層2A’間の領域に導電層3A’を均一に形成することが可能である。ハンダ層39A’の形成もたとえばメッキ処理によって行なう。
【0036】
その後は、図6(e)に示すように、プレート1Aを各導電層3A’や各第1の絶縁層2A’が延びる方向とは直交する方向において切断し、複数のバー状の抵抗体材料1A’に分割する。次いで、図7(f)に示すように、このバー状の抵抗体材料1A’の一対の側面10cのそれぞれに第2の絶縁層2B’を形成する。これにより、チップ抵抗器A1が直列に繋がった構成に相当するバー状の抵抗器集合体A1’が得られる。なお、第2の絶縁層2B’は、導電層3A’やハンダ層39A’の側面を覆うこととなるが、これはチップ抵抗器の機能や品質に悪影響を及ぼすものではない。
【0037】
抵抗器集合体A1’を製造した後には、同図(g)に示すように、これを切断して複数のチップに分割していく。この作業は、たとえば各導電層3A’を抵抗器集合体A1’の長手方向において分断するように、同図仮想線C1で示す箇所を切断することにより行なう。これにより、各導電層3A’は、チップ抵抗器A1の電極3となり、1つの抵抗器集合体A1’から複数のチップ抵抗A1が好適に製造される。
【0038】
次に、チップ抵抗器A1の作用について説明する。
【0039】
まず、このチップ抵抗器A1は、所望の実装対象領域に対し、たとえばハンダリフローの手法を用いて面実装される。このハンダリフローの手法では、実装対象領域に設けられている端子上にクリームハンダを塗布してから、その上に各電極3を接触させるようにチップ抵抗器A1を載置した状態で、リフロー炉を利用して加熱する。各電極3は、第1の絶縁層2Aの下面よりも下方に突出しているために、各電極3の下面へのハンダ付着の確実化が図られる。
【0040】
上記面実装時には、溶融ハンダが上記端子からはみ出す場合がある。ところが、抵抗体1の裏面10bの電極3間の領域と抵抗体1の各側面10cとは、第1および第2の絶縁層2A,2Bにより覆われているために、抵抗体1のそれらの面にハンダが直接付着することはない。したがって、抵抗体1に対する不当なハンダ付着に起因して抵抗値誤差が発生することはない。また、抵抗体1の表面10aは第3の絶縁層2Cによって覆われているために、この表面10aと他の部材や機器との間に不当な電気導通が生じることも防止される。なお、抵抗体1の一対の端面10dは露出しているために、この端面10dに対してはハンダを付着させることによりハンダフィレットを形成し、ハンダ接合強度を高めることが可能である。
【0041】
このチップ抵抗器A1の抵抗体1は、プレート1Aを切断することにより形成されるが、そのサイズについては高い寸法精度に仕上げることが可能である。抵抗体1の厚みについては、プレート1Aの段階から正確に仕上げることができる。また、一対の電極3間の寸法s1は、第1の絶縁層2Aの幅と一致するが、この第1の絶縁層2Aは厚膜印刷によってかなり高い寸法精度で形成することが可能であるから、上記寸法s1も高い精度で所望の寸法に仕上げることができる。このように、抵抗体1のサイズおよび一対の電極3間の寸法s1が高い精度に仕上げられていれば、このチップ抵抗器A1の電極間抵抗値の誤差を非常に小さくすることが可能である。したがって、このチップ抵抗器A1においては、その製造後に、抵抗値調整を行なうためのトリミングを行なう必要を無くすことができる。トリミングを無くすことができれば、その分だけチップ抵抗器A1のコストを下げることができる。
【0042】
また、本実施形態のチップ抵抗器A1の製造に際しては、従来技術とは異なり、金属板の一部に切削加工を施すことによって一対の電極を形成するといった必要はないため、製造作業の効率も良い。したがって、チップ抵抗器A1のコストをより低減することが可能である。
【0043】
図8〜図13は、本願発明の他の実施形態を示している。これらの図において、上記実施形態と同一または類似の要素には、同一の符号を付している。
【0044】
図8に示すチップ抵抗器A2は、第2の絶縁層2Bが各電極3やハンダ層39の側面を覆っていない点において上記したチップ抵抗器A1とは相違しており、それ以外の構成はチップ抵抗器A1と同様である。
【0045】
このチップ抵抗器A2は、たとえば図9に示すような工程により製造される。すなわち、同図(a)に示すように、まずプレート1Aの片面上に第1の絶縁層2A’をストライプ状に形成するとともに、その反対面に第3の絶縁層2C’を形成してから、プレート1Aをバー状の抵抗体材料1A’として切断する。その後は、同図(b)に示すように、この抵抗体材料1A’の一対の側面に第2の絶縁層2B’を形成する。また、同図(c)に示すように、第1の絶縁層2A’どうしの間の領域に、導電層3A’およびハンダ層39A’を形成する。これにより、バー状の抵抗器集合体A2’が得られる。その後は、同図(d)に示すように、抵抗器集合体A2’を複数のチップに切断する。この切断作業により、図8に示したチップ抵抗器A2が得られる。このチップ抵抗器A2においても、チップ抵抗器A1について述べたのと同様な作用が得られる。
【0046】
図10は、製造方法の他の例を示している。この製造方法においては、先ず同図(a)に示すように、バー状の抵抗体材料1A’を準備しておく。次いで、同図(b)に示すように、この抵抗体材料1A’に第1ないし第3の絶縁層2A’〜2C’、複数の導電層3A’およびハンダ層39A’を形成することにより、抵抗器集合体A2’を作製する。その後は、同図(c)に示すように、抵抗器集合体A2’を切断して複数のチップ抵抗器A2に分割する。このように 本願発明においては、抵抗器集合体の作製に際しては、プレート状の抵抗体材料を用いるのに代えて、当初からバー状の抵抗体材料を用いてもかまわない。
【0047】
また、本願発明においては、バー状の抵抗器集合体としては、たとえばチップ状に切断することによって直ちに本願発明が意図するチップ抵抗器が得られる構成とされていなくてもかまわない。たとえば、バー状の抵抗器集合体としては、バー状の抵抗体材料の裏面にその長手方向に間隔を隔てて並んだ複数の電極とこれら複数の電極間領域を覆う第1の絶縁層とが設けられたものとして製作してもかまわない。この場合には、上記抵抗器集合体をその長手方向の複数箇所において切断することにより、抵抗体の側面が露出した複数のチップ抵抗器に分割した後に、それら複数のチップ抵抗器の各抵抗体の側面に個別に塗装を施すなどして第2の絶縁層を形成してもかまわない。このような方法によっても、本願発明が意図するチップ抵抗器を製造することができる。
【0048】
むろん、本願発明に係るチップ抵抗器は、本願発明に係るチップ抵抗器の製造方法とは異なる製造方法により製造することも可能である。たとえば、抵抗体の一対の側面に第2の絶縁層が形成されていない状態のチップ抵抗器を作製した後に、それら一対の側面に第2の絶縁層を形成することにより、本願発明に係るチップ抵抗器を完成させてもかまわない。生産性やコストを考慮すると、電極の形成は、メッキ処理によるのが好ましいものの、これに限定されない。また、第1ないし第3の絶縁層は、厚膜印刷によるのが好ましいが、やはりこれに限定されず、たとえば接着テープを抵抗体に接着したり、あるいは液状の樹脂槽内に抵抗体を浸漬させて塗布するといった手法により形成することもできる。
【0049】
図11(a),(b)に示すチップ抵抗器A3は、抵抗体1の裏面10bの両端縁から適当な距離s2 だけ離間した位置に一対の電極3が設けられ、かつ裏面10bのそれ以外の領域には第1の絶縁層2Aが3箇所に分散して設けられた構成を有している(なお、図11〜図13においては、各電極3に積層して形成されるハンダ層39を省略している)。このチップ抵抗器A3を製造する場合には、たとえば同図(c)に示すように、プレート1Aの片面上にストライプ状に並んだ複数条の第1の絶縁層2A’を形成した後に、それらの間の領域に電極3の原型となる導電層3A’を形成する(同図においては、クロスハッチングを入れた部分が絶縁層である。図12および図13においても同様である)。次いで、同図仮想線で示す位置でプレート1Aを切断してチップ化を図る。抵抗体1の各側面10cに第2の絶縁層2Bを形成する作業は、プレート1Aをチップ化する段階で行なえばよい。
【0050】
このような構成のチップ抵抗器A3においては、各電極3が抵抗体1の端縁から適当な距離s2だけ離間していることにより、各電極3の幅の縮小化が図られている。このため、一対の電極3のそれぞれの内側端縁30a間の抵抗値R1と、外側端縁30b間の抵抗値R2との差を小さくすることが可能である。したがって、たとえば面実装に用いられるハンダが不均一に塗布されていることに起因して、内側端縁30a寄りに偏った位置でハンダ付けがなされた場合と、外側端縁30b寄りに偏った位置でハンダ付けがなされた場合との抵抗値の差を小さくするのに好適となる。
【0051】
図12(a),(b)に示すチップ抵抗器A4は、第1の絶縁層2Aが略十字状に形成されていることにより、抵抗体1の裏面には4つの電極3が設けられている。このチップ抵抗器A4は、たとえばプレート1Aの片面に形成する第1の絶縁層2A’を同図(c)に示すような形状とし、同図の仮想線で示す箇所においてプレート1Aを切断してチップ化してから、抵抗体1の各側面10cに第2の絶縁層2Bを形成することにより製造可能である。
【0052】
このチップ抵抗器A4においては、4つの電極3を有しているために、たとえば次のような使用が可能となる。すなわち、4つの電極3のうち、2つの電極3を一対の電流用電極として用いるとともに、残りの2つの電極3を一対の電圧用電極として用いる。電気回路の電流検出を行なう場合、一対の電流用電極3については上記電気回路の電流が流れるように上記電気回路との電気接続を図る。一対の電圧用電極3には電圧計を接続する。チップ抵抗器A4の抵抗値は既知であるため、このチップ抵抗器A4の抵抗体1における電圧降下を上記電圧計を利用して測定すると、この測定値をオームの式にあてはめることにより、抵抗体1に流れる電流の値を正確に知ることが可能となる。また、上記した4つの電極3の配置は対称であるから、チップ抵抗器A4を上下反転させて実装しても不具合を生じないようにすることができる。
【0053】
上記実施形態のように、本願発明においては、二対(4つ)の電極3を設けた構成とすることもできる。もちろん、二対以上の対をなすようにそれ以上の数の電極3を設けた構成としてもかまわない。電極の総数を多くした場合、たとえばそれらのうちの一部の電極のみを使用するといった使用法も可能である。
【0054】
図13に示すチップ抵抗器A5は、4つの電極を設ける場合の他の例を示している。このチップ抵抗器A5は、2つの電極3aどうし、および2つの電極3bどうしがそれぞれ対をなしており、かつ電極3aと電極3bとは、互いに形状、サイズ、およびそれらの電極間寸法s3,s4が相違したものとなっている。このチップ抵抗器A5を製造するには、たとえばプレート1A上に形成する第1の絶縁層2A’を、同図(c)に示したような形状とし、かつこれらの図の仮想線で示す箇所においてプレート1Aを切断してチップ化を図り、抵抗体1の各側面10cに第2の絶縁層2Bを形成すればよい。このチップ抵抗器A5の構成から理解されるように、本願発明においては複数の電極の形状やサイズなどを不揃いにしてもかまわず、複数の電極のそれぞれの具体的な形状、サイズ、および配置などは種々に変更することができる。
【0055】
本願発明は、上述した実施形態の内容に限定されない。本願発明に係るチップ抵抗器の各部の具体的な構成は、種々に設計変更自在である。本願発明に係るチップ抵抗器は、低抵抗のものとして製造するのに好適であるが、その抵抗値の具体的な値は限定されない。
【図面の簡単な説明】
【図1】本願発明に係るチップ抵抗器の一例を示す斜視図である。
【図2】図1のII−II断面図である。
【図3】図2の要部拡大断面図である。
【図4】図1のIV−IV断面図である。
【図5】(a)〜(c)は、図1に示すチップ抵抗器の製造工程の一部を示す斜視図である。
【図6】(d),(e)は、図1に示すチップ抵抗器の製造工程の一部を示す斜視図である。
【図7】(f),(g)は、図1に示すチップ抵抗器の製造工程の一部を示す斜視図である。
【図8】本願発明に係るチップ抵抗器の他の例を示す斜視図である。
【図9】(a)〜(d)は、図8に示すチップ抵抗器の製造方法の一例を示す斜視図である。
【図10】(a)〜(c)は、図8に示すチップ抵抗器の製造方法の他の例を示す斜視図である。
【図11】(a)は、本願発明に係るチップ抵抗器の他の例を示す断面図であり、(b)は、(a)の底面図であり、(c)は、(a)に示すチップ抵抗器を製造する際の工程例を示す要部平面図である。
【図12】(a)は、本願発明に係るチップ抵抗器の他の例を示す断面図であり、(b)は、(a)の底面図であり、(c)は、(a)に示すチップ抵抗器を製造する際の工程例を示す要部平面図である。
【図13】(a)は、本願発明に係るチップ抵抗器の他の例を示す断面図であり、(b)は、(a)の底面図であり、(c)は、(a)に示すチップ抵抗器を製造する際の工程例を示す要部平面図である。
【図14】従来のチップ抵抗器の一例を示す斜視図である。
【図15】(a)〜(e)は、従来のチップ抵抗器の製造方法の一例を示す説明図である。
【符号の説明】
A1〜A5 チップ抵抗器
1 抵抗体
1A プレート
2A,2A’ 第1の絶縁層
2B,2B’ 第2の絶縁層
2C,2C’ 第3の絶縁層
3 電極
10a 表面(抵抗体の)
10b 裏面(抵抗体の)
10c 側面(抵抗体の)

Claims (10)

  1. 厚み方向に間隔を隔てた表裏面および幅方向に間隔を隔てて一定方向に延びた一対の側面を有するチップ状の抵抗体と、この抵抗体の裏面に上記一定方向において間隔を隔てて並ぶように設けられた複数の電極と、を備えているチップ抵抗器であって、
    上記抵抗体の裏面のうち、上記複数の電極間の領域を覆う第1の絶縁層と、上記抵抗体の上記一対の側面を覆う第2の絶縁層と、を備えていることを特徴とする、チップ抵抗器。
  2. 上記抵抗体の表面を覆う第3の絶縁層をさらに備えている、請求項1に記載のチップ抵抗器。
  3. 上記第1ないし第3の絶縁層のうち、少なくとも2つの絶縁層は同一の材質とされている、請求項2に記載のチップ抵抗器。
  4. 上記各電極の厚みは、上記第1の絶縁層の厚みよりも大きくされている、請求項1ないし3のいずれかに記載のチップ抵抗器。
  5. 上記複数の電極としては、二対以上の電極が設けられている、請求項1ないし4のいずれかに記載のチップ抵抗器。
  6. バー状の抵抗体材料の裏面にこの抵抗体材料の長手方向に間隔を隔てて並んだ複数の電極が設けられ、かつ上記抵抗体材料の上記裏面の上記複数の電極間領域および上記抵抗体材料の一対の側面が第1および第2の絶縁層により覆われているバー状の抵抗器集合体を作製する工程と、
    上記抵抗器集合体をその長手方向の複数箇所において切断することにより、複数のチップ抵抗器に分割する工程と、
    を有していることを特徴とする、チップ抵抗器の製造方法。
  7. 上記バー状の抵抗器集合体を作製する工程は、
    抵抗体材料としてのプレートの片面にパターン形成された絶縁層と上記各電極となる導電層とを設けた後に、上記プレートを上記バー状の抵抗体材料に分割する工程と、
    上記バー状の抵抗体材料の一対の側面に絶縁層を形成する工程と、
    を含んでいる、請求項6に記載のチップ抵抗器の製造方法。
  8. 上記バー状の抵抗器集合体を作製する工程は、
    抵抗体材料としてのプレートの片面に絶縁層をパターン形成した後に、上記プレートを上記バー状の抵抗体材料に分割する工程と、
    上記バー状の抵抗体材料の一対の側面に絶縁層を形成するとともに、上記パターン形成された絶縁層が形成されている面に複数の電極を形成する工程と、
    を含んでいる、請求項6に記載のチップ抵抗器の製造方法。
  9. バー状の抵抗体材料の裏面にこの抵抗体材料の長手方向に間隔を隔てて並んだ複数の電極とこれら複数の電極間領域を覆う第1の絶縁層とが設けられたバー状の抵抗器集合体を作製する工程と、
    上記抵抗器集合体をその長手方向の複数箇所において切断することにより、抵抗体の側面が露出した複数のチップ抵抗器に分割する工程と、
    それら複数のチップ抵抗器の各抵抗体の側面に第2の絶縁層を形成する工程と、
    を有していることを特徴とする、チップ抵抗器の製造方法。
  10. 上記抵抗器集合体を複数のチップ抵抗器に分割する前に、上記抵抗体材料の表面を覆う第3の絶縁層を形成する工程をさらに有している、請求項6ないし9のいずれかに記載のチップ抵抗器の製造方法。
JP2002348884A 2002-10-31 2002-11-29 チップ抵抗器 Expired - Lifetime JP3848245B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002348884A JP3848245B2 (ja) 2002-11-29 2002-11-29 チップ抵抗器
US10/533,489 US7612429B2 (en) 2002-10-31 2003-10-30 Chip resistor, process for producing the same, and frame for use therein
PCT/JP2003/013964 WO2004040592A1 (ja) 2002-10-31 2003-10-30 チップ抵抗器、その製造方法およびその製造方法に用いられるフレーム
CN200380102422.XA CN1708814B (zh) 2002-10-31 2003-10-30 芯片电阻器、其制造方法以及该制造方法中使用的框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002348884A JP3848245B2 (ja) 2002-11-29 2002-11-29 チップ抵抗器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006067468A Division JP2006157064A (ja) 2006-03-13 2006-03-13 チップ抵抗器およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004186248A true JP2004186248A (ja) 2004-07-02
JP3848245B2 JP3848245B2 (ja) 2006-11-22

Family

ID=32751671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002348884A Expired - Lifetime JP3848245B2 (ja) 2002-10-31 2002-11-29 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP3848245B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013002A (ja) * 2004-06-23 2006-01-12 Rohm Co Ltd 低い抵抗値を有するチップ抵抗器とその製造方法
JP2013211520A (ja) * 2012-01-27 2013-10-10 Rohm Co Ltd チップ抵抗器の製造方法
CN104952569A (zh) * 2009-08-11 2015-09-30 釜屋电机株式会社 低电阻的片形电阻器及其制造方法
CN102473494B (zh) * 2009-08-11 2015-11-25 釜屋电机株式会社 低电阻的片形电阻器及其制造方法
JPWO2015019590A1 (ja) * 2013-08-07 2017-03-02 パナソニックIpマネジメント株式会社 抵抗器およびその製造方法
WO2019107188A1 (ja) * 2017-12-01 2019-06-06 パナソニックIpマネジメント株式会社 金属板抵抗器およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013002A (ja) * 2004-06-23 2006-01-12 Rohm Co Ltd 低い抵抗値を有するチップ抵抗器とその製造方法
JP4526117B2 (ja) * 2004-06-23 2010-08-18 ローム株式会社 低い抵抗値を有するチップ抵抗器とその製造方法
CN104952569A (zh) * 2009-08-11 2015-09-30 釜屋电机株式会社 低电阻的片形电阻器及其制造方法
CN102473494B (zh) * 2009-08-11 2015-11-25 釜屋电机株式会社 低电阻的片形电阻器及其制造方法
JP2013211520A (ja) * 2012-01-27 2013-10-10 Rohm Co Ltd チップ抵抗器の製造方法
JPWO2015019590A1 (ja) * 2013-08-07 2017-03-02 パナソニックIpマネジメント株式会社 抵抗器およびその製造方法
WO2019107188A1 (ja) * 2017-12-01 2019-06-06 パナソニックIpマネジメント株式会社 金属板抵抗器およびその製造方法
US11189402B2 (en) 2017-12-01 2021-11-30 Panasonic Intellectual Property Management Co., Ltd. Metal plate resistor and manufacturing method thereof

Also Published As

Publication number Publication date
JP3848245B2 (ja) 2006-11-22

Similar Documents

Publication Publication Date Title
JP4358664B2 (ja) チップ抵抗器およびその製造方法
US7327214B2 (en) Chip resistor and method of making the same
JP4047760B2 (ja) チップ抵抗器およびその製造方法
US8044765B2 (en) Chip resistor and method of making the same
JP3848286B2 (ja) チップ抵抗器
US7612429B2 (en) Chip resistor, process for producing the same, and frame for use therein
JP2004063502A (ja) チップ抵抗器およびその製造方法
JP2004311747A (ja) チップ抵抗器およびその製造方法
JP4460564B2 (ja) チップ抵抗器
JP3848245B2 (ja) チップ抵抗器
JP3848247B2 (ja) チップ抵抗器およびその製造方法
JP3930390B2 (ja) チップ抵抗器の製造方法
JP5242614B2 (ja) チップ抵抗器およびその製造方法
JP5490861B2 (ja) チップ抵抗器およびその製造方法
JP5037288B2 (ja) チップ抵抗器およびその製造方法
JP2004153160A (ja) チップ抵抗器およびその製造方法
JP3653076B2 (ja) チップ抵抗器の製造方法およびそれに用いられるフレーム
JP2006157064A (ja) チップ抵抗器およびその製造方法
JP2004319874A (ja) チップ抵抗器およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060313

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060824

R150 Certificate of patent or registration of utility model

Ref document number: 3848245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130901

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term