JP3913121B2 - 低い抵抗値を有するチップ抵抗器の製造方法 - Google Patents
低い抵抗値を有するチップ抵抗器の製造方法 Download PDFInfo
- Publication number
- JP3913121B2 JP3913121B2 JP2002177971A JP2002177971A JP3913121B2 JP 3913121 B2 JP3913121 B2 JP 3913121B2 JP 2002177971 A JP2002177971 A JP 2002177971A JP 2002177971 A JP2002177971 A JP 2002177971A JP 3913121 B2 JP3913121 B2 JP 3913121B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- resistor
- chip resistor
- material metal
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の属する技術分野】
本発明は,例えば,1Ω以下というように低い抵抗値を有するチップ抵抗器を製造する方法とに関するものである。
【0002】
【従来の技術】
先行技術としての特開2001−118701号公報は,図1に示すような構成のチップ抵抗器1を提案している。
【0003】
すなわち,この先行技術によるチップ抵抗器1は,その抵抗体2を,例えば,銅等のように低い抵抗を有する基材の金属に対してニッケル等のように前記基材の金属よりも高い抵抗を有する金属を添加して成る合金等の金属による厚さ寸法Tの金属板にて,長さ寸法がLで幅寸法Wの長方形に形成し,この抵抗体2における裏面の中程部に,長さ寸法がL0で深さ寸法がSの凹所3を切削加工にて刻設することにより,前記抵抗体2における裏面のうち左右両端の部分に,接続端子電極4,5を設け,この両接続端子電極4,5に,プリント基板等に対する半田付けを容易にするためにメッキ層6,7を形成するという構成にしている。
【0004】
また,前記特開2001−118701号公報は,前記した構成のチップ抵抗器を製造するに際して,抵抗体の多数個を並べて一体化して成る素材金属板における裏面に,部分メッキ用のレジストマスクを施した状態でメッキ処理を行うことによって,前記各接続端子電極4,5の部分に半田付け用のメッキ層6,7を形成し,次いで,前記素材金属板の裏面に前記凹所3を切削加工によって刻設したのち,前記素材金属板を,前記各抵抗体ごとに切断するという製造方法を提案している。
【0005】
【発明が解決しようとする課題】
しかし,この先行技術のチップ抵抗器1は,プリント基板等に対する半田付けに際して,溶融半田が,両接続端子電極4,5を越えて抵抗体2のうち両接続端子電極4,5間の部分に付着することによって,抵抗値が変化するおそれが大きく,これを回避するには,前記抵抗体2の裏面の凹所3における深さ寸法Sを深くすれば良いが,この凹所3における深さ寸法Sを深くすると,チップ抵抗器1における全体の高さ寸法が高くなるばかりか,重量がアップするという問題があった。
【0006】
また,前記先行技術の製造方法は,素材金属板の裏面に,部分メッキ用のレジストマスクを施した状態でメッキ処理を行うことによって,前記各接続端子電極4,5の部分のみに半田付け用のメッキ層6,7を形成するようにしており,換言すると,前記半田付け用のメッキ層6,7を形成するメッキ工程の前に,素材金属板の裏面に予め部分メッキ用のレジストマスクを形成する工程,及び,メッキ工程のあとにおいて前記部分メッキ用のレジストマスクを剥離除去する工程を必要とするから,製造コストが大幅に嵩むという問題もあった。
【0007】
本発明は,これらの問題を解消することを技術的課題とするものである。
【0008】
【課題を解決するための手段】
この技術的課題を達成するため本発明の製造方法は,第1に,
「一つのチップ抵抗器を構成する抵抗体の多数個を横方向に列状に並べて一体化して成る素材金属板を製作する工程と,
前記素材金属板における裏面のうち前記各抵抗体における中程部の部分に凹み溝を,当該凹み溝が前記各抵抗体の横方向への並び列に沿って延びるように,コイニング加工によって刻設する工程と,
前記工程に次いで,前記素材金属板の裏面における前記凹み溝の内面を,絶縁体にて被覆する工程と,
前記工程に次いで,前記素材金属板の裏面にメッキ層を形成する工程と,
前記工程に次いで,前記素材金属板を,前記各抵抗体ごとに分割する工程と,
を備えて成る。」
ことを特徴としている。
【0009】
また,本発明の製造方法は,第2に,
「一つのチップ抵抗器を構成する抵抗体の多数個を横方向に列状に並べて一体化して成る素材金属板を製作する工程と,
前記素材金属板における裏面のうち前記各抵抗体における中程部の部分に凹み溝を,当該凹み溝が前記各抵抗体の横方向への並び列に沿って延びるように,コイニング加工によって刻設する工程と,
前記工程に次いで,前記素材金属体における表面,及び前記素材金属板の裏面における前記凹み溝の内面を絶縁体にて各々被覆する工程と,
前記工程に次いで,前記素材金属板の裏面にメッキ層を形成する工程と,
前記工程に次いで,前記素材金属板を,前記各抵抗体ごとに分割する工程と,
を備えて成る。」
ことを特徴としている。
【0010】
【発明の作用・効果】
前記した製造方法によって製造されたチップ抵抗器は,抵抗体の裏面における凹み溝の内面を,絶縁体にて被覆することにより,プリント基板等に対する半田付けに際して,溶融半田が抵抗体のうち両接続端子電極間の部分に付着することを,前記絶縁体にて阻止できるから,この分だけチップ抵抗器における高さ寸法を低くできるとともに,軽量化を図ることができる。
【0011】
一方,前記した製造方法においては,素材金属板に凹み溝を刻設して,この凹み溝の内面を絶縁体にて被覆したのち,各接続端子電極に半田付け用のメッキ層を形成するためのメッキ処理を行うことにより,このメッキ工程よりも前に前記凹み溝の内面を被覆した絶縁体が,前記接続端子電極のみに半田付け用のメッキ層を形成するための部分メッキ用のレジストマスクになり,従って,前記先行技術のように,メッキ工程の前において予め部分メッキ用のレジストマスクを形成する工程,及び,メッキ工程のあとにおいて前記部分メッキ用のレジストマスクを剥離除去する工程を省略できるから,製造工程がそれだけ簡単になり,前記した効果を有するチップ抵抗器の製造コストを大幅に低減できる。
【0012】
特に,請求項2に記載したように,素材金属板の表面をも絶縁体にて被覆することにより,前記素材金属板の裏面に半田付け用のメッキ層を形成するメッキ工程において,前記素材基板における表面にメッキ層が形成されることを,当該表面を被覆する絶縁体にて阻止することができ,換言すると,チップ抵抗器における抵抗体の表面を被覆する絶縁体を,メッキ工程においてその表面にメッキ層が形成されることを阻止するために当該表面に予め形成しておくレジストマスクに利用することができるから,メッキ工程が簡単になり製造コストを更に低減できる利点がある。
【0013】
【発明の実施の形態】
以下,本発明の実施の形態を,図2〜図6の図面について説明する。
【0014】
この図において,符号11は,本発明の実施の形態によるチップ抵抗器を示す。
【0015】
このチップ抵抗器11は,長さ寸法がLで,幅寸法がWの長方形に形成された抵抗体12を備えている。
【0016】
この抵抗体12は,例えば,銅・ニッケル合金,ニッケル・クロム合金又は鉄・クロム合金等のように,低い抵抗を有する基材の金属(以下,低抵抗の金属と称する)に対してこの基材の金属よりも高い抵抗を有する金属(以下,高抵抗の金属と称する)を添加して成る合金等の金属による厚さ寸法Tの金属板製である。
【0017】
前記抵抗体12における表裏両面のうち裏面には,その中程部に長さ寸法がL0で深さ寸法がSの凹み溝13を刻設することにより,その両端の部分に接続端子電極14,15が形成されている。
【0018】
この両接続端子電極14,15には,プリント基板等に対する半田付けを容易にするために,例えば,銅メッキを下地としこれに錫メッキして成るメッキ層16,17が形成されている。
【0019】
そして,前記抵抗体12における表面を,耐熱性合成樹脂又はガラス等の絶縁体18にて被覆することに加えて,裏面における凹み溝13の内面を,耐熱性合成樹脂又はガラス等の絶縁体19にて被覆する。
【0020】
なお,前記チップ抵抗器11における側面には,必要に応じて,図4に二点鎖線で示すように,トリミング溝20を刻設することによって,当該チップ抵抗器11における抵抗値が所定値になるように調整されている。
【0021】
この構成のチップ抵抗器11を,プリント基板等に対して半田付けするに際して,溶融半田が抵抗体12のうち両接続端子電極14,15間の部分に接触することを,前記抵抗体12の裏面における凹み溝13の内面を被覆する絶縁体16にて確実に阻止することができる。
【0022】
そして,この構成によるチップ抵抗器11は,以下に述べる(1)〜(6)の各工程を経て製造することができる。
(1).図5に示すように,前記一つのチップ抵抗器11を構成する抵抗体12の多数個を並べて一体化して成る素材金属板Aを製作する。なお,符号B1と,B2とは,前記素材金属板Aを前記各抵抗体12ごとに区画する縦方向の切断線と,横方向の切断線である。
(2).前記素材金属板Aにおける表面A1及び裏面A2のうち裏面A2を上向きにして,この裏面A2のうち各抵抗体12における中程部の部分に,図6及び図7に示すように,凹み溝13を,前記縦方向の切断線B1にと平行に延びるように,コイニング加工(つまり,金属素材を,室温ないし再結晶温度以下において型の間で押しつぶして部品を形成するという方法)によって刻設する。
【0023】
ここに刻設する凹み溝13における深さ寸法はSであり,また,この凹み溝13における幅寸法はL0である。
(3).次いで,図8及び図9に示すように,前記素材金属板Aの表面に,耐熱性合成樹脂又はガラス等の絶縁体18にて被覆することに加えて,その裏面A2における各凹み溝所13の内面を,耐熱性合成樹脂又はガラス等の絶縁体19にて被覆する。
(4).次いで,前記素材金属板Aに対してメッキ溶液中においてメッキ処理を行うことにより,図10及び図12に示すように,この素材金属板Aにおける裏面A2のうち前記凹所13内を被覆する絶縁体19を除く部分,つまり,各抵抗体12における両接続端子電極14,15の部分に,メッキ層16,17を形成する。
(5).そして,前記素材金属板Aを,ダイシングカッター等にて縦方向の切断線B1及び横方向の切断線B2に沿って切断することによって各抵抗体12ごとに分割する。なお,この素材金属板Aにおける各抵抗体12ごとの切断は,剪断加工(シャリング加工)によって行うようにしても良い。
(6).次いで,必要に応じて,両接続端子電極14,15の間における抵抗値を測定しながら側面にレーザ光線の照射等にてトリミング溝20を刻設することにより,前記両接続端子電極14,15の間における抵抗値を所定値にするように調節する。
【0024】
これらの各工程を経ることにより,前記図2〜図4に示す構成のチップ抵抗器11を,一枚の素材金属板Aから多数個製造することができる。
【0025】
この製造に際して,前記素材金属板Aにおける表裏両面A1,A2を被覆する絶縁体15,16が,前記素材金属板Aのうち裏面A2における各接続端子電極14,15の部分のみにメッキ処理にてメッキ層16,17を形成する場合におけるメッキ用のレジストマスクになるのである。
【図面の簡単な説明】
【図1】 先行技術におけるチップ抵抗器を示す斜視図である。
【図2】 本発明の実施の形態によるチップ抵抗器を示す斜視図である。
【図3】 図2のIII −III 視断面図である。
【図4】 図2の底面図である。
【図5】 前記チップ抵抗器の製造方法における第1の工程を示す斜視図である。
【図6】 前記製造方法における第2の工程を示す斜視図である。
【図7】 図6のVII −VII 視拡大断面図である。
【図8】 前記製造方法における第3の工程を示す斜視図である。
【図9】 図8のIX−IX視拡大断面図である。
【図10】前記製造方法における第4の工程を示す斜視図である。
【図11】図10のXI−XI視拡大断面図である。
【符号の説明】
11 チップ抵抗器
12 抵抗体
13 凹み溝
14,15 接続端子電極
16,17 メッキ層
18,19 絶縁体
A 素材金属板
A1 素材金属板の表面
A2 素材金属板の裏面
Claims (2)
- 一つのチップ抵抗器を構成する抵抗体の多数個を横方向に列状に並べて一体化して成る素材金属板を製作する工程と,
前記素材金属板における裏面のうち前記各抵抗体における中程部の部分に凹み溝を,当該凹み溝が前記各抵抗体の横方向への並び列に沿って延びるように,コイニング加工によって刻設する工程と,
前記工程に次いで,前記素材金属板の裏面における前記凹み溝の内面を,絶縁体にて被覆する工程と,
前記工程に次いで,前記素材金属板の裏面にメッキ層を形成する工程と,
前記工程に次いで,前記素材金属板を,前記各抵抗体ごとに分割する工程と,
を備えて成ることを特徴とする低い抵抗値を有するチップ抵抗器の製造方法。 - 一つのチップ抵抗器を構成する抵抗体の多数個を横方向に列状に並べて一体化して成る素材金属板を製作する工程と,
前記素材金属板における裏面のうち前記各抵抗体における中程部の部分に凹み溝を,当該凹み溝が前記各抵抗体の横方向への並び列に沿って延びるように,コイニング加工によって刻設する工程と,
前記工程に次いで,前記素材金属体における表面,及び前記素材金属板の裏面における前記凹み溝の内面を絶縁体にて各々被覆する工程と,
前記工程に次いで,前記素材金属板の裏面にメッキ層を形成する工程と,
前記工程に次いで,前記素材金属板を,前記各抵抗体ごとに分割する工程と,
を備えて成ることを特徴とする低い抵抗値を有するチップ抵抗器の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002177971A JP3913121B2 (ja) | 2002-06-19 | 2002-06-19 | 低い抵抗値を有するチップ抵抗器の製造方法 |
AU2003242301A AU2003242301A1 (en) | 2002-06-19 | 2003-06-12 | Chip resistor having low resistance and its producing method |
PCT/JP2003/007457 WO2004001774A1 (ja) | 2002-06-19 | 2003-06-12 | 低い抵抗値を有するチップ抵抗器とその製造方法 |
CNB038006227A CN100421190C (zh) | 2002-06-19 | 2003-06-12 | 低电阻值片状电阻器及其制造方法 |
US10/518,224 US7221254B2 (en) | 2002-06-19 | 2003-06-12 | Chip resistor having low resistance and method of making the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002177971A JP3913121B2 (ja) | 2002-06-19 | 2002-06-19 | 低い抵抗値を有するチップ抵抗器の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004022921A JP2004022921A (ja) | 2004-01-22 |
JP3913121B2 true JP3913121B2 (ja) | 2007-05-09 |
Family
ID=31175832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002177971A Expired - Fee Related JP3913121B2 (ja) | 2002-06-19 | 2002-06-19 | 低い抵抗値を有するチップ抵抗器の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3913121B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007049071A (ja) * | 2005-08-12 | 2007-02-22 | Rohm Co Ltd | チップ抵抗器とその製造方法 |
JP4542967B2 (ja) * | 2005-08-12 | 2010-09-15 | ローム株式会社 | チップ抵抗器の製造方法 |
-
2002
- 2002-06-19 JP JP2002177971A patent/JP3913121B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004022921A (ja) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3637124B2 (ja) | チップ型抵抗器の構造及びその製造方法 | |
KR100730850B1 (ko) | 칩 저항기 및 그 제조 방법 | |
JP3846312B2 (ja) | 多連チップ抵抗器の製造方法 | |
US7221254B2 (en) | Chip resistor having low resistance and method of making the same | |
EP0159771B1 (en) | Chip resistors and forming method | |
JP2007049071A (ja) | チップ抵抗器とその製造方法 | |
JP3913121B2 (ja) | 低い抵抗値を有するチップ抵抗器の製造方法 | |
JP2964478B2 (ja) | 表面実装型チップ状ヒューズ抵抗器とその製造方法 | |
JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
JP3838559B2 (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
JP3838560B2 (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
JP3837091B2 (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
JP4898937B2 (ja) | 多数個取り配線基板およびその製造方法 | |
JP3134067B2 (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
JP2004319195A (ja) | チップ型ヒューズ | |
JP2002279883A (ja) | チップ型ヒューズ抵抗器及びその製造方法 | |
JP2000138102A (ja) | 抵抗器およびその製造方法 | |
TWM644980U (zh) | 金屬板電阻器基板及其成品 | |
JPH10321404A (ja) | 抵抗器およびその製造方法 | |
JP2008103462A (ja) | チップ型ネットワーク抵抗器と面実装部品およびその製造方法 | |
JP2000188204A (ja) | 抵抗器およびその製造方法 | |
JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
JPH11111513A (ja) | チップ抵抗器の製造方法 | |
JPS6011655Y2 (ja) | プリント板 | |
JP3812442B2 (ja) | 多連チップ抵抗器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060628 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070130 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |