JP6338011B2 - 基板埋め込み用ntcサーミスタおよびその製造方法 - Google Patents
基板埋め込み用ntcサーミスタおよびその製造方法 Download PDFInfo
- Publication number
- JP6338011B2 JP6338011B2 JP2017503366A JP2017503366A JP6338011B2 JP 6338011 B2 JP6338011 B2 JP 6338011B2 JP 2017503366 A JP2017503366 A JP 2017503366A JP 2017503366 A JP2017503366 A JP 2017503366A JP 6338011 B2 JP6338011 B2 JP 6338011B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- thermistor
- electrode
- embedding
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
- H01C7/042—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
- H01C7/043—Oxides or oxidic compounds
- H01C7/046—Iron oxides or ferrites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1413—Terminals or electrodes formed on resistive elements having negative temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
- H01C7/042—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
- H01C7/043—Oxides or oxidic compounds
Description
セラミック焼結体からなり、対向する2つの主面と、対向する2つの側面と、対向する2つの端面とを有するサーミスタ素体と、
該サーミスタ素体内に形成された複数の内部電極と、
該サーミスタ素体の外表面に形成され、該複数の内部電極と電気的に接続される2つの外部電極を有し、
前記外部電極が、それぞれ、
該サーミスタ素体の一の端面を覆う第1電極層と、
該サーミスタ素体の前記主面にそれぞれ形成され、一端が該第1電極層と接し、他端が他方の端面の方向に延在する、少なくとも1層からなる、第2電極層と、
該第1電極と該2電極層を覆う少なくとも1層の第3電極層を有する、ことを特徴とする。
本発明の基板埋め込み用NTCサーミスタは、セラミック焼結体からなり、対向する2つの主面と、対向する2つの側面と、対向する2つの端面とを有するサーミスタ素体と、該サーミスタ素体内に形成された複数の内部電極と、該サーミスタ素体の外表面に形成され、該複数の内部電極と電気的に接続される2つの外部電極を有し、前記外部電極が、それぞれ、該サーミスタ素体の一の端面を覆う第1電極層と、該サーミスタ素体の前記主面にそれぞれ形成され、一端が該第1電極層と接し、他端が他方の端面の方向に延在する、少なくとも1層からなる、第2電極層と、該第1電極と該2電極層を覆う少なくとも1層の第3電極層を有する、ことを特徴とするものである。
図1は、一の実施形態に係るNTCサーミスタの構造を示す模式縦断面図である。NTCサーミスタ1は、直方体状のセラミック焼結体からなるサーミスタ素体2を有している。サーミスタ素体2は、対向する2つの主面13,14と、対向する2つの側面(不図示)と、対向する2つの端面11,12を有している。2つの主面の大きさは同じでも異なっていてもよい。また、2つの側面の大きさは同じでも異なっていてもよい。また、2つの端面の大きさは同じでも異なっていてもよい。
(ΔR25/R25)×100
で定義される値であり、その値が小さいほど、NTCサーミスタの抵抗値変化が少ないことを示す。上記の結果から明らかなように、第1電極層の厚さが10μmより小さくなると、抵抗値変化が大きくなり、信頼性が低下することを確認した。
本発明の、NTCサーミスタ素子は、例えば、以下に説明する製造方法を用いて製造することができ、該製造方法は、内部電極を含むサーミスタ素体を作製する工程と、サーミスタ素体に外部電極を形成する工程を少なくとも含む。
図4は、NTCサーミスタ素子の部品内蔵型基板への実装工程の一例を示す模式縦断面図である。まず、(a)に示すように、基板30の上にサーミスタ素子20を載置する。このとき、第1外部電極21と第2外部電極22は接着剤を介して基板30に接着される。
2 サーミスタ素体
3a,3b,3c,3d,3e,3f 内部電極
4a,4b 第1電極層
5a,5b 第2電極層
5c,5d 第2電極層
6,7 第3電極層
8 第1外部電極
9 第2外部電極
11 第1端面
12 第2端面
13,14 主面
13a,13b,13d,13e 被覆領域
13c,13f 非被覆領域
15,16 段部
20 NTCサーミスタ
21 第1外部電極
22 第2外部電極
23 封止体
24a,24b 孔部
25,32 金属材料
30 基板
Claims (9)
- セラミック焼結体からなり、対向する2つの主面と、対向する2つの側面と、対向する2つの端面とを有するサーミスタ素体と、
該サーミスタ素体内に形成された複数の内部電極と、
該サーミスタ素体の外表面に形成され、該複数の内部電極と電気的に接続される2つの外部電極を有し、
前記外部電極が、それぞれ、
該サーミスタ素体の一の端面のみを覆う第1電極層と、
該サーミスタ素体の前記2つの主面にそれぞれ形成され、一端が該第1電極層と接し、他端が他方の端面の方向に延在する、少なくとも1層からなり、前記第1電極層より薄く、表面が平坦である、第2電極層と、
該第1電極と該2電極層を覆う少なくとも1層の第3電極層を有する、基板埋め込み用NTCサーミスタ。 - 前記第2電極層が、少なくとも1層のスパッタリング膜からなる請求項1記載の基板埋め込み用NTCサーミスタ。
- 前記第3電極層が、メッキ膜である請求項1または2に記載の基板埋め込み用NTCサーミスタ。
- 前記第1電極層が、導電性ペーストを塗布および焼成してなる層である請求項1から3のいずれか1項に記載の基板埋め込み用NTCサーミスタ。
- 前記第2電極層が、前記第1電極層より平坦である請求項1から4のいずれか1項に記載の基板埋め込み用NTCサーミスタ。
- 前記サーミスタ素体は、その中央部の外表面に、前記外部電極で被覆されていない非被覆領域を有し、該非被覆領域は、前記外部電極で被覆された被覆領域よりも低くなる段部を形成している、請求項1から5のいずれか1項に記載の基板埋め込み用NTCサーミスタ。
- 請求項1記載の基板埋め込み用NTCサーミスタの製造方法であって、
各外部電極を形成する工程が、
サーミスタ素体の一の端面を覆う第1電極層を形成する工程と、
該サーミスタ素体の各主面に形成され、一端が該第1電極層と接し、他端が他方の端面の方向に延在する、少なくとも1層からなる、第2電極層を形成する工程と、
該第1電極と該2電極層を覆う少なくとも1層の第3電極層を形成する工程を含む、該基板埋め込み用NTCサーミスタの製造方法。 - 前記の第3電極層を形成する工程がメッキ法により第3電極層を形成する工程であって、第2電極層を形成後、前記サーミスタ素体の中央部の外表面であって、第2電極層で被覆されていない非被覆領域に対して、素体表面を除去する処理を行う、請求項7記載の製造方法。
- 前記第2電極層を形成する工程において、前記第1電極層より平坦になるように前記第2電極層を形成する、請求項7または8に記載の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015042920 | 2015-03-04 | ||
JP2015042920 | 2015-03-04 | ||
PCT/JP2016/051154 WO2016139975A1 (ja) | 2015-03-04 | 2016-01-15 | 基板埋め込み用ntcサーミスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016139975A1 JPWO2016139975A1 (ja) | 2017-10-05 |
JP6338011B2 true JP6338011B2 (ja) | 2018-06-06 |
Family
ID=56848102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017503366A Active JP6338011B2 (ja) | 2015-03-04 | 2016-01-15 | 基板埋め込み用ntcサーミスタおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10181369B2 (ja) |
JP (1) | JP6338011B2 (ja) |
CN (1) | CN107251168B (ja) |
WO (1) | WO2016139975A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015121982A1 (de) * | 2015-12-16 | 2017-06-22 | Epcos Ag | NTC-Keramik, elektronisches Bauelement zur Einschaltstrombegrenzung und Verfahren zur Herstellung eines elektronischen Bauelements |
CN109215906A (zh) * | 2018-08-24 | 2019-01-15 | 东莞市仙桥电子科技有限公司 | 新型贴片式ntc及其制造方法 |
WO2021004957A1 (de) * | 2019-07-05 | 2021-01-14 | Tdk Electronics Ag | Ntc-dünnschichtthermistor und verfahren zur herstellung eines ntc-dünnschichtthermistors |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0917607A (ja) * | 1995-06-26 | 1997-01-17 | Taiyo Yuden Co Ltd | チップ状回路部品とその製造方法 |
US6166620A (en) * | 1997-06-16 | 2000-12-26 | Matsushita Electric Industrial Co., Ltd. | Resistance wiring board and method for manufacturing the same |
JP2000106304A (ja) | 1998-09-28 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 積層型チップサーミスタ及びその製造方法 |
JP3624395B2 (ja) * | 1999-02-15 | 2005-03-02 | 株式会社村田製作所 | チップ型サーミスタの製造方法 |
JP2007234829A (ja) * | 2006-02-28 | 2007-09-13 | Tdk Corp | 積層型セラミック電子部品の製造方法 |
KR100821274B1 (ko) * | 2006-07-19 | 2008-04-10 | 조인셋 주식회사 | 칩 세라믹 전자부품 |
JP5217584B2 (ja) * | 2008-04-07 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品 |
US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
JP4752901B2 (ja) * | 2008-11-27 | 2011-08-17 | 株式会社村田製作所 | 電子部品及び電子部品内蔵基板 |
JP6285096B2 (ja) | 2011-12-26 | 2018-02-28 | ローム株式会社 | チップ抵抗器、および、電子デバイス |
JP5510479B2 (ja) * | 2012-03-03 | 2014-06-04 | 株式会社村田製作所 | Ntcサーミスタ用半導体磁器組成物 |
JP6274044B2 (ja) * | 2014-07-28 | 2018-02-07 | 株式会社村田製作所 | セラミック電子部品 |
-
2016
- 2016-01-15 JP JP2017503366A patent/JP6338011B2/ja active Active
- 2016-01-15 WO PCT/JP2016/051154 patent/WO2016139975A1/ja active Application Filing
- 2016-01-15 CN CN201680011489.XA patent/CN107251168B/zh active Active
-
2017
- 2017-08-17 US US15/679,332 patent/US10181369B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10181369B2 (en) | 2019-01-15 |
CN107251168B (zh) | 2019-05-17 |
US20180130577A1 (en) | 2018-05-10 |
CN107251168A (zh) | 2017-10-13 |
JPWO2016139975A1 (ja) | 2017-10-05 |
WO2016139975A1 (ja) | 2016-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5206440B2 (ja) | セラミック電子部品 | |
JP5799948B2 (ja) | セラミック電子部品及びその製造方法 | |
JP6870428B2 (ja) | 電子部品 | |
JP2012019159A (ja) | セラミック電子部品 | |
JP6904383B2 (ja) | 積層電子部品およびその実装構造 | |
WO2019087725A1 (ja) | チップ抵抗器 | |
JP2012009679A (ja) | セラミック電子部品及びその製造方法 | |
JP6338011B2 (ja) | 基板埋め込み用ntcサーミスタおよびその製造方法 | |
JP2022191909A (ja) | 積層セラミック電子部品 | |
JP6870427B2 (ja) | 電子部品 | |
JP5786751B2 (ja) | 積層電子部品 | |
JP6107062B2 (ja) | チップサーミスタ | |
JP2000124007A (ja) | チップ型サーミスタおよびその製造方法 | |
JP2019117901A (ja) | 電子部品および積層セラミックコンデンサ | |
JP2012009556A (ja) | セラミック電子部品及びその製造方法 | |
JP2015109409A (ja) | 電子部品 | |
JP2016082184A (ja) | 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体 | |
JP4907138B2 (ja) | チップ型ntc素子 | |
JP6489128B2 (ja) | 電子部品の製造方法、電子部品および電子装置 | |
JP2009176829A (ja) | 電子部品 | |
TWI436389B (zh) | Electronic Parts | |
WO2016084457A1 (ja) | サーミスタ素子および回路基板 | |
JP6497396B2 (ja) | 電子部品の製造方法 | |
JP2019087581A (ja) | サーミスタ素子 | |
JP2016082183A (ja) | 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180423 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6338011 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |