CN107251168B - 基板嵌入用ntc热敏电阻及其制造方法 - Google Patents
基板嵌入用ntc热敏电阻及其制造方法 Download PDFInfo
- Publication number
- CN107251168B CN107251168B CN201680011489.XA CN201680011489A CN107251168B CN 107251168 B CN107251168 B CN 107251168B CN 201680011489 A CN201680011489 A CN 201680011489A CN 107251168 B CN107251168 B CN 107251168B
- Authority
- CN
- China
- Prior art keywords
- electrode layer
- thermistor
- electrode
- layer
- green body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
- H01C7/042—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
- H01C7/043—Oxides or oxidic compounds
- H01C7/046—Iron oxides or ferrites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1413—Terminals or electrodes formed on resistive elements having negative temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
- H01C7/042—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
- H01C7/043—Oxides or oxidic compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
本发明提供在用激光形成通孔时可不需要非常准确的位置精度的基板嵌入用NTC热敏电阻及其制造方法。本发明的基板嵌入用NTC热敏电阻具有:由陶瓷烧结体构成并具有相向的两个主面、相向的两个侧面以及相向的两个端面的热敏电阻坯体;在该热敏电阻坯体内形成的多个内部电极;以及形成在该热敏电阻坯体的外表面并与该多个内部电极进行电连接的两个外部电极,所述外部电极分别具有:覆盖该热敏电阻坯体的一个端面的第1电极层;分别形成在该热敏电阻坯体的所述主面,一端与该第1电极层相接,另一端沿着另一个端面的方向延伸且由至少一层构成的第2电极层;以及覆盖该第1电极和该2电极层的至少一层的第3电极层。
Description
技术领域
本发明涉及基板嵌入用NTC热敏电阻及其制造方法,更详细而言,涉及用于元器件内置型基板的基板嵌入用NTC热敏电阻及其制造方法。
背景技术
近年来,伴随针对电子设备的小型化的要求的提高,在元器件内置型基板内嵌入的NTC热敏电阻等电子元器件正趋于小型化及薄型化。图5是表示芯片型的NTC热敏电阻的构造的一个示例的示意图。NTC热敏电阻100具有:由陶瓷烧结体构成并具有相向的一对端面的热敏电阻坯体102;在该热敏电阻坯体102内形成的多个内部电极101a、101b、101c、101d;以及在该热敏电阻坯体102的一对端面分别形成的一对外部电极105、106。外部电极105具有在端面电极103a层叠有镀膜104a、104b的构造。另外,外部电极106具有在端面电极103b层叠有镀膜104c、104d的构造(例如,专利文献1)。
这样的NTC热敏电阻配置于元器件内置型基板,填充绝缘性树脂从而嵌入该基板内。一般,嵌入的NTC热敏电阻和配线的电连接经由通孔电极进行。例如,向着NTC热敏电阻的外部电极对绝缘性树脂照射激光来形成通孔,并对该通孔填充金属导体,从而对NTC热敏电阻的外部电极和配线进行电连接。
现有技术文献
专利文献
专利文献1:日本专利特开2000-106304号公报
发明内容
发明所要解决的技术问题
然而,在采用传统的NTC热敏电阻的情况下,用激光形成通孔时,为了不损伤NTC热敏电阻的热敏电阻坯体,必须在外部电极上准确照射激光。因此,激光照射时,对NTC热敏电阻要求非常准确的位置精度,因此,存在电子设备的制造工艺复杂化的问题。
因而,本发明目的在于提供一种在用激光形成通孔时可不需要非常准确的位置精度的基板嵌入用NTC热敏电阻及其制造方法。
解决技术问题所采用的技术方案
为了解决上述问题,本发明的基板嵌入用NTC热敏电阻的特征在于,具有:
由陶瓷烧结体构成并具有相向的两个主面、相向的两个侧面以及相向的两个端面的热敏电阻坯体;
在该热敏电阻坯体内形成的多个内部电极;以及
形成在该热敏电阻坯体的外表面并与该多个内部电极进行电连接的两个外部电极,
所述外部电极分别具有:
覆盖该热敏电阻坯体的一个端面的第1电极层;
分别形成在该热敏电阻坯体的所述主面,一端与该第1电极层相接,另一端沿着另一个端面的方向延伸且由至少一层构成的第2电极层;以及
覆盖该第1电极和该2电极层的至少一层的第3电极层。
另外,所述第2电极层能够采用至少一层的溅射膜。由此,能够获得平坦的电极膜。
另外,所述第3电极层能够采用镀膜。由此,能够抑制激光照射时外部电极的烧毁。
另外,所述第1电极层能够采用对导电性糊料进行涂布以及烧成而成的层。由此,能够完全覆盖端面。
另外,优选所述第2电极层比第1电极层平坦。由此,能够平坦地形成第3电极层,并能在向后述的元器件内置型基板的安装中,防止在NTC热敏电阻和密封体之间产生不必要的间隙。另外,也可以获得激光的反射光的方向性稳定、通孔的形状稳定的效果。
另外,所述热敏电阻坯体在其中央部的外表面具有未由所述外部电极覆盖的非覆盖区域,该非覆盖区域形成变得比由所述外部电极覆盖的覆盖区域低的台阶部。
另外,本发明的基板嵌入用NTC热敏电阻能够采用例如以下的制造方法制造。即,本发明的基板嵌入用NTC热敏电阻的一个制造方法的特征在于,形成各外部电极的工序包含:形成覆盖热敏电阻坯体的一个端面的第1电极层的工序;形成在该热敏电阻坯体的各主面形成、一端与该第1电极层相接且另一端沿着另一个端面的方向延伸并由至少一层构成的第2电极层的工序;以及形成覆盖该第1电极和该2电极层的至少一层的第3电极层的工序。根据该制造方法,能够制造在用激光形成通孔时可不需要非常准确的位置精度的基板嵌入用NTC热敏电阻。
另外,形成所述第3电极层的工序是通过电镀法形成第3电极层的工序,在形成第2电极层后,对所述热敏电阻坯体的中央部的外表面、即未由第2电极层覆盖的非覆盖区域,通过酸处理、研磨处理、电镀处理或磨削处理来去除坯体表面部分。由此,在用于形成第3电极层的电镀处理时,能够抑制在热敏电阻坯体的中央部产生岛状电镀。
另外,优选在形成所述第2电极层的工序中,形成所述第2电极层,使其比所述第1电极层平坦。由此,能够平坦地形成第3电极层,并能在向后述的元器件内置型基板的安装中,防止在NTC热敏电阻和密封体之间产生不必要的间隙。另外,也可以获得激光的反射光的方向性稳定、通孔的形状稳定的效果。
发明效果
根据本发明,能够提供在用激光形成通孔时可不需要非常准确的位置精度的基板嵌入用NTC热敏电阻。
附图说明
图1是表示本发明一个实施方式所涉及的基板嵌入用NTC热敏电阻的结构的示意纵向剖视图。
图2是图1的局部放大纵向剖视图。
图3是表示本发明一个实施方式所涉及的基板嵌入用NTC热敏电阻的制造方法的示意纵向剖视图。
图4是表示将本发明一个实施方式所涉及的基板嵌入用NTC热敏电阻安装到元器件内置型基板的方法的示意纵向剖视图。
图5是表示现有的基板嵌入用NTC热敏电阻的结构的一个示例的示意纵向剖视图。
具体实施方式
以下,参照附图详细说明本发明。
本发明的基板嵌入用NTC热敏电阻的特征在于,具有:由陶瓷烧结体构成并具有相向的两个主面、相向的两个侧面以及相向的两个端面的热敏电阻坯体;在该热敏电阻坯体内形成的多个内部电极;以及形成在该热敏电阻坯体的外表面并与该多个内部电极进行电连接的两个外部电极,所述外部电极分别具有:覆盖该热敏电阻坯体的一个端面的第1电极层;分别形成在该热敏电阻坯体的所述主面,一端与该第1电极层相接,另一端沿着另一个端面的方向延伸且由至少一层构成的第2电极层;以及覆盖该第1电极和该2电极层的至少一层的第3电极层。
(结构)
图1是表示一个实施方式所涉及的NTC热敏电阻的结构的示意纵向剖视图。NTC热敏电阻1具有由长方体形状的陶瓷烧结体构成的热敏电阻坯体2。热敏电阻坯体2具有相向的两个主面13、14、相向的两个侧面(未图示)以及相向的两个端面11、12。两个主面的大小可相同也可不同。另外,两个侧面的大小可相同也可不同。另外,两个端面的大小可相同也可不同。
在热敏电阻坯体2内,隔着热敏电阻坯体重叠配置有多个内部电极3a、3b、3c、3d、3e。在热敏电阻坯体2的外表面,具有与多个内部电极3a、3b、3c、3d、3e进行电连接的两个外部电极8、9。另外,内部电极3a、3b、3c、3d、3e为一个示例,内部电极的数量只要是多个即可,没有特别限定。
构成热敏电阻坯体2的陶瓷烧结体是具有负电阻温度特性的陶瓷。作为具有负电阻温度特性的陶瓷,能够采用现有的用于构成NTC热敏电阻的适宜的陶瓷,例如包含Mn、Ni、Fe、Ti、Co、Al、Zn等过渡金属的氧化物的陶瓷。优选以氧化锰为主要成分的陶瓷,是包含氧化镍、氧化钴、氧化铝、氧化铁及氧化钛中的一种以上的陶瓷。另外,热敏电阻坯体2只要具有对应的两个端面11、12、对应的两个主面13、14以及相向的两个侧面即可,其形状没有特别限定。图1示出了长方体形状的示例,但是也可以是立方体形状。
内部电极3a、3b向热敏电阻坯体2的第1端面11引出。另外,内部电极3d、3e向与第1端面11相向的第2端面12引出。内部电极可以通过导电性糊料的涂布·煅烧而形成。内部电极能够采用Ag、Pd、Pt及Au等稀有金属或Cu、Ni、Al、W及Ti等基本金属(base metal)的单体或它们的合金。
在热敏电阻坯体2的外表面形成有两个外部电极8、9。第1外部电极8具有:覆盖热敏电阻坯体2的一个端面11的第1电极层4a;形成在热敏电阻坯体2的各主面,一端与第1电极层4a相接,另一端沿着另一个端面的方向延伸的两个第2电极层5a、5b;以及覆盖第1电极层4a和第2电极层5a、5b的第3电极层6。另外,第2外部电极9具有:覆盖热敏电阻坯体2的一个端面12的第1电极层4b;形成在热敏电阻坯体2的各主面,一端与第1电极层4b相接,另一端沿着另一个端面的方向延伸的两个第2电极层5c、5d;以及覆盖第1电极层4b和一对第2电极层5c、5d的第3电极层7。
第1电极层4a、4b包含Ag、Pd、Pt及Au等的稀有金属,例如,能够通过导电性糊料的涂布·煅烧而形成。通过使热敏电阻坯体的端面浸渍于导电性糊料,能容易地形成覆盖端面的电极层。第1电极层4a、4b的厚度为10μm以上60μm以下,优选为10μm以上50μm以下,更优选为15μm以上40μm以下。这里,第1电极层的厚度是指热敏电阻坯体的端面和主面的连结位置与第1电极层的外表面之间的长度(图1中的E1),大致等于第1电极层的厚度。
另外,将NTC热敏电阻在125℃中放置1000小时,并进行测定放置后的电阻值相对于放置前的电阻值的变化的可靠性试验后,获得以下结果。
[表1]
第1电极层的厚度(μm) | ΔR(%) |
35 | <1% |
10 | <1% |
5 | >1% |
这里,ΔR(%)是将放置后的25℃中的电阻值相对于在125℃中放置前的25℃中的电阻值R25的变化设为ΔR25时,由(ΔR25/R25)×100定义的值,该值越小表示NTC热敏电阻的电阻值变化越小。从上述结果可知,若第1电极层的厚度变得比10μm小,则电阻值变化变大,确认为可靠性降低。
第2电极层能够采用包含金属、优选包含Au、Ag、Cu或Ti的一层或多层金属层。优选在单层时或最外层中采用不易氧化的Au或Ag。第2电极层的厚度为0.5μm以上10μm以下,优选为1μm以上10μm以下,更优选为1.5μm以上5μm以下。另外,优选第2电极层是平坦的。例如,R值小于1μm,优选小于0.5μm。这里,R值是表示表面粗糙程度的指标,参照图2进行说明。图2是图1的A部分的局部放大纵向剖视图。对NTC热敏电阻进行剖面研磨,并在5处测定第2电极层5a的厚度。求出该5处厚度的最大值和最小值,将其差设为R值。R值越小表示表面越平坦。另外,图2中,测定离热敏电阻坯体的端面10μm以上内侧的厚度。第2电极层能够采用溅射法、印刷法形成,但优选采用膜厚控制容易且能形成更平坦的膜的溅射法。
第3电极层是一层或多层的金属或合金层,作为金属,能够采用Ni、Cu或Au,作为合金,能够采用这些金属的合金。优选在单层时或最外层中采用Cu或Au。这是因为能够抑制激光照射时的烧毁。另外,第3电极层的厚度为5μm以上20μm以下,优选为6μm以上15μm以下。第3电极层能够用电镀法形成。
另外,热敏电阻坯体2在其中央部的外表面具有未由外部电极覆盖的非覆盖区域。例如,一个主面13具有:由外部电极8覆盖的覆盖区域13a;由外部电极9覆盖的覆盖区域13b;未由任一外部电极覆盖的非覆盖区域13c。另外,另一个主面14具有:由外部电极8覆盖的覆盖区域13d;由外部电极9覆盖的覆盖区域13e;未由任一外部电极覆盖的非覆盖区域13f。这里,主面的覆盖区域和非覆盖区域的大小能够从抑制NTC热敏电阻元件的破裂等破损的观点出发来确定,例如,第1外部电极和第2外部电极能够设定为满足以下说明的条件。即,在热敏电阻1的长度方向(从一个端面11朝向另一个端面12的方向)上,将热敏电阻1的全长设为L,将第1外部电极8的长度(覆盖区域的长度)设为E2,并将第2外部电极9的长度(覆盖区域的长度)设为E3时,(1/3)×L≤E2+E3≤(0.95×L),优选(2/3)×L≤E2+E3≤(0.90×L)。优选第1外部电极8的长度E2和第2外部电极9的长度E3在制造上相同,但是也可以不同。
这里,热敏电阻1的全长L是指热敏电阻1的长度方向上的两端间的长度。另外,第1外部电极8的长度E2是指热敏电阻1的长度方向上的第1外部电极8的一端和另一端之间的长度。另外,第1外部电极9的长度E3是指热敏电阻1的长度方向上的第1外部电极9的一端和另一端之间的长度。例如,在热敏电阻1的尺寸为JIS规格0603尺寸[(0.6±0.03)mm(长度方向)×(0.3±0.03)mm(宽度方向)]的情况下,L为0.6mm。此时,E2和E3分别为0.2mm以上。由此,满足E2+E3≥(2/3)×L。热敏电阻1的厚度大于0.1mm,小于0.3mm。另外,热敏电阻1的厚度也可以是0.3mm以上。另外,热敏电阻1的尺寸只要是JIS规格0402~2012的范围内的尺寸即可。
另外,非覆盖区域13c、13f也可以具有比由两个外部电极8、9覆盖的覆盖区域低的台阶部15、16。台阶部15和台阶部16的高低差可以相同也可以不同。高低差为1μm以上30μm以下,优选为1μm以上15μm以下。台阶部15和台阶部16的高低差的总和在图1中由热敏电阻坯体2的厚度T2(覆盖区域13a和13d之间的厚度)和厚度T1(非覆盖区域13c和13f之间的厚度)的差规定,例如,各高低差可以是该差的大约1/2的值。台阶部例如能够通过研磨处理、酸处理、电镀处理或磨削处理形成。另外,图中,示出了一级的示例,但台阶部也可以是多级。
如上所述,根据本发明,通过在主面设置比第1电极层薄且平坦、一端与该第1电极层相接且另一端沿着另一个端面的方向延伸的第2电极层,使外部电极的平坦部分变宽,因此,在激光照射时,对于激光不要求严格的位置精度,所以能够以更简单的工艺制作元器件内置型基板。
另外,根据需要,也可以形成绝缘层,以覆盖非覆盖区域13c、13f。构成绝缘层的材料没有特别限定,能够采用适宜的合成树脂。
(制造方法)
本发明的NTC热敏电阻元件例如能够用以下说明的制造方法来制造,该制造方法至少包含:制作包含内部电极的热敏电阻坯体的工序和在热敏电阻坯体形成外部电极的工序。
在制作热敏电阻坯体的工序中,根据需要,在预烧后的原料粉末中添加有机粘接剂并混合为浆状,之后,用刮涂法等进行成形加工,制作陶瓷生片。然后,用内部电极用导电糊料在陶瓷生片上进行丝网印刷,形成电极图案。接着,将印刷有电极图案的多个陶瓷生片层叠后,用未印刷有电极图案的陶瓷生片上下夹住并进行压接,从而制作层叠体。接着,对所获得的层叠体进行脱粘接剂处理后进行烧成,从而制作交替层叠有内部电极和热敏电阻坯体层的热敏电阻坯体。
图2是表示在热敏电阻坯体形成外部电极的工序的示意纵向剖视图。图中,对与图1相同的部分附上相同符号并省略说明。(a)是交替层叠有内部电极3a、3b、3c、3d、3f和热敏电阻坯体层的热敏电阻坯体2的示意纵向剖视图。(b)是形成外部电极的第1电极层的工序。将交替层叠有内部电极和热敏电阻坯体层的热敏电阻坯体2的端面11、12浸渍于导体糊料并进行烧成,来形成第1电极层4a、4b。(c)是形成第2电极层的工序。通过溅射法,在热敏电阻坯体2的各主面形成一端与第1电极层4a相接且另一端沿着另一个端面的方向延伸的一对第2电极层5a、5b、以及一端与第1电极层4b相接且另一端沿着另一个端面的方向延伸的一对第2电极层5c、5d。(d)是形成第3电极层的工序,示出了以2层的方式构成第3电极层的示例。第3电极层的第1层7a和第2层7b例如通过电镀法形成。由此,能够制造NTC热敏电阻元件。
另外,形成所述第3电极层的工序为通过电镀法形成第3电极层的工序时,在第2电极层形成后,对于所述热敏电阻坯体的中央部的外表面、即未由第2电极层覆盖的非覆盖区域,能够进行酸处理、研磨处理、电镀处理或磨削处理等坯体表面处理。此时,生成台阶部15、16。用溅射法形成第2电极层时,电极材料的一部分可能附着到热敏电阻坯体的非覆盖区域,但是若进行上述坯体表面处理,则在生成台阶部15、16时能够去除电极材料的一部分。因此,用电镀法形成第3电极层时,能够防止在热敏电阻坯体的非覆盖区域产生岛状电镀。例如,对于JIS规格0603尺寸的NTC热敏电阻元件,通过溅射法形成第2电极层后,在进行了上述坯体表面处理的情况和未进行上述坯体表面处理的情况下,比较岛状电镀的产生。对热敏电阻坯体的非覆盖区域进行SEM观察,在进行了上述坯体表面处理的1000个元件中,未观察到直径0.5μm以上的岛状电镀的产生。与此相对,在未进行上述坯体表面处理的情况下,对于全部1000个元件,观察到直径0.5μm以上的岛状电镀的产生。
另外,上述示例中,示出了用溅射法使用第2电极层的示例,但是也可以采用丝网印刷法来形成。
(向元器件内置型基板的安装)
图4是表示将NTC热敏电阻元件安装到元器件内置型基板的工序的一个示例的示意纵向剖视图。首先,如(a)所示,在基板30上载置热敏电阻元件20。此时,第1外部电极21和第2外部电极22经由粘接剂与基板30粘接。
接着,如(b)所示,在基板30的表面填充密封体23,以密封热敏电阻元件20。由此,将热敏电阻元件20嵌入密封体23内。
接着,如(c)所示,对位于第1外部电极21和第2外部电极22正下方的密封体23的部分照射激光,形成使第1外部电极21露出的孔部24a和使第2外部电极22露出的孔部24b。此时,在主面设置了比第1电极层薄且平坦、一端与该第1电极层相接且另一端沿着另一个端面的方向延伸的第2电极层,因此外部电极的平坦部分变宽,所以在激光照射时对激光没有要求严格的位置精度,因此,能够以更简单的工艺制作元器件内置型基板。
接着,如(d)所示,在密封体23的孔部24a、24b、密封体23的上表面、基板30的背面电镀Cu等的金属材料25、32,以作为配线。由此,在孔部24a、24b中用金属材料填充。此外,层叠绝缘层、导电层(未图示)来制作元器件内置型基板。
另外,本说明书说明了NTC热敏电阻,但是本发明也可以适用于例如国际公开第2014/017365号所记载那样的具有内部电极和外部电极的PTC热敏电阻。即,在适用于PTC热敏电阻时,能够提供以下基板嵌入用PTC热敏电阻,其具有:由陶瓷烧结体构成并具有相向的两个主面、相向的两个侧面以及相向的两个端面的热敏电阻坯体;在该热敏电阻坯体内形成的多个内部电极;以及形成在该热敏电阻坯体的外表面并与该多个内部电极进行电连接的两个外部电极,所述外部电极分别具有:覆盖该热敏电阻坯体的一个端面的第1电极层;分别形成在该热敏电阻坯体的所述主面,一端与该第1电极层相接,另一端沿着另一个端面的方向延伸,且由至少一层构成的第2电极层;以及覆盖该第1电极和该2电极层的至少一层的第3电极层。该情况下,与NTC热敏电阻的情况相同地,在用激光形成通孔时,可不需要非常准确的位置精度。另外,在PTC热敏电阻的情况下,热敏电阻坯体能够采用具有正电阻温度特性的陶瓷。另外,内部电极,外部电极的第1电极层、第2电极层,以及第3电极层能够采用本说明书中所记载的材料。
工业上的实用性
根据本发明,能够提供可容易地嵌入元器件内置型基板内的NTC热敏电阻。
标号说明
1 NTC热敏电阻
2 热敏电阻坯体
3a、3b、3c、3d、3e,3f 内部电极
4a,4b 第1电极层
5a,5b 第2电极层
5c,5d 第2电极层
6,7 第3电极层
8 第1外部电极
9 第2外部电极
11 第1端面
12 第2端面
13,14 主面
13a,13b,13d,13e 覆盖区域
13c,13f 非覆盖区域
15,16 台阶部
20 NTC热敏电阻
21 第1外部电极
22 第2外部电极
23 密封体
24a,24b 孔部
25,32 金属材料
30 基板
Claims (9)
1.一种基板嵌入用NTC热敏电阻,其特征在于,具有:
热敏电阻坯体,该热敏电阻坯体由陶瓷烧结体构成并具有相向的两个主面、相向的两个侧面以及相向的两个端面;
多个内部电极,该多个内部电极形成在该热敏电阻坯体内;以及
两个外部电极,该两个外部电极形成在该热敏电阻坯体的外表面,与该多个内部电极进行电连接,
所述外部电极分别具有:
第1电极层,该第1电极层仅覆盖该热敏电阻坯体的一个端面;
第2电极层,该第2电极层分别形成在该热敏电阻坯体的所述两个主面,一端与该第1电极层相接,另一端沿着另一个端面的方向延伸,由至少一层构成,比所述第1电极层薄且表面平坦;以及
至少一层的第3电极层,该至少一层的第3电极层覆盖该第1电极和该2电极层。
2.如权利要求1所述的基板嵌入用NTC热敏电阻,其特征在于,
所述第2电极层由至少一层溅射膜构成。
3.如权利要求1或2所述的基板嵌入用NTC热敏电阻,其特征在于,
所述第3电极层是镀膜。
4.如权利要求1或2所述的基板嵌入用NTC热敏电阻,其特征在于,
所述第1电极层是对导电性糊料进行涂布及烧成而成的层。
5.如权利要求1或2所述的基板嵌入用NTC热敏电阻,其特征在于,
所述第2电极层比所述第1电极层平坦。
6.如权利要求1或2所述的基板嵌入用NTC热敏电阻,其特征在于,
所述热敏电阻坯体在其中央部的外表面具有未由所述外部电极覆盖的非覆盖区域,该非覆盖区域形成变得比由所述外部电极覆盖的覆盖区域低的台阶部。
7.一种基板嵌入用NTC热敏电阻的制造方法,是权利要求1所述的基板嵌入用NTC热敏电阻的制造方法,其特征在于,
形成各外部电极的工序包含:
形成第1电极层的工序,该第1电极层覆盖热敏电阻坯体的一个端面;
形成第2电极层的工序,该第2电极层形成在该热敏电阻坯体的各主面,一端与该第1电极层相接,另一端沿着另一个端面的方向延伸,且由至少一层构成;以及
形成第3电极层的工序,该第3电极层覆盖该第1电极和该2电极层的至少一层。
8.如权利要求7所述的制造方法,其特征在于,
形成所述第3电极层的工序是通过电镀法形成第3电极层的工序,在形成第2电极层后,对所述热敏电阻坯体的中央部的外表面、即未由第2电极层覆盖的非覆盖区域,进行去除坯体表面的处理。
9.如权利要求7或8所述的制造方法,其特征在于,
在形成所述第2电极层的工序中,形成所述第2电极层,使其比所述第1电极层平坦。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015042920 | 2015-03-04 | ||
JP2015-042920 | 2015-03-04 | ||
PCT/JP2016/051154 WO2016139975A1 (ja) | 2015-03-04 | 2016-01-15 | 基板埋め込み用ntcサーミスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107251168A CN107251168A (zh) | 2017-10-13 |
CN107251168B true CN107251168B (zh) | 2019-05-17 |
Family
ID=56848102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680011489.XA Active CN107251168B (zh) | 2015-03-04 | 2016-01-15 | 基板嵌入用ntc热敏电阻及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10181369B2 (zh) |
JP (1) | JP6338011B2 (zh) |
CN (1) | CN107251168B (zh) |
WO (1) | WO2016139975A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015121982A1 (de) * | 2015-12-16 | 2017-06-22 | Epcos Ag | NTC-Keramik, elektronisches Bauelement zur Einschaltstrombegrenzung und Verfahren zur Herstellung eines elektronischen Bauelements |
CN109215906A (zh) * | 2018-08-24 | 2019-01-15 | 东莞市仙桥电子科技有限公司 | 新型贴片式ntc及其制造方法 |
US20220238260A1 (en) * | 2019-07-05 | 2022-07-28 | Tdk Electronics Ag | Ntc thin film thermistor and method for producing an ntc thin film thermistor |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101030480A (zh) * | 2006-02-28 | 2007-09-05 | Tdk株式会社 | 叠层型陶瓷电子部件的制造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0917607A (ja) * | 1995-06-26 | 1997-01-17 | Taiyo Yuden Co Ltd | チップ状回路部品とその製造方法 |
WO1998058390A1 (fr) * | 1997-06-16 | 1998-12-23 | Matsushita Electric Industrial Co., Ltd. | Tableau de connexions de resistance et son procede de fabrication |
JP2000106304A (ja) | 1998-09-28 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 積層型チップサーミスタ及びその製造方法 |
JP3624395B2 (ja) * | 1999-02-15 | 2005-03-02 | 株式会社村田製作所 | チップ型サーミスタの製造方法 |
KR100821274B1 (ko) * | 2006-07-19 | 2008-04-10 | 조인셋 주식회사 | 칩 세라믹 전자부품 |
JP5217584B2 (ja) * | 2008-04-07 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品 |
US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
JP4752901B2 (ja) * | 2008-11-27 | 2011-08-17 | 株式会社村田製作所 | 電子部品及び電子部品内蔵基板 |
JP6285096B2 (ja) | 2011-12-26 | 2018-02-28 | ローム株式会社 | チップ抵抗器、および、電子デバイス |
JP5510479B2 (ja) * | 2012-03-03 | 2014-06-04 | 株式会社村田製作所 | Ntcサーミスタ用半導体磁器組成物 |
JP6274044B2 (ja) * | 2014-07-28 | 2018-02-07 | 株式会社村田製作所 | セラミック電子部品 |
-
2016
- 2016-01-15 JP JP2017503366A patent/JP6338011B2/ja active Active
- 2016-01-15 WO PCT/JP2016/051154 patent/WO2016139975A1/ja active Application Filing
- 2016-01-15 CN CN201680011489.XA patent/CN107251168B/zh active Active
-
2017
- 2017-08-17 US US15/679,332 patent/US10181369B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101030480A (zh) * | 2006-02-28 | 2007-09-05 | Tdk株式会社 | 叠层型陶瓷电子部件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6338011B2 (ja) | 2018-06-06 |
JPWO2016139975A1 (ja) | 2017-10-05 |
US10181369B2 (en) | 2019-01-15 |
CN107251168A (zh) | 2017-10-13 |
US20180130577A1 (en) | 2018-05-10 |
WO2016139975A1 (ja) | 2016-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102394174B (zh) | 陶瓷电子部件 | |
CN101499340B (zh) | 陶瓷元件 | |
JP5195904B2 (ja) | 積層コイル部品 | |
CN101783243B (zh) | 陶瓷电子部件 | |
JP5375963B2 (ja) | サーミスタ及びその製造方法 | |
JP2008047907A (ja) | めっき終端および電解めっきを使用する形成方法 | |
KR101670974B1 (ko) | 적층 세라믹 전자부품 | |
KR101670980B1 (ko) | 적층 세라믹 전자부품 | |
CN107251168B (zh) | 基板嵌入用ntc热敏电阻及其制造方法 | |
CN108573812A (zh) | 层叠陶瓷电容器及其制造方法 | |
CN106941044B (zh) | 电容器 | |
CN103889144A (zh) | 陶瓷基板及其制造方法 | |
JP2009224802A (ja) | 無電解めっきターミネーションを形成する方法 | |
CN106024384B (zh) | 层叠电容器 | |
CN106574872A (zh) | 传感器元件、传感器装置和用于制造传感器元件的方法 | |
JP2005251632A (ja) | チップ型電池 | |
CN103889146A (zh) | 陶瓷基板及其制造方法 | |
WO2012114857A1 (ja) | 電子部品の実装構造 | |
CN117976411A (zh) | 具有改善的连接性的多层电子设备及其制造方法 | |
CN103247438B (zh) | 陶瓷电子部件及其制造方法 | |
CN109156080A (zh) | 陶瓷电子部件 | |
CN112242246A (zh) | 电子部件 | |
JP5675389B2 (ja) | プローブカード用配線基板およびプローブカード | |
JP2006342390A (ja) | バレルめっき方法、および電子部品の製造方法 | |
JP2014187217A (ja) | 積層型コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |