WO2016084457A1 - サーミスタ素子および回路基板 - Google Patents

サーミスタ素子および回路基板 Download PDF

Info

Publication number
WO2016084457A1
WO2016084457A1 PCT/JP2015/075802 JP2015075802W WO2016084457A1 WO 2016084457 A1 WO2016084457 A1 WO 2016084457A1 JP 2015075802 W JP2015075802 W JP 2015075802W WO 2016084457 A1 WO2016084457 A1 WO 2016084457A1
Authority
WO
WIPO (PCT)
Prior art keywords
thermistor element
external electrode
thermistor
circuit board
surface roughness
Prior art date
Application number
PCT/JP2015/075802
Other languages
English (en)
French (fr)
Inventor
貴央 細矢
聖浩 古戸
有紀子 植田
正美 大門
秀之 樫尾
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2016561429A priority Critical patent/JPWO2016084457A1/ja
Publication of WO2016084457A1 publication Critical patent/WO2016084457A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a thermistor element and a circuit board.
  • thermistor element As a thermistor element, there is one described in Japanese Patent Application Laid-Open No. 2006-269661 (Patent Document 1).
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2006-269661
  • This thermistor element has an element body made of ceramics and external electrodes that cover both end faces of the element body.
  • the conventional thermistor element when the conventional thermistor element is actually mounted on the circuit board, there is a possibility that the thermistor element is subjected to a load due to an impact at the time of mounting.
  • the thermistor element When a load is applied to the thermistor element, the thermistor element may be broken such as cracks. For this reason, the broken thermistor element had to be replaced, and was wasted.
  • an object of the present invention is to provide a thermistor element capable of improving the bending strength and suppressing the occurrence of breakage, and a circuit board having a thermistor element having a high bending strength.
  • the thermistor element of the present invention is A first end face and a second end face located on opposite sides of each other; a peripheral face disposed between the first end face and the second end face; A first external electrode covering the first end surface and the first end surface side of the peripheral surface; A thermistor element comprising a second external electrode covering the second end surface and the second end surface side of the peripheral surface, In the length direction extending from the first end surface toward the second end surface, the total length of the thermistor element is L1, the length of the first external electrode is E1, and the length of the second external electrode is When E2, E1 + E2 ⁇ (2/3) ⁇ L1 is satisfied.
  • the ratio of the first and second external electrodes to the total length of the thermistor element increases.
  • the bending strength of the thermistor element is increased. Therefore, when the thermistor element is mounted on the circuit board, even if a load is applied to the thermistor element due to an impact at the time of mounting, the thermistor element can be prevented from breaking such as cracking.
  • the size of the thermistor element is JIS standard 0603 size.
  • the thermistor element of the above embodiment since the thermistor element is JIS standard 0603 size, the thermistor element size is small, but the thermistor element has high bending strength, so the thermistor element is not broken. Can be used in
  • the thickness of the thermistor element is larger than 0.1 mm and smaller than 0.3 mm.
  • the thermistor element of the above embodiment since the thermistor element has a thickness larger than 0.1 mm and smaller than 0.3 mm, the thermistor element is thin, but the thermistor element has a high bending strength.
  • the thermistor element can be used without breakage.
  • the surface roughness of the element body is 0.5 ⁇ m or less.
  • surface roughness refers to centerline average roughness.
  • the surface roughness of the element body is 0.5 ⁇ m or less, the surface roughness of the element body can be suppressed, and the bending strength of the element body can be further improved.
  • the surface roughness of the first external electrode and the second external electrode is 0.1 ⁇ m or more.
  • surface roughness refers to centerline average roughness.
  • the thermistor element of the embodiment since the surface roughness of the first external electrode and the second external electrode is 0.1 ⁇ m or more, when the thermistor element is embedded in the substrate body, the first and second of the thermistor elements. 2 Adhesion between the external electrode and the substrate body can be improved.
  • a substrate body In the circuit board of one embodiment, A substrate body; And the thermistor element embedded in the substrate body.
  • the thermistor element is embedded in the board body, and the thermistor element is loaded from the board body, but the thermistor element has a high bending strength, so the thermistor element is broken. Is suppressed, and the quality of the circuit board can be improved.
  • the board body includes an insulator positioned between the first external electrode and the second external electrode.
  • the board body since the board body has an insulator positioned between the first external electrode and the second external electrode, the first external electrode and the second external electrode are made of an insulator. Electrically insulated. Therefore, even if the lengths E1 and E2 of the first and second external electrodes are made longer in order to increase the bending strength, electrical connection between the first and second external electrodes can be prevented.
  • the thermistor element is located directly below the electronic component.
  • the thermistor element since the thermistor element is located immediately below the electronic component, the thermistor element can quickly and accurately detect the heat generation temperature of the electronic component.
  • the thermistor element of the present invention since E1 + E2 ⁇ (2/3) ⁇ L1 is satisfied, the bending strength can be improved and the occurrence of breakage can be suppressed.
  • the quality can be improved.
  • FIG. 1 is a perspective view showing a thermistor element 1 according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the thermistor element 1.
  • the thermistor element 1 includes an element body 10, internal electrodes 21 and 22 provided in the element body 10, a part of the surface of the element body 10, and internal electrodes 21, 22, first and second external electrodes 41, 42 electrically connected to 22.
  • the element body 10 is composed of a plurality of laminated ceramic layers 10a.
  • the ceramic layer 10a is made of, for example, ceramic having negative resistance temperature characteristics.
  • the ceramic is, for example, a ceramic mainly composed of manganese oxide, and includes nickel oxide, cobalt oxide, alumina, iron oxide, titanium oxide, zirconium oxide, and the like. That is, the thermistor element 1 is an NTC (Negative Temperature Coefficient) thermistor, and the resistance value decreases as the temperature rises.
  • NTC Negative Temperature Coefficient
  • the element body 10 is formed in a substantially rectangular parallelepiped shape.
  • the surface of the element body 10 includes a first end surface 15 and a second end surface 16 that are positioned on opposite sides, and a peripheral surface 17 that is disposed between the first end surface 15 and the second end surface 16.
  • the first end surface 15 and the second end surface 16 are substantially parallel.
  • the peripheral surface 17 has a first side surface 11, a second side surface 12, a third side surface 13, and a fourth side surface 14.
  • the 1st side surface 11 and the 2nd side surface 12 are located in the lamination direction of the ceramic layer 10a, and are located in the mutually opposite side.
  • the third side surface 13 and the fourth side surface 14 are located on the opposite sides.
  • the first side surface 11 and the second side surface 12 are substantially parallel.
  • the third side surface 13 and the fourth side surface 14 are substantially parallel.
  • the first end surface 15, the first side surface 11, and the third side surface 13 are orthogonal to each other.
  • the length direction of the thermistor element 1 extending from the first end face 15 toward the second end face 16 is the L direction
  • the thermistor element 1 extending from the third side face 13 toward the fourth side face 14 is The width direction is defined as the W direction
  • the thickness direction of the thermistor element 1 extending from the second side surface 12 toward the first side surface 11 is defined as the T direction.
  • the L direction, the W direction, and the T direction are orthogonal to each other. Specifically, the L direction is a direction orthogonal to the first end face 15, the W direction is a direction orthogonal to the third side face 13, and the T direction is a direction orthogonal to the first side face 11. .
  • Internal electrodes 21 and 22 are alternately laminated with ceramic layers 10a.
  • the internal electrodes 21 and 22 include, for example, at least one element of Ni, Cu, Fe, Co, W, Ta, Ti, and Mo.
  • Two adjacent internal electrodes 21 and 22 are arranged substantially in parallel with the ceramic layer 10a interposed therebetween.
  • the end 21 a of the first internal electrode 21 is exposed from the first end surface 15 of the element body 10
  • the end 22 a of the second internal electrode 22 is exposed to the first end of the element body 10.
  • the two end faces 16 are exposed.
  • the first and second external electrodes 41 and 42 have an electrode layer covering the element body 10 and a plating layer laminated on the electrode layer.
  • the electrode layer is made of Ag, for example.
  • the plating layer may be a single layer or a plurality of layers.
  • the outermost layer of the single plating layer and the plurality of plating layers is made of, for example, Sn or Cu.
  • Sn is used for the plating layer in order to enable joining by solder.
  • the plating layer is prevented from being burned by the laser beam irradiation.
  • Cu is used for the plating layer.
  • the first external electrode 41 covers the first end surface 15 and the first end surface 15 side of the peripheral surface 17.
  • the first external electrode 41 is in contact with and electrically connected to the end 21 a of the first internal electrode 21.
  • the first external electrode 41 is provided to face the entire circumference of the circumferential surface 17 in the circumferential direction. That is, the first external electrode 41 has the first surface portion 141 to the fourth surface portion 144 that face the first side surface 11 to the fourth side surface 14 in order.
  • the first surface portion 141 to the fourth surface portion 144 are portions that extend along the peripheral surface 17. That is, the first surface portion 141 to the fourth surface portion 144 extend from one end surface of the first external electrode 41 in the L direction to the other end surface.
  • the section of the first surface portion 141 to the fourth surface portion 144 is shown, but in fact, the first external electrode 41 is integrally formed. Is done.
  • the second external electrode 42 covers the second end surface 16 and the second end surface 16 side of the peripheral surface 17.
  • the second external electrode 42 is in contact with and electrically connected to the end 22 a of the second internal electrode 22.
  • the second external electrode 42 is provided so as to face the entire circumference of the circumferential surface 17 in the circumferential direction.
  • the second external electrode 42 has the first surface portion 141 to the fourth surface portion 144 that face the first side surface 11 to the fourth side surface 14 in order.
  • the first surface portion 141 to the fourth surface portion 144 are portions that extend along the peripheral surface 17. That is, the first surface portion 141 to the fourth surface portion 144 extend from one end surface in the L direction of the second external electrode 42 to the other end surface.
  • the section of the first surface portion 141 to the fourth surface portion 144 is shown, but in fact, the second external electrode 42 is integrally formed. Is done.
  • the length direction (L direction) of the thermistor element 1 when the total length of the thermistor element 1 is L1, the length of the first external electrode 41 is E1, and the length of the second external electrode 42 is E2, E1 + E2 ⁇ (2/3) ⁇ L1 is satisfied.
  • E1 + E2 ⁇ 0.7 ⁇ L1 is satisfied, and more preferably, E1 + E2 ⁇ 0.8 ⁇ L1 is satisfied.
  • the length E1 of the first external electrode 41 and the length E2 of the second external electrode 42 are preferably the same in manufacturing, but may be different.
  • the total length L1 of the thermistor element 1 refers to the length between both end faces of the thermistor element 1 in the L direction.
  • the length E1 of the first external electrode 41 refers to the average value of the lengths in the L direction of all regions facing the peripheral surface 17 of the first external electrode 41. Specifically, The average value of the lengths of the first to fourth surface portions 141 to 144 is referred to.
  • the length E2 of the second external electrode 42 refers to the average value of the lengths in the L direction of all the regions facing the peripheral surface 17 side of the second external electrode 42, specifically, the second external electrode 42. This is an average value of the lengths of the first to fourth surface portions 141 to 144 of the electrode 42.
  • the thermistor element 1 has a JIS standard 0603 size.
  • the JIS standard 0603 size is (0.6 ⁇ 0.03) mm (L direction) ⁇ (0.3 ⁇ 0.03) mm (W direction). That is, L1 is 0.6 mm.
  • E1 and E2 are each 0.2 mm or more. This satisfies E1 + E2 ⁇ (2/3) ⁇ L1.
  • the thermistor element 1 has a thickness larger than 0.1 mm and smaller than 0.3 mm.
  • the thermistor element 1 may have a thickness of 0.3 mm or more.
  • the size of the thermistor element 1 may be other sizes such as a JIS standard 1005 size and a JIS standard 1608 size.
  • a ceramic powder is mixed and pulverized to produce a mixed powder, and the mixed powder is calcined to produce a calcined powder. Thereafter, the calcined powder is formed into a sheet to produce a sheet, and the sheet and the materials of the internal electrodes 21 and 22 are alternately laminated to produce a laminate. Thereafter, the multilayer body is fired in a reducing atmosphere, and the element body 10 in which the internal electrodes 21 and 22 are provided is manufactured. Thereafter, the material of the electrode layers of the first and second external electrodes 41 and 42 is applied to the surface of the element body 10 and baked to produce an electrode layer. Thereafter, the plating layer is laminated on the electrode layer by plating to produce the first and second external electrodes 41 and 42. Thereby, the thermistor element 1 is produced.
  • the lengths E1 and E2 in the L direction of the first and second external electrodes 41 and 42 are determined by the length when the material of the electrode layers of the first and second external electrodes 41 and 42 is applied.
  • the thermistor element 1 since E1 + E2 ⁇ (2/3) ⁇ L1 is satisfied, the ratio of the first and second external electrodes 41 and 42 to the total length of the thermistor element 1 increases. As described above, since most of the element body 10 is covered with the high-strength first and second external electrodes 41, 42, the bending strength (deflection) of the thermistor element 1 is increased. Therefore, when the thermistor element 1 is mounted on the circuit board, the thermistor element 1 can be prevented from breaking such as cracks even if a load is applied to the thermistor element 1 due to an impact during mounting. When E1 + E2 ⁇ (2/3) ⁇ L1, the bending strength of the thermistor element 1 is low, and the thermistor element 1 may be broken.
  • the first and second external electrodes 41 and 42 of the thermistor element 1 are brought into contact with the installation surface of the measurement device. Then, since the lengths E1 and E2 of the first and second external electrodes 41 and 42 are long, the distance between the first and second external electrodes 41 and 42 becomes small. For this reason, if the center part of the L direction of the element
  • the thermistor element 1 can be used without being broken even when the thermistor element 1 is made smaller or thinner.
  • the thermistor element 1 is JIS standard 0603 size
  • the thermistor element 1 is reduced in size, but the thermistor element 1 has a high bending strength, so that the thermistor element 1 can be used without breaking.
  • the thermistor element 1 is thicker than 0.1 mm and smaller than 0.3 mm, the thermistor element 1 is thin, but the thermistor element 1 has a high bending strength.
  • the thickness is 0.3 mm in the 0603 size, naturally the strength of the thermistor element 1 can be increased.
  • the thermistor element 1 having high strength can be realized.
  • L1 ⁇ (E1 + E2) ⁇ 0.04 mm is satisfied, thereby preventing electrical connection between the first and second external electrodes 41 and 42 while sufficiently increasing the bending strength of the thermistor element 1. it can. Note that when L1 ⁇ (E1 + E2) ⁇ 0.04 mm, the first and second external electrodes 41 and 42 may be electrically connected.
  • Table 1 shows the relationship between (E1 + E2) / L1 and bending strength.
  • FIG. 3 is a sectional view showing a circuit board according to the second embodiment of the present invention.
  • the circuit board 100 includes a board body 110, the thermistor element 1 according to the first embodiment embedded in the board body 110, and an integrated circuit 120 as an electronic component mounted on the board body 110. And have.
  • the substrate body 110 includes an insulator 111 having electrical insulation and a conductor 112 having electrical conductivity.
  • the insulator 111 is made of an insulating resin such as an epoxy resin, for example.
  • the conductor 112 is made of a metal such as Cu, for example.
  • the conductor 112 constitutes a wiring or the like.
  • the thermistor element 1 is embedded in the insulator 111. Therefore, although the thermistor element 1 is subjected to a load due to the weight of the insulator 111 and the like, the thermistor element 1 has a high bending strength. Further, since the thermistor element 1 is embedded in the substrate body 110, the thermistor element 1 does not have a problem of mounting defects such as tombstones in the first place.
  • the insulator 111 is positioned between the first external electrode 41 and the second external electrode 42. Therefore, the first external electrode 41 and the second external electrode 42 are electrically insulated by the insulator 111. Therefore, even if the lengths E1 and E2 (see FIG. 2) of the first and second external electrodes 41 and 42 are made longer in order to further increase the bending strength, the first and second external electrodes 41 and 42 Electrical connection is prevented by the insulator 111.
  • the thermistor element 1 is electrically connected to the integrated circuit 120 via the conductor 112.
  • the thermistor element 1 detects the heat generation temperature of the integrated circuit 120, and a CPU (not shown) controls the operation of the integrated circuit 120 based on the temperature detected by the thermistor element 1.
  • the thermistor element 1 is located immediately below the integrated circuit 120. Therefore, the thermistor element 1 can detect the heat generation temperature of the integrated circuit 120 quickly and accurately.
  • the electronic component whose temperature is detected by the thermistor element 1 may be an electronic component such as a memory or a CPU.
  • the thermistor element 1 is placed on the base body 115.
  • the first and second external electrodes 41 and 42 are bonded to the base body 115 via an adhesive.
  • the base body 115 is a part of the insulator 111 of the substrate body 110.
  • the sealing body 116 is filled on the base body 115 so as to seal the thermistor element 1. Thereby, the thermistor element 1 is embedded in the sealing body 116.
  • the sealing body 116 is a part of the insulator 111 of the substrate body 110.
  • a laser beam is irradiated to positions facing the first and second external electrodes 41 and 42 of the sealing body 116, so that the sealing body 116 is exposed to the first and second external electrodes 41, 42.
  • a hole 116a through which 42 is exposed is formed.
  • Cu is preferably used for the plating layers of the first and second external electrodes 41 and 42.
  • a metal material 117 such as Cu is plated as wiring on the hole 116a of the sealing body 116, the upper surface of the sealing body 116, and the lower surface of the base body 115. Then, as shown in FIG. The metal material 117 is a part of the conductor 112 of the substrate body 110. Thereafter, although not illustrated, a plurality of layers including the insulator 111 and the conductor 112 are stacked to manufacture the circuit board 100.
  • circuit board 100 it is possible to increase the bending strength of the thermistor element 1 while reducing the thickness of the thermistor element 1 to reduce the thickness of the substrate body 110. 2 Electrical connection between the external electrodes 41 and 42 can be prevented.
  • the thermistor element 1 is to be embedded in the substrate body 110, it is necessary to reduce the thickness of the thermistor element 1. However, when the thickness of the thermistor element 1 is reduced, the bending strength of the thermistor element 1 is reduced. Therefore, the inventors of the present application have improved the bending strength of the thermistor element 1 by increasing the lengths E1 and E2 of the first and second external electrodes 41 and 42 while reducing the thickness of the thermistor element 1.
  • the inventor of the present application pays attention to the fact that the insulator 111 is positioned between the first external electrode 41 and the second external electrode 42 by embedding the thermistor element 1 in the substrate body 110. Even if the lengths E1 and E2 of the second external electrodes 41 and 42 are made longer to further improve the bending strength of the thermistor element 1, the insulator 111 is electrically connected to the first and second external electrodes 41 and 42. Found to prevent. Therefore, the thermistor element 1 of the present invention has a more remarkable effect when applied to the embedded circuit board 100.
  • the thermistor element of the third embodiment of the present invention is different from the first embodiment in the state of the surface of the element body. Only this different configuration will be described below.
  • the surface roughness of the element body is 0.5 ⁇ m or less.
  • the surface roughness of the element body is preferably 0.05 ⁇ m or more.
  • the surface roughness refers to the centerline average roughness. Accordingly, since the surface roughness of the element body is 0.5 ⁇ m or less, the surface roughness of the element body can be suppressed, and the bending strength of the element body can be further improved.
  • the surface roughness of the element body increases, cracks may occur on the surface of the element body starting from the concave and convex portions of the surface of the element body.
  • Examples of the process for changing the surface roughness of the element body include a process using an acid or an oxidizing agent, an etching process, and a polishing process.
  • the surface roughness of the element body was changed by adjusting the time for immersing the element body in the acid solution using the treatment with acid. Formic acid was used as the acid. The results are shown in Table 2.
  • the horizontal axis indicates the treatment time (minute) in which the thermistor element is immersed in acid
  • the vertical axis indicates the surface roughness ( ⁇ m) of the element body.
  • the surface roughness is the centerline average roughness.
  • Each surface roughness was measured using a plurality of thermistor elements as samples, and the maximum surface roughness, the minimum surface roughness, and the average surface roughness were determined.
  • the solid line indicates the maximum surface roughness
  • the dotted line indicates the minimum surface roughness
  • the alternate long and short dash line indicates the average surface roughness.
  • the surface roughness of the element body decreases from 0 minutes to 3 minutes, and the surface roughness of the element body becomes constant after the treatment time of 3 minutes.
  • the reason why the surface roughness of the element body is reduced is that the surface of the element body is originally rough, so that the unevenness of the surface of the element body is dissolved by the acid treatment.
  • the bending strength increases as the processing time elapses.
  • the bending strength is increased.
  • the bending strength is remarkably increased after the treatment time of 1 minute or more. That is, when the surface roughness of the element body is 0.5 ⁇ m or less, the bending strength is remarkably increased.
  • the thermistor element according to the fourth embodiment of the present invention differs from the first embodiment in the surface states of the first and second external electrodes. Only this different configuration will be described below.
  • the surface roughness of the first external electrode and the second external electrode is 0.1 ⁇ m or more.
  • the surface roughness of the first external electrode and the second external electrode is preferably 0.6 ⁇ m or less.
  • the surface roughness refers to the centerline average roughness. Accordingly, since the surface roughness of the first external electrode and the second external electrode is 0.1 ⁇ m or more, when the thermistor element is embedded in the substrate body as shown in the second embodiment, the first and second thermistor elements 2 Adhesion between the external electrode and the substrate body can be improved.
  • the process for changing the surface roughness of the first and second external electrodes is the same as in the third embodiment.
  • the surface roughness of the first and second external electrodes was changed by adjusting the time for immersing the first and second external electrodes in the acid solution using the treatment with acid.
  • Formic acid was used as the acid. The results are shown in Table 4.
  • the horizontal axis indicates the treatment time (minutes) in which the thermistor element is immersed in acid
  • the vertical axis indicates the surface roughness ( ⁇ m) of the first and second external electrodes.
  • the surface roughness is the centerline average roughness. Each surface roughness was measured using a plurality of thermistor elements as samples, and the maximum surface roughness, the minimum surface roughness, and the average surface roughness were determined.
  • the solid line indicates the maximum surface roughness
  • the dotted line indicates the minimum surface roughness
  • the alternate long and short dash line indicates the average surface roughness.
  • the surface roughness of the first and second external electrodes increases from the processing time of 0 minute to 1 minute, and the surface roughness of the first and second external electrodes increases from the processing time of 1 minute. Is constant.
  • the surface roughness of the first and second external electrodes is increased because the surfaces of the first and second external electrodes are originally smooth, so that irregularities are formed on the surfaces of the first and second external electrodes by the acid treatment. It is to be done.
  • Table 5 shows the adhesion with respect to the minimum surface roughness indicated by the dotted line in Table 4.
  • the surface roughness of the element body and the surface roughness of the first and second external electrodes can be adjusted simultaneously. Therefore, the bending strength shown in the third embodiment and the adhesion shown in the fourth embodiment can be simultaneously improved.
  • the thermistor element has the internal electrode in the element body, but may not have the internal electrode in the element body.
  • the thermistor element is an NTC thermistor, but it may be a PTC (Positive Temperature Coefficient) thermistor.
  • the cross section of the peripheral surface of the element body is a tetragon, but it may be a triangle, a pentagon or more, or may be a circle, an ellipse, or an oval.
  • E1 + E2 ⁇ (2/3) ⁇ L1 is satisfied.
  • (E1 + E2) ⁇ W1 ⁇ (2/3) ⁇ L1 ⁇ W1 is obtained by multiplying both sides by the width dimension W1 of the thermistor element 1. The area may be compared.
  • the thermistor element is embedded in the substrate body as the circuit board, but the thermistor element may be mounted on the substrate body. Even in this case, since the bending strength of the thermistor element is high, even if the thermistor element is subjected to a load due to an impact at the time of mounting, the occurrence of breakage of the thermistor element can be suppressed.
  • Thermistor element 10 Element body 10a Ceramic layer 11 1st side surface 12 2nd side surface 13 3rd side surface 14 4th side surface 15 1st end surface 16 2nd end surface 17 Peripheral surface 21 1st internal electrode 22 2nd internal electrode 41 1st exterior Electrode 42 Second external electrode 100 Circuit board 110 Substrate body 111 Insulator 112 Conductor 120 Integrated circuit (electronic component) 141 1st surface part 142 2nd surface part 143 3rd surface part 144 4th surface part

Abstract

　サーミスタ素子は、第１端面から第２端面に向かって延在する長さ方向であるＬ方向において、サーミスタ素子の全長をＬ１とし、第１外部電極の長さをＥ１とし、第２外部電極の長さをＥ２としたとき、Ｅ１＋Ｅ２≧（２／３）×Ｌ１を満たす。

Description

サーミスタ素子および回路基板
　本発明は、サーミスタ素子および回路基板に関する。
　従来、サーミスタ素子としては、特開２００６－２６９６６１号公報（特許文献１）に記載されたものがある。このサーミスタ素子は、セラミックスから構成される素体と、素体の両端面を覆う外部電極とを有する。
特開２００６－２６９６６１号公報
　ところで、前記従来のサーミスタ素子を実際に回路基板に実装しようとすると、サーミスタ素子に実装時の衝撃などによる負荷がかかるおそれがあった。そして、サーミスタ素子に負荷がかかると、サーミスタ素子にワレ等の破断が発生するおそれがあった。このため、破断したサーミスタ素子は、交換しなければならず、無駄となっていた。
　そこで、本発明の課題は、抗折強度を向上して破断の発生を抑制することができるサーミスタ素子、および、抗折強度の高いサーミスタ素子を有する回路基板を提供することにある。
　前記課題を解決するため、本発明のサーミスタ素子は、
　互いに反対側に位置する第１端面および第２端面と、前記第１端面と前記第２端面との間に配置される周面とを有すると共に、セラミックスから構成される素体と、
　前記第１端面と前記周面の前記第１端面側とを覆う第１外部電極と、
　前記第２端面と前記周面の前記第２端面側とを覆う第２外部電極と
を備えるサーミスタ素子であって、
　前記第１端面から前記第２端面に向かって延在する長さ方向において、前記サーミスタ素子の全長をＬ１とし、前記第１外部電極の長さをＥ１とし、前記第２外部電極の長さをＥ２としたとき、Ｅ１＋Ｅ２≧（２／３）×Ｌ１を満たす。
　本発明のサーミスタ素子によれば、Ｅ１＋Ｅ２≧（２／３）×Ｌ１を満たすので、第１、第２外部電極のサーミスタ素子の全長に占める割合が増加する。このように、高強度の第１、第２外部電極にて素体の大部分を覆うため、サーミスタ素子の抗折強度が高くなる。したがって、サーミスタ素子を回路基板に実装する際、サーミスタ素子に実装時の衝撃などによる負荷がかかっても、サーミスタ素子にワレ等の破断が発生することを抑制できる。
　また、一実施形態のサーミスタ素子では、前記サーミスタ素子のサイズは、ＪＩＳ規格０６０３サイズである。
　前記実施形態のサーミスタ素子によれば、サーミスタ素子のサイズは、ＪＩＳ規格０６０３サイズであるので、サーミスタ素子のサイズが小さくなるが、サーミスタ素子の抗折強度は高いため、サーミスタ素子を破断が無い状態で使用できる。
　また、一実施形態のサーミスタ素子では、前記サーミスタ素子の厚みは、０．１ｍｍよりも大きく、０．３ｍｍよりも小さい。
　前記実施形態のサーミスタ素子によれば、サーミスタ素子の厚みは、０．１ｍｍよりも大きく、０．３ｍｍよりも小さいので、サーミスタ素子の厚みは薄くなるが、サーミスタ素子の抗折強度は高いため、サーミスタ素子を破断が無い状態で使用できる。
　また、一実施形態のサーミスタ素子では、前記素体の表面粗さは、０．５μｍ以下である。
　ここで、表面粗さとは、中心線平均粗さをいう。
　前記実施形態のサーミスタ素子によれば、素体の表面粗さは、０．５μｍ以下であるので、素体の表面の粗さを抑制することができ、素体の抗折強度を一層向上できる。
　また、一実施形態のサーミスタ素子では、前記第１外部電極および前記第２外部電極の表面粗さは、０．１μｍ以上である。
　ここで、表面粗さとは、中心線平均粗さをいう。
　前記実施形態のサーミスタ素子によれば、第１外部電極および第２外部電極の表面粗さは、０．１μｍ以上であるので、サーミスタ素子を基板本体内に埋め込む場合、サーミスタ素子の第１、第２外部電極と基板本体との密着性を向上できる。
　また、一実施形態の回路基板では、
　基板本体と、
　前記基板本体内に埋め込まれている前記サーミスタ素子と
を備える。
　前記実施形態の回路基板によれば、サーミスタ素子は、基板本体内に埋め込まれており、サーミスタ素子には基板本体からの負荷がかかるが、サーミスタ素子の抗折強度は高いため、サーミスタ素子の破断は抑制され、回路基板の品質を向上できる。
　また、一実施形態の回路基板では、前記基板本体は、前記第１外部電極と前記第２外部電極との間に位置する絶縁体を有する。
　前記実施形態の回路基板によれば、基板本体は、第１外部電極と第２外部電極との間に位置する絶縁体を有するので、第１外部電極と第２外部電極とは、絶縁体により、電気的に絶縁される。したがって、抗折強度をより高くするために第１、第２外部電極の長さＥ１，Ｅ２をより長くしても、第１、第２外部電極の電気的接続を防止できる。
　また、一実施形態の回路基板では、
　前記基板本体に搭載された電子部品を有し、
　前記サーミスタ素子は、前記電子部品の直下に位置する。
　前記実施形態の回路基板によれば、サーミスタ素子は、電子部品の直下に位置するので、サーミスタ素子は、電子部品の発熱温度を迅速かつ正確に検出することができる。
　本発明のサーミスタ素子によれば、Ｅ１＋Ｅ２≧（２／３）×Ｌ１を満たすので、抗折強度を向上して、破断の発生を抑制することができる。
　本発明の回路基板によれば、抗折強度の高いサーミスタ素子を有するので、品質を向上できる。
本発明の第１実施形態のサーミスタ素子を示す斜視図である。 サーミスタ素子のＬＴ面における断面図である。 本発明の第２実施形態の回路基板を示すＬＴ面における断面図である。 回路基板の製造方法を説明するための断面図である。 回路基板の製造方法を説明するための断面図である。 回路基板の製造方法を説明するための断面図である。 回路基板の製造方法を説明するための断面図である。
　以下、本発明を図示の実施の形態により詳細に説明する。
　（第１実施形態）
　図１は、本発明の第１実施形態のサーミスタ素子１を示す斜視図である。図２は、サーミスタ素子１の断面図である。図１と図２に示すように、サーミスタ素子１は、素体１０と、素体１０内に設けられた内部電極２１，２２と、素体１０の表面の一部を覆うと共に内部電極２１，２２に電気的に接続される第１、第２外部電極４１，４２とを有する。
　素体１０は、積層された複数のセラミックス層１０ａから構成される。セラミックス層１０ａは、例えば、負の抵抗温度特性を有するセラミックスからなる。セラミックスは、例えば、酸化マンガンを主成分とするセラミックスであり、酸化ニッケル、酸化コバルト、アルミナ、酸化鉄、酸化チタン、酸化ジルコニウムなどを含む。つまり、サーミスタ素子１は、ＮＴＣ（Negative Temperature Coefficient）サーミスタであり、温度の上昇に伴って抵抗値が減少する。
　素体１０は、略直方体状に形成されている。素体１０の表面は、互いに反対側に位置する第１端面１５および第２端面１６と、第１端面１５と第２端面１６との間に配置される周面１７とを有する。第１端面１５と第２端面１６とは、略平行である。周面１７は、第１側面１１と第２側面１２と第３側面１３と第４側面１４とを有する。第１側面１１と第２側面１２とは、セラミックス層１０ａの積層方向に位置し、互いに反対側に位置する。第３側面１３と第４側面１４とは、互いに反対側に位置する。第１側面１１と第２側面１２とは、略平行である。第３側面１３と第４側面１４とは、略平行である。第１端面１５と第１側面１１と第３側面１３とは、互いに直交する。
　ここで、第１端面１５から第２端面１６に向かって延在するサーミスタ素子１の長さ方向を、Ｌ方向とし、第３側面１３から第４側面１４に向かって延在するサーミスタ素子１の幅方向をＷ方向とし、第２側面１２から第１側面１１に向かって延在するサーミスタ素子１の厚み方向をＴ方向とする。Ｌ方向とＷ方向とＴ方向とは、互いに直交する。具体的に述べると、Ｌ方向は、第１端面１５に直交する方向であり、Ｗ方向は、第３側面１３に直交する方向であり、Ｔ方向は、第１側面１１に直交する方向である。
　内部電極２１，２２は、セラミックス層１０ａと交互に積層される。内部電極２１，２２は、例えば、Ｎｉ、Ｃｕ、Ｆｅ、Ｃｏ、Ｗ、Ｔａ、Ｔｉ、Ｍｏのうちの少なくとも一つの元素を含んでいる。
　隣り合う２つの内部電極２１，２２は、セラミックス層１０ａを挟んで、略平行に配列されている。隣り合う２つの内部電極２１，２２において、第１内部電極２１の端部２１ａは、素体１０の第１端面１５から露出し、第２内部電極２２の端部２２ａは、素体１０の第２端面１６から露出している。
　第１、第２外部電極４１，４２は、素体１０を覆う電極層と、電極層に積層されるめっき層とを有する。電極層は、例えば、Ａｇからなる。めっき層は、単層であってもよく、または、複数層であってもよい。単層のめっき層、および、複数層のめっき層の最外層は、例えば、ＳｎまたはＣｕからなる。ここで、第１、第２外部電極４１，４２をはんだにより回路基板の配線に接合する場合、はんだによる接合を可能とするために、めっき層にＳｎを用いる。一方、サーミスタ素子１を回路基板の基板本体内に埋め込んで、レーザー光線を用いて第１、第２外部電極４１，４２を基板本体から露出させる場合、レーザー光線の照射によるめっき層の焼損を防止するために、めっき層にＣｕを用いる。
　第１外部電極４１は、第１端面１５と周面１７の第１端面１５側とを覆う。第１外部電極４１は、第１内部電極２１の端部２１ａに接触して電気的に接続される。第１外部電極４１は、周面１７の周方向の全周に対向するように設けられる。つまり、第１外部電極４１は、第１側面１１から第４側面１４に順に対向する第１面部１４１から第４面部１４４を有する。第１面部１４１から第４面部１４４は、周面１７に沿って延在する部分である。つまり、第１面部１４１から第４面部１４４は、第１外部電極４１のＬ方向の一方の端面から他方の端面に延在する。なお、図２では、第１面部１４１から第４面部１４４をわかりやすくするために、第１面部１４１から第４面部１４４の区画を示しているが、実際、第１外部電極４１は一体に成形される。
　第２外部電極４２は、第２端面１６と周面１７の第２端面１６側とを覆う。第２外部電極４２は、第２内部電極２２の端部２２ａに接触して電気的に接続される。第２外部電極４２は、周面１７の周方向の全周に対向するように設けられる。つまり、第２外部電極４２は、第１側面１１から第４側面１４に順に対向する第１面部１４１から第４面部１４４を有する。第１面部１４１から第４面部１４４は、周面１７に沿って延在する部分である。つまり、第１面部１４１から第４面部１４４は、第２外部電極４２のＬ方向の一方の端面から他方の端面に延在する。なお、図２では、第１面部１４１から第４面部１４４をわかりやすくするために、第１面部１４１から第４面部１４４の区画を示しているが、実際、第２外部電極４２は一体に成形される。
　サーミスタ素子１の長さ方向（Ｌ方向）において、サーミスタ素子１の全長をＬ１とし、第１外部電極４１の長さをＥ１とし、第２外部電極４２の長さをＥ２としたとき、Ｅ１＋Ｅ２≧（２／３）×Ｌ１を満たす。好ましくは、Ｅ１＋Ｅ２≧０．７×Ｌ１を満たし、さらに好ましくは、Ｅ１＋Ｅ２≧０．８×Ｌ１を満たす。第１外部電極４１の長さＥ１と、第２外部電極４２の長さＥ２とは、製造上同じであることが好ましいが、異なっていてもよい。
　サーミスタ素子１の全長Ｌ１とは、サーミスタ素子１のＬ方向の両端面の間の長さをいう。第１外部電極４１の長さＥ１とは、第１外部電極４１の周面１７側に対向する全領域のＬ方向の長さの平均値をいい、具体的には、第１外部電極４１の第１～第４面部１４１～１４４の長さの平均値をいう。同様に、第２外部電極４２の長さＥ２とは、第２外部電極４２の周面１７側に対向する全領域のＬ方向の長さの平均値をいい、具体的には、第２外部電極４２の第１～第４面部１４１～１４４の長さの平均値をいう。
　例えば、サーミスタ素子１のサイズが、ＪＩＳ規格０６０３サイズであるとする。ＪＩＳ規格０６０３サイズとは、（０．６±０．０３）ｍｍ（Ｌ方向）×（０．３±０．０３）ｍｍ（Ｗ方向）である。つまり、Ｌ１は、０．６ｍｍである。このとき、Ｅ１とＥ２は、それぞれ、０．２ｍｍ以上である。これにより、Ｅ１＋Ｅ２≧（２／３）×Ｌ１を満たす。サーミスタ素子１の厚みは、０．１ｍｍよりも大きく、０．３ｍｍよりも小さい。なお、サーミスタ素子１の厚みは、０．３ｍｍ以上であってもよい。また、サーミスタ素子１のサイズは、ＪＩＳ規格１００５サイズやＪＩＳ規格１６０８サイズなどの他のサイズであってもよい。
　次に、前記サーミスタ素子１の製造方法について説明する。
　ます、セラミックスの素材を混合粉砕して混合粉体を作製し、混合粉体に仮焼処理を施して仮焼粉を作製する。その後、仮焼粉をシート状に形成してシート体を作製し、シート体と内部電極２１，２２の材料とを交互に積層して積層体を作製する。その後、積層体を還元雰囲気で焼成して、内部に内部電極２１，２２が設けられた素体１０を作製する。その後、素体１０の表面に第１、第２外部電極４１，４２の電極層の材料を塗布して焼き付け、電極層を作製する。その後、めっき層をめっきにより電極層に積層して、第１、第２外部電極４１，４２を作製する。これにより、サーミスタ素子１を作製する。第１、第２外部電極４１，４２のＬ方向の長さＥ１，Ｅ２は、第１、第２外部電極４１，４２の電極層の材料を塗布するときの長さにより決定される。
　前記サーミスタ素子１によれば、Ｅ１＋Ｅ２≧（２／３）×Ｌ１を満たすので、第１、第２外部電極４１，４２のサーミスタ素子１の全長に占める割合が増加する。このように、高強度の第１、第２外部電極４１，４２にて素体１０の大部分を覆うため、サーミスタ素子１の抗折強度（たわみ）が高くなる。したがって、サーミスタ素子１を回路基板に実装する際、サーミスタ素子１に実装時の衝撃などによる負荷がかかっても、サーミスタ素子１にワレ等の破断が発生することを抑制できる。なお、Ｅ１＋Ｅ２＜（２／３）×Ｌ１であるとき、サーミスタ素子１の抗折強度は低くなり、サーミスタ素子１に破断が発生するおそれがある。
　具体的に述べると、サーミスタ素子１の抗折強度を評価するために測定装置にて測定するとき、サーミスタ素子１の第１、第２外部電極４１，４２を測定装置の設置面に接触させる。すると、第１、第２外部電極４１，４２の長さＥ１，Ｅ２が長いため、第１、第２外部電極４１，４２の間の距離は小さくなる。このため、素体１０のＬ方向の中央部を押圧して３点曲げによる測定を行うと、素体１０にかかるモーメントは小さくなるため、抗折強度は高くなる。これに対して、従来では、第１、第２外部電極の長さは短いため、第１、第２外部電極の間の距離は大きくなる。このため、素体のＬ方向の中央部を押圧して３点曲げによる測定を行うと、素体にかかるモーメントは大きくなるため、抗折強度は低くなる。
　また、前記サーミスタ素子１によれば、特に、サーミスタ素子１を小型化や薄型化としても、サーミスタ素子１を破断が無い状態で使用できる。例えば、サーミスタ素子１のサイズをＪＩＳ規格０６０３サイズとしたとき、サーミスタ素子１のサイズが小さくなるが、サーミスタ素子１の抗折強度は高いため、サーミスタ素子１を破断が無い状態で使用できる。また、サーミスタ素子１の厚みを、０．１ｍｍよりも大きく、０．３ｍｍよりも小さくしたとき、サーミスタ素子１の厚みは薄くなるが、サーミスタ素子１の抗折強度は高いため、サーミスタ素子１を破断が無い状態で使用できる。例えば、０６０３サイズにおいて厚みを０．３ｍｍとしたとき、当然にサーミスタ素子１の強度を高くできる。さらに、０６０３サイズにおいて厚みを０．１３５ｍｍと薄くしても、強度の高いサーミスタ素子１を実現できる。
　また、Ｌ１－（Ｅ１＋Ｅ２）≧０．０４ｍｍを満たすことが好ましく、これにより、サーミスタ素子１の抗折強度を十分に高くしつつ、第１、第２外部電極４１，４２の電気的接続を防止できる。なお、Ｌ１－（Ｅ１＋Ｅ２）＜０．０４ｍｍであるとき、第１、第２外部電極４１，４２が電気的に接続するおそれがある。
　次に、前記サーミスタ素子１のＥ１、Ｅ２、Ｌ１の関係の一例について説明する。表１に、（Ｅ１＋Ｅ２）／Ｌ１と抗折強度との関係を示す。
Figure JPOXMLDOC01-appb-T000001
　表１では、横軸に（Ｅ１＋Ｅ２）／Ｌ１を示し、縦軸に抗折強度［Ｎ］を示す。表１からわかるように、（Ｅ１＋Ｅ２）／Ｌ１が０．６３よりも大きいときに、抗折強度が著しく大きくなっている。したがって、（Ｅ１＋Ｅ２）／Ｌ１≧２／３を満たすことで、抗折強度が著しく大きくなる。
　（第２実施形態）
　図３は、本発明の第２実施形態の回路基板を示す断面図である。図３に示すように、回路基板１００は、基板本体１１０と、基板本体１１０内に埋め込まれている第１実施形態のサーミスタ素子１と、基板本体１１０に搭載された電子部品としての集積回路１２０とを有する。
　基板本体１１０は、電気的絶縁性を有する絶縁体１１１と、電気的導電性を有する導電体１１２とを有する。絶縁体１１１は、例えば、エポキシ樹脂などの絶縁性樹脂からなる。導電体１１２は、例えば、Ｃｕなどの金属からなる。導電体１１２は、配線などを構成する。
　サーミスタ素子１は、絶縁体１１１内に埋め込まれている。したがって、サーミスタ素子１には絶縁体１１１の重さなどによる負荷がかかるが、サーミスタ素子１の抗折強度は高いため、サーミスタ素子１の破断は抑制され、回路基板１００の品質を向上できる。また、サーミスタ素子１は、基板本体１１０内に埋め込まれているため、サーミスタ素子１には、そもそも、ツームストン等の実装不良の問題がない。
　第１外部電極４１と第２外部電極４２との間には、絶縁体１１１が位置する。したがって、第１外部電極４１と第２外部電極４２とは、絶縁体１１１により、電気的に絶縁される。したがって、抗折強度をより高くするために第１、第２外部電極４１，４２の長さＥ１，Ｅ２（図２参照）をより長くしても、第１、第２外部電極４１，４２の電気的接続は絶縁体１１１により防止される。
　サーミスタ素子１は、導電体１１２を介して、集積回路１２０に電気的に接続される。サーミスタ素子１は、集積回路１２０の発熱温度を検出して、図示しないＣＰＵが、サーミスタ素子１により検出された温度に基づいて、集積回路１２０の動作を制御する。
　サーミスタ素子１は、集積回路１２０の直下に位置する。したがって、サーミスタ素子１は、集積回路１２０の発熱温度を迅速かつ正確に検出することができる。なお、サーミスタ素子１により温度を検出される電子部品は、メモリやＣＰＵなどの電子部品であってもよい。
　次に、前記回路基板１００の製造方法について説明する。
　ます、図４Ａに示すように、ベース体１１５の上にサーミスタ素子１を載置する。このとき、第１、第２外部電極４１，４２は、接着剤を介して、ベース体１１５に接着される。ベース体１１５は、基板本体１１０の絶縁体１１１の一部である。
　その後、図４Ｂに示すように、ベース体１１５の上に、サーミスタ素子１を封止するように、封止体１１６を充填する。これにより、サーミスタ素子１は、封止体１１６内に埋め込まれる。封止体１１６は、基板本体１１０の絶縁体１１１の一部である。
　その後、図４Ｃに示すように、封止体１１６の第１、第２外部電極４１，４２に対向する位置にレーザー光線を照射して、封止体１１６に、第１、第２外部電極４１，４２が露出する孔部１１６ａを形成する。レーザー光線の照射による第１、第２外部電極４１，４２の焼損を防止するために、好ましくは、第１、第２外部電極４１，４２のめっき層にＣｕを用いている。
　その後、図４Ｄに示すように、封止体１１６の孔部１１６ａや、封止体１１６の上面や、ベース体１１５の下面に、配線としてＣｕなどの金属材料１１７をめっきする。金属材料１１７は、基板本体１１０の導電体１１２の一部である。その後、図示しないが、絶縁体１１１や導電体１１２を含む複数の層を積層して、回路基板１００を作製する。
　前記回路基板１００によれば、サーミスタ素子１の厚みを薄くして基板本体１１０の薄型化を実現しつつも、サーミスタ素子１の抗折強度を高くでき、さらに、サーミスタ素子１の第１、第２外部電極４１，４２の電気的接続を防止できる。
　つまり、基板本体１１０にサーミスタ素子１を埋め込もうとすると、サーミスタ素子１の厚みを薄くする必要がある。しかし、サーミスタ素子１の厚みを薄くすると、サーミスタ素子１の抗折強度が低下する。そこで、本願発明者は、サーミスタ素子１の厚みを薄くしつつ、第１、第２外部電極４１，４２の長さＥ１，Ｅ２を長くすることでサーミスタ素子１の抗折強度を向上させた。
　さらに、本願発明者は、サーミスタ素子１は基板本体１１０内に埋め込まれることで、絶縁体１１１が第１外部電極４１と第２外部電極４２との間に位置することに着目し、第１、第２外部電極４１，４２の長さＥ１，Ｅ２をより長くしてサーミスタ素子１の抗折強度をより向上させても、絶縁体１１１が第１、第２外部電極４１，４２の電気的接続を防止することを見出した。したがって、本願発明のサーミスタ素子１は、埋込型の回路基板１００に適用されることで、一層顕著な効果を奏する。
　（第３実施形態）
　本発明の第３実施形態のサーミスタ素子は、第１実施形態とは、素体の表面の状態が相違する。この相違する構成のみを以下に説明する。
　第３実施形態では、素体の表面粗さは、０．５μｍ以下である。また、素体の表面粗さは、好ましくは、０．０５μｍ以上である。ここで、表面粗さとは、中心線平均粗さをいう。したがって、素体の表面粗さは、０．５μｍ以下であるので、素体の表面の粗さを抑制することができ、素体の抗折強度を一層向上できる。これに対して、素体の表面粗さが大きくなると、素体の表面の凹凸の凹みの部分を起点にして、素体の表面に割れが発生するおそれがある。
　素体の表面粗さを変える処理としては、例えば、酸や酸化剤などによる処理や、エッチング処理や、研磨処理などがある。以下、酸による処理を用い、素体を酸溶液に浸漬する時間を調整して、素体の表面粗さを変えた。酸としてギ酸を用いた。この結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２では、横軸に、サーミスタ素子を酸に浸漬した処理時間（分）を示し、縦軸に、素体の表面粗さ（μｍ）を示す。表面粗さは、中心線平均粗さである。複数のサーミスタ素子を試料としてそれぞれの表面粗さを測定し、最大の表面粗さと最小の表面粗さと平均の表面粗さとを求めた。実線は、最大の表面粗さを示し、点線は、最小の表面粗さを示し、一点鎖線は、平均の表面粗さを示す。
　表２からわかるように、処理時間が０分から３分までは、素体の表面粗さが減少し、処理時間が３分以降では、素体の表面粗さが一定となる。素体の表面粗さが減少するのは、素体の表面はもともと粗いため、酸処理により、素体の表面の凹凸が溶かされるためである。
　表２の実線にて示す最大の表面粗さについての抗折強度を、表３に示す。このとき、（Ｅ１＋Ｅ２）／Ｌ１＝０．７８とする。
Figure JPOXMLDOC01-appb-T000003
　表３に示すように、処理時間が経過すると、抗折強度が大きくなっている。言い換えると、表２と表３に示すように、素体の表面粗さが大きいと、抗折強度が大きくなっている。特に、処理時間が１分以降では、抗折強度が著しく大きくなっている。つまり、素体の表面粗さが０．５μｍ以下であるとき、抗折強度が著しく大きくなっている。
　（第４実施形態）
　本発明の第４実施形態のサーミスタ素子は、第１実施形態とは、第１、第２外部電極の表面の状態が相違する。この相違する構成のみを以下に説明する。
　第４実施形態では、第１外部電極および第２外部電極の表面粗さは、０．１μｍ以上である。また、第１外部電極および第２外部電極の表面粗さは、好ましくは、０．６μｍ以下である。ここで、表面粗さとは、中心線平均粗さをいう。したがって、第１外部電極および第２外部電極の表面粗さは、０．１μｍ以上であるので、第２実施形態に示すようにサーミスタ素子を基板本体内に埋め込む場合、サーミスタ素子の第１、第２外部電極と基板本体との密着性を向上できる。
　第１、第２外部電極の表面粗さを変える処理としては、第３実施形態と同じである。以下、酸による処理を用い、第１、第２外部電極を酸溶液に浸漬する時間を調整して、第１、第２外部電極の表面粗さを変えた。酸としてギ酸を用いた。この結果を表４に示す。
Figure JPOXMLDOC01-appb-T000004
　表４では、横軸に、サーミスタ素子を酸に浸漬した処理時間（分）を示し、縦軸に、第１、第２外部電極の表面粗さ（μｍ）を示す。表面粗さは、中心線平均粗さである。複数のサーミスタ素子を試料としてそれぞれの表面粗さを測定し、最大の表面粗さと最小の表面粗さと平均の表面粗さとを求めた。実線は、最大の表面粗さを示し、点線は、最小の表面粗さを示し、一点鎖線は、平均の表面粗さを示す。
　表４からわかるように、処理時間が０分から１分までは、第１、第２外部電極の表面粗さが増大し、処理時間が１分以降では、第１、第２外部電極の表面粗さが一定となる。第１、第２外部電極の表面粗さが増大するのは、第１、第２外部電極の表面はもともと平滑であるため、酸処理により、第１、第２外部電極の表面に凹凸が形成されるためである。
　表４の点線にて示す最小の表面粗さについての密着性を、表５に示す。
Figure JPOXMLDOC01-appb-T000005
 　表５に示すように、第１、第２外部電極の表面粗さが０．１μｍ以上であるとき、第１、第２外部電極と基板本体との密着性は良好である。比較例として、外部電極の表面粗さが０．０２μｍであるとき、外部電極と基板本体との密着性は良好でない。
　なお、サーミスタ素子の全体を酸溶液に浸漬することで、素体の表面粗さと第１、第２外部電極の表面粗さとを同時に調整することができる。したがって、第３実施形態に示す抗折強度と第４実施形態に示す密着性とを、同時に向上することができる。
　なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。
　前記実施形態では、サーミスタ素子は、素体内に内部電極を有していたが、素体内に内部電極を有していなくてもよい。
　前記実施形態では、サーミスタ素子は、ＮＴＣサーミスタとしたが、ＰＴＣ（Positive Temperature Coefficient）サーミスタとしてもよい。
　前記実施形態では、素体の周面の横断面は、４角形であったが、３角形や５角形以上であってもよく、または、円形や楕円形や長円形であってもよい。
　前記実施形態では、Ｅ１＋Ｅ２≧（２／３）×Ｌ１を満たすようにしたが、両辺にサーミスタ素子１の幅寸法Ｗ１を乗じて、（Ｅ１＋Ｅ２）×Ｗ１≧（２／３）×Ｌ１×Ｗ１として、面積にて比較するようにしてもよい。
　前記実施形態では、回路基板として、サーミスタ素子を基板本体内に埋め込んだが、サーミスタ素子を基板本体の上に実装するようにしてもよい。この場合でも、サーミスタ素子の抗折強度は高いため、サーミスタ素子に実装時の衝撃などによる負荷がかかっても、サーミスタ素子の破断の発生を抑制できる。
　１　サーミスタ素子
　１０　素体
　１０ａ　セラミックス層
　１１　第１側面
　１２　第２側面
　１３　第３側面
　１４　第４側面
　１５　第１端面
　１６　第２端面
　１７　周面
　２１　第１内部電極
　２２　第２内部電極
　４１　第１外部電極
　４２　第２外部電極
　１００　回路基板
　１１０　基板本体
　１１１　絶縁体
　１１２　導電体
　１２０　集積回路（電子部品）
　１４１　第１面部
　１４２　第２面部
　１４３　第３面部
　１４４　第４面部

Claims (8)

  1. 　互いに反対側に位置する第１端面および第２端面と、前記第１端面と前記第２端面との間に配置される周面とを有すると共に、セラミックスから構成される素体と、
    　前記第１端面と前記周面の前記第１端面側とを覆う第１外部電極と、
    　前記第２端面と前記周面の前記第２端面側とを覆う第２外部電極と
    を備えるサーミスタ素子であって、
    　前記第１端面から前記第２端面に向かって延在する長さ方向において、前記サーミスタ素子の全長をＬ１とし、前記第１外部電極の長さをＥ１とし、前記第２外部電極の長さをＥ２としたとき、Ｅ１＋Ｅ２≧（２／３）×Ｌ１を満たすサーミスタ素子。
  2. 　前記サーミスタ素子のサイズは、ＪＩＳ規格０６０３サイズである、請求項１に記載のサーミスタ素子。
  3. 　前記サーミスタ素子の厚みは、０．１ｍｍよりも大きく、０．３ｍｍよりも小さい、請求項２に記載のサーミスタ素子。
  4. 　前記素体の表面粗さは、０．５μｍ以下である、請求項１から３の何れか一つに記載のサーミスタ素子。
  5. 　前記第１外部電極および前記第２外部電極の表面粗さは、０．１μｍ以上である、請求項１から４の何れか一つに記載のサーミスタ素子。
  6. 　基板本体と、
    　前記基板本体内に埋め込まれている請求項１から５の何れか一つに記載のサーミスタ素子と
    を備える回路基板。
  7. 　前記基板本体は、前記第１外部電極と前記第２外部電極との間に位置する絶縁体を有する、請求項６に記載の回路基板。
  8. 　前記基板本体に搭載された電子部品を有し、
    　前記サーミスタ素子は、前記電子部品の直下に位置する、請求項６または７に記載の回路基板。
PCT/JP2015/075802 2014-11-26 2015-09-11 サーミスタ素子および回路基板 WO2016084457A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016561429A JPWO2016084457A1 (ja) 2014-11-26 2015-09-11 サーミスタ素子および回路基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014239009 2014-11-26
JP2014-239009 2014-11-26
JP2015039347 2015-02-27
JP2015-039347 2015-02-27

Publications (1)

Publication Number Publication Date
WO2016084457A1 true WO2016084457A1 (ja) 2016-06-02

Family

ID=56074038

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/075802 WO2016084457A1 (ja) 2014-11-26 2015-09-11 サーミスタ素子および回路基板

Country Status (2)

Country Link
JP (1) JPWO2016084457A1 (ja)
WO (1) WO2016084457A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121216A (ko) 2018-11-13 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
US10575404B2 (en) 2017-09-28 2020-02-25 Tdk Corporation Electronic component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229005A (ja) * 2005-02-18 2006-08-31 Tdk Corp チップ型電子部品
JP2010232320A (ja) * 2009-03-26 2010-10-14 Tdk Corp 積層セラミック電子部品およびその製造方法
JP2011187648A (ja) * 2010-03-08 2011-09-22 Tdk Corp 積層型チップ部品
JP2014203862A (ja) * 2013-04-02 2014-10-27 パナソニック株式会社 セラミック電子部品およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284343A (ja) * 1997-04-11 1998-10-23 Mitsubishi Materials Corp チップ型電子部品
JP2001015371A (ja) * 1999-06-29 2001-01-19 Murata Mfg Co Ltd チップ型セラミック電子部品及びその製造方法
JP2004039937A (ja) * 2002-07-04 2004-02-05 Tdk Corp セラミック電子部品
JP2013026392A (ja) * 2011-07-20 2013-02-04 Tdk Corp 電子部品及び電子部品の製造方法
JP2013030628A (ja) * 2011-07-28 2013-02-07 Kyocera Corp 半導体装置
JP2013205293A (ja) * 2012-03-29 2013-10-07 Furukawa Electric Co Ltd:The 温度検出装置及び温度検出方法
JP6343871B2 (ja) * 2013-04-04 2018-06-20 大日本印刷株式会社 部品実装多層配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229005A (ja) * 2005-02-18 2006-08-31 Tdk Corp チップ型電子部品
JP2010232320A (ja) * 2009-03-26 2010-10-14 Tdk Corp 積層セラミック電子部品およびその製造方法
JP2011187648A (ja) * 2010-03-08 2011-09-22 Tdk Corp 積層型チップ部品
JP2014203862A (ja) * 2013-04-02 2014-10-27 パナソニック株式会社 セラミック電子部品およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10575404B2 (en) 2017-09-28 2020-02-25 Tdk Corporation Electronic component
KR20190121216A (ko) 2018-11-13 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
US10600571B1 (en) 2018-11-13 2020-03-24 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR20210080330A (ko) 2018-11-13 2021-06-30 삼성전기주식회사 적층 세라믹 전자부품

Also Published As

Publication number Publication date
JPWO2016084457A1 (ja) 2017-09-07

Similar Documents

Publication Publication Date Title
JP7379899B2 (ja) セラミック電子部品
JP6524275B2 (ja) 積層セラミック電子部品
TWI623000B (zh) Laminated coil parts
KR101541505B1 (ko) 적층 세라믹 전자부품
JP2015046644A (ja) 積層セラミック電子部品
JP2015035631A (ja) 積層セラミック電子部品
JP2010165910A (ja) セラミック電子部品
WO2006126562A1 (ja) 積層セラミック電子部品
WO2006126333A1 (ja) 積層セラミック電子部品およびその製造方法
JP2019004080A (ja) 電子部品、電子装置、及び電子部品の製造方法
JP2023053297A (ja) 積層コイル部品
JP5786751B2 (ja) 積層電子部品
JP5195820B2 (ja) 積層コンデンサの製造方法及び積層コンデンサ
WO2012114857A1 (ja) 電子部品の実装構造
WO2016084457A1 (ja) サーミスタ素子および回路基板
JP6338011B2 (ja) 基板埋め込み用ｎｔｃサーミスタおよびその製造方法
JP2019117901A (ja) 電子部品および積層セラミックコンデンサ
JP5833148B2 (ja) 多層セラミック素子
KR101574462B1 (ko) 적층 세라믹 전자 부품
JP6777065B2 (ja) 積層電子部品
JP6489128B2 (ja) 電子部品の製造方法、電子部品および電子装置
US20210375527A1 (en) Multilayer inductor component
JP2015039037A (ja) 積層セラミック電子部品
JP2010206135A (ja) 電子部品の製造方法
JP6252679B2 (ja) サーミスタ素子および電子部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15863323

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016561429

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15863323

Country of ref document: EP

Kind code of ref document: A1