KR20190121216A - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR20190121216A
KR20190121216A KR1020180139144A KR20180139144A KR20190121216A KR 20190121216 A KR20190121216 A KR 20190121216A KR 1020180139144 A KR1020180139144 A KR 1020180139144A KR 20180139144 A KR20180139144 A KR 20180139144A KR 20190121216 A KR20190121216 A KR 20190121216A
Authority
KR
South Korea
Prior art keywords
electronic component
ceramic body
external
ceramic electronic
external electrodes
Prior art date
Application number
KR1020180139144A
Other languages
English (en)
Other versions
KR102271041B1 (ko
Inventor
문지희
박채민
김지혜
김기원
조한얼
한유비
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180139144A priority Critical patent/KR102271041B1/ko
Priority to US16/257,623 priority patent/US10600571B1/en
Priority to CN201910271106.8A priority patent/CN111180207B/zh
Publication of KR20190121216A publication Critical patent/KR20190121216A/ko
Priority to KR1020210081653A priority patent/KR102409107B1/ko
Application granted granted Critical
Publication of KR102271041B1 publication Critical patent/KR102271041B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings

Abstract

본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 유전체층과 유전체층을 사이에 두고 제1 및 제2 외측으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 및 각각 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 세라믹 바디의 제1 및 제2 외측에 배치되고 세라믹 바디의 표면을 따라 길이방향으로 확장된 제1 및 제2 외부전극; 을 포함하고, 제1 외부전극부터 제2 외부전극까지 길이방향 최장길이가 La이고, 제1 외부전극부터 제2 외부전극까지 길이방향 최단길이가 Lb이고, Lb/La는 0 초과 0.6 이하이고, 제1 및 제2 외부전극은 각각 세라믹 바디의 표면을 따라 변에 대응되는 부분보다 면에 대응되는 부분에서 길이방향으로 더 확장된다.

Description

적층 세라믹 전자부품 {Multilayer ceramic electronic component}
본 발명은 적층 세라믹 전자부품에 관한 것이다.
적층 세라믹 전자부품은 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 IT부품으로서 널리 사용되고 있으며, 고신뢰성, 고강도 특성을 가져서 전장부품으로서도 널리 사용되고 있다.
최근 적층 세라믹 전자부품은 IT제품의 소형화/박막화로 인해 점차 작아지고 있다. 이에 따라, 적층 세라믹 전자부품의 강도(예: 휨강도, 인장강도, 고착강도 등)는 점차 중요해지고 있다.
일본 WO2016/084457
본 발명은 개선된 강도를 가지는 적층 세라믹 전자부품을 제공한다.
본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 유전체층과 상기 유전체층을 사이에 두고 제1 및 제2 외측으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 및 각각 상기 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 상기 세라믹 바디의 제1 및 제2 외측에 배치되고 상기 세라믹 바디의 표면을 따라 길이방향으로 확장된 제1 및 제2 외부전극; 을 포함하고, 상기 제1 외부전극부터 상기 제2 외부전극까지 길이방향 최장길이가 La이고, 상기 제1 외부전극부터 상기 제2 외부전극까지 길이방향 최단길이가 Lb이고, Lb/La는 0 초과 0.6 이하이고, 상기 제1 및 제2 외부전극은 각각 상기 세라믹 바디의 표면을 따라 변에 대응되는 부분보다 면에 대응되는 부분에서 길이방향으로 더 확장된다.
본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 유전체층과 상기 유전체층을 사이에 두고 제1 및 제2 외측으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 및 각각 상기 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 상기 세라믹 바디의 제1 및 제2 외측에 배치되고 상기 세라믹 바디의 표면을 따라 길이방향으로 확장된 제1 및 제2 외부전극; 을 포함하고, 상기 제1 외부전극부터 상기 제2 외부전극까지 길이방향 최장길이가 La이고, 상기 제1 외부전극부터 상기 제2 외부전극까지 길이방향 최단길이가 Lb이고, Lb/La는 0 초과 0.6 이하이고, 상기 세라믹 바디의 길이방향 변의 기준에서 상기 제1 및 제2 외부전극 각각의 길이의 평균이 BWc이고, 제1 및 제2 외부전극 각각의 길이방향 최장길이의 평균이 BWd이고, BWc/BWd는 0.7 이상 1 미만이다.
본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 개선된 강도를 가질 수 있다.
도 1은 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품과 그 실장을 나타낸 사시도이다.
도 2는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 내부전극의 형태를 예시한 사시도이다.
도 3은 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 외부전극의 길이방향 확장을 나타낸 평면도이다.
도 4는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 외부전극의 형태를 예시한 사시도이다.
도 5a는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 측면을 예시한 단면도이다.
도 5b는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 코너를 예시한 단면도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 발명의 실시형태들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 캐패시터로 설명하지만 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품과 그 실장을 나타낸 사시도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품(100)은 세라믹 바디(110), 제1 및 제2 외부전극(131, 132)를 포함할 수 있으며, 기판(210) 상의 제1 및 제2 전극패드(221, 222) 상에 실장(200)될 수 있다.
세라믹 바디(110)는 길이 방향(L)의 양 측면, 폭 방향(W)의 양 측면 및 두께 방향(T)의 양 측면을 갖는 육면체로 형성될 수 있다. 이러한 세라믹 바디(110)는 복수의 유전체층(111)을 두께 방향(T)으로 적층한 다음 소성하여 형성되며, 이러한 세라믹 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수(1개 이상)가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
세라믹 바디(110)에 배치된 복수의 유전체층은 소결된 상태로서, 인접하는 유전체층 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
유전체층은 그 두께를 적층 세라믹 전자부품(100)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 또한, 세라믹 분말에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
유전체층 형성에 사용되는 세라믹 분말의 평균 입경은 특별히 제한되지 않으며, 본 발명의 목적 달성을 위해 조절될 수 있으나, 예를 들어, 400 nm 이하로 조절될 수 있다. 이에 따라, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 IT부품과 같이 소형화와 고용량을 크게 요구하는 부품으로서 사용될 수 있다.
예를 들어, 유전체층은 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 시트를 마련함에 의해 형성될 수 있다. 상기 세라믹 시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작함에 따라 형성될 수 있으나, 이에 한정되지 않는다.
제1 및 제2 외부전극(131, 132)은 각각 제1 및 제2 내부전극에 연결되도록 세라믹 바디(110)의 제1 및 제2 외측(예: 길이방향 일측 및 타측)에 배치될 수 있으며, 제1 및 제2 내부전극과 기판 사이를 전기적으로 연결시키도록 구성될 수 있다.
예를 들어, 제1 및 제2 외부전극(131, 132)은 구리(Cu), 팔라듐(Pd), 백금(Pt), 금(Au), 은(Ag) 또는 납(Pb) 등의 단독 또는 이들의 합금으로 구현될 수도 있다.
제1 및 제2 외부전극(131, 132)은 제1 및 제2 솔더(230)를 통해 제1 및 제2 전극패드(221, 222)에 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 솔더(230)는 리플로우(reflow) 과정에 따라 제1 및 제2 외부전극(131, 132)에 더욱 긴밀히 결합될 수 있다.
도 2는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 내부전극의 형태를 나타낸 사시도이다.
도 2를 참조하면, 세라믹 바디(110)는 제1 및 제2 내부전극(121, 122)을 포함하고, 제1 및 제2 내부전극(121, 122)의 사이에 배치된 유전체층을 포함한다.
제1 및 제2 내부전극(121, 122)은 서로 다른 극성을 갖도록 유전체층을 사이에 두고 제1 및 제2 외측(예: 길이방향 일측 및 타측)으로 교대로 노출되도록 적층된다.
상기 제1 내부전극(121)과 제2 내부전극(122)은 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 유전체층의 적층 방향을 따라 세라믹 바디(110)의 길이 방향(L)의 일 측면과 타 측면으로 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층에 의해 서로 전기적으로 절연될 수 있다.
즉, 제1 및 제2 내부전극(121, 122)은 세라믹 바디(110)의 길이 방향 양 측면으로 번갈아 노출되는 부분을 통해 세라믹 바디(110)의 길이 방향(L)의 양 측면에 형성된 제1 및 제2 외부전극(131, 132)과 각각 전기적으로 연결될 수 있다.
예를 들어, 제1 및 제2 내부전극(121, 122)은 입자 평균 크기가 0.1 내지 0.2 ㎛이고 40 내지 50 중량%의 도전성 금속 분말을 포함하는 내부전극용 도전성 페이스트에 의해 형성될 수 있으나, 이에 한정되지 않는다.
상기 세라믹 시트 상에 상기 내부전극용 도전성 페이스트를 인쇄 공법 등으로 도포하여 내부전극 패턴을 형성할 수 있다. 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 상기 내부 전극 패턴이 인쇄된 세라믹 시트를 200 내지 300층 적층하고, 압착, 소성하여 세라믹 바디(110)를 제작할 수 있다.
따라서, 제1 및 제2 외부 전극에 전압을 인가하면 서로 대향하는 제1 및 제2 내부전극(121, 122) 사이에 전하가 축적되고, 이때 적층 세라믹 전자부품(100)의 정전 용량은 제1 및 제2 내부전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.
즉, 제1 및 제2 내부전극(121, 122)의 서로 중첩되는 영역의 면적이 극대화될 경우 동일 사이즈의 캐패시터라도 정전 용량은 극대화될 수 있다.
이러한 제1 및 제2 내부전극(121, 122)의 두께는 용도에 따라 결정될 수 있는데, 예를 들어 0.4㎛ 이하일 수 있다. 또한, 제1 및 제2 내부전극(121, 122)의 층수는 400층 이상일 수 있다. 이에 따라, 적층 세라믹 전자부품(100)은 IT부품과 같이 소형화와 고용량을 크게 요구하는 부품으로서 사용될 수 있다.
유전체층의 두께는 제1 및 제2 내부전극(121, 122) 사이의 간격에 대응되므로, 적층 세라믹 전자부품(100)의 정전 용량은 유전체층의 두께가 짧을수록 클 수 있다.
제1 및 제2 내부전극(121, 122)을 형성하는 도전성 페이스트에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 납(Pb) 또는 백금(Pt) 등의 단독 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
세라믹 바디(110)의 내전압 특성은 제1 및 제2 내부전극(121, 122)의 간격이 길수록 향상될 수 있다.
만약 적층 세라믹 전자부품(100)이 전장부품과 같이 높은 내전압 특성이 요구될 경우, 적층 세라믹 전자부품(100)은 유전체층(111)의 평균두께가 제1 및 제2 내부전극(121, 122)의 평균두께의 2배를 초과하도록 설계될 수 있다. 즉, 제1 및 제2 내부전극(121, 122) 사이 간격은 제1 및 제2 내부전극(121, 122) 각각의 두께의 평균의 2배 이상일 수 있다. 이에 따라, 적층 세라믹 전자부품(100)은 높은 내전압 특성을 가져서 전장부품으로 사용될 수 있다.
또한, 세라믹 바디(110)의 내구성(예: 휨강도)은 세라믹 바디(110)의 폭이 두께의 0.5배를 초과할 경우에 높은 신뢰도를 가질 수 있다.
도 3은 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 외부전극의 길이방향 확장을 나타낸 평면도이며, 도 4는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 외부전극의 형태를 예시한 사시도이다.
도 3 및 도 4를 참조하면, 제1 및 제2 외부전극(131, 132)은 각각 세라믹 바디(110)의 표면을 따라 길이방향으로 확장된다.
이에 따라, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 전체 부피 대비 도전성 금속의 부피 비율은 증가될 수 있다. 제1 및 제2 외부전극(131, 132)의 도전성 금속이 일반적인 세라믹 구성요소에 비해 더 큰 강도를 가지므로, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 제1 및 제2 외부전극(131, 132)의 길이방향 확장에 따라 더욱 큰 강도를 가질 수 있다.
외부충격(예: 휨, 인장 등)은 적층 세라믹 전자부품의 상면 및/또는 하면에 더욱 집중될 수 있다. 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 제1 및 제2 외부전극(131, 132)의 길이방향 확장에 따라 상면 및/또는 하면에 단단함을 더욱 집중시킬 수 있으므로, 더욱 외부충격에 효율적으로 대응할 수 있으며, 더욱 개선된 강도를 가질 수 있다.
제1 외부전극(131)부터 제2 외부전극(132)까지 길이방향 최장길이는 La이고, 제1 외부전극(131)부터 제2 외부전극(132)까지 길이방향 최단길이는 Lb이고, 제1 및 제2 외부전극 각각의 길이방향 최장길이의 평균은 BWd이다.
하기의 표 1은 La와 Lb와 BWd에 따른 휨강도를 나타낸다. 여기서, 휨강도는 다수의 적층 세라믹 전자부품의 상면 및/또는 하면의 중심에 두께방향 힘이 가하여 소정의 길이만큼 휘었을 때 크랙의 발생빈도를 의미한다. 표 1에서 소정의 길이는 6mm이며, 적층 세라믹 전자부품의 상면/하면의 중심의 두께방향 변위를 의미한다.
샘플 순번 La (mm) Lb (mm) BWd (mm) Lb/ La 휨강도 판정
1 3.2 2.8 0.20 0.88 10/20 NG
2 3.2 2.7 0.25 0.84 9/20 NG
3 3.2 2.6 0.30 0.81 7/20 NG
4 3.2 2.5 0.35 0.78 6/20 NG
5 3.2 2.4 0.40 0.75 4/20 NG
6 3.2 2.3 0.45 0.72 3/20 NG
7 3.2 2.2 0.50 0.69 2/20 NG
8 3.2 2.1 0.55 0.66 1/20 NG
9 3.2 2.0 0.60 0.63 1/20 NG
10 3.2 1.9 0.65 0.59 0/20 OK
11 3.2 1.8 0.70 0.56 0/20 OK
12 3.2 1.7 0.75 0.53 0/20 OK
13 3.2 1.6 0.80 0.50 0/20 OK
표 1을 참조하면, Lb/La가 0.6 이하일 경우, 20번의 휨강도 측정에서 크랙은 발생하지 않는다. 따라서, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 Lb/La가 0.6 이하인 제1 및 제2 외부전극(131, 132)을 포함함으로써, 휨강도를 크게 향상시킬 수 있다.
또한, 외부충격(예: 휨, 인장 등)은 적층 세라믹 전자부품의 표면에서 가장자리보다 중심에 더욱 집중될 수 있다.
따라서, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 각각 세라믹 바디(110)의 표면을 따라 변에 대응되는 부분보다 면에 대응되는 부분에서 길이방향으로 더 확장된 제1 및 제2 외부전극(131, 132)을 포함함으로써, 표면에서 가장자리보다 중심에 단단함을 더욱 집중시킬 수 있으며, 더욱 외부충격에 효율적으로 대응할 수 있으며, 더욱 개선된 강도를 가질 수 있다.
여기서, 제1 및 제2 외부전극(131, 132)이 변에 대응되는 부분보다 면에 대응되는 부분에서 길이방향으로 더 확장된다는 것은 제1 및 제2 외부전극(131, 132) 각각의 BWc와 BWd의 길이방향 내측 차이길이의 평균(D1)이 0을 초과한다는 것을 의미한다. 제1 및 제2 외부전극(131, 132) 각각의 BWc와 BWd의 길이방향 외측 차이길이의 평균(D2)은 0을 초과할 수 있으나, 이에 한정되지 않는다. 여기서, BWc는 세라믹 바디(110)의 길이방향 변의 기준에서 제1 및 제2 외부전극(131, 132) 각각의 길이의 평균을 의미하고, BWd는 제1 및 제2 외부전극(131, 132) 각각의 길이방향 최장길이의 평균을 의미한다.
예를 들어, 제1 및 제2 외부전극(131, 132)의 Lb/La가 0.5 이상일 경우, 제1 및 제2 외부전극(131, 132) 간의 쇼트(short)는 제1 및 제2 외부전극(131, 132) 각각의 길이방향 확장 편차에도 불구하고 높은 신뢰도로써 방지될 수 있다.
한편, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 세라믹 바디(110)의 표면에서 변에 대응되는 부분의 단단함과 면에 대응되는 부분의 단단함의 균형을 맞춤으로써, 더욱 외부충격에 효율적으로 대응할 수 있으며, 더욱 개선된 강도를 가질 수 있다.
하기의 표 2는 La와 BWc와 BWd에 따른 휨강도를 나타낸다. 표 2에서의 휨강도 실험조건 및 판정조건은 표 1에서의 그것들과 동일하다.
샘플 순번 La (mm) BWc (mm) BWd (mm) BWc/ BWd 휨강도 판정
1 3.2 0.20 0.5 0.4 4/20 NG
2 3.2 0.25 0.5 0.5 2/20 NG
3 3.2 0.30 0.5 0.6 1/20 NG
4 3.2 0.35 0.5 0.7 0/20 OK
5 3.2 0.40 0.5 0.8 0/20 OK
6 3.2 0.45 0.5 0.9 0/20 OK
7 3.2 0.50 0.5 1.0 0/20 OK
표 2를 참조하면, BWc/BWd가 0.7 이상일 경우, 20번의 휨강도 측정에서 크랙은 발생하지 않는다. 따라서, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 BWc/BWd가 0.7 이상인 제1 및 제2 외부전극(131, 132)을 포함함으로써, 휨강도를 크게 향상시킬 수 있다.
예를 들어, 제1 및 제2 외부전극(131, 132)은 외측 코너(141)과 내측 코너(143)을 가질 수 있다. 외측 코너(141)의 반지름은 꼭지점(142)에서의 세라믹 바디(110)의 노출이 없도록 적절히 설계될 수 있다. 예를 들어, 외측 코너(141)의 반지름(RC)은 세라믹 바디(110)에 대한 연마과정에서의 연마시간 조절을 통해 조절될 수 있다.
도 5a는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 측면을 예시한 단면도이다.
도 5a를 참조하면, 제1 및 제2 외부전극(131, 132)은, 각각 적어도 일부분이 세라믹 바디(110)의 제1 및 제2 외측(예: 길이방향 일측 및 타측)에 접하는 제1 및 제2 베이스 전극층(131a, 132a)과, 각각 제1 및 제2 베이스 전극층(131a, 132a)을 커버하도록 배치된 제1 및 제2 도전성 수지층(131b, 132b)과, 각각 제1 및 제2 도전성 수지층(131b, 132b)을 커버하도록 배치된 제1 및 제2 도금층(131c, 132c)을 각각 포함할 수 있다.
예를 들어, 제1 및 제2 베이스 전극층(131a, 132a)은 제1 및 제2 내부전극(121, 122)이 가장 많이 함유한 금속 성분(예: Cu, Ni)과 동일한 금속 성분을 가장 많이 함유할 수 있으며, 소성에 의해 형성될 수 있다. 이에 따라, 제1 및 제2 베이스 전극층(131a, 132a)은 제1 및 제2 내부전극(121, 122)에 상대적으로 쉽게 결합될 수 있으므로, 제1 및 제2 내부전극(121, 122)의 전류를 효율적으로(예: 낮은 접촉저항) 취합할 수 있다.
제1 및 제2 베이스 전극층(131a, 132a)은 금속 성분이 포함된 페이스트에 딥핑(dipping)하는 방법이나 세라믹 바디(110)의 두께 방향(T)의 적어도 일면 상에 도전성 금속을 포함하는 도전성 페이스트를 인쇄하는 방법으로 형성될 수 있으며, 시트(Sheet) 전사, 패드(Pad) 전사 방식에 의해 형성될 수도 있으나, 이에 한정되지 않는다.
제1 및 제2 도전성 수지층(131b, 132b)은 제1 및 제2 도금층(131c, 132c)에 비해 상대적으로 높은 유연성을 가지므로, 외부의 물리적 충격이나 적층 세라믹 전자부품(100)의 휨 충격으로부터 보호할 수 있으며, 기판 실장시에 가해지는 응력이나 인장 스트레스를 흡수하여 외부전극에 크랙이 발생하는 것을 방지할 수 있다.
예를 들어, 제1 및 제2 도전성 수지층(131b, 132b)은 글래스(glass)나 에폭시(epoxy) 수지와 같이 높은 유연성을 가지는 수지에 구리(Cu), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 금(Au), 은(Ag) 또는 납(Pb) 등의 도전성 입자가 함유된 구조를 가져서 높은 유연성과 높은 전도도를 가질 수 있다.
제1 및 제2 도금층(131c, 132c)은 구조적 신뢰성, 기판실장 용이성, 외부에 대한 내구도, 내열성, 등가직렬저항값(Equivalent Series Resistance, ESR) 중 적어도 일부를 개선시킬 수 있으며, 스퍼터 또는 전해 도금(Electric Deposition)에 따라 형성될 수 있으나, 이에 한정되지 않는다.
또한, 제1 및 제2 외부전극(131, 132)은, 각각 제1 및 제2 도금층(131c, 132c)을 커버하도록 배치된 제3 및 제4 도금층(131d, 132d)을 각각 포함할 수 있다. 여기서, 제3 및 제4 도금층(131d, 132d)은 Sn을 가장 많이 함유할 수 있으며, 제1 및 제2 도금층(131c, 132c)은 Ni을 가장 많이 함유할 수 있다. 제3 및 제4 도금층(131d, 132d)이 제1 및 제2 외부전극(131, 132)에 포함될 경우, 제1 및 제2 도금층(131c, 132c)은 설계에 따라 생략될 수 있다.
제1 및 제2 도전성 수지층(131b, 132b) 각각의 길이방향 최장길이의 평균은 BWb이고, BWb는 BWc보다 클 수 있다. 이에 따라, 제1 및 제2 외부전극(131, 132)은 제1 및 제2 도전성 수지층(131b, 132b)의 충격흡수 성능을 길이방향으로 확장시킬 수 있으므로, 세라믹 바디(110)를 외부충격으로부터 더욱 고르게 보호할 수 있다.
제1 및 제2 베이스 전극층(131a, 132a) 각각의 길이방향 최장길이의 평균은 BWa이고, BWa는 BWc보다 작을 수 있다. 이에 따라, 제1 및 제2 외부전극(131, 132)은 제1 및 제2 베이스 전극층(131a, 132a)의 길이방향 엣지(edge)에서 시작되는 크랙(crack)을 효율적으로 억제할 수 있다.
도 5b는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 코너를 예시한 단면도이다.
도 5b를 참조하면, 세라믹 바디(110)는 적어도 하나의 둥근 코너(140)를 가지는 육면체의 형태일 수 있다. 이에 따라, 세라믹 바디(110)의 내구성, 신뢰성은 향상될 수 있으며, 코너에서의 제1 및 제2 외부전극(131, 132)의 구조적 신뢰성을 향상시킬 수 있다.
한편, 제1 및 제2 외부전극(131, 132) 각각의 BWc와 BWd의 길이방향 내측 차이길이의 평균이 D1이고, 제1 및 제2 외부전극 각각의 BWc와 BWd의 길이방향 외측 차이길이의 평균이 D2이고, D1은 D2보다 클 수 있다.
상기 D2는 세라믹 바디(110)의 둥근 코너(140)의 반지름(RC)이 클수록 커질 수 있다. 적층 세라믹 전자부품의 가장자리 강도는 세라믹 바디(110)의 둥근 코너(140)의 반지름이 클수록 강해질 수 있다.
따라서, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 D1이 D2보다 큰 제1 및 제2 외부전극(131, 132)을 포함함으로써, 세라믹 바디(110)의 표면에서 변에 대응되는 부분의 단단함과 면에 대응되는 부분의 단단함의 균형을 더욱 잘 맞출 수 있으며, 더욱 외부충격에 효율적으로 대응할 수 있으며, 더욱 개선된 강도를 가질 수 있다.
또한, 제1 및 제2 외부전극(131, 132) 각각의 길이방향 고른 확장을 위해, RC는 D1보다 클 수 있다. 이에 따라, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 세라믹 바디(110)의 표면에서 변에 대응되는 부분의 단단함과 면에 대응되는 부분의 단단함의 균형을 더욱 맞춤으로써, 더욱 외부충격에 효율적으로 대응할 수 있으며, 더욱 개선된 강도를 가질 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 : 적층 세라믹 전자부품
110 : 세라믹 바디
111 : 유전체층
121, 122 : 제 1 및 제 2 내부전극
131, 132 : 제 1 및 제 2 외부전극
131a, 132a : 제 1 및 제 2 베이스 전극층
131b, 132b : 제 1 및 제 2 도전성 수지층
131c, 132c : 제 1 및 제 2 도금층
210 : 기판
221, 222 : 제1 및 제2 전극패드
230 : 솔더

Claims (10)

  1. 유전체층과 상기 유전체층을 사이에 두고 제1 및 제2 외측으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 및
    각각 상기 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 상기 세라믹 바디의 제1 및 제2 외측에 배치되고 상기 세라믹 바디의 표면을 따라 길이방향으로 확장된 제1 및 제2 외부전극; 을 포함하고,
    상기 제1 외부전극부터 상기 제2 외부전극까지 길이방향 최장길이가 La이고, 상기 제1 외부전극부터 상기 제2 외부전극까지 길이방향 최단길이가 Lb이고, Lb/La는 0 초과 0.6 이하이고,
    상기 제1 및 제2 외부전극은 각각 상기 세라믹 바디의 표면을 따라 변에 대응되는 부분보다 면에 대응되는 부분에서 길이방향으로 더 확장된 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 세라믹 바디의 길이방향 변의 기준에서 상기 제1 및 제2 외부전극 각각의 길이의 평균이 BWc이고, 제1 및 제2 외부전극 각각의 길이방향 최장길이의 평균이 BWd이고, BWc/BWd는 0.7 이상 1 미만인 적층 세라믹 전자부품.
  3. 제2항에 있어서,
    상기 Lb/La는 0.5 이상 0.6 이하인 적층 세라믹 전자부품.
  4. 제3항에 있어서,
    상기 제1 및 제2 외부전극은, 각각 적어도 일부분이 상기 세라믹 바디의 제1 및 제2 외측에 접하는 제1 및 제2 베이스 전극층과, 각각 상기 제1 및 제2 베이스 전극층을 커버하도록 배치된 제1 및 제2 도전성 수지층과, 각각 상기 제1 및 제2 도전성 수지층을 커버하도록 배치된 제1 및 제2 도금층을 각각 포함하고,
    상기 제1 및 제2 도전성 수지층 각각의 길이방향 최장길이의 평균이 BWb이고, BWb는 BWc보다 큰 적층 세라믹 전자부품.
  5. 제4항에 있어서,
    상기 제1 및 제2 베이스 전극층 각각의 길이방향 최장길이의 평균이 BWa이고, BWa는 BWc보다 작은 적층 세라믹 전자부품.
  6. 제5항에 있어서,
    상기 제1 및 제2 외부전극 각각의 BWc와 BWd의 길이방향 내측 차이길이의 평균이 D1이고, 상기 제1 및 제2 외부전극 각각의 BWc와 BWd의 길이방향 외측 차이길이의 평균이 D2이고, D1은 D2보다 큰 적층 세라믹 전자부품.
  7. 제6항에 있어서,
    상기 세라믹 바디는 적어도 하나의 둥근 코너(rounded corner)를 가지는 육면체의 형태이고,
    상기 둥근 코너의 반지름은 RC이고, RC는 D1보다 큰 적층 세라믹 전자부품.
  8. 제7항에 있어서,
    상기 제1 및 제2 내부전극 사이 간격은 상기 제1 및 제2 내부전극 각각의 두께의 평균의 2배 이상인 적층 세라믹 전자부품.
  9. 유전체층과 상기 유전체층을 사이에 두고 제1 및 제2 외측으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 및
    각각 상기 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 상기 세라믹 바디의 제1 및 제2 외측에 배치되고 상기 세라믹 바디의 표면을 따라 길이방향으로 확장된 제1 및 제2 외부전극; 을 포함하고,
    상기 제1 외부전극부터 상기 제2 외부전극까지 길이방향 최장길이가 La이고, 상기 제1 외부전극부터 상기 제2 외부전극까지 길이방향 최단길이가 Lb이고, Lb/La는 0 초과 0.6 이하이고,
    상기 세라믹 바디의 길이방향 변의 기준에서 상기 제1 및 제2 외부전극 각각의 길이의 평균이 BWc이고, 제1 및 제2 외부전극 각각의 길이방향 최장길이의 평균이 BWd이고, BWc/BWd는 0.7 이상 1 미만인 적층 세라믹 전자부품.
  10. 제9항에 있어서,
    상기 Lb/La는 0.5 이상 0.6 이하인 적층 세라믹 전자부품.
KR1020180139144A 2018-11-13 2018-11-13 적층 세라믹 전자부품 KR102271041B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180139144A KR102271041B1 (ko) 2018-11-13 2018-11-13 적층 세라믹 전자부품
US16/257,623 US10600571B1 (en) 2018-11-13 2019-01-25 Multilayer ceramic electronic component
CN201910271106.8A CN111180207B (zh) 2018-11-13 2019-04-04 多层陶瓷电子组件和多层陶瓷电子组件封装件
KR1020210081653A KR102409107B1 (ko) 2018-11-13 2021-06-23 적층 세라믹 전자부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180139144A KR102271041B1 (ko) 2018-11-13 2018-11-13 적층 세라믹 전자부품

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210081653A Division KR102409107B1 (ko) 2018-11-13 2021-06-23 적층 세라믹 전자부품

Publications (2)

Publication Number Publication Date
KR20190121216A true KR20190121216A (ko) 2019-10-25
KR102271041B1 KR102271041B1 (ko) 2021-07-01

Family

ID=68420779

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180139144A KR102271041B1 (ko) 2018-11-13 2018-11-13 적층 세라믹 전자부품
KR1020210081653A KR102409107B1 (ko) 2018-11-13 2021-06-23 적층 세라믹 전자부품

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210081653A KR102409107B1 (ko) 2018-11-13 2021-06-23 적층 세라믹 전자부품

Country Status (3)

Country Link
US (1) US10600571B1 (ko)
KR (2) KR102271041B1 (ko)
CN (1) CN111180207B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102121578B1 (ko) * 2018-10-10 2020-06-10 삼성전기주식회사 적층 세라믹 전자부품
KR20190116186A (ko) 2019-09-23 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985414A (en) * 1996-09-12 1999-11-16 Murata Manufacturing Co., Ltd. Laminated electronic component
JP2006173270A (ja) * 2004-12-14 2006-06-29 Tdk Corp チップ型電子部品
JP2006310700A (ja) * 2005-05-02 2006-11-09 Tdk Corp 電子部品
JP2008071926A (ja) * 2006-09-14 2008-03-27 Murata Mfg Co Ltd セラミック電子部品
US20160093437A1 (en) * 2014-09-30 2016-03-31 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and mounted structure with multilayer ceramic capacitor
WO2016084457A1 (ja) 2014-11-26 2016-06-02 株式会社村田製作所 サーミスタ素子および回路基板
JP2017120819A (ja) * 2015-12-28 2017-07-06 Tdk株式会社 電子部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101856083B1 (ko) * 2011-05-31 2018-05-09 삼성전기주식회사 적층 세라믹 커패시터
KR20130023612A (ko) * 2011-08-29 2013-03-08 삼성전기주식회사 적층 세라믹 전자부품
KR101452128B1 (ko) 2013-08-26 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR102067175B1 (ko) * 2013-09-17 2020-01-15 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101474168B1 (ko) * 2013-11-15 2014-12-17 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장기판
KR101630050B1 (ko) * 2014-07-25 2016-06-13 삼성전기주식회사 적층 세라믹 전자부품
JP2015053495A (ja) * 2014-10-07 2015-03-19 株式会社村田製作所 セラミック電子部品およびその製造方法
KR101701022B1 (ko) * 2015-01-20 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판
JP2017022232A (ja) * 2015-07-09 2017-01-26 株式会社村田製作所 電子部品およびその製造方法
JP6517619B2 (ja) 2015-07-28 2019-05-22 京セラ株式会社 積層型コンデンサおよびその実装構造体

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985414A (en) * 1996-09-12 1999-11-16 Murata Manufacturing Co., Ltd. Laminated electronic component
JP2006173270A (ja) * 2004-12-14 2006-06-29 Tdk Corp チップ型電子部品
JP2006310700A (ja) * 2005-05-02 2006-11-09 Tdk Corp 電子部品
JP2008071926A (ja) * 2006-09-14 2008-03-27 Murata Mfg Co Ltd セラミック電子部品
US20160093437A1 (en) * 2014-09-30 2016-03-31 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and mounted structure with multilayer ceramic capacitor
WO2016084457A1 (ja) 2014-11-26 2016-06-02 株式会社村田製作所 サーミスタ素子および回路基板
JP2017120819A (ja) * 2015-12-28 2017-07-06 Tdk株式会社 電子部品

Also Published As

Publication number Publication date
KR102409107B1 (ko) 2022-06-15
KR20210080330A (ko) 2021-06-30
CN111180207B (zh) 2023-07-21
US10600571B1 (en) 2020-03-24
KR102271041B1 (ko) 2021-07-01
CN111180207A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
KR102068804B1 (ko) 적층 세라믹 전자부품
KR102129920B1 (ko) 적층 세라믹 전자부품 및 그에 포함된 인터포저
KR102586070B1 (ko) 적층 세라믹 전자부품
KR102653215B1 (ko) 적층 세라믹 전자부품
KR102270303B1 (ko) 적층형 커패시터 및 그 실장 기판
KR102409107B1 (ko) 적층 세라믹 전자부품
KR102029597B1 (ko) 적층 세라믹 전자부품
US10395839B1 (en) Multilayer ceramic electronic component
US20200118764A1 (en) Multilayer ceramic electronic component array
KR102263865B1 (ko) 적층 세라믹 전자부품
KR102048155B1 (ko) 적층 세라믹 전자부품
KR102449363B1 (ko) 적층 세라믹 전자부품
KR102442833B1 (ko) 적층 세라믹 전자부품
KR102121578B1 (ko) 적층 세라믹 전자부품
KR102414833B1 (ko) 적층 세라믹 전자부품
KR20200040540A (ko) 적층 세라믹 전자부품
KR20200080208A (ko) 적층 세라믹 전자부품 및 그에 포함된 인터포저

Legal Events

Date Code Title Description
G15R Request for early publication
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent