JP2006173270A - チップ型電子部品 - Google Patents

Abstract

【課題】 実装不良の発生を抑制することができると共に、耐熱衝撃性に優れたチップ型電子部品を提供すること。
【解決手段】 積層型チップコンデンサＣＣは、第１〜第６の側面１ａ〜１ｆを有するチップ素体１と、一対の端子電極１１，１３とを備える。一方の端子電極１１は、チップ素体１の第１の側面１ａ側に位置し、第５の側面１ｅに形成された電極部分１１ａを含む。他方の端子電極１３は、チップ素体１の第２の側面１ｂ側に位置し、第５の側面１ｅに形成された電極部分１３ａを含む。各端子電極１１，１３の電極部分１１ａ，１３ａのＹ軸方向での中央領域における第５の側面１ｅの縁部からのＸ軸方向に沿った第１の長さＬ１は、各端子電極１１，１３の電極部分１１ａ，１３ａのＹ軸方向での両端領域における第５の側面１ｅの縁部からのＸ軸方向に沿った第２の長さＬ２よりも長く設定されている。
【選択図】 図４

Description

本発明は、チップ型電子部品に関する。

近年、電子装置の小型化を図るため、電子装置に搭載される電子部品の小型化の要求が高く、特に、実装基板上に表面実装されて用いられるチップ型電子部品は小型化が進んでいる。このようなチップ型電子部品として、内部回路要素を含むチップ素体と、当該チップ素体の両端部分にそれぞれ位置し且つ前記内部回路要素に電気的に接続された１対の端子電極と、を備えるものが知られている（例えば、特許文献１及び２参照）。

ところで、この種のチップ型電子部品は、例えば、リフロー半田付け工程を経て、両端部の端子電極がそれぞれ実装基板のパッド上に半田付けされて表面実装される。これらのチップ型電子部品は、質量が小さいため、リフロー半田付け工程において、溶融した半田上で動きやすい。このため、チップ型電子部品が回路基板に水平な方向に回転してしまう場合や、チップ型電子部品が回路基板上に立ち上がってしまう場合があった。特に、チップ型電子部品が立ち上がった状態（いわゆる、チップ立ちの状態）のまま半田が硬化してしまうと、チップ型電子部品と回路基板のパッドとの電気的な接続が切れてしまうので、チップ型電子部品の回路基板上での機能が失われることとなる。このように、外形寸法が小さいチップ型電子部品は、質量が小さいことに起因する実装不良が発生する虞があった。

このため、特許文献１に記載されたチップ型電子部品では、セラミック素子（チップ素体）の長手方向両端面から周囲面に回り込む外部電極（端子電極）の肩部に曲率半径６０μｍ以下の丸みをつけるとともに、外部電極のセラミック素子の端面に形成された部分の略中央部に、その周辺部との間に５〜３５μｍの段差が形成されるような突出部を設けることにより、チップ立ちの発生を抑制、防止している。また、特許文献２に記載されたチップ型電子部品では、チップ部品の上下側面と前後の側面とで輪郭が形作られる端面面内に、半田によって濡れない無電極部を形成することにより、チップ立ちを起こす溶融半田の表面張力によるモーメントを低減して、チップ立ちを防止している。
特開平１０−２２１６４号公報 特開２００２−２５８５０号公報

本発明は、実装不良の発生を抑制することができると共に、耐熱衝撃性に優れたチップ型電子部品を提供することを課題とする。

特許文献１及び２に記載されたチップ型電子部品には、以下のような問題点が存在している。特許文献１に記載されたチップ型電子部品では、端子電極に突出部が設けられることから、チップ型電子部品への小型化の要求に反することとなる。特許文献２に記載されたチップ型電子部品では、無電極部を形成する必要があるため、端子電極の形状が複雑となり、製造が困難となってしまう。

そこで、本発明者等は、まず、端子電極のうち、回路基板と対向する一つの側面、すなわち実装面に形成される電極部分に着目し、実装不良の発生を抑制し得るチップ型電子部品について鋭意研究を行った。その結果、本発明者等は、実装面上において１対の端子電極が対向する方向に沿った上記電極部分の実装面の縁部からの長さを長く設定することにより、チップ立ちの発生を抑制できるという新たな事実を見出すに至った。

チップ型電子部品を回路基板に半田付けする際に、チップ型電子部品の両端部分には、上記電極部分と回路基板のパッドとの間に存在する半田によりチップ型電子部品を回路基板側に引っ張ろうとする力が作用する。このことから、上記電極部分の実装面の縁部からの長さを長く設定すると、チップ型電子部品を回路基板側に引っ張ろうとする力が大きくなり、チップ立ちの発生が抑制されると考えられる。

ところで、チップ型電子部品を回路基板に半田付け等により実装する場合、チップ型電子部品には熱衝撃が加わる。通常、チップ素体はセラミックスにて構成される。したがって、熱衝撃が加わった場合、チップ型電子部品においては、端子電極がチップ素体に比べて収縮し易い。この収縮応力は、端子電極の縁部周辺に集中し、当該端子電極の縁部周辺からチップ素体にクラックが発生する懼れがある。また、チップ型電子部品が回路基板に実装された後、周囲の温度が急激に変化した場合に、チップ素体、端子電極、半田、回路基板、各々の熱膨張係数差により応力吸収が不十分となり、同様に、端子電極の縁部周辺からチップ素体にクラックが発生する懼れがある。

そこで、本発明者等は、耐熱衝撃性に優れたチップ型電子部品についても鋭意研究を行った。その結果、本発明者等は、上記電極部分の実装面の縁部からの長さを長く設定することにより、チップ素体にクラックが発生し易くなるという新たな事実も見出すに至った。

上記電極部分の実装面の縁部からの長さを長く設定すると、上記電極部分と回路基板との接触面積が大きくなると共に、上記電極部分とチップ素体との接触面積が大きくなる。このことから、回路基板や上記電極部分から作用する応力が十分に吸収されることなくチップ素体に作用し、チップ素体にクラックが発生し易くなると考えられる。そして、上述した応力は、特に、チップ素体の稜近傍に集中し易くなると考えられる。

かかる研究結果を踏まえ、本発明に係るチップ型電子部品は、内部回路要素を含むチップ素体と、当該チップ素体の両端部分にそれぞれ位置し且つ内部回路要素に電気的に接続された１対の端子電極と、を備えるチップ型電子部品であって、チップ素体は、その一つの側面が回路基板と対向する実装面とされ、１対の端子電極は、実装面に形成された電極部分を含んでおり、当該電極部分の実装面に直交する第１の方向と実装面上において１対の端子電極が対向する第２の方向とに直交する第３の方向の中央領域における実装面の縁部からの第２の方向に沿った第１の長さは、上記電極部分の第３の方向の両端領域における実装面の縁部からの第２の方向に沿った第２の長さよりも長く設定されていることを特徴とする。

本発明に係るチップ型電子部品では、実装面に形成された電極部分の第３の方向での中央領域における実装面の縁部から第２の方向に沿った第１の長さは、上記電極部分の第３の方向の両端領域における実装面の縁部から第２の方向に沿った第２の長さよりも長く設定されているので、チップ立ちの発生を抑制できると共に、耐熱衝撃性を高めることができる。

また、上記第１の長さは、１６０μｍ以上に設定されており、上記第１の長さと上記第２の長さとの差は、１０μｍ以上に設定されていることが好ましい。この場合、チップ立ちの発生を確実に抑制できると共に、耐熱衝撃性をより一層高めることができる。

また、上記第１の長さは、２００μｍ以下に設定されていることが好ましい。この場合、一対の端子電極間が短絡するのを抑制することができる。

また、上記第１の長さと上記第２の長さとの差は、５０μｍ以下に設定されていることが好ましい。この場合、チップ型電子部品が回路基板に水平な方向に回転してしまうのを抑制することができる。

また、チップ素体は、直方体形状を呈しており、上記第３の方向は、チップ素体の長手方向であることが好ましい。また、チップ素体は、長手方向の長さ（Ｌ）、高さ方向の長さ（Ｈ）、幅方向の長さ（Ｗ）が、それぞれＬ≦１．０ｍｍ、Ｈ≦０．５ｍｍ、Ｗ≦０．５ｍｍである直方体形状を呈していることが好ましい。

本発明によれば、実装不良の発生を抑制することができると共に、耐熱衝撃性に優れたチップ型電子部品を提供することができる。

以下、添付図面を参照して、本発明に係るチップ型電子部品の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。本実施形態は、本発明を積層型チップコンデンサに適用した例である。

まず、図１〜図４を参照して、本実施形態に係る積層型チップコンデンサの構成を説明する。図１は、本実施形態に係る積層型チップコンデンサを示す斜視図である。図２は、本実施形態に係る積層型チップコンデンサの断面構成を説明するための図である。図３は、本実施形態に係る積層型チップコンデンサに含まれるチップ素体の分解斜視図である。図４は、本実施形態に係る積層型チップコンデンサを示す概略平面図である。

積層型チップコンデンサＣＣは、図１に示されるように、直方体形状のチップ素体１と、一対の端子電極１１，１３とを備えている。チップ素体１は、図２及び図３に示されるように、誘電体層２１を介在させて第１の内部電極２３と第２の内部電極２５とが交互に積層されることにより構成される。積層型チップコンデンサＣＣの質量は、０．００１５ｍｇ程度である。実際の積層型チップコンデンサＣＣは、誘電体層２１の間の境界が視認できない程度に一体化されている。本実施形態においては、第１の内部電極２３、第２の内部電極２５及び誘電体層２１により構成されるコンデンサが内部回路要素となる。

チップ素体１は、第１〜第６の側面１ａ〜１ｆを有している。第１の側面１ａと第２の側面１ｂとは、Ｘ軸方向で見て互いに対向するように位置している。第３の側面１ｃと第４の側面１ｄとは、Ｙ軸方向で見て互いに対向するように位置している。第５の側面１ｅと第６の側面１ｆとは、Ｚ軸方向で見て互いに対向するように位置している。第５の側面１ｅは、積層型チップコンデンサＣＣが回路基板（図示せず）に実装される際に、当該回路基板に対向する面（実装面）である。

チップ素体１は、Ｘ軸方向の長さが０．５ｍｍであり、Ｙ軸方向の長さが１．０ｍｍであり、Ｚ軸方向の長さが０．５ｍｍである。積層型チップコンデンサＣＣは、いわゆる「０５１０」タイプの積層型チップコンデンサである。Ｙ軸方向がチップ素体１（積層型チップコンデンサＣＣ）の長手方向であり、Ｙ軸方向がチップ素体１（積層型チップコンデンサＣＣ）の長手方向であり、Ｚ軸方向がチップ素体１（積層型チップコンデンサＣＣ）の高さ方向である。

第１〜第４の側面１ａ〜１ｄはいずれも、Ｚ軸方向、すなわち第１の内部電極２３と第２の内部電極２５との積層方向（以下、単に「積層方向」と称する。）に平行である。第５及び第６の側面１ｅ，１ｆはいずれも、積層方向に垂直である。

一方の端子電極１１は、チップ素体１の第１の側面１ａ側に位置している。端子電極１１は、第１の側面１ａを覆い且つ一部が第３〜第６の側面１ｃ〜１ｆに回り込むように形成されている。これにより、端子電極１１は、第５の側面１ｅに形成された電極部分１１ａを含むこととなる。

他方の端子電極１３は、チップ素体１の第２の側面１ｂ側に位置している。端子電極１３は、第２の側面１ｂを覆い且つ一部が第３〜第６の側面１ｃ〜１ｆに回り込むように形成されている。これにより、端子電極１３も、端子電極１１と同様に、第５の側面１ｅに形成された電極部分１３ａを含むこととなる。

第１の内部電極２３は、長方形状を呈している。第１の内部電極２３は、第２の側面１ｂとは所定の間隔を有した位置に形成され、第１の側面１ａに臨むように伸びている。これにより、第１の内部電極２３は、第１の側面１ａに引き出されることとなり、一方の端子電極１１に電気的に接続される。

第２の内部電極２５は、長方形状を呈している。第２の内部電極２５は、第１の側面１ａとは所定の間隔を有した位置に形成され、第２の側面１ｂに臨むように伸びている。これにより、第２の内部電極２５は、第２の側面１ｂに引き出されることとなり、他方の端子電極１３に電気的に接続される。

一方の端子電極１１の電極部分１１ａと他方の端子電極１３の電極部分１３ａとは、図４にも示されるように、第５の側面１ｅ上においてＸ軸方向に対向している。各端子電極１１，１３の電極部分１１ａ，１３ａのＹ軸方向での中央領域における第５の側面１ｅの縁部からのＸ軸方向に沿った第１の長さＬ１は、各端子電極１１，１３の電極部分１１ａ，１３ａのＹ軸方向での両端領域における第５の側面１ｅの縁部からのＸ軸方向に沿った第２の長さＬ２よりも長く設定されている。各端子電極１１，１３における第６の側面１ｆに形成された電極部分も、上記電極部分１１ａ，１３ａと同じく、Ｙ軸方向での中央領域における第６の側面１ｆの縁部からのＸ軸方向に沿った長さは、Ｙ軸方向での両端領域における第６の側面１ｆの縁部からのＸ軸方向に沿った長さよりも長く設定されている。

以上のように、本実施形態によれば、各端子電極１１，１３の電極部分１１ａ，１３ａのＹ軸方向での中央領域における第５の側面１ｅの縁部からのＸ軸方向に沿った第１の長さＬ１は、各端子電極１１，１３の電極部分１１ａ，１３ａのＹ軸方向での両端領域における第５の側面１ｅの縁部からのＸ軸方向に沿った第２の長さＬ２よりも長く設定されているので、積層型チップコンデンサＣＣのチップ立ちの発生を抑制できると共に、耐熱衝撃性を高めることができる。

また、本実施形態においては、第５の側面１ｅに形成される電極部分１１ａ，１３ａの形状を上述するように規定することによりチップ立ちの発生を抑制できるので、特許文献１に記載されたチップ型電子部品のように端子電極に突出部を設ける必要はなく、チップ型電子部品への小型化の要求に反してしまうことはない。また、本実施形態においては、特許文献２に記載されたチップ型電子部品のように無電極部を形成する必要はなく、製造が困難となるようなことはない。

ここで、第１の長さＬ１の値を変更して、チップ立ちの発生を抑制する効果を確認した。結果を、図５に示す。図５から分かるように、第１の長さＬ１を１５０μｍに設定した場合、チップ立ちが発生した。そして、第１の長さＬ１を１６０μｍ以上に設定した場合、チップ立ちは発生しなかった。これらから、第１の長さＬ１を１６０μｍ以上に設定することにより、積層型チップコンデンサＣＣのチップ立ちの発生を防止できる。なお、第２の長さＬ２は、第１の長さＬ１と同じ値となるようにそれぞれ設定した。

ところで、第１の長さＬ１を大きくしていくと、第５の側面１ｅ上における一方の端子電極１１の電極部分１１ａと他方の端子電極１３の電極部分１３ａとの間隔は狭くなり、一方の端子電極１１と他方の端子電極１３とが短絡してしまう懼れがある。そこで、第１の長さＬ１の値を変更して、一方の端子電極１１と他方の端子電極１３との短絡の有無を確認した。結果を、同じく図５に示す。図５から分かるように、第１の長さＬ１を２１０μｍに設定した場合、一方の端子電極１１と他方の端子電極１３とが短絡した。そして、第１の長さＬ１を２００μｍ以下に設定した場合、一方の端子電極１１と他方の端子電極１３とが短絡することはなかった。これらから、第１の長さＬ１を２００μｍ以下に設定することにより、一方の端子電極１１と他方の端子電極１３とが短絡するのを防止できる。なお、第２の長さＬ２は、第１の長さＬ１と同じ値となるようにそれぞれ設定した。

続いて、第１の長さＬ１と第２の長さＬ２との差の値を変更して、耐熱衝撃性を高め得る効果を確認した。結果を、図６に示す。図６から分かるように、第１の長さＬ１と第２の長さＬ２との差を５μｍに設定した場合、熱衝撃試験を行うとチップ素体１にクラックが生じた。そして、第１の長さＬ１と第２の長さＬ２との差を１０μｍ以上に設定した場合、熱衝撃試験を行ってもチップ素体１にクラックが生じることはなかった。これらから、第１の長さＬ１と第２の長さＬ２との差を１０μｍ以上に設定することにより、積層型チップコンデンサＣＣの耐熱衝撃性を高めることができる。なお、第１の長さＬ１は１８０μｍに設定して第２の長さＬ２を変更することにより、第１の長さＬ１と第２の長さＬ２との差の値を変更した。

ところで、第１の長さＬ１と第２の長さＬ２との差を大きくしていくと、電極部分１１ａ，１３ａと回路基板との接触面積が小さくなり、実装する際に積層型チップコンデンサＣＣが回路基板に水平な方向に回転してしまう懼れがある。そこで、第１の長さＬ１と第２の長さＬ２との差の値を変更して、積層型チップコンデンサＣＣが水平な方向に回転して実装不良が生じるか否かを確認した。結果を、同じく図６に示す。図６から分かるように、第１の長さＬ１と第２の長さＬ２との差を５５μｍに設定した場合、積層型チップコンデンサＣＣが水平な方向に回転して実装不良が生じた。そして、第１の長さＬ１と第２の長さＬ２との差を５０μｍ以下に設定した場合、実装不良が生じることはなかった。これらから、第１の長さＬ１と第２の長さＬ２との差を５０μｍ以下に設定することにより、積層型チップコンデンサＣＣが水平な方向に回転して実装不良が生じるのを防止できる。

上記熱衝撃試験では、回路基板に実装した積層型チップコンデンサＣＣに対して下記（ｉ）工程〜（ｉｖ）工程からなる１つの熱処理サイクルを１０００回繰り返した。すなわち、１つの熱処理サイクルは、（ｉ）回路基板及び積層型チップコンデンサＣＣを、チップ素体の温度が−５５℃となる温度条件のもとで３０分保持する工程、（ｉｉ）上記保持時間の１０％の時間（３分）以内にチップ素体の温度を１２５℃まで昇温する工程、（ｉｉｉ）チップ素体の温度が１２５℃となる温度条件のもとで３０分保持する工程、（ｉｖ）上記保持時間の１０％の時間（３分）以内にサーミスタ素体の温度を−５５℃まで降温する工程とからなる。ここで、回路基板は、ガラエポ（ガラス繊維シートを芯材としたエポキシ樹脂）基板とした。

一般に、チップ素体の割れや欠けを防止する目的で、各側面１ａ〜１ｆの境界部分を曲面に形成することが行われている。実装面（本実施形態では、第５の側面１ｅ）と端子電極が位置する側面（本実施形態では、第１及び第２の側面１ａ，１ｂ）との境界部分が曲面に形成されると、チップ立ちが生じ易い傾向となる。しかしながら、本実施形態おいては、第５の側面１ｅと第１及び第２の側面１ａ，１ｂとの境界部分の曲面の曲率半径を２０μｍ程度に設定する場合でも、チップ立ちの発生を抑制することができることを確認した。

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、誘電体層２１、第１の内部電極２３及び第１の内部電極２５の層数は、図示された数に限られるものではない。

また、本実施形態において、一方の端子電極１１はチップ素体１の第１の側面１ａ側に位置すると共に、他方の端子電極１３は、チップ素体１の第２の側面１ｂ側に位置しているが、これに限られることなく、一方の端子電極１１はチップ素体１の第３の側面１ｃ側に位置すると共に、他方の端子電極１３は、チップ素体１の第４の側面１ｄ側に位置していてもよい。

また、本実施形態では、各端子電極１１，１３の第５及び第６の側面１ｅ，１ｆに形成された電極部分それぞれに関して、Ｙ軸方向での中央領域における各側面１ｅ，１ｆの縁部からのＸ軸方向に沿った長さはＹ軸方向での両端領域における各側面１ｅ，１ｆの縁部からのＸ軸方向に沿った長さよりも長く設定されているが、少なくとも実装面としてなる側面に形成された電極部分（本実施形態においては、第５の側面１ｅに形成された電極部分１１ａ，１３ａ）が上述した長さ関係を有していればよい。

チップ素体１は、上述した「０５１０」タイプに限られない。例えば、チップ素体１は、「１００５」タイプであってもよく、「０５１０」タイプあるいは「１００５」タイプよりも大きい素体であってもよく、小さいサイズの素体であってもよい。ただし、チップ素体１が「０５１０」タイプあるいは「１００５」タイプよりも大きい場合、チップ立ち等による実装不良が発生し難い傾向にあるため、チップ素体１が「０５１０」タイプあるいは「１００５」タイプ以下の素体である場合に、本発明による作用及び効果をより一層享受することができる。

本発明は、積層型チップコンデンサに限られることなく、内部回路要素を含むチップ素体と当該チップ素体の両端部分にそれぞれ位置し且つ内部回路要素に電気的に接続された１対の端子電極とを備えるチップ型電子部品であれば、インダクタ、サーミスタ、バリスタ、フィルタ（複合部品）に適用してもよい。

本実施形態に係る積層型チップコンデンサを示す斜視図である。 本実施形態に係る積層型チップコンデンサの断面構成を説明するための図である。 本実施形態に係る積層型チップコンデンサに含まれるチップ素体の分解斜視図である。 本実施形態に係る積層型チップコンデンサを示す概略平面図である。 チップ立ち発生確認試験の結果を示す図表である。 熱衝撃試験の結果を示す図表である。

符号の説明

１…チップ素体、１ａ…第１の側面、１ｂ…第２の側面、１ｃ…第３の側面、１ｄ…第４の側面、１ｅ…第５の側面（実装面）、１ｆ…第６の側面、１１，１３…端子電極、１１ａ，１３ａ…電極部分、２１…誘電体層、２３…第１の内部電極、２５…第１の内部電極、ＣＣ…積層型チップコンデンサ。

Claims (6)

1. 内部回路要素を含むチップ素体と、当該チップ素体の両端部分にそれぞれ位置し且つ前記内部回路要素に電気的に接続された１対の端子電極と、を備えるチップ型電子部品であって、
   前記チップ素体は、その一つの側面が回路基板と対向する実装面とされ、
   前記１対の端子電極は、前記実装面に形成された電極部分を含んでおり、
   前記電極部分の前記実装面に直交する第１の方向と前記実装面上において前記１対の端子電極が対向する第２の方向とに直交する第３の方向の中央領域における前記実装面の縁部からの前記第２の方向に沿った第１の長さは、前記電極部分の前記第３の方向の両端領域における前記実装面の縁部からの前記第２の方向に沿った第２の長さよりも長く設定されていることを特徴とするチップ型電子部品。
2. 前記第１の長さは、１６０μｍ以上に設定されており、
   前記第１の長さと前記第２の長さとの差は、１０μｍ以上に設定されていることを特徴とする請求項１に記載のチップ型電子部品。
3. 前記第１の長さは、２００μｍ以下に設定されていることを特徴とする請求項２に記載のチップ型電子部品。
4. 前記第１の長さと前記第２の長さとの差は、５０μｍ以下に設定されていることを特徴とする請求項２に記載のチップ型電子部品。
5. 前記チップ素体は、直方体形状を呈しており、
   前記第３の方向は、前記チップ素体の長手方向であることを特徴とする請求項１に記載のチップ型電子部品。
6. 前記チップ素体は、長手方向の長さ（Ｌ）、高さ方向の長さ（Ｈ）、幅方向の長さ（Ｗ）が、それぞれＬ≦１．０ｍｍ、Ｈ≦０．５ｍｍ、Ｗ≦０．５ｍｍである直方体形状を呈していることを特徴とする請求項１に記載のチップ型電子部品。
   

Images