JP3585796B2 - 多層配線基板の製造方法、及び半導体装置 - Google Patents
多層配線基板の製造方法、及び半導体装置 Download PDFInfo
- Publication number
- JP3585796B2 JP3585796B2 JP35861999A JP35861999A JP3585796B2 JP 3585796 B2 JP3585796 B2 JP 3585796B2 JP 35861999 A JP35861999 A JP 35861999A JP 35861999 A JP35861999 A JP 35861999A JP 3585796 B2 JP3585796 B2 JP 3585796B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- layer
- metal layer
- forming
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線基板、その製造方法、及び半導体装置に関し、より詳細には、多層配線基板に搭載される半導体素子の同時スイッチングノイズを低減するのに有用な技術に関する。
【０００２】
【従来の技術】
近年、半導体素子の高密度化、及び高集積化に伴い、このような半導体素子を備えたＰＧＡ（Ｐｉｎ−Ｇｒｉｄ−Ａｒｒａｙ）やＢＧＡ（Ｂａｌｌ−Ｇｒｉｄ−Ａｒｒａｙ）等の半導体装置が実用化されている。そして、これらの半導体装置は、信号線や電源線から成る配線層が複数積層された多層配線基板が用いられ、この多層配線基板の上に半導体素子が搭載されるようになっている。そして、このようにして搭載される半導体素子は、上述した信号線や電源線と電気的に接続されている。
【０００３】
また、上のような多層配線基板には、様々な目的でコンデンサが設けられる。そして、このようにコンデンサを設ける技術については、例えば特開平１０−９３２４６号公報に開示されている。
この公報によると、多層配線基板に実装される部品の数を減らすために、コンデンサを配線層の層間に設けている。すなわち、隣接する薄膜配線導体の間に誘電物フイラーを含む有機樹脂絶縁層を設け、該薄膜配線導体と有機樹脂絶縁層とでコンデンサを形成している。これにより、コンデンサを多層配線基板に実装する必要が無くなり、多層配線基板に実装される部品の数を減らすことができる。
【０００４】
ところで、多層配線基板にコンデンサを設ける目的の一つに、搭載される半導体素子の同時スイッチングノイズを低減するという目的がある。これについて説明すると、半導体素子は、該半導体素子中に形成されているスイッチング素子が同時にオン、オフすると、それに電力を供給する電源線やグランド線の電位が変動することが知られている（同時スイッチングノイズ）。
【０００５】
そして、この同時スイッチングノイズを低減する目的で、多層配線基板の電源線とグランド線との間にコンデンサを設けることが知られている。すなわち、このようにしてコンデンサを設けると、該コンデンサのキャパシタンスによりノイズが吸収されて低減される。このような目的でコンデンサを設ける場合、該コンデンサの容量が大きい程、同時スイッチングノイズを効果的に低減することができる。
【０００６】
また、コンデンサを半導体素子の近くに設けることにより、コンデンサと半導体素子とを結ぶ配線の抵抗が小さくなり、コンデンサと配線とを合わせたキャパシタンスが大きくなる。したがって、同時スイッチングノイズ低減用のコンデンサは、半導体素子との配線距離が短くなるように該半導体素子の出来るだけ近くに設けるのが望ましい。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した特開平１０−９３２４６号公報に記載のコンデンサが同時スイッチングノイズ低減用のコンデンサであるかどうかは不明である。すなわち、この公報は、同時スイッチングノイズやそれを低減するためのコンデンサについて記載も示唆もしていない。同様に、電源線とグランド線との間にコンデンサを設けることについて記載も示唆もしていない。
【０００８】
更に、この公報に記載のコンデンサは、その容量を所望に大きく出来ない可能性がある。すなわち、この公報に記載のコンデンサの電極面積の上限は、それが形成されている多層配線基板の面積であり、この面積よりも大きくすることができない。
従って、コンデンサの容量を大きくするために該コンデンサの電極面積を大きくすることを試みても、多層配線基板の面積で決まる容量よりも大きくすることが出来ない。
【０００９】
そのため、特開平１０−９３２４６号公報に記載のコンデンサを同時スイッチングノイズ低減用のコンデンサとして用いる場合、該コンデンサの容量が所望に大きくできないことに起因して、同時スイッチングノイズを十分に低減できない場合が考えられる。
本発明は係る従来例の問題点に鑑みて創作されたものであり、多層配線基板の層間に設けられるコンデンサの電極を従来に比べて大きくすることができる多層配線基板、多層配線基板の製造方法、及び半導体装置を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記した課題は、第１の発明である、支持体上に金属層を形成する工程と、前記金属層に一以上の開口部を形成する工程と、全体に表面被覆用金属層を形成し、該表面被覆用金属層と前記金属層とを含み一以上の凹部が形成されたコンデンサ下部電極用金属層を形成する工程と、化学的気相成長法又はスパッタリングにより、前記コンデンサ下部電極用金属層の表面形状に対応するような表面形状を有するコンデンサ用誘電体層を該コンデンサ下部電極用金属層上に形成する工程と、前記コンデンサ用誘電体層上にコンデンサ上部電極用金属層を形成する工程と、前記コンデンサ上部電極用金属層を形成した後に、前記支持体を除去する工程とを含むことを特徴とする多層配線基板の製造方法によって解決する。
【００１１】
又は、第２の発明である、支持体上に下地金属層を形成する工程と、前記下地金属層上にパターン形成用金属層を形成する工程と、前記パターン形成用金属層に凹凸状のパターンを形成し、該パターン形成用金属層と前記下地金属層とを含み表面に凹凸状のパターンを備えたコンデンサ下部電極用金属層を形成する工程と、化学的気相成長法又はスパッタリングにより、前記コンデンサ下部電極用金属層の表面形状に対応するような表面形状を有するコンデンサ用誘電体層を該コンデンサ下部電極用金属層上に形成する工程と、前記コンデンサ用誘電体層上にコンデンサ上部電極用金属層を形成する工程と、前記コンデンサ上部電極用金属層を形成した後に、前記支持体を除去する工程とを含むことを特徴とする多層配線基板の製造方法によって解決する。
又は、第３の発明である、前記コンデンサ上部電極用金属層を形成する工程は、該コンデンサ上部電極用金属層を形成後にその表面を研磨し、平坦化する工程を含むことを特徴とする第２の発明に記載の多層配線基板の製造方法によって解決する。
【００１２】
又は、第４の発明である、前記コンデンサ下部電極用金属層を形成する工程は、該コンデンサ下部電極用金属層を形成後にその表面を粗化する工程を含むことを特徴とする第１から第３の発明のいずれか一の発明に記載の多層配線基板の製造方法によって解決する。
又は、第５の発明である、前記コンデンサ下部電極用金属層上にコンデンサ用誘電体層を形成する工程は、該コンデンサ用誘電体層を形成する前に、コンデンサ下部電極用金属層上にコンデンサ用誘電体層との密着強度を高める金属層を形成する工程を含むことを特徴とする第１から第４のいずれか一の発明に記載の多層配線基板の製造方法によって解決する。
【００１３】
又は、第６の発明である、前記誘電体層上にコンデンサ上部電極用金属層を形成する工程は、該コンデンサ上部電極用金属層を形成する前に、コンデンサ用誘電体層上にコンデンサ上部電極用金属層との密着強度を高める金属層を形成する工程を含むことを特徴とする第１から第５のいずれか一の発明に記載の多層配線基板の製造方法によって解決する。
又は、第７の発明である、前記誘電体層上にコンデンサ上部電極用金属層を形成する工程は、前記誘電体層上にスパッタリングにより銅層を形成する工程と、前記銅層上に電解銅めっき層を形成する工程とを含むことを特徴とする第１から第６のいずれか一の発明に記載の多層配線基板の製造方法によって解決する。
【００１４】
又は、第８の発明である、第１から第７のいずれか一の発明に記載の多層配線基板の製造方法により製造された多層配線基板に半導体素子が搭載されたことを特徴とする半導体装置によって解決する。
【００２０】
本発明に係る多層配線基板によれば、図２に例示するように、凹部１０１ｃが形成されたコンデンサ下部電極用銅層１０１（コンデンサ下部電極用金属層）上に誘電体層１０２（コンデンサ用誘電体層）が形成されている。そして、この誘電体層１０２上に、コンデンサ上部電極用銅めっき層１０３（コンデンサ上部電極用金属層）が形成され、これらコンデンサ下部電極用銅層１０１、誘電体層１０２、及びコンデンサ上部電極用銅めっき層１０３でコンデンサ１１３が構成されている。
【００２１】
ここで、コンデンサ下部電極用銅層１０１の表面１０１ｄは、凹部１０１ｃが形成されていない場合に比べ、凹部１０１ｃの側部の面積の分だけその面積が大きくなる。
また、誘電体層１０２は、その下に形成されているコンデンサ下部電極用銅層１０１の表面形状に対応する表面形状を有するように形成されている。従って、凹部１０１ｃの形状に対応する凹部を、誘電体層１０２の表面１０２ａが備えることになる。
【００２２】
従って、上述したコンデンサ上部電極用銅めっき層１０３は、このような凹部を備えた誘電体層１０２の表面上に形成されることになる。そのため、コンデンサ上部電極用銅めっき層１０３において、誘電体層１０２と接する面１０３ａの面積は、凹部１０１ｃが形成されていない場合に比べ、該凹部１０１ｃの側部の面積の分だけ概略大きくなる。
【００２３】
すなわち、コンデンサ１１３の下部電極（コンデンサ下部電極用銅層１０１）と、上部電極（コンデンサ上部電極用銅めっき層１０３）のそれぞれが、凹部１０１ｃが形成されていない場合に比べてその面積が大きくなる。これにより、コンデンサ１１３の容量は、凹部１０１ｃが形成されていない場合に比べて大きくなる。
【００２４】
また、上述した凹部１０１ｃを有するコンデンサ下部電極用銅層１０１に代えて、図４に例示するようなコンデンサ下部電極用銅層２０１を用いても良い。
このコンデンサ下部電極用銅層２０１の表面には、パターン形成用銅めっき層２０１ｂで構成される凹凸状のパターンが形成されている。そのため、コンデンサ下部電極用銅層２０１の表面２０１ｃの面積は、上のような凹凸状のパターンが形成されていない場合に比べて大きくなる。
【００２５】
この場合は、上述した凹凸状のパターンに対応する表面形状を有する誘電体層２０２がコンデンサ下部電極用銅層２０１上に形成される。換言すると、誘電体層２０２は、コンデンサ下部電極用銅層２０１の表面に形成されるのと同様の凹凸状のパターンをその表面に備えている。
そして、このような表面形状を備えた誘電体層２０２上に、コンデンサ上部電極用銅めっき層２０３が形成される。従って、コンデンサ上部電極用銅めっき層２０３が誘電体層２０２と接する面２０３ａも上のような凹凸状のパターンを備えることになる。これにより、この面２０３ａの面積は、上述した凹凸状のパターンがコンデンサ下部電極用銅層２０１上に形成されていない場合に比べて大きくなる。
【００２６】
従って、コンデンサ下部電極用銅層２０１、誘電体層２０２、及びコンデンサ上部電極用銅めっき層２０３で構成されるコンデンサ２０４は、凹凸状のパターンがコンデンサ下部電極用銅層２０１上に形成されていない場合に比べ、その両電極の面積が大きくなる。従って、このコンデンサ２０４の容量は、凹凸状のパターンがコンデンサ下部電極用銅層２０１上に形成されていない場合に比べて大きくなる。
【００２７】
更に、コンデンサ下部電極用銅層１０１及び２０１の表面をブラックオキサイド処理やソフトエッチにより粗化し、該表面に微細な凹凸を形成しても良い。これにより、コンデンサ下部電極用銅層に凹部や凹凸状のパターンのみが形成されている場合に比べ、該コンデンサ下部電極用銅層の表面積を更に大きくすることができる。
【００２８】
なお、コンデンサ下部電極用銅層１０１と誘電体層１０２との間に、ニッケルやクロム等を含み、これらの層の間の密着強度を高める層を形成しても良い。このような層は、コンデンサ下部電極用銅層２０１と誘電体層２０２との間、コンデンサ上部電極用銅めっき層１０３と誘電体層１０２との間、及びコンデンサ上部電極用銅めっき層２０３と誘電体層２０２との間にも形成しても良い。
【００２９】
このような層を形成することにより、該層の上下に形成される層同士の密着強度が高くなり、これらの層が剥離するのを防ぐことができる。
【００３０】
【発明の実施の形態】
（１）本発明の第１の実施の形態に係る多層配線基板についての説明
図１は、本実施形態に係る多層配線基板について説明する断面図である。図１において、１０１はコンデンサ下部電極用銅層（コンデンサ下部電極用金属層）であり、その上にはＰＺＴ（Ｌｅａｄ−Ｚｉｒｃｏｎａｔｅ−Ｔｉｔａｎａｔｅ）、ＢａＴｉＯ３ 、ＳｒＴｉＯ３ 等の高誘電体物質から成る誘電体層１０２（コンデンサ用誘電体層）が形成されている。そして、この誘電体層１０２の上には、コンデンサ上部電極用銅めっき層１０３（コンデンサ上部電極用金属層）が形成されている。
【００３１】
図２は、図１の点線四角内に示されるＡ部の拡大断面図である。図２に示されるように、コンデンサ下部電極用銅層１０１は、凹部形成用銅めっき層１０１ａ（金属層）とその表面に形成されている表面被覆用銅めっき層１０１ｂ（表面被覆用金属層）とから成る。そして、上のようなコンデンサ下部電極用銅層１０１には、凹部１０１ｃが形成されている。なお、１０１ｆはスルーホール銅めっき層であり、これはスルーホール１０６（図１参照）、コンデンサ下部電極用銅層１０１、及びコンデンサ上部電極用銅めっき層１０３のそれぞれの表面に形成されている。
【００３２】
図２において、１０１ｄ、及び１０２ａは、コンデンサ下部電極用銅層１０１、及び誘電体層１０２のそれぞれの表面である。そして誘電体層１０２の表面１０２ａは、コンデンサ下部電極用銅層１０１の表面１０１ｄの形状とほぼ同様の形状を有している。換言すると、誘電体層１０２は、その表面形状がコンデンサ下部電極用銅層１０１の表面形状と対応するように該コンデンサ下部電極用銅層１０１上に形成されている。
【００３３】
更に、コンデンサ下部電極用銅層１０１は、図２の実線円内に示されるように、その表面１０１ｄが粗化処理されている。そのため、コンデンサ下部電極用銅層１０１の表面１０１ｄには、微細な凹凸が多数形成されている。そして、上述したコンデンサ下部電極用銅層１０１、誘電体層１０２、及びコンデンサ上部電極用銅めっき層１０３でコンデンサ１１３が構成される。
【００３４】
なお、コンデンサ下部電極用銅層１０１を構成する表面被覆用銅めっき層１０１ｂと誘電体層１０２との密着強度を高めるために、表面被覆用銅めっき層１０１ｂと誘電体層１０２との間にニッケルやクロムの薄膜を形成しても良い。同様に、コンデンサ上部電極用銅めっき層１０３と誘電体層１０２との密着強度を高めるために、コンデンサ上部電極用銅めっき層１０３と誘電体層１０２との間にニッケルやクロムの薄膜を形成しても良い。
【００３５】
再び図１を参照する。上述したスルーホール銅めっき層１０１ｆの上には、感光性ポリイミド樹脂、非感光性樹脂、エポキシ樹脂等から成る層間絶縁層１０５が形成されている。この層間絶縁層１０５は、その上下に形成されている配線層１０４とコンデンサ上部電極用銅めっき層１０３とを電気的に絶縁するためのものである。なお、１０６は、コンデンサ下部電極用銅層１０１、誘電体層１０２、コンデンサ上部電極用銅めっき層１０３のそれぞれを貫通するスルーホールである。このスルーホール１０６の内壁には、スルーホール銅めっき層１０１ｆが形成されており、該スルーホール銅めっき層１０１ｆにより、コンデンサ１１３（図２参照）の上部と下部のそれぞれに積層される配線層１０４同士が電気的に導通する。
【００３６】
そして、１０５ａは、層間絶縁層１０５に形成されたビアホールであり、その側部と底部には配線用銅めっき層１０４ａが形成されている。この配線用銅めっき層１０４ａにより、層間絶縁層１０５の上下それぞれに形成されている配線層１０４とコンデンサ上部電極用銅めっき層１０３とが電気的に導通する。なお、配線層１０４は、配線用銅めっき層１０４ａを層間絶縁層１０５上に形成後、それをパターニングして成るものである。
【００３７】
上述した配線層１０４と層間絶縁層１０５は、コンデンサ１１３（図２参照）の上部と下部にそれぞれ交互に複数積層される。そして、本実施形態に係る多層配線基板１１２は、コンデンサ１１３（コンデンサ下部電極用銅層１０１、誘電体層１０２、及びコンデンサ上部電極用銅めっき層１０３から成る）、配線層１０４、及び層間絶縁層１０５から成るものである。
【００３８】
なお、このような多層配線基板１１２上には、半導体素子１１０がはんだボール１０９を介して搭載される。そして、１０７はソルダレジストであり、１０８はアンダーフィル剤である。このアンダーフィル剤１０８は、多層配線基板１１２と半導体素子１１０との間の応力の差を緩和し、この応力の差に起因して半導体素子１１０がひび割れするのを防ぐためのものである。
【００３９】
また、上述した多層配線基板１１２は、図示しないマザーボードにはんだボール１１１を介して電気的かつ機械的に接続される。換言すると、本実施形態に係る多層配線基板１１２とそれに搭載される半導体素子１１０とで構成される半導体装置は、はんだボールによってマザーボードに搭載されるＢＧＡ（Ｂａｌｌ−Ｇｒｉｄ−Ａｒｒａｙ）タイプの半導体装置である。
【００４０】
しかしながら、本実施形態に係る多層配線基板１１２を備えた半導体装置は上述したＢＧＡタイプのものに限られるものではない。すなわち、はんだボール１１１に代えてピンを用いるＰＧＡ（Ｐｉｎ−Ｇｒｉｄ−Ａｒｒａｙ）タイプの半導体装置であっても、以下で説明するのと同様の作用、及び効果を奏することができる。
【００４１】
ところで、コンデンサ１１３（図２参照）を構成するコンデンサ下部電極用銅層１０１とコンデンサ上部電極用銅めっき層１０３のいずれか一方は、図１に示される半導体素子１１０に電力を供給する電源層である。そして、残りの一方は、半導体素子１０１を接地するための接地層である。従って、コンデンサ１１３は、電源層と接地層との間に形成されており、該コンデンサ１１３は同時スイッチングノイズ低減用のコンデンサとして機能する。
【００４２】
更に、このコンデンサ１１３の容量は、従来例に係る多層配線基板の層間に形成されているコンデンサ（例えば特開平１０−９３２４６号公報に記載のコンデンサ）のそれと比べて大きくなる。
これについて説明すると、図２に示すように、コンデンサ１１３は、凹部１０１ｃを有するコンデンサ下部電極用銅層１０１をその下部電極として用いている。そして、このコンデンサ下部電極用銅層１０１は、凹部１０１ｃが形成されていない場合に比べ、該凹部１０１ｃの側壁の面積の分だけその表面１０１ｄの面積が大きくなっている。
【００４３】
加えて、コンデンサ下部電極用銅層１０１の表面１０１ｄは、上述したように粗化処理されて凹凸が形成されている。そのため、コンデンサ下部電極用銅層１０１の表面１０１ｄの面積は、粗化処理されていない場合に比べてこの凹凸の分だけ面積が大きくなる。
そして、このようなコンデンサ下部電極用銅層１０１上に、該コンデンサ下部電極用銅層１０１の表面１０１ｄの形状に対応するような表面形状を有する誘電体層１０２が形成されている。そのため、この誘電体層１０２上に形成されるコンデンサ上部電極用銅めっき層１０３において、該誘電体層１０２と接する面１０３ａの形状も、コンデンサ下部電極用銅層１０１の表面１０１ｄの形状とほぼ同様のものとなる。従って、コンデンサ上部電極用銅めっき層１０３の誘電体層１０２と接する面１０３ａの面積も、コンデンサ下部電極用銅層１０１に凹部１０１ｃが形成されていない場合に比べて大きくなる。
【００４４】
従って、コンデンサ下部電極用銅層１０１に凹部１０１ｃが形成されておらず、またその表面が粗化処理されていない場合に比べ、コンデンサ１１３の両極板（コンデンサ下部電極用銅層１０１及びコンデンサ上部電極用銅めっき層１０３）の表面積が大きくなるので、該コンデンサ１１３の容量も大きくなる。
これにより、コンデンサ１１３を同時スイッチングノイズ低減用コンデンサとして用いると、その容量が従来に比べて大きいので、該同時スイッチングノイズを従来に比べてより効果的に低減することができる。
【００４５】
更に、コンデンサ１１３は、多層配線基板１１２の層間に形成されている。そのため、同時スイッチングノイズ低減用コンデンサを多層配線基板の表面に実装する場合に比べ、半導体素子１１０と該コンデンサ１１３との間の配線距離を短くすることができる。これにより、半導体素子１１０とコンデンサ１１３との間の配線抵抗を小さくすることができ、コンデンサ１１３のキャパシタンスの効果が十分に発揮できるので、同時スイッチングノイズを更に効果的に低減することができる。
【００４６】
なお、本実施形態に係る多層配線基板１１２において、コンデンサ１１３の用途は同時スイッチングノイズ低減用コンデンサに限られるものではなく、その他様々な目的に使用することができる。
（２）本発明の第２の実施の形態に係る多層配線基板についての説明
図３は、本実施形態に係る多層配線基板について説明する断面図である。図３において、図１に示されるのと同様の構成部材には図１における参照符号と同様の参照符号を付し、その説明は以下では省略する。
【００４７】
図３において、２０１は凹凸を有するパターンが形成されたコンデンサ下部電極用銅層（コンデンサ下部電極用金属層）である。そして、このコンデンサ下部電極用銅層２０１の上には、ＰＺＴ（Ｌｅａｄ−Ｚｉｒｃｏｎａｔｅ−Ｔｉｔａｎａｔｅ）、ＢａＴｉＯ３ 、ＳｒＴｉＯ３ 等の高誘電体物質から成る誘電体層２０２（コンデンサ用誘電体層）が形成されている。更に、この誘電体層２０２の上には、コンデンサ上部電極用銅めっき層２０３（コンデンサ上部電極用金属層）が形成されている。そして、１０１ｆは、スルーホール１０６、コンデンサ下部電極用銅層２０１、及びコンデンサ上部電極用銅めっき層２０３それぞれの表面に形成されているスルーホール銅めっき層である。
【００４８】
図４は、図３の点線四角内に示されるＢ部の拡大断面図である。図４に示されるように、コンデンサ下部電極用銅層２０１は、下地銅箔２０１ａ（下地金属層）と、パターニングによりランドやラインが形成され、開口部を有するパターン形成用銅めっき層２０１ｂ（パターン形成用金属層）とから成る。すなわち、上述したコンデンサ下部電極用銅層２０１に形成された凹凸を有するパターンは、このパターン形成用銅めっき層２０１ｂのランドやラインにより形成されるものである。
【００４９】
また、２０１ｃ、及び２０２ａは、それぞれコンデンサ下部電極用銅層２０１、及び誘電体層２０２の表面である。そして、誘電体層２０２は、その表面２０２ａがコンデンサ下部電極用銅層２０１の表面２０１ｃとほぼ同様の形状を有するように該コンデンサ下部電極用銅層２０１上に形成されている。換言すると、誘電体層２０２は、その表面２０２ａがコンデンサ下部電極用銅層２０１の表面２０１ｃに対応するように該コンデンサ下部電極用銅層２０１上に形成されている。
【００５０】
加えて、コンデンサ下部電極用銅層２０１は、図４の実線円内に示されるように、その表面２０１ｃが粗化処理されており、該表面２０１ｃには微細な凹凸が多数形成されている。本実施形態においては、上述したコンデンサ下部電極用銅層２０１、誘電体層２０２、及びコンデンサ上部電極用銅めっき層２０３によりコンデンサ２０４が構成される。
【００５１】
なお、コンデンサ下部電極用銅層２０１と誘電体層２０２との密着強度を高めるために、これらの層の間にニッケルやクロムの薄膜を形成しても良い。同様に、コンデンサ上部電極用銅めっき層２０３と誘電体層２０２との密着強度を高めるために、コンデンサ上部電極用銅めっき層２０３と誘電体層２０２との間にニッケルやクロムの薄膜を形成しても良い。
【００５２】
ここで、コンデンサ下部電極用銅層２０１とコンデンサ上部電極用銅めっき層２０３のいずれか一方は、半導体素子１１０（図３参照）に電力を供給する電源層であり、残りの一方は該半導体素子１１０を接地するための接地層である。従って、コンデンサ２０４は、このような電源層と接地層との間に形成されるので、同時スイッチングノイズ低減用コンデンサとして機能する。
【００５３】
更に、コンデンサ２０４は、従来例に係る多層配線基板の層間に形成されているコンデンサ（例えば特開平１０−９３２４６号公報に記載のコンデンサ）と比較して、その容量が大きくなる。
これについて図４を参照して説明すると、コンデンサ２０４の下部電極であるコンデンサ下部電極用銅層２０１は、凹凸を有するようにパターニングされているので、このようにパターニングされていない場合に比べてその表面積が大きくなる。すなわち、コンデンサ下部電極用銅層２０１がパターニングされていない場合に比べ、コンデンサ下部電極用銅層２０１の表面２０１ｃの面積は、パターン形成用銅めっき層２０１ｂに形成されているランドやラインの側部の面積の分だけ大きくなる。
【００５４】
更に、コンデンサ下部電極用銅層２０１の表面２０１ｃは、上述したように粗化処理され、微細な凹凸が形成されている。そのため、この凹凸に起因して、コンデンサ下部電極用銅層２０１の表面２０１ｃの面積は、粗化処理されていない場合に比べてその面積が更に大きくなっている。
また、誘電体層２０２の表面２０２ａの形状は、それが形成されているコンデンサ下部電極用銅層２０１の表面２０１ａのそれと対応し、該表面２０１ａとほぼ同様の形状を有している。従って、誘電体層２０２上に形成されているコンデンサ上部電極用銅めっき層２０３において、該誘電体層２０２と接している面２０３ａの形状も、コンデンサ下部電極用銅層２０１の表面２０１ａの形状と対応し、該表面２０１ａとほぼ同様の形状を有している。
【００５５】
そのため、コンデンサ２０４の上部であるコンデンサ上部電極用銅めっき層２０３の面積も、上で説明したのと同様の理由により、コンデンサ下部電極用銅層２０１がパターニングされていない場合に比べてその表面積が大きくなっている。
なお、図４に示されるコンデンサ２０４の上部と下部には、図３に示されるように、配線層１０４と層間絶縁層１０５とが交互に積層される。そして、本実施形態に係る多層配線基板２０５は、上述したコンデンサ２０４（コンデンサ下部電極用銅層２０１、誘電体層２０２、及びコンデンサ上部電極用銅めっき層２０３で構成される）、配線層１０４、及び層間絶縁層１０５とで構成される。
【００５６】
そして、このような多層配線基板２０５には、半導体素子１１０がはんだボール１０９を介して搭載される。また、この多層配線基板２０５と半導体素子１１０とで構成される半導体装置は、はんだボール１１１を介して図示しないマザーボードに搭載される。このように、本実施形態に係る多層配線基板を備えた半導体装置は、ＢＧＡタイプの半導体装置であるが、本発明はこれに限られるものではない。すなわち、はんだボール１１１に代えてピンを用いるＰＧＡタイプの半導体装置でも、本発明と同様の作用、及び効果を奏することができる。
【００５７】
以上説明したように、本実施形態に係る多層配線基板によれば、多層配線基板２０５の層間に形成されるコンデンサ２０４の両電極の面積を従来に比べて大きくすることができる。そのため、コンデンサ２０４の容量も従来に比べて大きくすることができ、同時スイッチングノイズを従来に比べてより効果的に低減することができる。
【００５８】
更に、コンデンサ２０４は、多層配線基板２０５の層間に形成されている。そのため、同時スイッチングノイズ低減用コンデンサを多層配線基板の表面に実装する場合に比べ、半導体素子１１０とコンデンサ２０４との間の配線距離を短くすることができる。従って、半導体素子１１０とコンデンサ２０４との間の配線抵抗が小さくなり、コンデンサ２０４のキャパシタンスの効果を十分に発揮することができる。これにより、同時スイッチングノイズを更に効果的に低減することができる。
【００５９】
なお、本実施形態に係る多層配線基板２０５において、コンデンサ２０４の用途は同時スイッチングノイズ低減用コンデンサに限られるものではなく、その他様々な目的に使用することができる。
（３）本発明の第３の実施の形態に係る多層配線基板の製造方法についての説明
次に、第１の実施形態で説明した多層配線基板１１２の製造方法について、図５（ａ）〜（ｄ）、図６（ａ）〜（ｄ）、図７（ａ）〜（ｄ）、及び図８（ａ）〜（ｃ）を参照しながら説明する。
【００６０】
図５（ａ）〜（ｄ）、図６（ａ）〜（ｄ）、図７（ａ）〜（ｄ）、及び図８（ａ）〜（ｃ）は、本実施形態に係る多層配線基板の製造方法について示す断面図である。
まず最初に、図５（ａ）に示すように、アルミニウム基板１１４（支持体）に、凹部形成用銅めっき層１０１ａ（金属層）を電解銅めっきにより形成する。なお、支持体としては、アルミニウム基板の他に樹脂基板を用いても良い。この場合、凹部形成用銅めっき層１０１ａは無電解銅めっきにより樹脂基板上に形成される。
【００６１】
続いて、図５（ｂ）に示すように、凹部形成用銅めっき層１０１ａを開口し、開口部１０１ｇを形成する。この開口部１０１ｇは、凹部１０１ｃ（図２参照）に対応するものである。
次に、図５（ｃ）に示すように、全体に表面被覆用銅めっき層１０１ｂ（表面被覆用金属層）を形成する。これにより、凹部形成用銅めっき層１０１ａと表面被覆用銅めっき層１０１ｂとから成るコンデンサ下部電極用銅層１０１（コンデンサ下部電極用金属層）がアルミニウム基板１１４上に形成されたことになる。そして、コンデンサ下部電極用銅層１０１において開口部１０１ｇに対応する部分には、凹部１０１ｃが形成される。
【００６２】
次に、図５（ｄ）に示すように、上のようにして形成されたコンデンサ下部電極用銅層１０１に対して表面粗化処理をし、その表面１０１ｄに微細な凹凸を形成する。図５（ｄ）の実線円内に示すものは、このようにして表面粗化処理を施した後の表面１０１ｄの拡大断面図である。
この表面粗化処理は、ブラックオキサイド処理や、ソフトエッチングにより行われる。ソフトエッチングを行う場合は、コンデンサ下部電極用銅層１０１の表面１０１ｄを硫酸、過酸化水素水、過硫酸ソーダ水溶液、過硫酸カリ水溶液等の酸化性を有する水溶液に浸し、該表面１０１ｄを僅かにエッチングして微細な凹凸を形成する。そして、ブラックオキサイド処理を行う場合は、上で挙げた酸化性を有する水溶液を表面１０１ｄに吹き付け、該表面１０１ｄに微細な凹凸を形成する。
【００６３】
続いて、図６（ａ）に示すように、表面が粗化されたコンデンサ下部電極用銅層１０１上に、ＰＺＴ、ＢａＴｉＯ３ 、ＳｒＴｉＯ３ 等の高誘電体物質から成る誘電体層１０２（コンデンサ用誘電体層）を形成する。この誘電体層１０２は、ＣＶＤ法（化学的気相成長法）やスパッタリングにより形成されるものである。ＣＶＤ法を用いて誘電体層１０２を形成すると、カバレッジの良い層を形成することができる。そのため、これにより形成された誘電体層１０２の表面１０２ａは、それが形成されているコンデンサ下部電極用銅層１０１の表面１０１ｄの形状とほぼ同様の形状を有することになる。
【００６４】
なお、誘電体層１０２を形成する前に、コンデンサ下部電極用銅層１０１の表面にクロムやニッケルの薄膜をスパッタリングやＣＶＤ法により形成し、誘電体層１０２をこれらの薄膜上に形成しても良い。このようにすることで、コンデンサ下部電極用銅層１０１と誘電体層１０２との密着強度が高くなる。
次に、図６（ｂ）に示すように、誘電体層１０２上にコンデンサ上部電極用銅めっき層１０３（コンデンサ上部電極用金属層）を形成する。このコンデンサ上部電極用銅めっき層１０３を形成するには、最初にスパッタリングにより銅層（図示せず）を誘電体層１０２上に形成し、その上に電解銅めっき層（図示せず）を形成する。
【００６５】
すなわち、コンデンサ上部電極用銅めっき層１０３は、スパッタリングによる銅層と、電解銅めっき層とを積層して成るものである。このように、スパッタリングで誘電体層１０２上に銅層を形成すると、該誘電体層１０２とコンデンサ上部電極用銅めっき層１０３との密着強度が高くなる。
なお、上のようにしてコンデンサ上部電極用銅めっき層１０３を形成する代わりに、最初に無電解銅めっき層を誘電体層１０２上に形成し、該無電解銅めっき層上に電解銅めっき層を形成し、該無電解銅めっき層と電解銅めっき層とでコンデンサ上部電極用銅めっき層１０３を構成しても良い。
【００６６】
また、先に説明したのと同様に、誘電体層１０２上にクロムやニッケルの薄膜をスパッタリングやＣＶＤにより形成し、これらの薄膜上に銅層を形成しても良い。このようにすることで、誘電体層１０２とコンデンサ上部電極用銅めっき層１０３との密着強度が更に高められる。
続いて、図６（ｃ）に示すように、アルミニウム基板１１４の表面をエッチング液に浸し、該アルミニウム基板１１４を除去する。なお、アルミニウム基板１１４上に形成されているコンデンサ下部電極用銅層１０１は、このエッチング液に対してエッチングされない必要がある。そのため、この際に用いるエッチング液には、アルミニウムのエッチングレートが銅のエッチングレートよりも高くなるようなエッチング液を用いるのが好ましい。
【００６７】
次に、図６（ｄ）に示すように、機械ドリル等を用いて、コンデンサ下部電極用銅層１０１、誘電体層１０２、及びコンデンサ上部電極用銅めっき層１０３を貫通するスルーホール１０６を形成する。
続いて、図７（ａ）に示すように、全体に無電解銅めっきを施し、その後電解銅めっきを施すことにより、スルーホール銅めっき層１０１ｆを形成する。このスルーホール銅めっき層１０１ｆは、スルーホール１０６の内壁の他に、コンデンサ上部電極用銅めっき層１０３の表面やコンデンサ下部電極用銅層１０１の表面にも形成される。
【００６８】
次に、図７（ｂ）に示すように、誘電体層１０２の上部に形成されているコンデンサ上部電極用銅めっき層１０３とスルーホール銅めっき層１０１ｆ、及び誘電体層１０２の下部に形成されているコンデンサ下部電極用銅層１０１とスルーホール銅めっき層１０１ｆをパターニングする。このパターニングは、スルーホール銅めっき層１０１ｆの表面にフォトレジスト（図示せず）を塗布し、それを露光後に現像したものをマスクにし、銅をウエットエッチングして行われる。
【００６９】
続いて、図７（ｃ）に示すように、全体に層間絶縁層１０５を形成する。この層間絶縁層１０５は、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、エポキシ樹脂等から成る。そして、これらの樹脂は、スピンコータや刷毛を用いて全体に塗布される。
次に、図７（ｄ）に示すように、この層間絶縁層１０５にビアホール１０５ａを形成し、該ビアホールの底部にスルーホール銅めっき層１０１ｆの表面が露出するようにする。
【００７０】
このビアホール１０５ａは、層間絶縁層１０５が非感光性ポリイミド樹脂やエポキシ樹脂等から成る場合、これらの樹脂においてビアホール１０５ａに対応する部分にレーザを照射し、開口することで形成される。また、層間絶縁層１０５が感光性ポリイミド樹脂から成る場合は、この感光性ポリイミド樹脂においてビアホール１０５ａとなる部分を露光、現像して除去することにより形成される。
【００７１】
続いて、図８（ａ）に示すように、全体に配線用銅めっき層１０４ａを形成する。この配線用銅めっき層１０４ａは、最初に全体に無電解銅めっき層（図示せず）を形成し、この無電解銅めっき層上に電解銅めっき層を形成することにより形成される。そして、この配線用銅めっき層１０４ａにより、ビアホール１０５ａの側部及び底部が覆われることになる。
【００７２】
次に、図８（ｂ）に示すように、上で形成された配線用銅めっき層１０４ａをパターニングする。これにより、層間絶縁層１０５上に配線層１０４が形成されたことになる。
この後は、図７（ｃ）から図８（ｂ）に示される工程を所望の回数繰り返し、層間絶縁層１０５と配線層１０４とを交互に積層していく。図８（ｃ）は、このようにして層間絶縁層１０５と配線層１０４とを交互に積層し、配線層１０４を６層積層した場合の断面図である。
【００７３】
以上により、第１の実施の形態で説明した多層配線基板１１２が完成する。そして、この多層配線基板１１２には、第１の実施の形態で説明したように、半導体素子１１０がはんだボール１０９を介して搭載される（図１参照）。
（４）本発明の第４の実施の形態に係る多層配線基板の製造方法についての説明
次に、第２の実施形態で説明した多層配線基板２０５の製造方法について、図９（ａ）〜（ｄ）、図１０（ａ）〜（ｄ）、図１１（ａ）〜（ｄ）、図１２（ａ）〜（ｄ）、及び図１３を参照しながら説明する。
【００７４】
図９（ａ）〜（ｄ）、図１０（ａ）〜（ｄ）、図１１（ａ）〜（ｄ）、図１２（ａ）〜（ｄ）、及び図１３は、本実施形態に係る多層配線基板の製造方法について示す断面図である。
まず最初に、図９（ａ）に示すように、表面に下地銅箔２０１ａ（下地金属層）が形成されたアルミニウム基板１１４（支持体）を用意する。なお、これに代えて、表面に銅めっき層が形成されたアルミニウム基板を用意し、この銅めっき層を下地金属層にしても良い。また、支持体としては樹脂基板を用いても良く、この場合は無電解銅めっき層をその表面に形成し、該無電解銅めっき層を下地金属層として用いる。
【００７５】
次に、図９（ｂ）に示すように、下地銅箔２０１ａの表面にフォトレジスト２０６を塗布し、該フォトレジスト２０６を露光、現像してパターンを形成する。これにより、開口部２０６ａがフォトレジスト２０６に形成される。なお、この開口部２０６ａは、ランドやライン等の形状を有するものである。また、この開口部２０６ａの底部には、その下に形成されている下地銅箔２０１ａの表面が露出する。
【００７６】
続いて、図９（ｃ）に示すように、下地銅箔２０１ａを給電層にし、フォトレジスト２０６の開口部２０６ａから表面が露出している部分の下地銅箔２０１ａ上に、パターン形成用銅めっき層２０１ｂを電解銅めっきにより形成する。上述したように、開口部２０６ａはランドやライン等の形状を有しているので、上のようにして形成されるパターン形成用銅めっき層２０１ｂもランドやライン等の形状を有する。
【００７７】
次に、図９（ｄ）に示すように、表面に残っているフォトレジスト２０６を除去する。これにより、下地銅箔２０１ａとパターン形成用銅めっき層２０１ｂとから成るコンデンサ下部電極用銅層２０１が、アルミニウム基板１１４上に形成されたことになる。
続いて、図１０（ａ）に示すように、コンデンサ下部電極用銅層２０１の表面２０１ｃに対して表面粗化処理を行う。図１０（ａ）の実線円内に示すものは、このようにして表面粗化処理を行った後の表面２０１ｃの拡大断面図である。
【００７８】
この表面粗化処理は、第３の実施の形態と同様に、ブラックオキサイド処理や、ソフトエッチングにより行われる。そして、ソフトエッチングを行う場合は、コンデンサ下部電極用銅層２０１の表面２０１ｃを硫酸、過酸化水素水、過硫酸ソーダ水溶液、過硫酸カリ水溶液等の酸化性を有する水溶液に浸し、該表面２０１ｃを僅かにエッチングして微細な凹凸を形成する。そして、ブラックオキサイド処理を行う場合は、上で挙げた酸化性を有する水溶液を表面２０１ｃに吹き付け、該表面２０１ｃに微細な凹凸を形成する。
【００７９】
次に、図１０（ｂ）に示すように、表面が粗化されたコンデンサ下部電極用銅層２０１上に、誘電体層２０２（コンデンサ用誘電体層）をスパッタリングやＣＶＤ法により形成する。この誘電体層２０２は、ＰＺＴ、ＢａＴｉＯ３ 、ＳｒＴｉＯ３ 等の高誘電体物質から成るものである。
ここで、第３の実施の形態で説明したように、ＣＶＤ法を用いて誘電体層２０２を形成すると、カバレッジの良い誘電体層２０２をコンデンサ下部電極用銅層２０１上に形成することができる。従って、これにより形成された誘電体層２０２の表面２０２ａは、その下のコンデンサ下部電極用銅層２０１の表面２０１ｃの形状とほぼ同様の形状を有することになる。
【００８０】
なお、誘電体層２０２を形成する前に、クロムやニッケルの薄膜をコンデンサ下部電極用銅層２０１上にスパッタリングやＣＶＤ法により形成し、これらの薄膜上に誘電体層２０２を形成しても良い。このようにすると、コンデンサ下部電極用銅層と誘電体層２０２との密着強度が高められる。
続いて、図１０（ｃ）に示すように、誘電体層２０２の上にコンデンサ上部電極用銅めっき層２０３を電解銅めっきにより形成する。このときも、上と同様に、誘電体層２０２上にクロムやニッケルの薄膜をスパッタリングやＣＶＤ法により形成し、これらの膜の上にコンデンサ上部電極用銅めっき層２０３を形成しても良い。このようにすると、誘電体層２０２とコンデンサ上部電極用銅めっき層２０３との密着強度が高められる。
【００８１】
また、第３の実施の形態と同様に、誘電体層２０２上にスパッタリングにより銅層を形成し、該銅層上にコンデンサ上部電極用銅めっき層２０３を電解銅めっきにより形成しても良い。このようにしても、誘電体層２０２とコンデンサ上部電極用銅めっき層２０３との密着強度を高くすることができる。
そして、図１０（ｄ）に示すように、ＣＭＰ法（化学機械研磨法）により、コンデンサ上部電極用銅めっき層２０３の表面を研磨し、平坦化する。このとき、コンデンサ上部電極用銅めっき層２０３の下部にはアルミニウム基板１１４が形成されているので、ＣＭＰ法による研磨の際にコンデンサ上部電極用銅めっき層が歪むことが無く、良好に研磨を行うことができる。
【００８２】
次に、図１１（ａ）に示すように、アルミニウム基板１１４をエッチング液に浸してエッチングし、除去する。なお、このエッチングの際に、コンデンサ下部電極用銅層２０１はエッチングされない必要がある。そのため、この際に用いるエッチング液には、アルミニウムのエッチングレートが銅のエッチングレートよりも高くなるようなエッチング液を用いる。
【００８３】
続いて、図１１（ｂ）に示すように、機械ドリル等を用いて、コンデンサ下部電極用銅層２０１、誘電体層２０２、及びコンデンサ上部電極用銅めっき層２０３を貫通するスルーホール１０６を形成する。
そして、図１１（ｃ）に示すように、全体に無電解銅めっきを施し、その後電解銅めっきを施すことにより、スルーホール銅めっき層１０１ｆを形成する。なお、このスルーホール銅めっき層１０１ｆは、スルーホール１０６の内壁の他に、コンデンサ上部電極用銅めっき層２０３の表面やコンデンサ下部電極用銅層２０１の表面にも形成される。
【００８４】
次に、図１１（ｄ）に示すように、誘電体層２０２上に形成されているコンデンサ上部電極用銅めっき層２０３とその表面に形成されているスルーホール銅めっき層１０１ｆ、及び誘電体層２０２の下に形成されているコンデンサ下部電極用銅層２０１とその表面に形成されているスルーホール銅めっき層１０１ｆをパターニングする。なお、このパターニングは、スルーホール銅めっき層１０１ｆの表面にフォトレジスト（図示せず）を塗布し、それを露光後に現像したものをマスクにし、銅をウエットエッチングして行われるものである。
【００８５】
続いて、図１２（ａ）に示すように、全体に層間絶縁層１０５を形成する。この層間絶縁層１０５は、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、エポキシ樹脂等から成る。そして、これらの樹脂は、スピンコータや刷毛を用いて全体に塗布される。
そして、図１２（ｂ）に示すように、この層間絶縁層１０５にビアホール１０５ａを形成し、該ビアホールの底部にスルーホール銅めっき層１０１ｆの表面が露出するようにする。
【００８６】
このビアホール１０５ａは、層間絶縁層１０５が非感光性ポリイミド樹脂やエポキシ樹脂等から成る場合、これらの樹脂においてビアホール１０５ａに対応する部分にレーザを照射し、開口することで形成される。また、層間絶縁層１０５が感光性ポリイミド樹脂から成る場合は、この感光性ポリイミド樹脂においてビアホール１０５ａとなる部分を露光、現像して除去することにより形成される。
【００８７】
続いて、図１２（ｃ）に示すように、全体に配線用銅めっき層１０４ａを形成する。この配線用銅めっき層１０４ａは、最初に全体に無電解銅めっき層（図示せず）を形成し、この無電解銅めっき層上に電解銅めっき層を形成することにより形成される。そして、この配線用銅めっき層１０４ａにより、ビアホール１０５ａの側部及び底部が覆われる。
【００８８】
次に、図１２（ｄ）に示すように、上で形成された配線用銅めっき層１０４ａをパターニングする。これにより、層間絶縁層１０５上に配線層１０４が形成されたことになる。
この後は、図１２（ａ）から図１２（ｄ）に示される工程を所望の回数繰り返し、層間絶縁層１０５と配線層１０４とを交互に積層していく。図１３は、このようにして層間絶縁層１０５と配線層１０４とを交互に積層し、配線層１０４を６層積層した場合の断面図である。
【００８９】
以上により、第２の実施の形態で説明した多層配線基板２０５が完成する。そして、この多層配線基板２０５には、第２の実施の形態で説明したように、半導体素子１１０がはんだボール１０９を介して搭載される（図３参照）。
【００９０】
【発明の効果】
以上説明したように、本発明に係る多層配線基板によれば、凹部や凹凸状のパターンが形成されたコンデンサ下部電極用金属層と、その上に形成されたコンデンサ用誘電体層、そして該コンデンサ用誘電体層上に形成されたコンデンサ下部電極用金属層でコンデンサが構成される。このような構成により、コンデンサの両電極の面積を従来よりも大きくすることができ、該コンデンサの容量を従来よりも大きくすることができる。
【００９１】
加えて、コンデンサ下部電極用金属層の表面に対し表面粗化処理を施すことにより、該コンデンサ下部電極用金属層の表面の面積を更に大きくすることができ、これに伴いコンデンサの容量を更に大きくすることができる。
また、上述したコンデンサは、多層配線基板の層間に形成されている。そのため、コンデンサが多層配線基板の表面に実装される場合に比べ、多層配線基板に搭載される半導体素子とコンデンサとの配線距離を短くすることができ、該配線の配線抵抗を小さくすることができる。
【００９２】
従って、本発明に係る多層配線基板では、その層間に形成されるコンデンサを同時スイッチングノイズ低減用コンデンサとして用いると、同時スイッチングノイズを従来に比べて効果的に低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る多層配線基板の断面図である。
【図２】図１に示される本発明の第１の実施の形態に係る多層配線基板のＡ部の拡大断面図である。
【図３】本発明の第２の実施の形態に係る多層配線基板の断面図である。
【図４】図３に示される本発明の第２の実施の形態に係る多層配線基板のＢ部の拡大断面図である。
【図５】本発明の第３の実施の形態に係る多層配線基板の製造方法について示す断面図（その１）である。
【図６】本発明の第３の実施の形態に係る多層配線基板の製造方法について示す断面図（その２）である。
【図７】本発明の第３の実施の形態に係る多層配線基板の製造方法について示す断面図（その３）である。
【図８】本発明の第３の実施の形態に係る多層配線基板の製造方法について示す断面図（その４）である。
【図９】本発明の第４の実施の形態に係る多層配線基板の製造方法について示す断面図（その１）である。
【図１０】本発明の第４の実施の形態に係る多層配線基板の製造方法について示す断面図（その２）である。
【図１１】本発明の第４の実施の形態に係る多層配線基板の製造方法について示す断面図（その３）である。
【図１２】本発明の第４の実施の形態に係る多層配線基板の製造方法について示す断面図（その４）である。
【図１３】本発明の第４の実施の形態に係る多層配線基板の製造方法について示す断面図（その５）である。
【符号の説明】
１０１、２０１・・・コンデンサ下部電極用銅層、
１０１ａ・・・・・・凹部形成用銅めっき層、
１０１ｂ・・・・・・表面被覆用銅めっき層、
１０１ｃ・・・・・・コンデンサ下部電極用銅層１０１の凹部、
１０１ｄ・・・・・・コンデンサ下部電極用銅層１０１の表面、
１０１ｆ・・・・・・スルーホール銅めっき層１０１ａ、
１０１ｇ・・・・・・凹部形成用銅めっき層の開口部、
２０１ａ・・・・・・下地銅層、
２０１ｂ・・・・・・パターン形成用銅めっき層、
２０１ｃ・・・・・・コンデンサ下部電極用銅層２０１の表面、
１０２、２０２・・・誘電体層、
１０２ａ・・・・・・誘電体層１０２の表面、
２０２ａ・・・・・・誘電体層２０２の表面、
１０３、２０３・・・コンデンサ上部電極用銅めっき層、
１０３ａ・・・・・・コンデンサ上部電極用銅めっき層１０３が誘電体層１０２と接する面、
２０３ａ・・・・・・コンデンサ上部電極用銅めっき層２０３が誘電体層２０２と接する面、
１０４・・・・・・・配線層、
１０４ａ・・・・・・配線用銅めっき層、
１０５・・・・・・・層間絶縁層、
１０５ａ・・・・・・ビアホール、
１０６・・・・・・・スルーホール、
１０７・・・・・・・ソルダレジスト、
１０８・・・・・・・アンダーフィル剤、
１０９、１１１・・・はんだボール、
１１０・・・・・・・半導体素子、
１１２、２０５・・・多層配線基板、
１１３、２０４・・・コンデンサ、
１１４・・・・・・・支持体、
２０６・・・・・・・フォトレジスト、
２０６ａ・・・・・・フォトレジストの開口部。
【発明の属する技術分野】
本発明は、多層配線基板、その製造方法、及び半導体装置に関し、より詳細には、多層配線基板に搭載される半導体素子の同時スイッチングノイズを低減するのに有用な技術に関する。
【０００２】
【従来の技術】
近年、半導体素子の高密度化、及び高集積化に伴い、このような半導体素子を備えたＰＧＡ（Ｐｉｎ−Ｇｒｉｄ−Ａｒｒａｙ）やＢＧＡ（Ｂａｌｌ−Ｇｒｉｄ−Ａｒｒａｙ）等の半導体装置が実用化されている。そして、これらの半導体装置は、信号線や電源線から成る配線層が複数積層された多層配線基板が用いられ、この多層配線基板の上に半導体素子が搭載されるようになっている。そして、このようにして搭載される半導体素子は、上述した信号線や電源線と電気的に接続されている。
【０００３】
また、上のような多層配線基板には、様々な目的でコンデンサが設けられる。そして、このようにコンデンサを設ける技術については、例えば特開平１０−９３２４６号公報に開示されている。
この公報によると、多層配線基板に実装される部品の数を減らすために、コンデンサを配線層の層間に設けている。すなわち、隣接する薄膜配線導体の間に誘電物フイラーを含む有機樹脂絶縁層を設け、該薄膜配線導体と有機樹脂絶縁層とでコンデンサを形成している。これにより、コンデンサを多層配線基板に実装する必要が無くなり、多層配線基板に実装される部品の数を減らすことができる。
【０００４】
ところで、多層配線基板にコンデンサを設ける目的の一つに、搭載される半導体素子の同時スイッチングノイズを低減するという目的がある。これについて説明すると、半導体素子は、該半導体素子中に形成されているスイッチング素子が同時にオン、オフすると、それに電力を供給する電源線やグランド線の電位が変動することが知られている（同時スイッチングノイズ）。
【０００５】
そして、この同時スイッチングノイズを低減する目的で、多層配線基板の電源線とグランド線との間にコンデンサを設けることが知られている。すなわち、このようにしてコンデンサを設けると、該コンデンサのキャパシタンスによりノイズが吸収されて低減される。このような目的でコンデンサを設ける場合、該コンデンサの容量が大きい程、同時スイッチングノイズを効果的に低減することができる。
【０００６】
また、コンデンサを半導体素子の近くに設けることにより、コンデンサと半導体素子とを結ぶ配線の抵抗が小さくなり、コンデンサと配線とを合わせたキャパシタンスが大きくなる。したがって、同時スイッチングノイズ低減用のコンデンサは、半導体素子との配線距離が短くなるように該半導体素子の出来るだけ近くに設けるのが望ましい。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した特開平１０−９３２４６号公報に記載のコンデンサが同時スイッチングノイズ低減用のコンデンサであるかどうかは不明である。すなわち、この公報は、同時スイッチングノイズやそれを低減するためのコンデンサについて記載も示唆もしていない。同様に、電源線とグランド線との間にコンデンサを設けることについて記載も示唆もしていない。
【０００８】
更に、この公報に記載のコンデンサは、その容量を所望に大きく出来ない可能性がある。すなわち、この公報に記載のコンデンサの電極面積の上限は、それが形成されている多層配線基板の面積であり、この面積よりも大きくすることができない。
従って、コンデンサの容量を大きくするために該コンデンサの電極面積を大きくすることを試みても、多層配線基板の面積で決まる容量よりも大きくすることが出来ない。
【０００９】
そのため、特開平１０−９３２４６号公報に記載のコンデンサを同時スイッチングノイズ低減用のコンデンサとして用いる場合、該コンデンサの容量が所望に大きくできないことに起因して、同時スイッチングノイズを十分に低減できない場合が考えられる。
本発明は係る従来例の問題点に鑑みて創作されたものであり、多層配線基板の層間に設けられるコンデンサの電極を従来に比べて大きくすることができる多層配線基板、多層配線基板の製造方法、及び半導体装置を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記した課題は、第１の発明である、支持体上に金属層を形成する工程と、前記金属層に一以上の開口部を形成する工程と、全体に表面被覆用金属層を形成し、該表面被覆用金属層と前記金属層とを含み一以上の凹部が形成されたコンデンサ下部電極用金属層を形成する工程と、化学的気相成長法又はスパッタリングにより、前記コンデンサ下部電極用金属層の表面形状に対応するような表面形状を有するコンデンサ用誘電体層を該コンデンサ下部電極用金属層上に形成する工程と、前記コンデンサ用誘電体層上にコンデンサ上部電極用金属層を形成する工程と、前記コンデンサ上部電極用金属層を形成した後に、前記支持体を除去する工程とを含むことを特徴とする多層配線基板の製造方法によって解決する。
【００１１】
又は、第２の発明である、支持体上に下地金属層を形成する工程と、前記下地金属層上にパターン形成用金属層を形成する工程と、前記パターン形成用金属層に凹凸状のパターンを形成し、該パターン形成用金属層と前記下地金属層とを含み表面に凹凸状のパターンを備えたコンデンサ下部電極用金属層を形成する工程と、化学的気相成長法又はスパッタリングにより、前記コンデンサ下部電極用金属層の表面形状に対応するような表面形状を有するコンデンサ用誘電体層を該コンデンサ下部電極用金属層上に形成する工程と、前記コンデンサ用誘電体層上にコンデンサ上部電極用金属層を形成する工程と、前記コンデンサ上部電極用金属層を形成した後に、前記支持体を除去する工程とを含むことを特徴とする多層配線基板の製造方法によって解決する。
又は、第３の発明である、前記コンデンサ上部電極用金属層を形成する工程は、該コンデンサ上部電極用金属層を形成後にその表面を研磨し、平坦化する工程を含むことを特徴とする第２の発明に記載の多層配線基板の製造方法によって解決する。
【００１２】
又は、第４の発明である、前記コンデンサ下部電極用金属層を形成する工程は、該コンデンサ下部電極用金属層を形成後にその表面を粗化する工程を含むことを特徴とする第１から第３の発明のいずれか一の発明に記載の多層配線基板の製造方法によって解決する。
又は、第５の発明である、前記コンデンサ下部電極用金属層上にコンデンサ用誘電体層を形成する工程は、該コンデンサ用誘電体層を形成する前に、コンデンサ下部電極用金属層上にコンデンサ用誘電体層との密着強度を高める金属層を形成する工程を含むことを特徴とする第１から第４のいずれか一の発明に記載の多層配線基板の製造方法によって解決する。
【００１３】
又は、第６の発明である、前記誘電体層上にコンデンサ上部電極用金属層を形成する工程は、該コンデンサ上部電極用金属層を形成する前に、コンデンサ用誘電体層上にコンデンサ上部電極用金属層との密着強度を高める金属層を形成する工程を含むことを特徴とする第１から第５のいずれか一の発明に記載の多層配線基板の製造方法によって解決する。
又は、第７の発明である、前記誘電体層上にコンデンサ上部電極用金属層を形成する工程は、前記誘電体層上にスパッタリングにより銅層を形成する工程と、前記銅層上に電解銅めっき層を形成する工程とを含むことを特徴とする第１から第６のいずれか一の発明に記載の多層配線基板の製造方法によって解決する。
【００１４】
又は、第８の発明である、第１から第７のいずれか一の発明に記載の多層配線基板の製造方法により製造された多層配線基板に半導体素子が搭載されたことを特徴とする半導体装置によって解決する。
【００２０】
本発明に係る多層配線基板によれば、図２に例示するように、凹部１０１ｃが形成されたコンデンサ下部電極用銅層１０１（コンデンサ下部電極用金属層）上に誘電体層１０２（コンデンサ用誘電体層）が形成されている。そして、この誘電体層１０２上に、コンデンサ上部電極用銅めっき層１０３（コンデンサ上部電極用金属層）が形成され、これらコンデンサ下部電極用銅層１０１、誘電体層１０２、及びコンデンサ上部電極用銅めっき層１０３でコンデンサ１１３が構成されている。
【００２１】
ここで、コンデンサ下部電極用銅層１０１の表面１０１ｄは、凹部１０１ｃが形成されていない場合に比べ、凹部１０１ｃの側部の面積の分だけその面積が大きくなる。
また、誘電体層１０２は、その下に形成されているコンデンサ下部電極用銅層１０１の表面形状に対応する表面形状を有するように形成されている。従って、凹部１０１ｃの形状に対応する凹部を、誘電体層１０２の表面１０２ａが備えることになる。
【００２２】
従って、上述したコンデンサ上部電極用銅めっき層１０３は、このような凹部を備えた誘電体層１０２の表面上に形成されることになる。そのため、コンデンサ上部電極用銅めっき層１０３において、誘電体層１０２と接する面１０３ａの面積は、凹部１０１ｃが形成されていない場合に比べ、該凹部１０１ｃの側部の面積の分だけ概略大きくなる。
【００２３】
すなわち、コンデンサ１１３の下部電極（コンデンサ下部電極用銅層１０１）と、上部電極（コンデンサ上部電極用銅めっき層１０３）のそれぞれが、凹部１０１ｃが形成されていない場合に比べてその面積が大きくなる。これにより、コンデンサ１１３の容量は、凹部１０１ｃが形成されていない場合に比べて大きくなる。
【００２４】
また、上述した凹部１０１ｃを有するコンデンサ下部電極用銅層１０１に代えて、図４に例示するようなコンデンサ下部電極用銅層２０１を用いても良い。
このコンデンサ下部電極用銅層２０１の表面には、パターン形成用銅めっき層２０１ｂで構成される凹凸状のパターンが形成されている。そのため、コンデンサ下部電極用銅層２０１の表面２０１ｃの面積は、上のような凹凸状のパターンが形成されていない場合に比べて大きくなる。
【００２５】
この場合は、上述した凹凸状のパターンに対応する表面形状を有する誘電体層２０２がコンデンサ下部電極用銅層２０１上に形成される。換言すると、誘電体層２０２は、コンデンサ下部電極用銅層２０１の表面に形成されるのと同様の凹凸状のパターンをその表面に備えている。
そして、このような表面形状を備えた誘電体層２０２上に、コンデンサ上部電極用銅めっき層２０３が形成される。従って、コンデンサ上部電極用銅めっき層２０３が誘電体層２０２と接する面２０３ａも上のような凹凸状のパターンを備えることになる。これにより、この面２０３ａの面積は、上述した凹凸状のパターンがコンデンサ下部電極用銅層２０１上に形成されていない場合に比べて大きくなる。
【００２６】
従って、コンデンサ下部電極用銅層２０１、誘電体層２０２、及びコンデンサ上部電極用銅めっき層２０３で構成されるコンデンサ２０４は、凹凸状のパターンがコンデンサ下部電極用銅層２０１上に形成されていない場合に比べ、その両電極の面積が大きくなる。従って、このコンデンサ２０４の容量は、凹凸状のパターンがコンデンサ下部電極用銅層２０１上に形成されていない場合に比べて大きくなる。
【００２７】
更に、コンデンサ下部電極用銅層１０１及び２０１の表面をブラックオキサイド処理やソフトエッチにより粗化し、該表面に微細な凹凸を形成しても良い。これにより、コンデンサ下部電極用銅層に凹部や凹凸状のパターンのみが形成されている場合に比べ、該コンデンサ下部電極用銅層の表面積を更に大きくすることができる。
【００２８】
なお、コンデンサ下部電極用銅層１０１と誘電体層１０２との間に、ニッケルやクロム等を含み、これらの層の間の密着強度を高める層を形成しても良い。このような層は、コンデンサ下部電極用銅層２０１と誘電体層２０２との間、コンデンサ上部電極用銅めっき層１０３と誘電体層１０２との間、及びコンデンサ上部電極用銅めっき層２０３と誘電体層２０２との間にも形成しても良い。
【００２９】
このような層を形成することにより、該層の上下に形成される層同士の密着強度が高くなり、これらの層が剥離するのを防ぐことができる。
【００３０】
【発明の実施の形態】
（１）本発明の第１の実施の形態に係る多層配線基板についての説明
図１は、本実施形態に係る多層配線基板について説明する断面図である。図１において、１０１はコンデンサ下部電極用銅層（コンデンサ下部電極用金属層）であり、その上にはＰＺＴ（Ｌｅａｄ−Ｚｉｒｃｏｎａｔｅ−Ｔｉｔａｎａｔｅ）、ＢａＴｉＯ３ 、ＳｒＴｉＯ３ 等の高誘電体物質から成る誘電体層１０２（コンデンサ用誘電体層）が形成されている。そして、この誘電体層１０２の上には、コンデンサ上部電極用銅めっき層１０３（コンデンサ上部電極用金属層）が形成されている。
【００３１】
図２は、図１の点線四角内に示されるＡ部の拡大断面図である。図２に示されるように、コンデンサ下部電極用銅層１０１は、凹部形成用銅めっき層１０１ａ（金属層）とその表面に形成されている表面被覆用銅めっき層１０１ｂ（表面被覆用金属層）とから成る。そして、上のようなコンデンサ下部電極用銅層１０１には、凹部１０１ｃが形成されている。なお、１０１ｆはスルーホール銅めっき層であり、これはスルーホール１０６（図１参照）、コンデンサ下部電極用銅層１０１、及びコンデンサ上部電極用銅めっき層１０３のそれぞれの表面に形成されている。
【００３２】
図２において、１０１ｄ、及び１０２ａは、コンデンサ下部電極用銅層１０１、及び誘電体層１０２のそれぞれの表面である。そして誘電体層１０２の表面１０２ａは、コンデンサ下部電極用銅層１０１の表面１０１ｄの形状とほぼ同様の形状を有している。換言すると、誘電体層１０２は、その表面形状がコンデンサ下部電極用銅層１０１の表面形状と対応するように該コンデンサ下部電極用銅層１０１上に形成されている。
【００３３】
更に、コンデンサ下部電極用銅層１０１は、図２の実線円内に示されるように、その表面１０１ｄが粗化処理されている。そのため、コンデンサ下部電極用銅層１０１の表面１０１ｄには、微細な凹凸が多数形成されている。そして、上述したコンデンサ下部電極用銅層１０１、誘電体層１０２、及びコンデンサ上部電極用銅めっき層１０３でコンデンサ１１３が構成される。
【００３４】
なお、コンデンサ下部電極用銅層１０１を構成する表面被覆用銅めっき層１０１ｂと誘電体層１０２との密着強度を高めるために、表面被覆用銅めっき層１０１ｂと誘電体層１０２との間にニッケルやクロムの薄膜を形成しても良い。同様に、コンデンサ上部電極用銅めっき層１０３と誘電体層１０２との密着強度を高めるために、コンデンサ上部電極用銅めっき層１０３と誘電体層１０２との間にニッケルやクロムの薄膜を形成しても良い。
【００３５】
再び図１を参照する。上述したスルーホール銅めっき層１０１ｆの上には、感光性ポリイミド樹脂、非感光性樹脂、エポキシ樹脂等から成る層間絶縁層１０５が形成されている。この層間絶縁層１０５は、その上下に形成されている配線層１０４とコンデンサ上部電極用銅めっき層１０３とを電気的に絶縁するためのものである。なお、１０６は、コンデンサ下部電極用銅層１０１、誘電体層１０２、コンデンサ上部電極用銅めっき層１０３のそれぞれを貫通するスルーホールである。このスルーホール１０６の内壁には、スルーホール銅めっき層１０１ｆが形成されており、該スルーホール銅めっき層１０１ｆにより、コンデンサ１１３（図２参照）の上部と下部のそれぞれに積層される配線層１０４同士が電気的に導通する。
【００３６】
そして、１０５ａは、層間絶縁層１０５に形成されたビアホールであり、その側部と底部には配線用銅めっき層１０４ａが形成されている。この配線用銅めっき層１０４ａにより、層間絶縁層１０５の上下それぞれに形成されている配線層１０４とコンデンサ上部電極用銅めっき層１０３とが電気的に導通する。なお、配線層１０４は、配線用銅めっき層１０４ａを層間絶縁層１０５上に形成後、それをパターニングして成るものである。
【００３７】
上述した配線層１０４と層間絶縁層１０５は、コンデンサ１１３（図２参照）の上部と下部にそれぞれ交互に複数積層される。そして、本実施形態に係る多層配線基板１１２は、コンデンサ１１３（コンデンサ下部電極用銅層１０１、誘電体層１０２、及びコンデンサ上部電極用銅めっき層１０３から成る）、配線層１０４、及び層間絶縁層１０５から成るものである。
【００３８】
なお、このような多層配線基板１１２上には、半導体素子１１０がはんだボール１０９を介して搭載される。そして、１０７はソルダレジストであり、１０８はアンダーフィル剤である。このアンダーフィル剤１０８は、多層配線基板１１２と半導体素子１１０との間の応力の差を緩和し、この応力の差に起因して半導体素子１１０がひび割れするのを防ぐためのものである。
【００３９】
また、上述した多層配線基板１１２は、図示しないマザーボードにはんだボール１１１を介して電気的かつ機械的に接続される。換言すると、本実施形態に係る多層配線基板１１２とそれに搭載される半導体素子１１０とで構成される半導体装置は、はんだボールによってマザーボードに搭載されるＢＧＡ（Ｂａｌｌ−Ｇｒｉｄ−Ａｒｒａｙ）タイプの半導体装置である。
【００４０】
しかしながら、本実施形態に係る多層配線基板１１２を備えた半導体装置は上述したＢＧＡタイプのものに限られるものではない。すなわち、はんだボール１１１に代えてピンを用いるＰＧＡ（Ｐｉｎ−Ｇｒｉｄ−Ａｒｒａｙ）タイプの半導体装置であっても、以下で説明するのと同様の作用、及び効果を奏することができる。
【００４１】
ところで、コンデンサ１１３（図２参照）を構成するコンデンサ下部電極用銅層１０１とコンデンサ上部電極用銅めっき層１０３のいずれか一方は、図１に示される半導体素子１１０に電力を供給する電源層である。そして、残りの一方は、半導体素子１０１を接地するための接地層である。従って、コンデンサ１１３は、電源層と接地層との間に形成されており、該コンデンサ１１３は同時スイッチングノイズ低減用のコンデンサとして機能する。
【００４２】
更に、このコンデンサ１１３の容量は、従来例に係る多層配線基板の層間に形成されているコンデンサ（例えば特開平１０−９３２４６号公報に記載のコンデンサ）のそれと比べて大きくなる。
これについて説明すると、図２に示すように、コンデンサ１１３は、凹部１０１ｃを有するコンデンサ下部電極用銅層１０１をその下部電極として用いている。そして、このコンデンサ下部電極用銅層１０１は、凹部１０１ｃが形成されていない場合に比べ、該凹部１０１ｃの側壁の面積の分だけその表面１０１ｄの面積が大きくなっている。
【００４３】
加えて、コンデンサ下部電極用銅層１０１の表面１０１ｄは、上述したように粗化処理されて凹凸が形成されている。そのため、コンデンサ下部電極用銅層１０１の表面１０１ｄの面積は、粗化処理されていない場合に比べてこの凹凸の分だけ面積が大きくなる。
そして、このようなコンデンサ下部電極用銅層１０１上に、該コンデンサ下部電極用銅層１０１の表面１０１ｄの形状に対応するような表面形状を有する誘電体層１０２が形成されている。そのため、この誘電体層１０２上に形成されるコンデンサ上部電極用銅めっき層１０３において、該誘電体層１０２と接する面１０３ａの形状も、コンデンサ下部電極用銅層１０１の表面１０１ｄの形状とほぼ同様のものとなる。従って、コンデンサ上部電極用銅めっき層１０３の誘電体層１０２と接する面１０３ａの面積も、コンデンサ下部電極用銅層１０１に凹部１０１ｃが形成されていない場合に比べて大きくなる。
【００４４】
従って、コンデンサ下部電極用銅層１０１に凹部１０１ｃが形成されておらず、またその表面が粗化処理されていない場合に比べ、コンデンサ１１３の両極板（コンデンサ下部電極用銅層１０１及びコンデンサ上部電極用銅めっき層１０３）の表面積が大きくなるので、該コンデンサ１１３の容量も大きくなる。
これにより、コンデンサ１１３を同時スイッチングノイズ低減用コンデンサとして用いると、その容量が従来に比べて大きいので、該同時スイッチングノイズを従来に比べてより効果的に低減することができる。
【００４５】
更に、コンデンサ１１３は、多層配線基板１１２の層間に形成されている。そのため、同時スイッチングノイズ低減用コンデンサを多層配線基板の表面に実装する場合に比べ、半導体素子１１０と該コンデンサ１１３との間の配線距離を短くすることができる。これにより、半導体素子１１０とコンデンサ１１３との間の配線抵抗を小さくすることができ、コンデンサ１１３のキャパシタンスの効果が十分に発揮できるので、同時スイッチングノイズを更に効果的に低減することができる。
【００４６】
なお、本実施形態に係る多層配線基板１１２において、コンデンサ１１３の用途は同時スイッチングノイズ低減用コンデンサに限られるものではなく、その他様々な目的に使用することができる。
（２）本発明の第２の実施の形態に係る多層配線基板についての説明
図３は、本実施形態に係る多層配線基板について説明する断面図である。図３において、図１に示されるのと同様の構成部材には図１における参照符号と同様の参照符号を付し、その説明は以下では省略する。
【００４７】
図３において、２０１は凹凸を有するパターンが形成されたコンデンサ下部電極用銅層（コンデンサ下部電極用金属層）である。そして、このコンデンサ下部電極用銅層２０１の上には、ＰＺＴ（Ｌｅａｄ−Ｚｉｒｃｏｎａｔｅ−Ｔｉｔａｎａｔｅ）、ＢａＴｉＯ３ 、ＳｒＴｉＯ３ 等の高誘電体物質から成る誘電体層２０２（コンデンサ用誘電体層）が形成されている。更に、この誘電体層２０２の上には、コンデンサ上部電極用銅めっき層２０３（コンデンサ上部電極用金属層）が形成されている。そして、１０１ｆは、スルーホール１０６、コンデンサ下部電極用銅層２０１、及びコンデンサ上部電極用銅めっき層２０３それぞれの表面に形成されているスルーホール銅めっき層である。
【００４８】
図４は、図３の点線四角内に示されるＢ部の拡大断面図である。図４に示されるように、コンデンサ下部電極用銅層２０１は、下地銅箔２０１ａ（下地金属層）と、パターニングによりランドやラインが形成され、開口部を有するパターン形成用銅めっき層２０１ｂ（パターン形成用金属層）とから成る。すなわち、上述したコンデンサ下部電極用銅層２０１に形成された凹凸を有するパターンは、このパターン形成用銅めっき層２０１ｂのランドやラインにより形成されるものである。
【００４９】
また、２０１ｃ、及び２０２ａは、それぞれコンデンサ下部電極用銅層２０１、及び誘電体層２０２の表面である。そして、誘電体層２０２は、その表面２０２ａがコンデンサ下部電極用銅層２０１の表面２０１ｃとほぼ同様の形状を有するように該コンデンサ下部電極用銅層２０１上に形成されている。換言すると、誘電体層２０２は、その表面２０２ａがコンデンサ下部電極用銅層２０１の表面２０１ｃに対応するように該コンデンサ下部電極用銅層２０１上に形成されている。
【００５０】
加えて、コンデンサ下部電極用銅層２０１は、図４の実線円内に示されるように、その表面２０１ｃが粗化処理されており、該表面２０１ｃには微細な凹凸が多数形成されている。本実施形態においては、上述したコンデンサ下部電極用銅層２０１、誘電体層２０２、及びコンデンサ上部電極用銅めっき層２０３によりコンデンサ２０４が構成される。
【００５１】
なお、コンデンサ下部電極用銅層２０１と誘電体層２０２との密着強度を高めるために、これらの層の間にニッケルやクロムの薄膜を形成しても良い。同様に、コンデンサ上部電極用銅めっき層２０３と誘電体層２０２との密着強度を高めるために、コンデンサ上部電極用銅めっき層２０３と誘電体層２０２との間にニッケルやクロムの薄膜を形成しても良い。
【００５２】
ここで、コンデンサ下部電極用銅層２０１とコンデンサ上部電極用銅めっき層２０３のいずれか一方は、半導体素子１１０（図３参照）に電力を供給する電源層であり、残りの一方は該半導体素子１１０を接地するための接地層である。従って、コンデンサ２０４は、このような電源層と接地層との間に形成されるので、同時スイッチングノイズ低減用コンデンサとして機能する。
【００５３】
更に、コンデンサ２０４は、従来例に係る多層配線基板の層間に形成されているコンデンサ（例えば特開平１０−９３２４６号公報に記載のコンデンサ）と比較して、その容量が大きくなる。
これについて図４を参照して説明すると、コンデンサ２０４の下部電極であるコンデンサ下部電極用銅層２０１は、凹凸を有するようにパターニングされているので、このようにパターニングされていない場合に比べてその表面積が大きくなる。すなわち、コンデンサ下部電極用銅層２０１がパターニングされていない場合に比べ、コンデンサ下部電極用銅層２０１の表面２０１ｃの面積は、パターン形成用銅めっき層２０１ｂに形成されているランドやラインの側部の面積の分だけ大きくなる。
【００５４】
更に、コンデンサ下部電極用銅層２０１の表面２０１ｃは、上述したように粗化処理され、微細な凹凸が形成されている。そのため、この凹凸に起因して、コンデンサ下部電極用銅層２０１の表面２０１ｃの面積は、粗化処理されていない場合に比べてその面積が更に大きくなっている。
また、誘電体層２０２の表面２０２ａの形状は、それが形成されているコンデンサ下部電極用銅層２０１の表面２０１ａのそれと対応し、該表面２０１ａとほぼ同様の形状を有している。従って、誘電体層２０２上に形成されているコンデンサ上部電極用銅めっき層２０３において、該誘電体層２０２と接している面２０３ａの形状も、コンデンサ下部電極用銅層２０１の表面２０１ａの形状と対応し、該表面２０１ａとほぼ同様の形状を有している。
【００５５】
そのため、コンデンサ２０４の上部であるコンデンサ上部電極用銅めっき層２０３の面積も、上で説明したのと同様の理由により、コンデンサ下部電極用銅層２０１がパターニングされていない場合に比べてその表面積が大きくなっている。
なお、図４に示されるコンデンサ２０４の上部と下部には、図３に示されるように、配線層１０４と層間絶縁層１０５とが交互に積層される。そして、本実施形態に係る多層配線基板２０５は、上述したコンデンサ２０４（コンデンサ下部電極用銅層２０１、誘電体層２０２、及びコンデンサ上部電極用銅めっき層２０３で構成される）、配線層１０４、及び層間絶縁層１０５とで構成される。
【００５６】
そして、このような多層配線基板２０５には、半導体素子１１０がはんだボール１０９を介して搭載される。また、この多層配線基板２０５と半導体素子１１０とで構成される半導体装置は、はんだボール１１１を介して図示しないマザーボードに搭載される。このように、本実施形態に係る多層配線基板を備えた半導体装置は、ＢＧＡタイプの半導体装置であるが、本発明はこれに限られるものではない。すなわち、はんだボール１１１に代えてピンを用いるＰＧＡタイプの半導体装置でも、本発明と同様の作用、及び効果を奏することができる。
【００５７】
以上説明したように、本実施形態に係る多層配線基板によれば、多層配線基板２０５の層間に形成されるコンデンサ２０４の両電極の面積を従来に比べて大きくすることができる。そのため、コンデンサ２０４の容量も従来に比べて大きくすることができ、同時スイッチングノイズを従来に比べてより効果的に低減することができる。
【００５８】
更に、コンデンサ２０４は、多層配線基板２０５の層間に形成されている。そのため、同時スイッチングノイズ低減用コンデンサを多層配線基板の表面に実装する場合に比べ、半導体素子１１０とコンデンサ２０４との間の配線距離を短くすることができる。従って、半導体素子１１０とコンデンサ２０４との間の配線抵抗が小さくなり、コンデンサ２０４のキャパシタンスの効果を十分に発揮することができる。これにより、同時スイッチングノイズを更に効果的に低減することができる。
【００５９】
なお、本実施形態に係る多層配線基板２０５において、コンデンサ２０４の用途は同時スイッチングノイズ低減用コンデンサに限られるものではなく、その他様々な目的に使用することができる。
（３）本発明の第３の実施の形態に係る多層配線基板の製造方法についての説明
次に、第１の実施形態で説明した多層配線基板１１２の製造方法について、図５（ａ）〜（ｄ）、図６（ａ）〜（ｄ）、図７（ａ）〜（ｄ）、及び図８（ａ）〜（ｃ）を参照しながら説明する。
【００６０】
図５（ａ）〜（ｄ）、図６（ａ）〜（ｄ）、図７（ａ）〜（ｄ）、及び図８（ａ）〜（ｃ）は、本実施形態に係る多層配線基板の製造方法について示す断面図である。
まず最初に、図５（ａ）に示すように、アルミニウム基板１１４（支持体）に、凹部形成用銅めっき層１０１ａ（金属層）を電解銅めっきにより形成する。なお、支持体としては、アルミニウム基板の他に樹脂基板を用いても良い。この場合、凹部形成用銅めっき層１０１ａは無電解銅めっきにより樹脂基板上に形成される。
【００６１】
続いて、図５（ｂ）に示すように、凹部形成用銅めっき層１０１ａを開口し、開口部１０１ｇを形成する。この開口部１０１ｇは、凹部１０１ｃ（図２参照）に対応するものである。
次に、図５（ｃ）に示すように、全体に表面被覆用銅めっき層１０１ｂ（表面被覆用金属層）を形成する。これにより、凹部形成用銅めっき層１０１ａと表面被覆用銅めっき層１０１ｂとから成るコンデンサ下部電極用銅層１０１（コンデンサ下部電極用金属層）がアルミニウム基板１１４上に形成されたことになる。そして、コンデンサ下部電極用銅層１０１において開口部１０１ｇに対応する部分には、凹部１０１ｃが形成される。
【００６２】
次に、図５（ｄ）に示すように、上のようにして形成されたコンデンサ下部電極用銅層１０１に対して表面粗化処理をし、その表面１０１ｄに微細な凹凸を形成する。図５（ｄ）の実線円内に示すものは、このようにして表面粗化処理を施した後の表面１０１ｄの拡大断面図である。
この表面粗化処理は、ブラックオキサイド処理や、ソフトエッチングにより行われる。ソフトエッチングを行う場合は、コンデンサ下部電極用銅層１０１の表面１０１ｄを硫酸、過酸化水素水、過硫酸ソーダ水溶液、過硫酸カリ水溶液等の酸化性を有する水溶液に浸し、該表面１０１ｄを僅かにエッチングして微細な凹凸を形成する。そして、ブラックオキサイド処理を行う場合は、上で挙げた酸化性を有する水溶液を表面１０１ｄに吹き付け、該表面１０１ｄに微細な凹凸を形成する。
【００６３】
続いて、図６（ａ）に示すように、表面が粗化されたコンデンサ下部電極用銅層１０１上に、ＰＺＴ、ＢａＴｉＯ３ 、ＳｒＴｉＯ３ 等の高誘電体物質から成る誘電体層１０２（コンデンサ用誘電体層）を形成する。この誘電体層１０２は、ＣＶＤ法（化学的気相成長法）やスパッタリングにより形成されるものである。ＣＶＤ法を用いて誘電体層１０２を形成すると、カバレッジの良い層を形成することができる。そのため、これにより形成された誘電体層１０２の表面１０２ａは、それが形成されているコンデンサ下部電極用銅層１０１の表面１０１ｄの形状とほぼ同様の形状を有することになる。
【００６４】
なお、誘電体層１０２を形成する前に、コンデンサ下部電極用銅層１０１の表面にクロムやニッケルの薄膜をスパッタリングやＣＶＤ法により形成し、誘電体層１０２をこれらの薄膜上に形成しても良い。このようにすることで、コンデンサ下部電極用銅層１０１と誘電体層１０２との密着強度が高くなる。
次に、図６（ｂ）に示すように、誘電体層１０２上にコンデンサ上部電極用銅めっき層１０３（コンデンサ上部電極用金属層）を形成する。このコンデンサ上部電極用銅めっき層１０３を形成するには、最初にスパッタリングにより銅層（図示せず）を誘電体層１０２上に形成し、その上に電解銅めっき層（図示せず）を形成する。
【００６５】
すなわち、コンデンサ上部電極用銅めっき層１０３は、スパッタリングによる銅層と、電解銅めっき層とを積層して成るものである。このように、スパッタリングで誘電体層１０２上に銅層を形成すると、該誘電体層１０２とコンデンサ上部電極用銅めっき層１０３との密着強度が高くなる。
なお、上のようにしてコンデンサ上部電極用銅めっき層１０３を形成する代わりに、最初に無電解銅めっき層を誘電体層１０２上に形成し、該無電解銅めっき層上に電解銅めっき層を形成し、該無電解銅めっき層と電解銅めっき層とでコンデンサ上部電極用銅めっき層１０３を構成しても良い。
【００６６】
また、先に説明したのと同様に、誘電体層１０２上にクロムやニッケルの薄膜をスパッタリングやＣＶＤにより形成し、これらの薄膜上に銅層を形成しても良い。このようにすることで、誘電体層１０２とコンデンサ上部電極用銅めっき層１０３との密着強度が更に高められる。
続いて、図６（ｃ）に示すように、アルミニウム基板１１４の表面をエッチング液に浸し、該アルミニウム基板１１４を除去する。なお、アルミニウム基板１１４上に形成されているコンデンサ下部電極用銅層１０１は、このエッチング液に対してエッチングされない必要がある。そのため、この際に用いるエッチング液には、アルミニウムのエッチングレートが銅のエッチングレートよりも高くなるようなエッチング液を用いるのが好ましい。
【００６７】
次に、図６（ｄ）に示すように、機械ドリル等を用いて、コンデンサ下部電極用銅層１０１、誘電体層１０２、及びコンデンサ上部電極用銅めっき層１０３を貫通するスルーホール１０６を形成する。
続いて、図７（ａ）に示すように、全体に無電解銅めっきを施し、その後電解銅めっきを施すことにより、スルーホール銅めっき層１０１ｆを形成する。このスルーホール銅めっき層１０１ｆは、スルーホール１０６の内壁の他に、コンデンサ上部電極用銅めっき層１０３の表面やコンデンサ下部電極用銅層１０１の表面にも形成される。
【００６８】
次に、図７（ｂ）に示すように、誘電体層１０２の上部に形成されているコンデンサ上部電極用銅めっき層１０３とスルーホール銅めっき層１０１ｆ、及び誘電体層１０２の下部に形成されているコンデンサ下部電極用銅層１０１とスルーホール銅めっき層１０１ｆをパターニングする。このパターニングは、スルーホール銅めっき層１０１ｆの表面にフォトレジスト（図示せず）を塗布し、それを露光後に現像したものをマスクにし、銅をウエットエッチングして行われる。
【００６９】
続いて、図７（ｃ）に示すように、全体に層間絶縁層１０５を形成する。この層間絶縁層１０５は、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、エポキシ樹脂等から成る。そして、これらの樹脂は、スピンコータや刷毛を用いて全体に塗布される。
次に、図７（ｄ）に示すように、この層間絶縁層１０５にビアホール１０５ａを形成し、該ビアホールの底部にスルーホール銅めっき層１０１ｆの表面が露出するようにする。
【００７０】
このビアホール１０５ａは、層間絶縁層１０５が非感光性ポリイミド樹脂やエポキシ樹脂等から成る場合、これらの樹脂においてビアホール１０５ａに対応する部分にレーザを照射し、開口することで形成される。また、層間絶縁層１０５が感光性ポリイミド樹脂から成る場合は、この感光性ポリイミド樹脂においてビアホール１０５ａとなる部分を露光、現像して除去することにより形成される。
【００７１】
続いて、図８（ａ）に示すように、全体に配線用銅めっき層１０４ａを形成する。この配線用銅めっき層１０４ａは、最初に全体に無電解銅めっき層（図示せず）を形成し、この無電解銅めっき層上に電解銅めっき層を形成することにより形成される。そして、この配線用銅めっき層１０４ａにより、ビアホール１０５ａの側部及び底部が覆われることになる。
【００７２】
次に、図８（ｂ）に示すように、上で形成された配線用銅めっき層１０４ａをパターニングする。これにより、層間絶縁層１０５上に配線層１０４が形成されたことになる。
この後は、図７（ｃ）から図８（ｂ）に示される工程を所望の回数繰り返し、層間絶縁層１０５と配線層１０４とを交互に積層していく。図８（ｃ）は、このようにして層間絶縁層１０５と配線層１０４とを交互に積層し、配線層１０４を６層積層した場合の断面図である。
【００７３】
以上により、第１の実施の形態で説明した多層配線基板１１２が完成する。そして、この多層配線基板１１２には、第１の実施の形態で説明したように、半導体素子１１０がはんだボール１０９を介して搭載される（図１参照）。
（４）本発明の第４の実施の形態に係る多層配線基板の製造方法についての説明
次に、第２の実施形態で説明した多層配線基板２０５の製造方法について、図９（ａ）〜（ｄ）、図１０（ａ）〜（ｄ）、図１１（ａ）〜（ｄ）、図１２（ａ）〜（ｄ）、及び図１３を参照しながら説明する。
【００７４】
図９（ａ）〜（ｄ）、図１０（ａ）〜（ｄ）、図１１（ａ）〜（ｄ）、図１２（ａ）〜（ｄ）、及び図１３は、本実施形態に係る多層配線基板の製造方法について示す断面図である。
まず最初に、図９（ａ）に示すように、表面に下地銅箔２０１ａ（下地金属層）が形成されたアルミニウム基板１１４（支持体）を用意する。なお、これに代えて、表面に銅めっき層が形成されたアルミニウム基板を用意し、この銅めっき層を下地金属層にしても良い。また、支持体としては樹脂基板を用いても良く、この場合は無電解銅めっき層をその表面に形成し、該無電解銅めっき層を下地金属層として用いる。
【００７５】
次に、図９（ｂ）に示すように、下地銅箔２０１ａの表面にフォトレジスト２０６を塗布し、該フォトレジスト２０６を露光、現像してパターンを形成する。これにより、開口部２０６ａがフォトレジスト２０６に形成される。なお、この開口部２０６ａは、ランドやライン等の形状を有するものである。また、この開口部２０６ａの底部には、その下に形成されている下地銅箔２０１ａの表面が露出する。
【００７６】
続いて、図９（ｃ）に示すように、下地銅箔２０１ａを給電層にし、フォトレジスト２０６の開口部２０６ａから表面が露出している部分の下地銅箔２０１ａ上に、パターン形成用銅めっき層２０１ｂを電解銅めっきにより形成する。上述したように、開口部２０６ａはランドやライン等の形状を有しているので、上のようにして形成されるパターン形成用銅めっき層２０１ｂもランドやライン等の形状を有する。
【００７７】
次に、図９（ｄ）に示すように、表面に残っているフォトレジスト２０６を除去する。これにより、下地銅箔２０１ａとパターン形成用銅めっき層２０１ｂとから成るコンデンサ下部電極用銅層２０１が、アルミニウム基板１１４上に形成されたことになる。
続いて、図１０（ａ）に示すように、コンデンサ下部電極用銅層２０１の表面２０１ｃに対して表面粗化処理を行う。図１０（ａ）の実線円内に示すものは、このようにして表面粗化処理を行った後の表面２０１ｃの拡大断面図である。
【００７８】
この表面粗化処理は、第３の実施の形態と同様に、ブラックオキサイド処理や、ソフトエッチングにより行われる。そして、ソフトエッチングを行う場合は、コンデンサ下部電極用銅層２０１の表面２０１ｃを硫酸、過酸化水素水、過硫酸ソーダ水溶液、過硫酸カリ水溶液等の酸化性を有する水溶液に浸し、該表面２０１ｃを僅かにエッチングして微細な凹凸を形成する。そして、ブラックオキサイド処理を行う場合は、上で挙げた酸化性を有する水溶液を表面２０１ｃに吹き付け、該表面２０１ｃに微細な凹凸を形成する。
【００７９】
次に、図１０（ｂ）に示すように、表面が粗化されたコンデンサ下部電極用銅層２０１上に、誘電体層２０２（コンデンサ用誘電体層）をスパッタリングやＣＶＤ法により形成する。この誘電体層２０２は、ＰＺＴ、ＢａＴｉＯ３ 、ＳｒＴｉＯ３ 等の高誘電体物質から成るものである。
ここで、第３の実施の形態で説明したように、ＣＶＤ法を用いて誘電体層２０２を形成すると、カバレッジの良い誘電体層２０２をコンデンサ下部電極用銅層２０１上に形成することができる。従って、これにより形成された誘電体層２０２の表面２０２ａは、その下のコンデンサ下部電極用銅層２０１の表面２０１ｃの形状とほぼ同様の形状を有することになる。
【００８０】
なお、誘電体層２０２を形成する前に、クロムやニッケルの薄膜をコンデンサ下部電極用銅層２０１上にスパッタリングやＣＶＤ法により形成し、これらの薄膜上に誘電体層２０２を形成しても良い。このようにすると、コンデンサ下部電極用銅層と誘電体層２０２との密着強度が高められる。
続いて、図１０（ｃ）に示すように、誘電体層２０２の上にコンデンサ上部電極用銅めっき層２０３を電解銅めっきにより形成する。このときも、上と同様に、誘電体層２０２上にクロムやニッケルの薄膜をスパッタリングやＣＶＤ法により形成し、これらの膜の上にコンデンサ上部電極用銅めっき層２０３を形成しても良い。このようにすると、誘電体層２０２とコンデンサ上部電極用銅めっき層２０３との密着強度が高められる。
【００８１】
また、第３の実施の形態と同様に、誘電体層２０２上にスパッタリングにより銅層を形成し、該銅層上にコンデンサ上部電極用銅めっき層２０３を電解銅めっきにより形成しても良い。このようにしても、誘電体層２０２とコンデンサ上部電極用銅めっき層２０３との密着強度を高くすることができる。
そして、図１０（ｄ）に示すように、ＣＭＰ法（化学機械研磨法）により、コンデンサ上部電極用銅めっき層２０３の表面を研磨し、平坦化する。このとき、コンデンサ上部電極用銅めっき層２０３の下部にはアルミニウム基板１１４が形成されているので、ＣＭＰ法による研磨の際にコンデンサ上部電極用銅めっき層が歪むことが無く、良好に研磨を行うことができる。
【００８２】
次に、図１１（ａ）に示すように、アルミニウム基板１１４をエッチング液に浸してエッチングし、除去する。なお、このエッチングの際に、コンデンサ下部電極用銅層２０１はエッチングされない必要がある。そのため、この際に用いるエッチング液には、アルミニウムのエッチングレートが銅のエッチングレートよりも高くなるようなエッチング液を用いる。
【００８３】
続いて、図１１（ｂ）に示すように、機械ドリル等を用いて、コンデンサ下部電極用銅層２０１、誘電体層２０２、及びコンデンサ上部電極用銅めっき層２０３を貫通するスルーホール１０６を形成する。
そして、図１１（ｃ）に示すように、全体に無電解銅めっきを施し、その後電解銅めっきを施すことにより、スルーホール銅めっき層１０１ｆを形成する。なお、このスルーホール銅めっき層１０１ｆは、スルーホール１０６の内壁の他に、コンデンサ上部電極用銅めっき層２０３の表面やコンデンサ下部電極用銅層２０１の表面にも形成される。
【００８４】
次に、図１１（ｄ）に示すように、誘電体層２０２上に形成されているコンデンサ上部電極用銅めっき層２０３とその表面に形成されているスルーホール銅めっき層１０１ｆ、及び誘電体層２０２の下に形成されているコンデンサ下部電極用銅層２０１とその表面に形成されているスルーホール銅めっき層１０１ｆをパターニングする。なお、このパターニングは、スルーホール銅めっき層１０１ｆの表面にフォトレジスト（図示せず）を塗布し、それを露光後に現像したものをマスクにし、銅をウエットエッチングして行われるものである。
【００８５】
続いて、図１２（ａ）に示すように、全体に層間絶縁層１０５を形成する。この層間絶縁層１０５は、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、エポキシ樹脂等から成る。そして、これらの樹脂は、スピンコータや刷毛を用いて全体に塗布される。
そして、図１２（ｂ）に示すように、この層間絶縁層１０５にビアホール１０５ａを形成し、該ビアホールの底部にスルーホール銅めっき層１０１ｆの表面が露出するようにする。
【００８６】
このビアホール１０５ａは、層間絶縁層１０５が非感光性ポリイミド樹脂やエポキシ樹脂等から成る場合、これらの樹脂においてビアホール１０５ａに対応する部分にレーザを照射し、開口することで形成される。また、層間絶縁層１０５が感光性ポリイミド樹脂から成る場合は、この感光性ポリイミド樹脂においてビアホール１０５ａとなる部分を露光、現像して除去することにより形成される。
【００８７】
続いて、図１２（ｃ）に示すように、全体に配線用銅めっき層１０４ａを形成する。この配線用銅めっき層１０４ａは、最初に全体に無電解銅めっき層（図示せず）を形成し、この無電解銅めっき層上に電解銅めっき層を形成することにより形成される。そして、この配線用銅めっき層１０４ａにより、ビアホール１０５ａの側部及び底部が覆われる。
【００８８】
次に、図１２（ｄ）に示すように、上で形成された配線用銅めっき層１０４ａをパターニングする。これにより、層間絶縁層１０５上に配線層１０４が形成されたことになる。
この後は、図１２（ａ）から図１２（ｄ）に示される工程を所望の回数繰り返し、層間絶縁層１０５と配線層１０４とを交互に積層していく。図１３は、このようにして層間絶縁層１０５と配線層１０４とを交互に積層し、配線層１０４を６層積層した場合の断面図である。
【００８９】
以上により、第２の実施の形態で説明した多層配線基板２０５が完成する。そして、この多層配線基板２０５には、第２の実施の形態で説明したように、半導体素子１１０がはんだボール１０９を介して搭載される（図３参照）。
【００９０】
【発明の効果】
以上説明したように、本発明に係る多層配線基板によれば、凹部や凹凸状のパターンが形成されたコンデンサ下部電極用金属層と、その上に形成されたコンデンサ用誘電体層、そして該コンデンサ用誘電体層上に形成されたコンデンサ下部電極用金属層でコンデンサが構成される。このような構成により、コンデンサの両電極の面積を従来よりも大きくすることができ、該コンデンサの容量を従来よりも大きくすることができる。
【００９１】
加えて、コンデンサ下部電極用金属層の表面に対し表面粗化処理を施すことにより、該コンデンサ下部電極用金属層の表面の面積を更に大きくすることができ、これに伴いコンデンサの容量を更に大きくすることができる。
また、上述したコンデンサは、多層配線基板の層間に形成されている。そのため、コンデンサが多層配線基板の表面に実装される場合に比べ、多層配線基板に搭載される半導体素子とコンデンサとの配線距離を短くすることができ、該配線の配線抵抗を小さくすることができる。
【００９２】
従って、本発明に係る多層配線基板では、その層間に形成されるコンデンサを同時スイッチングノイズ低減用コンデンサとして用いると、同時スイッチングノイズを従来に比べて効果的に低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る多層配線基板の断面図である。
【図２】図１に示される本発明の第１の実施の形態に係る多層配線基板のＡ部の拡大断面図である。
【図３】本発明の第２の実施の形態に係る多層配線基板の断面図である。
【図４】図３に示される本発明の第２の実施の形態に係る多層配線基板のＢ部の拡大断面図である。
【図５】本発明の第３の実施の形態に係る多層配線基板の製造方法について示す断面図（その１）である。
【図６】本発明の第３の実施の形態に係る多層配線基板の製造方法について示す断面図（その２）である。
【図７】本発明の第３の実施の形態に係る多層配線基板の製造方法について示す断面図（その３）である。
【図８】本発明の第３の実施の形態に係る多層配線基板の製造方法について示す断面図（その４）である。
【図９】本発明の第４の実施の形態に係る多層配線基板の製造方法について示す断面図（その１）である。
【図１０】本発明の第４の実施の形態に係る多層配線基板の製造方法について示す断面図（その２）である。
【図１１】本発明の第４の実施の形態に係る多層配線基板の製造方法について示す断面図（その３）である。
【図１２】本発明の第４の実施の形態に係る多層配線基板の製造方法について示す断面図（その４）である。
【図１３】本発明の第４の実施の形態に係る多層配線基板の製造方法について示す断面図（その５）である。
【符号の説明】
１０１、２０１・・・コンデンサ下部電極用銅層、
１０１ａ・・・・・・凹部形成用銅めっき層、
１０１ｂ・・・・・・表面被覆用銅めっき層、
１０１ｃ・・・・・・コンデンサ下部電極用銅層１０１の凹部、
１０１ｄ・・・・・・コンデンサ下部電極用銅層１０１の表面、
１０１ｆ・・・・・・スルーホール銅めっき層１０１ａ、
１０１ｇ・・・・・・凹部形成用銅めっき層の開口部、
２０１ａ・・・・・・下地銅層、
２０１ｂ・・・・・・パターン形成用銅めっき層、
２０１ｃ・・・・・・コンデンサ下部電極用銅層２０１の表面、
１０２、２０２・・・誘電体層、
１０２ａ・・・・・・誘電体層１０２の表面、
２０２ａ・・・・・・誘電体層２０２の表面、
１０３、２０３・・・コンデンサ上部電極用銅めっき層、
１０３ａ・・・・・・コンデンサ上部電極用銅めっき層１０３が誘電体層１０２と接する面、
２０３ａ・・・・・・コンデンサ上部電極用銅めっき層２０３が誘電体層２０２と接する面、
１０４・・・・・・・配線層、
１０４ａ・・・・・・配線用銅めっき層、
１０５・・・・・・・層間絶縁層、
１０５ａ・・・・・・ビアホール、
１０６・・・・・・・スルーホール、
１０７・・・・・・・ソルダレジスト、
１０８・・・・・・・アンダーフィル剤、
１０９、１１１・・・はんだボール、
１１０・・・・・・・半導体素子、
１１２、２０５・・・多層配線基板、
１１３、２０４・・・コンデンサ、
１１４・・・・・・・支持体、
２０６・・・・・・・フォトレジスト、
２０６ａ・・・・・・フォトレジストの開口部。
Claims (8)
- 支持体上に金属層を形成する工程と、
前記金属層に一以上の開口部を形成する工程と、
全体に表面被覆用金属層を形成し、該表面被覆用金属層と前記金属層とを含み一以上の凹部が形成されたコンデンサ下部電極用金属層を形成する工程と、
化学的気相成長法又はスパッタリングにより、前記コンデンサ下部電極用金属層の表面形状に対応するような表面形状を有するコンデンサ用誘電体層を該コンデンサ下部電極用金属層上に形成する工程と、
前記コンデンサ用誘電体層上にコンデンサ上部電極用金属層を形成する工程と、
前記コンデンサ上部電極用金属層を形成した後に、前記支持体を除去する工程とを含むことを特徴とする多層配線基板の製造方法。 - 支持体上に下地金属層を形成する工程と、
前記下地金属層上にパターン形成用金属層を形成する工程と、
前記パターン形成用金属層に凹凸状のパターンを形成し、該パターン形成用金属層と前記下地金属層とを含み表面に凹凸状のパターンを備えたコンデンサ下部電極用金属層を形成する工程と、
化学的気相成長法又はスパッタリングにより、前記コンデンサ下部電極用金属層の表面形状に対応するような表面形状を有するコンデンサ用誘電体層を該コンデンサ下部電極用金属層上に形成する工程と、
前記コンデンサ用誘電体層上にコンデンサ上部電極用金属層を形成する工程と、
前記コンデンサ上部電極用金属層を形成した後に、前記支持体を除去する工程とを含むことを特徴とする多層配線基板の製造方法。 - 前記コンデンサ上部電極用金属層を形成する工程は、該コンデンサ上部電極用金属層を形成後にその表面を研磨し、平坦化する工程を含むことを特徴とする請求項２に記載の多層配線基板の製造方法。
- 前記コンデンサ下部電極用金属層を形成する工程は、該コンデンサ下部電極用金属層を形成後にその表面を粗化する工程を含むことを特徴とする請求項１から請求項３のいずれか一に記載の多層配線基板の製造方法。
- 前記コンデンサ下部電極用金属層上にコンデンサ用誘電体層を形成する工程は、該コンデンサ用誘電体層を形成する前に、コンデンサ下部電極用金属層上にコンデンサ用誘電体層との密着強度を高める金属層を形成する工程を含むことを特徴とする請求項１から請求項４のいずれか一に記載の多層配線基板の製造方法。
- 前記誘電体層上にコンデンサ上部電極用金属層を形成する工程は、該コンデンサ上部電極用金属層を形成する前に、コンデンサ用誘電体層上にコンデンサ上部電極用金属層との密着強度を高める金属層を形成する工程を含むことを特徴とする請求項１から請求項５のいずれか一に記載の多層配線基板の製造方法。
- 前記誘電体層上にコンデンサ上部電極用金属層を形成する工程は、
前記誘電体層上にスパッタリングにより銅層を形成する工程と、
前記銅層上に電解銅めっき層を形成する工程とを含むことを特徴とする請求項１から請求項６のいずれか一に記載の多層配線基板の製造方法。 - 請求項１から請求項７のいずれか一に記載の多層配線基板の製造方法により製造された多層配線基板に半導体素子が搭載されたことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35861999A JP3585796B2 (ja) | 1999-12-17 | 1999-12-17 | 多層配線基板の製造方法、及び半導体装置 |
| US09/736,886 US6410858B1 (en) | 1999-12-17 | 2000-12-14 | Multilayered wiring board, a production process for, and semiconductor device using, the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35861999A JP3585796B2 (ja) | 1999-12-17 | 1999-12-17 | 多層配線基板の製造方法、及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001177004A JP2001177004A (ja) | 2001-06-29 |
| JP3585796B2 true JP3585796B2 (ja) | 2004-11-04 |
Family
ID=18460260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35861999A Expired - Fee Related JP3585796B2 (ja) | 1999-12-17 | 1999-12-17 | 多層配線基板の製造方法、及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6410858B1 (ja) |
| JP (1) | JP3585796B2 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100855530B1 (ko) * | 1998-09-03 | 2008-09-01 | 이비덴 가부시키가이샤 | 다층프린트배선판 및 그 제조방법 |
| US6606793B1 (en) | 2000-07-31 | 2003-08-19 | Motorola, Inc. | Printed circuit board comprising embedded capacitor and method of same |
| JP2002050716A (ja) * | 2000-08-02 | 2002-02-15 | Dainippon Printing Co Ltd | 半導体装置及びその作製方法 |
| DE10042229A1 (de) * | 2000-08-28 | 2002-03-28 | Epcos Ag | Elektrisches Bauelement, Verfahren zu dessen Herstellung und dessen Verwendung |
| US6761963B2 (en) * | 2000-09-21 | 2004-07-13 | Michael D. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
| US6890629B2 (en) * | 2001-09-21 | 2005-05-10 | Michael D. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
| EP1231637A3 (en) * | 2001-02-08 | 2004-08-25 | Hitachi, Ltd. | High dielectric constant composite material and multilayer wiring board using the same |
| JP2002252297A (ja) * | 2001-02-23 | 2002-09-06 | Hitachi Ltd | 多層回路基板を用いた電子回路装置 |
| JP3792129B2 (ja) * | 2001-03-01 | 2006-07-05 | 新光電気工業株式会社 | キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法 |
| US6879492B2 (en) * | 2001-03-28 | 2005-04-12 | International Business Machines Corporation | Hyperbga buildup laminate |
| TW563142B (en) * | 2001-07-12 | 2003-11-21 | Hitachi Ltd | Thin film capacitor, and electronic circuit component |
| US6847527B2 (en) * | 2001-08-24 | 2005-01-25 | 3M Innovative Properties Company | Interconnect module with reduced power distribution impedance |
| US20040012097A1 (en) * | 2002-07-17 | 2004-01-22 | Chien-Wei Chang | Structure and method for fine pitch flip chip substrate |
| US20050037381A1 (en) * | 2002-09-16 | 2005-02-17 | Receptors Llc | Artificial receptors, building blocks, and methods |
| US7253510B2 (en) * | 2003-01-16 | 2007-08-07 | International Business Machines Corporation | Ball grid array package construction with raised solder ball pads |
| US6967556B2 (en) * | 2003-06-30 | 2005-11-22 | International Business Machines Corporation | High power space transformer |
| US6967557B2 (en) * | 2003-08-26 | 2005-11-22 | International Business Machines Corporation | Wafer test space transformer |
| JP2005158848A (ja) * | 2003-11-21 | 2005-06-16 | Nitto Denko Corp | 配線回路基板の製造方法 |
| JP4418250B2 (ja) * | 2004-02-05 | 2010-02-17 | 株式会社ルネサステクノロジ | 高周波回路モジュール |
| JP2006173270A (ja) * | 2004-12-14 | 2006-06-29 | Tdk Corp | チップ型電子部品 |
| KR100867038B1 (ko) | 2005-03-02 | 2008-11-04 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조방법 |
| JP2007109825A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法 |
| TW200730042A (en) * | 2005-10-14 | 2007-08-01 | Ibiden Co Ltd | Method for manufacturing high-dielectric sheet |
| KR100733253B1 (ko) * | 2005-11-18 | 2007-06-27 | 삼성전기주식회사 | 고밀도 인쇄회로기판 및 그 제조방법 |
| US7510928B2 (en) * | 2006-05-05 | 2009-03-31 | Tru-Si Technologies, Inc. | Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques |
| US7911802B2 (en) * | 2007-04-06 | 2011-03-22 | Ibiden Co., Ltd. | Interposer, a method for manufacturing the same and an electronic circuit package |
| CN101658079B (zh) | 2007-04-18 | 2012-04-11 | 揖斐电株式会社 | 多层印刷线路板及其制造方法 |
| US7804678B2 (en) * | 2007-04-25 | 2010-09-28 | Industrial Technology Research Institute | Capacitor devices |
| JP5114130B2 (ja) * | 2007-08-24 | 2013-01-09 | 新光電気工業株式会社 | 配線基板及びその製造方法、及び半導体装置 |
| TWI331488B (en) * | 2007-10-09 | 2010-10-01 | Unimicron Technology Corp | Printed circuit board and fabrication method thereof |
| US7759787B2 (en) * | 2007-11-06 | 2010-07-20 | International Business Machines Corporation | Packaging substrate having pattern-matched metal layers |
| US8212149B2 (en) * | 2008-03-04 | 2012-07-03 | Broadcom Corporation | Mutual capacitance and magnetic field distribution control for transmission lines |
| DE102009060480A1 (de) * | 2009-12-18 | 2011-06-22 | Schweizer Electronic AG, 78713 | Leiterstrukturelement und Verfahren zum Herstellen eines Leiterstrukturelements |
| US20140048313A1 (en) * | 2012-08-14 | 2014-02-20 | Bridge Semiconductor Corporation | Thermally enhanced wiring board with thermal pad and electrical post |
| CN104349593A (zh) * | 2013-08-08 | 2015-02-11 | 钰桥半导体股份有限公司 | 具有散热垫及电性突柱的散热增益型线路板 |
| CN205959773U (zh) | 2014-08-06 | 2017-02-15 | 株式会社村田制作所 | 复合电子部件 |
| US9301405B1 (en) * | 2015-01-26 | 2016-03-29 | Kinsus Interconnect Technology Corp. | Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole |
| US9439292B1 (en) * | 2015-03-06 | 2016-09-06 | Kinsus Interconnect Technology Corp. | Method for manufacturing a circuit board with buried element having high density pin count and the circuit board structure |
| CN117374055A (zh) * | 2023-11-21 | 2024-01-09 | 宜确半导体（苏州）有限公司 | 一种三维半导体结构、三维电容器及其制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2524712B1 (fr) * | 1982-03-31 | 1985-06-07 | Radiotechnique Compelec | Circuit hyperfrequence a condensateur integre et application a un circuit d'alimentation |
| JPH0232059A (ja) | 1988-07-18 | 1990-02-01 | Kyowa Hakko Kogyo Co Ltd | インダゾール誘導体 |
| US5027253A (en) * | 1990-04-09 | 1991-06-25 | Ibm Corporation | Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards |
| US5187166A (en) | 1990-07-31 | 1993-02-16 | Nisshin Flour Milling Co., Ltd. | Azabicyclo derivatives and their use as antiemetics |
| TW270114B (ja) | 1993-10-22 | 1996-02-11 | Hoffmann La Roche | |
| JPH08225535A (ja) | 1994-11-15 | 1996-09-03 | Dai Ichi Seiyaku Co Ltd | インダゾール誘導体 |
| JPH1093246A (ja) | 1996-09-18 | 1998-04-10 | Kyocera Corp | 多層配線基板 |
| AU5343298A (en) | 1997-01-13 | 1998-08-03 | Yamanouchi Pharmaceutical Co., Ltd. | 5-ht2c receptor agonists and aminoalkylindazole derivatives |
| EP0951724A2 (en) * | 1997-04-25 | 1999-10-27 | Koninklijke Philips Electronics N.V. | Method of manufacturing an enveloped multilayer capacitor and an envelope multilayer capacitor |
| SE511824C2 (sv) * | 1997-08-22 | 1999-12-06 | Ericsson Telefon Ab L M | Avkopplingskondensator samt chipsmodul |
| US6252761B1 (en) * | 1999-09-15 | 2001-06-26 | National Semiconductor Corporation | Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate |
-
1999
- 1999-12-17 JP JP35861999A patent/JP3585796B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-14 US US09/736,886 patent/US6410858B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001177004A (ja) | 2001-06-29 |
| US20020043399A1 (en) | 2002-04-18 |
| US6410858B1 (en) | 2002-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3585796B2 (ja) | 多層配線基板の製造方法、及び半導体装置 | |
| KR100834591B1 (ko) | 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판 | |
| US6828224B2 (en) | Method of fabricating substrate utilizing an electrophoretic deposition process | |
| US8039756B2 (en) | Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same | |
| US7363706B2 (en) | Method of manufacturing a multilayer printed wiring board | |
| US10966324B2 (en) | Wiring board, multilayer wiring board, and method of manufacturing wiring board | |
| JP2004031641A (ja) | 印刷配線板及びその製造方法並びに半導体装置 | |
| JPH0779078A (ja) | 多層配線基板及びその製造方法 | |
| JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
| US7393720B2 (en) | Method for fabricating electrical interconnect structure | |
| KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
| JP2010027948A (ja) | キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法 | |
| US6629366B1 (en) | Method of producing a multilayer wiring board | |
| JP4369684B2 (ja) | 多層配線基板およびその製造方法 | |
| US6603202B2 (en) | Circuit board-providing article, circuit board, semiconductor device and process for the production of the same | |
| JP2006128309A (ja) | キャパシタ装置及びその製造方法 | |
| JP2000323841A (ja) | 多層回路基板とその製造方法 | |
| JP2002176266A (ja) | プリント配線板およびその製造方法 | |
| JP3152225B2 (ja) | プリント配線板及びその製造方法 | |
| JP7129476B2 (ja) | 積層体及びその製造方法 | |
| JP2004095913A (ja) | プリント配線基板及びその製造方法 | |
| JP4082193B2 (ja) | プリント基板の製造方法 | |
| JP2023104755A (ja) | 多層配線基板およびその製造方法 | |
| JPH10154878A (ja) | 薄膜コンデンサ内蔵基板及びその製造法 | |
| JP2023105539A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3585796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |