JP2001177004A - 多層配線基板、多層配線基板の製造方法、及び半導体装置 - Google Patents

多層配線基板、多層配線基板の製造方法、及び半導体装置

Info

Publication number
JP2001177004A
JP2001177004A JP35861999A JP35861999A JP2001177004A JP 2001177004 A JP2001177004 A JP 2001177004A JP 35861999 A JP35861999 A JP 35861999A JP 35861999 A JP35861999 A JP 35861999A JP 2001177004 A JP2001177004 A JP 2001177004A
Authority
JP
Japan
Prior art keywords
capacitor
layer
metal layer
forming
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35861999A
Other languages
English (en)
Other versions
JP3585796B2 (ja
Inventor
Masayuki Sasaki
正行 佐々木
Kazunari Imai
一成 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP35861999A priority Critical patent/JP3585796B2/ja
Priority to US09/736,886 priority patent/US6410858B1/en
Publication of JP2001177004A publication Critical patent/JP2001177004A/ja
Application granted granted Critical
Publication of JP3585796B2 publication Critical patent/JP3585796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Abstract

(57)【要約】 【課題】 多層配線基板の層間に設けられるコンデンサ
の電極を従来に比べて大きくすることができる多層配線
基板、多層配線基板の製造方法、及び半導体装置を提供
すること。 【解決手段】 一以上の凹部１０１ｃが形成されたコン
デンサ下部電極用銅層（コンデンサ下部電極用金属層）
１０１と、前記コンデンサ下部電極用銅層１０１上に形
成された誘電体層（コンデンサ用誘電体層）１０２と、
前記誘電体層１０２上に形成されたコンデンサ上部電極
用銅層（コンデンサ上部電極用金属層）１０３とを含む
ことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層配線基板、そ
の製造方法、及び半導体装置に関し、より詳細には、多
層配線基板に搭載される半導体素子の同時スイッチング
ノイズを低減するのに有用な技術に関する。
【０００２】
【従来の技術】近年、半導体素子の高密度化、及び高集
積化に伴い、このような半導体素子を備えたＰＧＡ（Ｐ
ｉｎ−Ｇｒｉｄ−Ａｒｒａｙ）やＢＧＡ（Ｂａｌｌ−Ｇ
ｒｉｄ−Ａｒｒａｙ）等の半導体装置が実用化されてい
る。そして、これらの半導体装置は、信号線や電源線か
ら成る配線層が複数積層された多層配線基板が用いら
れ、この多層配線基板の上に半導体素子が搭載されるよ
うになっている。そして、このようにして搭載される半
導体素子は、上述した信号線や電源線と電気的に接続さ
れている。
【０００３】また、上のような多層配線基板には、様々
な目的でコンデンサが設けられる。そして、このように
コンデンサを設ける技術については、例えば特開平１０
−９３２４６号公報に開示されている。この公報による
と、多層配線基板に実装される部品の数を減らすため
に、コンデンサを配線層の層間に設けている。すなわ
ち、隣接する薄膜配線導体の間に誘電物フイラーを含む
有機樹脂絶縁層を設け、該薄膜配線導体と有機樹脂絶縁
層とでコンデンサを形成している。これにより、コンデ
ンサを多層配線基板に実装する必要が無くなり、多層配
線基板に実装される部品の数を減らすことができる。
【０００４】ところで、多層配線基板にコンデンサを設
ける目的の一つに、搭載される半導体素子の同時スイッ
チングノイズを低減するという目的がある。これについ
て説明すると、半導体素子は、該半導体素子中に形成さ
れているスイッチング素子が同時にオン、オフすると、
それに電力を供給する電源線やグランド線の電位が変動
することが知られている（同時スイッチングノイズ）。
【０００５】そして、この同時スイッチングノイズを低
減する目的で、多層配線基板の電源線とグランド線との
間にコンデンサを設けることが知られている。すなわ
ち、このようにしてコンデンサを設けると、該コンデン
サのキャパシタンスによりノイズが吸収されて低減され
る。このような目的でコンデンサを設ける場合、該コン
デンサの容量が大きい程、同時スイッチングノイズを効
果的に低減することができる。
【０００６】また、コンデンサを半導体素子の近くに設
けることにより、コンデンサと半導体素子とを結ぶ配線
の抵抗が小さくなり、コンデンサと配線とを合わせたキ
ャパシタンスが大きくなる。したがって、同時スイッチ
ングノイズ低減用のコンデンサは、半導体素子との配線
距離が短くなるように該半導体素子の出来るだけ近くに
設けるのが望ましい。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た特開平１０−９３２４６号公報に記載のコンデンサが
同時スイッチングノイズ低減用のコンデンサであるかど
うかは不明である。すなわち、この公報は、同時スイッ
チングノイズやそれを低減するためのコンデンサについ
て記載も示唆もしていない。同様に、電源線とグランド
線との間にコンデンサを設けることについて記載も示唆
もしていない。
【０００８】更に、この公報に記載のコンデンサは、そ
の容量を所望に大きく出来ない可能性がある。すなわ
ち、この公報に記載のコンデンサの電極面積の上限は、
それが形成されている多層配線基板の面積であり、この
面積よりも大きくすることができない。従って、コンデ
ンサの容量を大きくするために該コンデンサの電極面積
を大きくすることを試みても、多層配線基板の面積で決
まる容量よりも大きくすることが出来ない。
【０００９】そのため、特開平１０−９３２４６号公報
に記載のコンデンサを同時スイッチングノイズ低減用の
コンデンサとして用いる場合、該コンデンサの容量が所
望に大きくできないことに起因して、同時スイッチング
ノイズを十分に低減できない場合が考えられる。本発明
は係る従来例の問題点に鑑みて創作されたものであり、
多層配線基板の層間に設けられるコンデンサの電極を従
来に比べて大きくすることができる多層配線基板、多層
配線基板の製造方法、及び半導体装置を提供することを
目的とするものである。
【００１０】
【課題を解決するための手段】上記した課題は、第１の
発明である、交互に複数積層された配線層と層間絶縁層
とを含む多層配線基板において、前記多層配線基板は、
一以上の凹部が形成されたコンデンサ下部電極用金属層
と、前記コンデンサ下部電極用金属層上に形成されたコ
ンデンサ用誘電体層と、前記コンデンサ用誘電体層上に
形成されたコンデンサ上部電極用金属層とを含むことを
特徴とする多層配線基板によって解決する。
【００１１】または、第２の発明である、前記コンデン
サ下部電極用金属層は、コンデンサ用誘電体層と接する
面が粗化されていることを特徴とする第１の発明に記載
の多層配線基板によって解決する。または、第３の発明
である、前記コンデンサ下部電極用金属層と前記コンデ
ンサ用誘電体層との間、又は前記コンデンサ上部電極用
金属層と前記コンデンサ用誘電体層との間に、コンデン
サ下部電極用金属層又はコンデンサ上部電極用金属層と
コンデンサ用誘電体層との密着強度を高める層が形成さ
れていることを特徴とする第１の発明又は第２の発明に
記載の多層配線基板によって解決する。
【００１２】または、第４の発明である、前記密着強度
を高める層は、ニッケル又はクロムを含んでいることを
特徴とする第３の発明に記載の多層配線基板によって解
決する。または、第５の発明である、前記コンデンサ下
部電極用金属層又は前記コンデンサ上部電極用金属層
は、銅を含んでいることを特徴とする第１の発明から第
４発明のいずれか一に記載の多層配線基板によって解決
する。
【００１３】または、第６の発明である、前記コンデン
サ用誘電体層は、ＰＺＴ（Ｌｅａｄ−Ｚｉｒｃｏｎａｔ
ｅ−Ｔｉｔａｎａｔｅ）、ＢａＴｉＯ3 又はＳｒＴｉＯ
3 のうちのいずれか一以上を含むことを特徴とする第１
の発明から第５の発明のいずれか一に記載の多層配線基
板によって解決する。または、第７の発明である、支持
体上に金属層を形成する工程と、前記金属層に一以上の
開口部を形成する工程と、全体に表面被覆用金属層を形
成し、該表面被覆用金属層と前記金属層とを含み一以上
の凹部が形成されたコンデンサ下部電極用金属層を形成
する工程と、化学的気相成長法又はスパッタリングによ
り、前記コンデンサ下部電極用金属層の表面形状に対応
するような表面形状を有するコンデンサ用誘電体層を該
コンデンサ下部電極用金属層上に形成する工程と、前記
コンデンサ用誘電体層上にコンデンサ上部電極用金属層
を形成する工程と、前記コンデンサ上部電極用金属層を
形成した後に、前記支持体を除去する工程とを含むこと
を特徴とする多層配線基板の製造方法によって解決す
る。
【００１４】または、第８の発明である、支持体上に下
地金属層を形成する工程と、前記下地金属層上にパター
ン形成用金属層を形成する工程と、前記パターン形成用
金属層に凹凸状のパターンを形成し、該パターン形成用
金属層と前記下地金属層とを含み表面に凹凸状のパター
ンを備えたコンデンサ下部電極用金属層を形成する工程
と、化学的気相成長法又はスパッタリングにより、前記
コンデンサ下部電極用金属層の表面形状に対応するよう
な表面形状を有するコンデンサ用誘電体層を該コンデン
サ下部電極用金属層上に形成する工程と、前記コンデン
サ用誘電体層上にコンデンサ上部電極用金属層を形成す
る工程と、前記コンデンサ上部電極用金属層を形成した
後に、前記支持体を除去する工程とを含むことを特徴と
する多層配線基板の製造方法によって解決する。
【００１５】または、第９の発明である、前記コンデン
サ上部電極用金属層を形成する工程は、該コンデンサ上
部電極用金属層を形成後にその表面を研磨し、平坦化す
る工程を含むことを特徴とする第８の発明に記載の多層
配線基板の製造方法によって解決する。または、第１０
の発明である、前記コンデンサ下部電極用金属層を形成
する工程は、該コンデンサ下部電極用金属層を形成後に
その表面を粗化する工程を含むことを特徴とする第７の
発明から第９の発明のいずれか一に記載の多層配線基板
の製造方法によって解決する。
【００１６】または、第１１の発明である、前記コンデ
ンサ下部電極用金属層上にコンデンサ用誘電体層を形成
する工程は、該コンデンサ用誘電体層を形成する前に、
コンデンサ下部電極用金属層上にコンデンサ用誘電体層
との密着強度を高める金属層を形成する工程を含むこと
を特徴とする第７の発明から第１０の発明のいずれか一
に記載の多層配線基板の製造方法によって解決する。
【００１７】または、第１２の発明である、前記誘電体
層上にコンデンサ上部電極用金属層を形成する工程は、
該コンデンサ上部電極用金属層を形成する前に、コンデ
ンサ用誘電体層上にコンデンサ上部電極用金属層との密
着強度を高める金属層を形成する工程を含むことを特徴
とする第７の発明から第１１の発明のいずれか一に記載
の多層配線基板の製造方法によって解決する。
【００１８】または、第１３の発明である、前記誘電体
層上に前記コンデンサ上部電極用金属層を形成する工程
は、前記誘電体層上にスパッタリングにより銅層を形成
する工程と前記銅層上に電解銅めっき層を形成する工程
とを含むことを特徴とする第７の発明から第１２の発明
のいずれか一に記載の多層配線基板の製造方法によって
解決する。
【００１９】または、第１４の発明である、第１の発明
から第６の発明のいずれか一に記載の多層配線基板、又
は第７の発明から第１３の発明のいずれか一に記載の多
層配線基板の製造方法により製造された多層配線基板に
半導体素子が搭載されたことを特徴とする半導体装置に
よって解決する。
【００２０】
【作用】本発明に係る多層配線基板によれば、図２に例
示するように、凹部１０１ｃが形成されたコンデンサ下
部電極用銅層１０１（コンデンサ下部電極用金属層）上
に誘電体層１０２（コンデンサ用誘電体層）が形成され
ている。そして、この誘電体層１０２上に、コンデンサ
上部電極用銅めっき層１０３（コンデンサ上部電極用金
属層）が形成され、これらコンデンサ下部電極用銅層１
０１、誘電体層１０２、及びコンデンサ上部電極用銅め
っき層１０３でコンデンサ１１３が構成されている。
【００２１】ここで、コンデンサ下部電極用銅層１０１
の表面１０１ｄは、凹部１０１ｃが形成されていない場
合に比べ、凹部１０１ｃの側部の面積の分だけその面積
が大きくなる。また、誘電体層１０２は、その下に形成
されているコンデンサ下部電極用銅層１０１の表面形状
に対応する表面形状を有するように形成されている。従
って、凹部１０１ｃの形状に対応する凹部を、誘電体層
１０２の表面１０２ａが備えることになる。
【００２２】従って、上述したコンデンサ上部電極用銅
めっき層１０３は、このような凹部を備えた誘電体層１
０２の表面上に形成されることになる。そのため、コン
デンサ上部電極用銅めっき層１０３において、誘電体層
１０２と接する面１０３ａの面積は、凹部１０１ｃが形
成されていない場合に比べ、該凹部１０１ｃの側部の面
積の分だけ概略大きくなる。
【００２３】すなわち、コンデンサ１１３の下部電極
（コンデンサ下部電極用銅層１０１）と、上部電極（コ
ンデンサ上部電極用銅めっき層１０３）のそれぞれが、
凹部１０１ｃが形成されていない場合に比べてその面積
が大きくなる。これにより、コンデンサ１１３の容量
は、凹部１０１ｃが形成されていない場合に比べて大き
くなる。
【００２４】また、上述した凹部１０１ｃを有するコン
デンサ下部電極用銅層１０１に代えて、図４に例示する
ようなコンデンサ下部電極用銅層２０１を用いても良
い。このコンデンサ下部電極用銅層２０１の表面には、
パターン形成用銅めっき層２０１ｂで構成される凹凸状
のパターンが形成されている。そのため、コンデンサ下
部電極用銅層２０１の表面２０１ｃの面積は、上のよう
な凹凸状のパターンが形成されていない場合に比べて大
きくなる。
【００２５】この場合は、上述した凹凸状のパターンに
対応する表面形状を有する誘電体層２０２がコンデンサ
下部電極用銅層２０１上に形成される。換言すると、誘
電体層２０２は、コンデンサ下部電極用銅層２０１の表
面に形成されるのと同様の凹凸状のパターンをその表面
に備えている。そして、このような表面形状を備えた誘
電体層２０２上に、コンデンサ上部電極用銅めっき層２
０３が形成される。従って、コンデンサ上部電極用銅め
っき層２０３が誘電体層２０２と接する面２０３ａも上
のような凹凸状のパターンを備えることになる。これに
より、この面２０３ａの面積は、上述した凹凸状のパタ
ーンがコンデンサ下部電極用銅層２０１上に形成されて
いない場合に比べて大きくなる。
【００２６】従って、コンデンサ下部電極用銅層２０
１、誘電体層２０２、及びコンデンサ上部電極用銅めっ
き層２０３で構成されるコンデンサ２０４は、凹凸状の
パターンがコンデンサ下部電極用銅層２０１上に形成さ
れていない場合に比べ、その両電極の面積が大きくな
る。従って、このコンデンサ２０４の容量は、凹凸状の
パターンがコンデンサ下部電極用銅層２０１上に形成さ
れていない場合に比べて大きくなる。
【００２７】更に、コンデンサ下部電極用銅層１０１及
び２０１の表面をブラックオキサイド処理やソフトエッ
チにより粗化し、該表面に微細な凹凸を形成しても良
い。これにより、コンデンサ下部電極用銅層に凹部や凹
凸状のパターンのみが形成されている場合に比べ、該コ
ンデンサ下部電極用銅層の表面積を更に大きくすること
ができる。
【００２８】なお、コンデンサ下部電極用銅層１０１と
誘電体層１０２との間に、ニッケルやクロム等を含み、
これらの層の間の密着強度を高める層を形成しても良
い。このような層は、コンデンサ下部電極用銅層２０１
と誘電体層２０２との間、コンデンサ上部電極用銅めっ
き層１０３と誘電体層１０２との間、及びコンデンサ上
部電極用銅めっき層２０３と誘電体層２０２との間にも
形成しても良い。
【００２９】このような層を形成することにより、該層
の上下に形成される層同士の密着強度が高くなり、これ
らの層が剥離するのを防ぐことができる。
【００３０】
【発明の実施の形態】（１）本発明の第１の実施の形態
に係る多層配線基板についての説明 図１は、本実施形態に係る多層配線基板について説明す
る断面図である。図１において、１０１はコンデンサ下
部電極用銅層（コンデンサ下部電極用金属層）であり、
その上にはＰＺＴ（Ｌｅａｄ−Ｚｉｒｃｏｎａｔｅ−Ｔ
ｉｔａｎａｔｅ）、ＢａＴｉＯ3 、ＳｒＴｉＯ3 等の高
誘電体物質から成る誘電体層１０２（コンデンサ用誘電
体層）が形成されている。そして、この誘電体層１０２
の上には、コンデンサ上部電極用銅めっき層１０３（コ
ンデンサ上部電極用金属層）が形成されている。
【００３１】図２は、図１の点線四角内に示されるＡ部
の拡大断面図である。図２に示されるように、コンデン
サ下部電極用銅層１０１は、凹部形成用銅めっき層１０
１ａ（金属層）とその表面に形成されている表面被覆用
銅めっき層１０１ｂ（表面被覆用金属層）とから成る。
そして、上のようなコンデンサ下部電極用銅層１０１に
は、凹部１０１ｃが形成されている。なお、１０１ｆは
スルーホール銅めっき層であり、これはスルーホール１
０６（図１参照）、コンデンサ下部電極用銅層１０１、
及びコンデンサ上部電極用銅めっき層１０３のそれぞれ
の表面に形成されている。
【００３２】図２において、１０１ｄ、及び１０２ａ
は、コンデンサ下部電極用銅層１０１、及び誘電体層１
０２のそれぞれの表面である。そして誘電体層１０２の
表面１０２ａは、コンデンサ下部電極用銅層１０１の表
面１０１ｄの形状とほぼ同様の形状を有している。換言
すると、誘電体層１０２は、その表面形状がコンデンサ
下部電極用銅層１０１の表面形状と対応するように該コ
ンデンサ下部電極用銅層１０１上に形成されている。
【００３３】更に、コンデンサ下部電極用銅層１０１
は、図２の実線円内に示されるように、その表面１０１
ｄが粗化処理されている。そのため、コンデンサ下部電
極用銅層１０１の表面１０１ｄには、微細な凹凸が多数
形成されている。そして、上述したコンデンサ下部電極
用銅層１０１、誘電体層１０２、及びコンデンサ上部電
極用銅めっき層１０３でコンデンサ１１３が構成され
る。
【００３４】なお、コンデンサ下部電極用銅層１０１を
構成する表面被覆用銅めっき層１０１ｂと誘電体層１０
２との密着強度を高めるために、表面被覆用銅めっき層
１０１ｂと誘電体層１０２との間にニッケルやクロムの
薄膜を形成しても良い。同様に、コンデンサ上部電極用
銅めっき層１０３と誘電体層１０２との密着強度を高め
るために、コンデンサ上部電極用銅めっき層１０３と誘
電体層１０２との間にニッケルやクロムの薄膜を形成し
ても良い。
【００３５】再び図１を参照する。上述したスルーホー
ル銅めっき層１０１ｆの上には、感光性ポリイミド樹
脂、非感光性樹脂、エポキシ樹脂等から成る層間絶縁層
１０５が形成されている。この層間絶縁層１０５は、そ
の上下に形成されている配線層１０４とコンデンサ上部
電極用銅めっき層１０３とを電気的に絶縁するためのも
のである。なお、１０６は、コンデンサ下部電極用銅層
１０１、誘電体層１０２、コンデンサ上部電極用銅めっ
き層１０３のそれぞれを貫通するスルーホールである。
このスルーホール１０６の内壁には、スルーホール銅め
っき層１０１ｆが形成されており、該スルーホール銅め
っき層１０１ｆにより、コンデンサ１１３（図２参照）
の上部と下部のそれぞれに積層される配線層１０４同士
が電気的に導通する。
【００３６】そして、１０５ａは、層間絶縁層１０５に
形成されたビアホールであり、その側部と底部には配線
用銅めっき層１０４ａが形成されている。この配線用銅
めっき層１０４ａにより、層間絶縁層１０５の上下それ
ぞれに形成されている配線層１０４とコンデンサ上部電
極用銅めっき層１０３とが電気的に導通する。なお、配
線層１０４は、配線用銅めっき層１０４ａを層間絶縁層
１０５上に形成後、それをパターニングして成るもので
ある。
【００３７】上述した配線層１０４と層間絶縁層１０５
は、コンデンサ１１３（図２参照）の上部と下部にそれ
ぞれ交互に複数積層される。そして、本実施形態に係る
多層配線基板１１２は、コンデンサ１１３（コンデンサ
下部電極用銅層１０１、誘電体層１０２、及びコンデン
サ上部電極用銅めっき層１０３から成る）、配線層１０
４、及び層間絶縁層１０５から成るものである。
【００３８】なお、このような多層配線基板１１２上に
は、半導体素子１１０がはんだボール１０９を介して搭
載される。そして、１０７はソルダレジストであり、１
０８はアンダーフィル剤である。このアンダーフィル剤
１０８は、多層配線基板１１２と半導体素子１１０との
間の応力の差を緩和し、この応力の差に起因して半導体
素子１１０がひび割れするのを防ぐためのものである。
【００３９】また、上述した多層配線基板１１２は、図
示しないマザーボードにはんだボール１１１を介して電
気的かつ機械的に接続される。換言すると、本実施形態
に係る多層配線基板１１２とそれに搭載される半導体素
子１１０とで構成される半導体装置は、はんだボールに
よってマザーボードに搭載されるＢＧＡ（Ｂａｌｌ−Ｇ
ｒｉｄ−Ａｒｒａｙ）タイプの半導体装置である。
【００４０】しかしながら、本実施形態に係る多層配線
基板１１２を備えた半導体装置は上述したＢＧＡタイプ
のものに限られるものではない。すなわち、はんだボー
ル１１１に代えてピンを用いるＰＧＡ（Ｐｉｎ−Ｇｒｉ
ｄ−Ａｒｒａｙ）タイプの半導体装置であっても、以下
で説明するのと同様の作用、及び効果を奏することがで
きる。
【００４１】ところで、コンデンサ１１３（図２参照）
を構成するコンデンサ下部電極用銅層１０１とコンデン
サ上部電極用銅めっき層１０３のいずれか一方は、図１
に示される半導体素子１１０に電力を供給する電源層で
ある。そして、残りの一方は、半導体素子１０１を接地
するための接地層である。従って、コンデンサ１１３
は、電源層と接地層との間に形成されており、該コンデ
ンサ１１３は同時スイッチングノイズ低減用のコンデン
サとして機能する。
【００４２】更に、このコンデンサ１１３の容量は、従
来例に係る多層配線基板の層間に形成されているコンデ
ンサ（例えば特開平１０−９３２４６号公報に記載のコ
ンデンサ）のそれと比べて大きくなる。これについて説
明すると、図２に示すように、コンデンサ１１３は、凹
部１０１ｃを有するコンデンサ下部電極用銅層１０１を
その下部電極として用いている。そして、このコンデン
サ下部電極用銅層１０１は、凹部１０１ｃが形成されて
いない場合に比べ、該凹部１０１ｃの側壁の面積の分だ
けその表面１０１ｄの面積が大きくなっている。
【００４３】加えて、コンデンサ下部電極用銅層１０１
の表面１０１ｄは、上述したように粗化処理されて凹凸
が形成されている。そのため、コンデンサ下部電極用銅
層１０１の表面１０１ｄの面積は、粗化処理されていな
い場合に比べてこの凹凸の分だけ面積が大きくなる。そ
して、このようなコンデンサ下部電極用銅層１０１上
に、該コンデンサ下部電極用銅層１０１の表面１０１ｄ
の形状に対応するような表面形状を有する誘電体層１０
２が形成されている。そのため、この誘電体層１０２上
に形成されるコンデンサ上部電極用銅めっき層１０３に
おいて、該誘電体層１０２と接する面１０３ａの形状
も、コンデンサ下部電極用銅層１０１の表面１０１ｄの
形状とほぼ同様のものとなる。従って、コンデンサ上部
電極用銅めっき層１０３の誘電体層１０２と接する面１
０３ａの面積も、コンデンサ下部電極用銅層１０１に凹
部１０１ｃが形成されていない場合に比べて大きくな
る。
【００４４】従って、コンデンサ下部電極用銅層１０１
に凹部１０１ｃが形成されておらず、またその表面が粗
化処理されていない場合に比べ、コンデンサ１１３の両
極板（コンデンサ下部電極用銅層１０１及びコンデンサ
上部電極用銅めっき層１０３）の表面積が大きくなるの
で、該コンデンサ１１３の容量も大きくなる。これによ
り、コンデンサ１１３を同時スイッチングノイズ低減用
コンデンサとして用いると、その容量が従来に比べて大
きいので、該同時スイッチングノイズを従来に比べてよ
り効果的に低減することができる。
【００４５】更に、コンデンサ１１３は、多層配線基板
１１２の層間に形成されている。そのため、同時スイッ
チングノイズ低減用コンデンサを多層配線基板の表面に
実装する場合に比べ、半導体素子１１０と該コンデンサ
１１３との間の配線距離を短くすることができる。これ
により、半導体素子１１０とコンデンサ１１３との間の
配線抵抗を小さくすることができ、コンデンサ１１３の
キャパシタンスの効果が十分に発揮できるので、同時ス
イッチングノイズを更に効果的に低減することができ
る。
【００４６】なお、本実施形態に係る多層配線基板１１
２において、コンデンサ１１３の用途は同時スイッチン
グノイズ低減用コンデンサに限られるものではなく、そ
の他様々な目的に使用することができる。 （２）本発明の第２の実施の形態に係る多層配線基板に
ついての説明 図３は、本実施形態に係る多層配線基板について説明す
る断面図である。図３において、図１に示されるのと同
様の構成部材には図１における参照符号と同様の参照符
号を付し、その説明は以下では省略する。
【００４７】図３において、２０１は凹凸を有するパタ
ーンが形成されたコンデンサ下部電極用銅層（コンデン
サ下部電極用金属層）である。そして、このコンデンサ
下部電極用銅層２０１の上には、ＰＺＴ（Ｌｅａｄ−Ｚ
ｉｒｃｏｎａｔｅ−Ｔｉｔａｎａｔｅ）、ＢａＴｉ
Ｏ3 、ＳｒＴｉＯ3 等の高誘電体物質から成る誘電体層
２０２（コンデンサ用誘電体層）が形成されている。更
に、この誘電体層２０２の上には、コンデンサ上部電極
用銅めっき層２０３（コンデンサ上部電極用金属層）が
形成されている。そして、１０１ｆは、スルーホール１
０６、コンデンサ下部電極用銅層２０１、及びコンデン
サ上部電極用銅めっき層２０３それぞれの表面に形成さ
れているスルーホール銅めっき層である。
【００４８】図４は、図３の点線四角内に示されるＢ部
の拡大断面図である。図４に示されるように、コンデン
サ下部電極用銅層２０１は、下地銅箔２０１ａ（下地金
属層）と、パターニングによりランドやラインが形成さ
れ、開口部を有するパターン形成用銅めっき層２０１ｂ
（パターン形成用金属層）とから成る。すなわち、上述
したコンデンサ下部電極用銅層２０１に形成された凹凸
を有するパターンは、このパターン形成用銅めっき層２
０１ｂのランドやラインにより形成されるものである。
【００４９】また、２０１ｃ、及び２０２ａは、それぞ
れコンデンサ下部電極用銅層２０１、及び誘電体層２０
２の表面である。そして、誘電体層２０２は、その表面
２０２ａがコンデンサ下部電極用銅層２０１の表面２０
１ｃとほぼ同様の形状を有するように該コンデンサ下部
電極用銅層２０１上に形成されている。換言すると、誘
電体層２０２は、その表面２０２ａがコンデンサ下部電
極用銅層２０１の表面２０１ｃに対応するように該コン
デンサ下部電極用銅層２０１上に形成されている。
【００５０】加えて、コンデンサ下部電極用銅層２０１
は、図４の実線円内に示されるように、その表面２０１
ｃが粗化処理されており、該表面２０１ｃには微細な凹
凸が多数形成されている。本実施形態においては、上述
したコンデンサ下部電極用銅層２０１、誘電体層２０
２、及びコンデンサ上部電極用銅めっき層２０３により
コンデンサ２０４が構成される。
【００５１】なお、コンデンサ下部電極用銅層２０１と
誘電体層２０２との密着強度を高めるために、これらの
層の間にニッケルやクロムの薄膜を形成しても良い。同
様に、コンデンサ上部電極用銅めっき層２０３と誘電体
層２０２との密着強度を高めるために、コンデンサ上部
電極用銅めっき層２０３と誘電体層２０２との間にニッ
ケルやクロムの薄膜を形成しても良い。
【００５２】ここで、コンデンサ下部電極用銅層２０１
とコンデンサ上部電極用銅めっき層２０３のいずれか一
方は、半導体素子１１０（図３参照）に電力を供給する
電源層であり、残りの一方は該半導体素子１１０を接地
するための接地層である。従って、コンデンサ２０４
は、このような電源層と接地層との間に形成されるの
で、同時スイッチングノイズ低減用コンデンサとして機
能する。
【００５３】更に、コンデンサ２０４は、従来例に係る
多層配線基板の層間に形成されているコンデンサ（例え
ば特開平１０−９３２４６号公報に記載のコンデンサ）
と比較して、その容量が大きくなる。これについて図４
を参照して説明すると、コンデンサ２０４の下部電極で
あるコンデンサ下部電極用銅層２０１は、凹凸を有する
ようにパターニングされているので、このようにパター
ニングされていない場合に比べてその表面積が大きくな
る。すなわち、コンデンサ下部電極用銅層２０１がパタ
ーニングされていない場合に比べ、コンデンサ下部電極
用銅層２０１の表面２０１ｃの面積は、パターン形成用
銅めっき層２０１ｂに形成されているランドやラインの
側部の面積の分だけ大きくなる。
【００５４】更に、コンデンサ下部電極用銅層２０１の
表面２０１ｃは、上述したように粗化処理され、微細な
凹凸が形成されている。そのため、この凹凸に起因し
て、コンデンサ下部電極用銅層２０１の表面２０１ｃの
面積は、粗化処理されていない場合に比べてその面積が
更に大きくなっている。また、誘電体層２０２の表面２
０２ａの形状は、それが形成されているコンデンサ下部
電極用銅層２０１の表面２０１ａのそれと対応し、該表
面２０１ａとほぼ同様の形状を有している。従って、誘
電体層２０２上に形成されているコンデンサ上部電極用
銅めっき層２０３において、該誘電体層２０２と接して
いる面２０３ａの形状も、コンデンサ下部電極用銅層２
０１の表面２０１ａの形状と対応し、該表面２０１ａと
ほぼ同様の形状を有している。
【００５５】そのため、コンデンサ２０４の上部である
コンデンサ上部電極用銅めっき層２０３の面積も、上で
説明したのと同様の理由により、コンデンサ下部電極用
銅層２０１がパターニングされていない場合に比べてそ
の表面積が大きくなっている。なお、図４に示されるコ
ンデンサ２０４の上部と下部には、図３に示されるよう
に、配線層１０４と層間絶縁層１０５とが交互に積層さ
れる。そして、本実施形態に係る多層配線基板２０５
は、上述したコンデンサ２０４（コンデンサ下部電極用
銅層２０１、誘電体層２０２、及びコンデンサ上部電極
用銅めっき層２０３で構成される）、配線層１０４、及
び層間絶縁層１０５とで構成される。
【００５６】そして、このような多層配線基板２０５に
は、半導体素子１１０がはんだボール１０９を介して搭
載される。また、この多層配線基板２０５と半導体素子
１１０とで構成される半導体装置は、はんだボール１１
１を介して図示しないマザーボードに搭載される。この
ように、本実施形態に係る多層配線基板を備えた半導体
装置は、ＢＧＡタイプの半導体装置であるが、本発明は
これに限られるものではない。すなわち、はんだボール
１１１に代えてピンを用いるＰＧＡタイプの半導体装置
でも、本発明と同様の作用、及び効果を奏することがで
きる。
【００５７】以上説明したように、本実施形態に係る多
層配線基板によれば、多層配線基板２０５の層間に形成
されるコンデンサ２０４の両電極の面積を従来に比べて
大きくすることができる。そのため、コンデンサ２０４
の容量も従来に比べて大きくすることができ、同時スイ
ッチングノイズを従来に比べてより効果的に低減するこ
とができる。
【００５８】更に、コンデンサ２０４は、多層配線基板
２０５の層間に形成されている。そのため、同時スイッ
チングノイズ低減用コンデンサを多層配線基板の表面に
実装する場合に比べ、半導体素子１１０とコンデンサ２
０４との間の配線距離を短くすることができる。従っ
て、半導体素子１１０とコンデンサ２０４との間の配線
抵抗が小さくなり、コンデンサ２０４のキャパシタンス
の効果を十分に発揮することができる。これにより、同
時スイッチングノイズを更に効果的に低減することがで
きる。
【００５９】なお、本実施形態に係る多層配線基板２０
５において、コンデンサ２０４の用途は同時スイッチン
グノイズ低減用コンデンサに限られるものではなく、そ
の他様々な目的に使用することができる。 （３）本発明の第３の実施の形態に係る多層配線基板の
製造方法についての説明 次に、第１の実施形態で説明した多層配線基板１１２の
製造方法について、図５（ａ）〜（ｄ）、図６（ａ）〜
（ｄ）、図７（ａ）〜（ｄ）、及び図８（ａ）〜（ｃ）
を参照しながら説明する。
【００６０】図５（ａ）〜（ｄ）、図６（ａ）〜
（ｄ）、図７（ａ）〜（ｄ）、及び図８（ａ）〜（ｃ）
は、本実施形態に係る多層配線基板の製造方法について
示す断面図である。まず最初に、図５（ａ）に示すよう
に、アルミニウム基板１１４（支持体）に、凹部形成用
銅めっき層１０１ａ（金属層）を電解銅めっきにより形
成する。なお、支持体としては、アルミニウム基板の他
に樹脂基板を用いても良い。この場合、凹部形成用銅め
っき層１０１ａは無電解銅めっきにより樹脂基板上に形
成される。
【００６１】続いて、図５（ｂ）に示すように、凹部形
成用銅めっき層１０１ａを開口し、開口部１０１ｇを形
成する。この開口部１０１ｇは、凹部１０１ｃ（図２参
照）に対応するものである。次に、図５（ｃ）に示すよ
うに、全体に表面被覆用銅めっき層１０１ｂ（表面被覆
用金属層）を形成する。これにより、凹部形成用銅めっ
き層１０１ａと表面被覆用銅めっき層１０１ｂとから成
るコンデンサ下部電極用銅層１０１（コンデンサ下部電
極用金属層）がアルミニウム基板１１４上に形成された
ことになる。そして、コンデンサ下部電極用銅層１０１
において開口部１０１ｇに対応する部分には、凹部１０
１ｃが形成される。
【００６２】次に、図５（ｄ）に示すように、上のよう
にして形成されたコンデンサ下部電極用銅層１０１に対
して表面粗化処理をし、その表面１０１ｄに微細な凹凸
を形成する。図５（ｄ）の実線円内に示すものは、この
ようにして表面粗化処理を施した後の表面１０１ｄの拡
大断面図である。この表面粗化処理は、ブラックオキサ
イド処理や、ソフトエッチングにより行われる。ソフト
エッチングを行う場合は、コンデンサ下部電極用銅層１
０１の表面１０１ｄを硫酸、過酸化水素水、過硫酸ソー
ダ水溶液、過硫酸カリ水溶液等の酸化性を有する水溶液
に浸し、該表面１０１ｄを僅かにエッチングして微細な
凹凸を形成する。そして、ブラックオキサイド処理を行
う場合は、上で挙げた酸化性を有する水溶液を表面１０
１ｄに吹き付け、該表面１０１ｄに微細な凹凸を形成す
る。
【００６３】続いて、図６（ａ）に示すように、表面が
粗化されたコンデンサ下部電極用銅層１０１上に、ＰＺ
Ｔ、ＢａＴｉＯ3 、ＳｒＴｉＯ3 等の高誘電体物質から
成る誘電体層１０２（コンデンサ用誘電体層）を形成す
る。この誘電体層１０２は、ＣＶＤ法（化学的気相成長
法）やスパッタリングにより形成されるものである。Ｃ
ＶＤ法を用いて誘電体層１０２を形成すると、カバレッ
ジの良い層を形成することができる。そのため、これに
より形成された誘電体層１０２の表面１０２ａは、それ
が形成されているコンデンサ下部電極用銅層１０１の表
面１０１ｄの形状とほぼ同様の形状を有することにな
る。
【００６４】なお、誘電体層１０２を形成する前に、コ
ンデンサ下部電極用銅層１０１の表面にクロムやニッケ
ルの薄膜をスパッタリングやＣＶＤ法により形成し、誘
電体層１０２をこれらの薄膜上に形成しても良い。この
ようにすることで、コンデンサ下部電極用銅層１０１と
誘電体層１０２との密着強度が高くなる。次に、図６
（ｂ）に示すように、誘電体層１０２上にコンデンサ上
部電極用銅めっき層１０３（コンデンサ上部電極用金属
層）を形成する。このコンデンサ上部電極用銅めっき層
１０３を形成するには、最初にスパッタリングにより銅
層（図示せず）を誘電体層１０２上に形成し、その上に
電解銅めっき層（図示せず）を形成する。
【００６５】すなわち、コンデンサ上部電極用銅めっき
層１０３は、スパッタリングによる銅層と、電解銅めっ
き層とを積層して成るものである。このように、スパッ
タリングで誘電体層１０２上に銅層を形成すると、該誘
電体層１０２とコンデンサ上部電極用銅めっき層１０３
との密着強度が高くなる。なお、上のようにしてコンデ
ンサ上部電極用銅めっき層１０３を形成する代わりに、
最初に無電解銅めっき層を誘電体層１０２上に形成し、
該無電解銅めっき層上に電解銅めっき層を形成し、該無
電解銅めっき層と電解銅めっき層とでコンデンサ上部電
極用銅めっき層１０３を構成しても良い。
【００６６】また、先に説明したのと同様に、誘電体層
１０２上にクロムやニッケルの薄膜をスパッタリングや
ＣＶＤにより形成し、これらの薄膜上に銅層を形成して
も良い。このようにすることで、誘電体層１０２とコン
デンサ上部電極用銅めっき層１０３との密着強度が更に
高められる。続いて、図６（ｃ）に示すように、アルミ
ニウム基板１１４の表面をエッチング液に浸し、該アル
ミニウム基板１１４を除去する。なお、アルミニウム基
板１１４上に形成されているコンデンサ下部電極用銅層
１０１は、このエッチング液に対してエッチングされな
い必要がある。そのため、この際に用いるエッチング液
には、アルミニウムのエッチングレートが銅のエッチン
グレートよりも高くなるようなエッチング液を用いるの
が好ましい。
【００６７】次に、図６（ｄ）に示すように、機械ドリ
ル等を用いて、コンデンサ下部電極用銅層１０１、誘電
体層１０２、及びコンデンサ上部電極用銅めっき層１０
３を貫通するスルーホール１０６を形成する。続いて、
図７（ａ）に示すように、全体に無電解銅めっきを施
し、その後電解銅めっきを施すことにより、スルーホー
ル銅めっき層１０１ｆを形成する。このスルーホール銅
めっき層１０１ｆは、スルーホール１０６の内壁の他
に、コンデンサ上部電極用銅めっき層１０３の表面やコ
ンデンサ下部電極用銅層１０１の表面にも形成される。
【００６８】次に、図７（ｂ）に示すように、誘電体層
１０２の上部に形成されているコンデンサ上部電極用銅
めっき層１０３とスルーホール銅めっき層１０１ｆ、及
び誘電体層１０２の下部に形成されているコンデンサ下
部電極用銅層１０１とスルーホール銅めっき層１０１ｆ
をパターニングする。このパターニングは、スルーホー
ル銅めっき層１０１ｆの表面にフォトレジスト（図示せ
ず）を塗布し、それを露光後に現像したものをマスクに
し、銅をウエットエッチングして行われる。
【００６９】続いて、図７（ｃ）に示すように、全体に
層間絶縁層１０５を形成する。この層間絶縁層１０５
は、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、
エポキシ樹脂等から成る。そして、これらの樹脂は、ス
ピンコータや刷毛を用いて全体に塗布される。次に、図
７（ｄ）に示すように、この層間絶縁層１０５にビアホ
ール１０５ａを形成し、該ビアホールの底部にスルーホ
ール銅めっき層１０１ｆの表面が露出するようにする。
【００７０】このビアホール１０５ａは、層間絶縁層１
０５が非感光性ポリイミド樹脂やエポキシ樹脂等から成
る場合、これらの樹脂においてビアホール１０５ａに対
応する部分にレーザを照射し、開口することで形成され
る。また、層間絶縁層１０５が感光性ポリイミド樹脂か
ら成る場合は、この感光性ポリイミド樹脂においてビア
ホール１０５ａとなる部分を露光、現像して除去するこ
とにより形成される。
【００７１】続いて、図８（ａ）に示すように、全体に
配線用銅めっき層１０４ａを形成する。この配線用銅め
っき層１０４ａは、最初に全体に無電解銅めっき層（図
示せず）を形成し、この無電解銅めっき層上に電解銅め
っき層を形成することにより形成される。そして、この
配線用銅めっき層１０４ａにより、ビアホール１０５ａ
の側部及び底部が覆われることになる。
【００７２】次に、図８（ｂ）に示すように、上で形成
された配線用銅めっき層１０４ａをパターニングする。
これにより、層間絶縁層１０５上に配線層１０４が形成
されたことになる。この後は、図７（ｃ）から図８
（ｂ）に示される工程を所望の回数繰り返し、層間絶縁
層１０５と配線層１０４とを交互に積層していく。図８
（ｃ）は、このようにして層間絶縁層１０５と配線層１
０４とを交互に積層し、配線層１０４を６層積層した場
合の断面図である。
【００７３】以上により、第１の実施の形態で説明した
多層配線基板１１２が完成する。そして、この多層配線
基板１１２には、第１の実施の形態で説明したように、
半導体素子１１０がはんだボール１０９を介して搭載さ
れる（図１参照）。 （４）本発明の第４の実施の形態に係る多層配線基板の
製造方法についての説明 次に、第２の実施形態で説明した多層配線基板２０５の
製造方法について、図９（ａ）〜（ｄ）、図１０（ａ）
〜（ｄ）、図１１（ａ）〜（ｄ）、図１２（ａ）〜
（ｄ）、及び図１３を参照しながら説明する。
【００７４】図９（ａ）〜（ｄ）、図１０（ａ）〜
（ｄ）、図１１（ａ）〜（ｄ）、図１２（ａ）〜
（ｄ）、及び図１３は、本実施形態に係る多層配線基板
の製造方法について示す断面図である。まず最初に、図
９（ａ）に示すように、表面に下地銅箔２０１ａ（下地
金属層）が形成されたアルミニウム基板１１４（支持
体）を用意する。なお、これに代えて、表面に銅めっき
層が形成されたアルミニウム基板を用意し、この銅めっ
き層を下地金属層にしても良い。また、支持体としては
樹脂基板を用いても良く、この場合は無電解銅めっき層
をその表面に形成し、該無電解銅めっき層を下地金属層
として用いる。
【００７５】次に、図９（ｂ）に示すように、下地銅箔
２０１ａの表面にフォトレジスト２０６を塗布し、該フ
ォトレジスト２０６を露光、現像してパターンを形成す
る。これにより、開口部２０６ａがフォトレジスト２０
６に形成される。なお、この開口部２０６ａは、ランド
やライン等の形状を有するものである。また、この開口
部２０６ａの底部には、その下に形成されている下地銅
箔２０１ａの表面が露出する。
【００７６】続いて、図９（ｃ）に示すように、下地銅
箔２０１ａを給電層にし、フォトレジスト２０６の開口
部２０６ａから表面が露出している部分の下地銅箔２０
１ａ上に、パターン形成用銅めっき層２０１ｂを電解銅
めっきにより形成する。上述したように、開口部２０６
ａはランドやライン等の形状を有しているので、上のよ
うにして形成されるパターン形成用銅めっき層２０１ｂ
もランドやライン等の形状を有する。
【００７７】次に、図９（ｄ）に示すように、表面に残
っているフォトレジスト２０６を除去する。これによ
り、下地銅箔２０１ａとパターン形成用銅めっき層２０
１ｂとから成るコンデンサ下部電極用銅層２０１が、ア
ルミニウム基板１１４上に形成されたことになる。続い
て、図１０（ａ）に示すように、コンデンサ下部電極用
銅層２０１の表面２０１ｃに対して表面粗化処理を行
う。図１０（ａ）の実線円内に示すものは、このように
して表面粗化処理を行った後の表面２０１ｃの拡大断面
図である。
【００７８】この表面粗化処理は、第３の実施の形態と
同様に、ブラックオキサイド処理や、ソフトエッチング
により行われる。そして、ソフトエッチングを行う場合
は、コンデンサ下部電極用銅層２０１の表面２０１ｃを
硫酸、過酸化水素水、過硫酸ソーダ水溶液、過硫酸カリ
水溶液等の酸化性を有する水溶液に浸し、該表面２０１
ｃを僅かにエッチングして微細な凹凸を形成する。そし
て、ブラックオキサイド処理を行う場合は、上で挙げた
酸化性を有する水溶液を表面２０１ｃに吹き付け、該表
面２０１ｃに微細な凹凸を形成する。
【００７９】次に、図１０（ｂ）に示すように、表面が
粗化されたコンデンサ下部電極用銅層２０１上に、誘電
体層２０２（コンデンサ用誘電体層）をスパッタリング
やＣＶＤ法により形成する。この誘電体層２０２は、Ｐ
ＺＴ、ＢａＴｉＯ3 、ＳｒＴｉＯ3 等の高誘電体物質か
ら成るものである。ここで、第３の実施の形態で説明し
たように、ＣＶＤ法を用いて誘電体層２０２を形成する
と、カバレッジの良い誘電体層２０２をコンデンサ下部
電極用銅層２０１上に形成することができる。従って、
これにより形成された誘電体層２０２の表面２０２ａ
は、その下のコンデンサ下部電極用銅層２０１の表面２
０１ｃの形状とほぼ同様の形状を有することになる。
【００８０】なお、誘電体層２０２を形成する前に、ク
ロムやニッケルの薄膜をコンデンサ下部電極用銅層２０
１上にスパッタリングやＣＶＤ法により形成し、これら
の薄膜上に誘電体層２０２を形成しても良い。このよう
にすると、コンデンサ下部電極用銅層と誘電体層２０２
との密着強度が高められる。続いて、図１０（ｃ）に示
すように、誘電体層２０２の上にコンデンサ上部電極用
銅めっき層２０３を電解銅めっきにより形成する。この
ときも、上と同様に、誘電体層２０２上にクロムやニッ
ケルの薄膜をスパッタリングやＣＶＤ法により形成し、
これらの膜の上にコンデンサ上部電極用銅めっき層２０
３を形成しても良い。このようにすると、誘電体層２０
２とコンデンサ上部電極用銅めっき層２０３との密着強
度が高められる。
【００８１】また、第３の実施の形態と同様に、誘電体
層２０２上にスパッタリングにより銅層を形成し、該銅
層上にコンデンサ上部電極用銅めっき層２０３を電解銅
めっきにより形成しても良い。このようにしても、誘電
体層２０２とコンデンサ上部電極用銅めっき層２０３と
の密着強度を高くすることができる。そして、図１０
（ｄ）に示すように、ＣＭＰ法（化学機械研磨法）によ
り、コンデンサ上部電極用銅めっき層２０３の表面を研
磨し、平坦化する。このとき、コンデンサ上部電極用銅
めっき層２０３の下部にはアルミニウム基板１１４が形
成されているので、ＣＭＰ法による研磨の際にコンデン
サ上部電極用銅めっき層が歪むことが無く、良好に研磨
を行うことができる。
【００８２】次に、図１１（ａ）に示すように、アルミ
ニウム基板１１４をエッチング液に浸してエッチング
し、除去する。なお、このエッチングの際に、コンデン
サ下部電極用銅層２０１はエッチングされない必要があ
る。そのため、この際に用いるエッチング液には、アル
ミニウムのエッチングレートが銅のエッチングレートよ
りも高くなるようなエッチング液を用いる。
【００８３】続いて、図１１（ｂ）に示すように、機械
ドリル等を用いて、コンデンサ下部電極用銅層２０１、
誘電体層２０２、及びコンデンサ上部電極用銅めっき層
２０３を貫通するスルーホール１０６を形成する。そし
て、図１１（ｃ）に示すように、全体に無電解銅めっき
を施し、その後電解銅めっきを施すことにより、スルー
ホール銅めっき層１０１ｆを形成する。なお、このスル
ーホール銅めっき層１０１ｆは、スルーホール１０６の
内壁の他に、コンデンサ上部電極用銅めっき層２０３の
表面やコンデンサ下部電極用銅層２０１の表面にも形成
される。
【００８４】次に、図１１（ｄ）に示すように、誘電体
層２０２上に形成されているコンデンサ上部電極用銅め
っき層２０３とその表面に形成されているスルーホール
銅めっき層１０１ｆ、及び誘電体層２０２の下に形成さ
れているコンデンサ下部電極用銅層２０１とその表面に
形成されているスルーホール銅めっき層１０１ｆをパタ
ーニングする。なお、このパターニングは、スルーホー
ル銅めっき層１０１ｆの表面にフォトレジスト（図示せ
ず）を塗布し、それを露光後に現像したものをマスクに
し、銅をウエットエッチングして行われるものである。
【００８５】続いて、図１２（ａ）に示すように、全体
に層間絶縁層１０５を形成する。この層間絶縁層１０５
は、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、
エポキシ樹脂等から成る。そして、これらの樹脂は、ス
ピンコータや刷毛を用いて全体に塗布される。そして、
図１２（ｂ）に示すように、この層間絶縁層１０５にビ
アホール１０５ａを形成し、該ビアホールの底部にスル
ーホール銅めっき層１０１ｆの表面が露出するようにす
る。
【００８６】このビアホール１０５ａは、層間絶縁層１
０５が非感光性ポリイミド樹脂やエポキシ樹脂等から成
る場合、これらの樹脂においてビアホール１０５ａに対
応する部分にレーザを照射し、開口することで形成され
る。また、層間絶縁層１０５が感光性ポリイミド樹脂か
ら成る場合は、この感光性ポリイミド樹脂においてビア
ホール１０５ａとなる部分を露光、現像して除去するこ
とにより形成される。
【００８７】続いて、図１２（ｃ）に示すように、全体
に配線用銅めっき層１０４ａを形成する。この配線用銅
めっき層１０４ａは、最初に全体に無電解銅めっき層
（図示せず）を形成し、この無電解銅めっき層上に電解
銅めっき層を形成することにより形成される。そして、
この配線用銅めっき層１０４ａにより、ビアホール１０
５ａの側部及び底部が覆われる。
【００８８】次に、図１２（ｄ）に示すように、上で形
成された配線用銅めっき層１０４ａをパターニングす
る。これにより、層間絶縁層１０５上に配線層１０４が
形成されたことになる。この後は、図１２（ａ）から図
１２（ｄ）に示される工程を所望の回数繰り返し、層間
絶縁層１０５と配線層１０４とを交互に積層していく。
図１３は、このようにして層間絶縁層１０５と配線層１
０４とを交互に積層し、配線層１０４を６層積層した場
合の断面図である。
【００８９】以上により、第２の実施の形態で説明した
多層配線基板２０５が完成する。そして、この多層配線
基板２０５には、第２の実施の形態で説明したように、
半導体素子１１０がはんだボール１０９を介して搭載さ
れる（図３参照）。
【００９０】
【発明の効果】以上説明したように、本発明に係る多層
配線基板によれば、凹部や凹凸状のパターンが形成され
たコンデンサ下部電極用金属層と、その上に形成された
コンデンサ用誘電体層、そして該コンデンサ用誘電体層
上に形成されたコンデンサ下部電極用金属層でコンデン
サが構成される。このような構成により、コンデンサの
両電極の面積を従来よりも大きくすることができ、該コ
ンデンサの容量を従来よりも大きくすることができる。
【００９１】加えて、コンデンサ下部電極用金属層の表
面に対し表面粗化処理を施すことにより、該コンデンサ
下部電極用金属層の表面の面積を更に大きくすることが
でき、これに伴いコンデンサの容量を更に大きくするこ
とができる。また、上述したコンデンサは、多層配線基
板の層間に形成されている。そのため、コンデンサが多
層配線基板の表面に実装される場合に比べ、多層配線基
板に搭載される半導体素子とコンデンサとの配線距離を
短くすることができ、該配線の配線抵抗を小さくするこ
とができる。
【００９２】従って、本発明に係る多層配線基板では、
その層間に形成されるコンデンサを同時スイッチングノ
イズ低減用コンデンサとして用いると、同時スイッチン
グノイズを従来に比べて効果的に低減することができ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る多層配線基板
の断面図である。
【図２】図１に示される本発明の第１の実施の形態に係
る多層配線基板のＡ部の拡大断面図である。
【図３】本発明の第２の実施の形態に係る多層配線基板
の断面図である。
【図４】図３に示される本発明の第２の実施の形態に係
る多層配線基板のＢ部の拡大断面図である。
【図５】本発明の第３の実施の形態に係る多層配線基板
の製造方法について示す断面図（その１）である。
【図６】本発明の第３の実施の形態に係る多層配線基板
の製造方法について示す断面図（その２）である。
【図７】本発明の第３の実施の形態に係る多層配線基板
の製造方法について示す断面図（その３）である。
【図８】本発明の第３の実施の形態に係る多層配線基板
の製造方法について示す断面図（その４）である。
【図９】本発明の第４の実施の形態に係る多層配線基板
の製造方法について示す断面図（その１）である。
【図１０】本発明の第４の実施の形態に係る多層配線基
板の製造方法について示す断面図（その２）である。
【図１１】本発明の第４の実施の形態に係る多層配線基
板の製造方法について示す断面図（その３）である。
【図１２】本発明の第４の実施の形態に係る多層配線基
板の製造方法について示す断面図（その４）である。
【図１３】本発明の第４の実施の形態に係る多層配線基
板の製造方法について示す断面図（その５）である。
【符号の説明】
１０１、２０１・・・コンデンサ下部電極用銅層、 １０１ａ・・・・・・凹部形成用銅めっき層、 １０１ｂ・・・・・・表面被覆用銅めっき層、 １０１ｃ・・・・・・コンデンサ下部電極用銅層１０１
の凹部、 １０１ｄ・・・・・・コンデンサ下部電極用銅層１０１
の表面、 １０１ｆ・・・・・・スルーホール銅めっき層１０１
ａ、 １０１ｇ・・・・・・凹部形成用銅めっき層の開口部、 ２０１ａ・・・・・・下地銅層、 ２０１ｂ・・・・・・パターン形成用銅めっき層、 ２０１ｃ・・・・・・コンデンサ下部電極用銅層２０１
の表面、 １０２、２０２・・・誘電体層、 １０２ａ・・・・・・誘電体層１０２の表面、 ２０２ａ・・・・・・誘電体層２０２の表面、 １０３、２０３・・・コンデンサ上部電極用銅めっき
層、 １０３ａ・・・・・・コンデンサ上部電極用銅めっき層
１０３が誘電体層１０２と接する面、 ２０３ａ・・・・・・コンデンサ上部電極用銅めっき層
２０３が誘電体層２０２と接する面、 １０４・・・・・・・配線層、 １０４ａ・・・・・・配線用銅めっき層、 １０５・・・・・・・層間絶縁層、 １０５ａ・・・・・・ビアホール、 １０６・・・・・・・スルーホール、 １０７・・・・・・・ソルダレジスト、 １０８・・・・・・・アンダーフィル剤、 １０９、１１１・・・はんだボール、 １１０・・・・・・・半導体素子、 １１２、２０５・・・多層配線基板、 １１３、２０４・・・コンデンサ、 １１４・・・・・・・支持体、 ２０６・・・・・・・フォトレジスト、 ２０６ａ・・・・・・フォトレジストの開口部。
フロントページの続き Ｆターム(参考） 5E346 AA06 AA12 AA13 AA26 AA29 AA32 AA33 AA35 AA42 AA43 AA54 BB02 BB03 BB04 BB07 BB11 CC09 CC10 CC21 CC32 DD03 DD07 DD17 DD24 DD25 DD33 DD44 EE33 EE38 FF04 FF07 FF15 GG15 GG16 GG17 GG18 GG19 GG27 GG28 HH01

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 交互に複数積層された配線層と層間絶縁
    層とを含む多層配線基板において、 前記多層配線基板は、 一以上の凹部が形成されたコンデンサ下部電極用金属層
    と、 前記コンデンサ下部電極用金属層上に形成されたコンデ
    ンサ用誘電体層と、 前記コンデンサ用誘電体層上に形成されたコンデンサ上
    部電極用金属層とを含むことを特徴とする多層配線基
    板。
  2. 【請求項２】 前記コンデンサ下部電極用金属層は、コ
    ンデンサ用誘電体層と接する面が粗化されていることを
    特徴とする請求項１に記載の多層配線基板。
  3. 【請求項３】 前記コンデンサ下部電極用金属層と前記
    コンデンサ用誘電体層との間、又は前記コンデンサ上部
    電極用金属層と前記コンデンサ用誘電体層との間に、コ
    ンデンサ下部電極用金属層又はコンデンサ上部電極用金
    属層とコンデンサ用誘電体層との密着強度を高める層が
    形成されていることを特徴とする請求項１又は請求項２
    に記載の多層配線基板。
  4. 【請求項４】 前記密着強度を高める層は、ニッケル又
    はクロムを含んでいることを特徴とする請求項３に記載
    の多層配線基板。
  5. 【請求項５】 前記コンデンサ下部電極用金属層又は前
    記コンデンサ上部電極用金属層は、銅を含んでいること
    を特徴とする請求項１から請求項４のいずれか一に記載
    の多層配線基板。
  6. 【請求項６】 前記コンデンサ用誘電体層は、ＰＺＴ
    （Ｌｅａｄ−Ｚｉｒｃｏｎａｔｅ−Ｔｉｔａｎａｔ
    ｅ）、ＢａＴｉＯ3 又はＳｒＴｉＯ3 のうちのいずれか
    一以上を含むことを特徴とする請求項１から請求項５の
    いずれか一に記載の多層配線基板。
  7. 【請求項７】 支持体上に金属層を形成する工程と、 前記金属層に一以上の開口部を形成する工程と、 全体に表面被覆用金属層を形成し、該表面被覆用金属層
    と前記金属層とを含み一以上の凹部が形成されたコンデ
    ンサ下部電極用金属層を形成する工程と、 化学的気相成長法又はスパッタリングにより、前記コン
    デンサ下部電極用金属層の表面形状に対応するような表
    面形状を有するコンデンサ用誘電体層を該コンデンサ下
    部電極用金属層上に形成する工程と、 前記コンデンサ用誘電体層上にコンデンサ上部電極用金
    属層を形成する工程と、 前記コンデンサ上部電極用金属層を形成した後に、前記
    支持体を除去する工程とを含むことを特徴とする多層配
    線基板の製造方法。
  8. 【請求項８】 支持体上に下地金属層を形成する工程
    と、 前記下地金属層上にパターン形成用金属層を形成する工
    程と、 前記パターン形成用金属層に凹凸状のパターンを形成
    し、該パターン形成用金属層と前記下地金属層とを含み
    表面に凹凸状のパターンを備えたコンデンサ下部電極用
    金属層を形成する工程と、 化学的気相成長法又はスパッタリングにより、前記コン
    デンサ下部電極用金属層の表面形状に対応するような表
    面形状を有するコンデンサ用誘電体層を該コンデンサ下
    部電極用金属層上に形成する工程と、 前記コンデンサ用誘電体層上にコンデンサ上部電極用金
    属層を形成する工程と、 前記コンデンサ上部電極用金属層を形成した後に、前記
    支持体を除去する工程とを含むことを特徴とする多層配
    線基板の製造方法。
  9. 【請求項９】 前記コンデンサ上部電極用金属層を形成
    する工程は、該コンデンサ上部電極用金属層を形成後に
    その表面を研磨し、平坦化する工程を含むことを特徴と
    する請求項８に記載の多層配線基板の製造方法。
  10. 【請求項１０】 前記コンデンサ下部電極用金属層を形
    成する工程は、該コンデンサ下部電極用金属層を形成後
    にその表面を粗化する工程を含むことを特徴とする請求
    項７から請求項９のいずれか一に記載の多層配線基板の
    製造方法。
  11. 【請求項１１】 前記コンデンサ下部電極用金属層上に
    コンデンサ用誘電体層を形成する工程は、該コンデンサ
    用誘電体層を形成する前に、コンデンサ下部電極用金属
    層上にコンデンサ用誘電体層との密着強度を高める金属
    層を形成する工程を含むことを特徴とする請求項７から
    請求項１０のいずれか一に記載の多層配線基板の製造方
    法。
  12. 【請求項１２】 前記誘電体層上にコンデンサ上部電極
    用金属層を形成する工程は、該コンデンサ上部電極用金
    属層を形成する前に、コンデンサ用誘電体層上にコンデ
    ンサ上部電極用金属層との密着強度を高める金属層を形
    成する工程を含むことを特徴とする請求項７から請求項
    １１のいずれか一に記載の多層配線基板の製造方法。
  13. 【請求項１３】 前記誘電体層上にコンデンサ上部電極
    用金属層を形成する工程は、 前記誘電体層上にスパッタリングにより銅層を形成する
    工程と 前記銅層上に電解銅めっき層を形成する工程とを含むこ
    とを特徴とする請求項７から請求項１２のいずれか一に
    記載の多層配線基板の製造方法。
  14. 【請求項１４】 請求項１から請求項６のいずれか一に
    記載の多層配線基板、又は請求項７から請求項１３のい
    ずれか一に記載の多層配線基板の製造方法により製造さ
    れた多層配線基板に半導体素子が搭載されたことを特徴
    とする半導体装置。
JP35861999A 1999-12-17 1999-12-17 多層配線基板の製造方法、及び半導体装置 Expired - Fee Related JP3585796B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP35861999A JP3585796B2 (ja) 1999-12-17 1999-12-17 多層配線基板の製造方法、及び半導体装置
US09/736,886 US6410858B1 (en) 1999-12-17 2000-12-14 Multilayered wiring board, a production process for, and semiconductor device using, the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35861999A JP3585796B2 (ja) 1999-12-17 1999-12-17 多層配線基板の製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2001177004A true JP2001177004A (ja) 2001-06-29
JP3585796B2 JP3585796B2 (ja) 2004-11-04

Family

ID=18460260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35861999A Expired - Fee Related JP3585796B2 (ja) 1999-12-17 1999-12-17 多層配線基板の製造方法、及び半導体装置

Country Status (2)

Country Link
US (1) US6410858B1 (ja)
JP (1) JP3585796B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258625A (ja) * 2007-04-06 2008-10-23 Ibiden Co Ltd インターポーザおよびその製造方法ならびに電子回路パッケージ
JPWO2008129704A1 (ja) * 2007-04-18 2010-07-22 イビデン株式会社 多層プリント配線板及びその製造方法
JP2013514637A (ja) * 2009-12-18 2013-04-25 シュバイツァー エレクトロニク アーゲー 導体構造要素及び導体構造要素を製造するための方法
WO2016021529A1 (ja) * 2014-08-06 2016-02-11 株式会社村田製作所 複合電子部品

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1121008B1 (en) * 1998-09-03 2008-07-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing the same
US6606793B1 (en) 2000-07-31 2003-08-19 Motorola, Inc. Printed circuit board comprising embedded capacitor and method of same
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
DE10042229A1 (de) * 2000-08-28 2002-03-28 Epcos Ag Elektrisches Bauelement, Verfahren zu dessen Herstellung und dessen Verwendung
US6890629B2 (en) * 2001-09-21 2005-05-10 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
WO2002025709A2 (en) * 2000-09-21 2002-03-28 Casper Michael D Integrated thin film capacitor/inductor/interconnect system and method
EP1231637A3 (en) * 2001-02-08 2004-08-25 Hitachi, Ltd. High dielectric constant composite material and multilayer wiring board using the same
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
JP3792129B2 (ja) * 2001-03-01 2006-07-05 新光電気工業株式会社 キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法
US6879492B2 (en) * 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
TW563142B (en) * 2001-07-12 2003-11-21 Hitachi Ltd Thin film capacitor, and electronic circuit component
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
US20040012097A1 (en) * 2002-07-17 2004-01-22 Chien-Wei Chang Structure and method for fine pitch flip chip substrate
US20050037381A1 (en) * 2002-09-16 2005-02-17 Receptors Llc Artificial receptors, building blocks, and methods
US7253510B2 (en) * 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US6967556B2 (en) * 2003-06-30 2005-11-22 International Business Machines Corporation High power space transformer
US6967557B2 (en) * 2003-08-26 2005-11-22 International Business Machines Corporation Wafer test space transformer
JP2005158848A (ja) * 2003-11-21 2005-06-16 Nitto Denko Corp 配線回路基板の製造方法
JP4418250B2 (ja) * 2004-02-05 2010-02-17 株式会社ルネサステクノロジ 高周波回路モジュール
JP2006173270A (ja) * 2004-12-14 2006-06-29 Tdk Corp チップ型電子部品
KR100867038B1 (ko) 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
TW200730042A (en) * 2005-10-14 2007-08-01 Ibiden Co Ltd Method for manufacturing high-dielectric sheet
KR100733253B1 (ko) * 2005-11-18 2007-06-27 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조방법
US7510928B2 (en) 2006-05-05 2009-03-31 Tru-Si Technologies, Inc. Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
US7804678B2 (en) * 2007-04-25 2010-09-28 Industrial Technology Research Institute Capacitor devices
JP5114130B2 (ja) 2007-08-24 2013-01-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
TWI331488B (en) * 2007-10-09 2010-10-01 Unimicron Technology Corp Printed circuit board and fabrication method thereof
US7759787B2 (en) * 2007-11-06 2010-07-20 International Business Machines Corporation Packaging substrate having pattern-matched metal layers
US8212149B2 (en) * 2008-03-04 2012-07-03 Broadcom Corporation Mutual capacitance and magnetic field distribution control for transmission lines
US20140048313A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Thermally enhanced wiring board with thermal pad and electrical post
CN104349593A (zh) * 2013-08-08 2015-02-11 钰桥半导体股份有限公司 具有散热垫及电性突柱的散热增益型线路板
US9301405B1 (en) * 2015-01-26 2016-03-29 Kinsus Interconnect Technology Corp. Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole
US9439292B1 (en) * 2015-03-06 2016-09-06 Kinsus Interconnect Technology Corp. Method for manufacturing a circuit board with buried element having high density pin count and the circuit board structure
CN117374055A (zh) * 2023-11-21 2024-01-09 宜确半导体（苏州）有限公司 一种三维半导体结构、三维电容器及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524712B1 (fr) * 1982-03-31 1985-06-07 Radiotechnique Compelec Circuit hyperfrequence a condensateur integre et application a un circuit d'alimentation
JPH0232059A (ja) 1988-07-18 1990-02-01 Kyowa Hakko Kogyo Co Ltd インダゾール誘導体
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5187166A (en) 1990-07-31 1993-02-16 Nisshin Flour Milling Co., Ltd. Azabicyclo derivatives and their use as antiemetics
TW270114B (ja) 1993-10-22 1996-02-11 Hoffmann La Roche
JPH08225535A (ja) 1994-11-15 1996-09-03 Dai Ichi Seiyaku Co Ltd インダゾール誘導体
JPH1093246A (ja) 1996-09-18 1998-04-10 Kyocera Corp 多層配線基板
WO1998030548A1 (fr) 1997-01-13 1998-07-16 Yamanouchi Pharmaceutical Co., Ltd. AGONISTES DU RECEPTEUR 5-HT2c ET DERIVES D'AMINOALKYLINDAZOLE
WO1998049698A2 (en) * 1997-04-25 1998-11-05 Koninklijke Philips Electronics N.V. Method of manufacturing an enveloped multilayer capacitor and an envelope multilayer capacitor
SE511824C2 (sv) * 1997-08-22 1999-12-06 Ericsson Telefon Ab L M Avkopplingskondensator samt chipsmodul
US6252761B1 (en) * 1999-09-15 2001-06-26 National Semiconductor Corporation Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258625A (ja) * 2007-04-06 2008-10-23 Ibiden Co Ltd インターポーザおよびその製造方法ならびに電子回路パッケージ
JP4571201B2 (ja) * 2007-04-06 2010-10-27 イビデン株式会社 インターポーザ
US7911802B2 (en) 2007-04-06 2011-03-22 Ibiden Co., Ltd. Interposer, a method for manufacturing the same and an electronic circuit package
JPWO2008129704A1 (ja) * 2007-04-18 2010-07-22 イビデン株式会社 多層プリント配線板及びその製造方法
JP4980419B2 (ja) * 2007-04-18 2012-07-18 イビデン株式会社 多層プリント配線板及びその製造方法
US8471153B2 (en) 2007-04-18 2013-06-25 Ibiden Co., Ltd. Multilayer printed wiring board including a capacitor section
US9101070B2 (en) 2007-04-18 2015-08-04 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
JP2013514637A (ja) * 2009-12-18 2013-04-25 シュバイツァー エレクトロニク アーゲー 導体構造要素及び導体構造要素を製造するための方法
US9456500B2 (en) 2009-12-18 2016-09-27 Schweizer Electronic Ag Conductor structure element and method for producing a conductor structure element
WO2016021529A1 (ja) * 2014-08-06 2016-02-11 株式会社村田製作所 複合電子部品
JP5924461B1 (ja) * 2014-08-06 2016-05-25 株式会社村田製作所 複合電子部品
US10290425B2 (en) 2014-08-06 2019-05-14 Murata Manufacturing Co., Ltd. Composite electronic component

Also Published As

Publication number Publication date
US20020043399A1 (en) 2002-04-18
JP3585796B2 (ja) 2004-11-04
US6410858B1 (en) 2002-06-25

Similar Documents

Publication Publication Date Title
JP2001177004A (ja) 多層配線基板、多層配線基板の製造方法、及び半導体装置
US7091589B2 (en) Multilayer wiring board and manufacture method thereof
JP3910908B2 (ja) 半導体装置用基板及びこの製造方法、並びに半導体装置
US7536780B2 (en) Method of manufacturing wiring substrate to which semiconductor chip is mounted
JP2001320171A (ja) 多層配線基板及び半導体装置
JPH06318672A (ja) 薄膜コンデンサの形成方法、薄膜コンデンサの製造方法、薄膜バイパスコンデンサの製造方法および薄膜コンデンサ
JP2003031925A (ja) 同一平面回路フィーチャを有する構造およびその製法
JP5249132B2 (ja) 配線基板
JPH0423390A (ja) 多層配線基板の製造方法
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
JP2001185845A (ja) 電子部品の製造方法及び該電子部品
WO2018110437A1 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
JP2009283739A (ja) 配線基板および配線基板の製造方法
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
JP2010027948A (ja) キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法
US6629366B1 (en) Method of producing a multilayer wiring board
JP2006100631A (ja) 配線基板及びその製造方法
JP3855320B2 (ja) 半導体装置用基板の製造方法及び半導体装置の製造方法
JP4369684B2 (ja) 多層配線基板およびその製造方法
US6603202B2 (en) Circuit board-providing article, circuit board, semiconductor device and process for the production of the same
JPH10178271A (ja) 多層配線基板の製造方法および多層配線基板
JP2001345205A (ja) プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子
JP2000323841A (ja) 多層回路基板とその製造方法
JP2002016357A (ja) 多層配線基板の製造方法及び半導体装置
JP2907154B2 (ja) プリント回路基板及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3585796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees