JP4980419B2 - 多層プリント配線板及びその製造方法 - Google Patents

Description

本発明は、多層プリント配線板及びその製造方法に関する。

絶縁層を介して複数積層された配線パターン同士を絶縁層内のバイアホールによって電気的に接続する多層プリント配線板が提案されている。
この種の多層プリント配線板では、実装される半導体素子が高速にオンオフするとスイッチングノイズが発生して電源ラインの電位が低下することがある。
そこで、このような電位の低下を抑えるため、電源ラインとグランドラインとの間にコンデンサ部を接続してデカップリングを可能とする多層プリント配線板が特許文献１に開示されている。

しかし、特許文献１の多層プリント配線板に設けられたコンデンサ部は、無機フィラーが配合された有機樹脂からなる誘電体層を採用している。そのため静電容量を十分大きくすることができず、十分なデカップリング効果を発揮することが困難である。

そこで、二つの電極でセラミック製の高誘電体層を挟んで形成し、電極の一方を半導体素子の電源ラインに、他方をグランドラインに接続して構成したコンデンサ部を有する多層プリント配線板が特許文献２に開示されている。

特許文献２に開示された多層プリント配線板に設けられたコンデンサ部は、まず、一方の電極上にゾルゲル溶液を配置し、これを焼成して高誘電体層を形成し、その後、他方の電極を形成することにより形成される。そのため、焼成により高誘電体層を形成する過程で、一方の電極が高熱に曝され、劣化し易いという問題がある。

そこで、特許文献３には、高誘電体層とともに加熱される電極を熱に強いニッケルで形成し、他方の電極を、抵抗率が低く、加工が容易な銅で形成する技術が提案されている。

しかし、上述の多層プリント配線板に設けられたコンデンサ部に直流電圧を印加すると、電極を形成する金属がマイグレーション現象を起こし、高誘電体層内に拡散し、高誘電体層の絶縁抵抗が小さくなるという問題がある。

特開２００１−６８８５８号公報 特開２００５−１９１５５９号公報 ＷＯ０７／０４３６８２

本発明は、このような課題に鑑みなされたものであり、コンデンサ部の高誘電体層の絶縁抵抗の低下が起こりにくい多層プリント配線板及びその多層プリント配線板の製造方法を提供することを目的とするものである。また、本発明は、電極のマイグレーションの起こりにくいコンデンサ部を備える多層プリント配線板及びその多層プリント配線板の製造方法を提供することを目的とする。

上記目的を達成するため、この発明の第１の観点に係る多層プリント配線板は、
コア基板と、
前記コア基板に積層された樹脂絶縁層と、
誘電体層と、前記誘電体層を挟んで対向する、負電荷を蓄積する第１電極と正電荷を蓄積する第２電極と、から形成されるコンデンサ部と、を有し、
前記第１電極を形成する金属のイオン化傾向は、前記第２電極を形成する金属のイオン化傾向よりも大きい、ことを特徴とする。

上記目的を達成するため、この発明の第２の観点に係る多層プリント配線板の製造方法は、
コア基板を作成するコア基板作成工程と、
前記コア基板に樹脂絶縁層を積層する樹脂絶縁層積層工程と、
誘電体層を、負電荷を蓄積する第１電極と、前記第１電極を形成する金属のイオン化傾向よりも小さいイオン化傾向の金属から形成される、正電荷を蓄積する第２電極と、で挟んで形成されるコンデンサ部を設けるコンデンサ部作成工程と、を有する、ことを特徴とする。

本発明に係る多層プリント配線板は、コンデンサ部において、負極側の第１電極を形成する金属のイオン化傾向は、正極側の第２電極を形成する金属のイオン化傾向よりも大きい。従って、電極、特に正極側の第２電極を形成する金属のマイグレーション現象が起こりにくい。従って、コンデンサ部の絶縁抵抗の低下が起こりにくい。

実施形態１に係る多層プリント配線板の平面図である。 実施形態１に係る多層プリント配線板の要部断面図である。 実施形態１に係る多層プリント配線板内の薄膜コンデンサの斜視図である。 実施形態１に係る多層プリント配線板の製造工程の説明図である。 実施形態１に係る高誘電体シートの製造工程の説明図である。 実施形態１に係る多層プリント配線板の製造工程の説明図である。 実施形態１に係る多層プリント配線板の製造工程の説明図である。 実施形態１に係る多層プリント配線板の製造工程の説明図である。 導通チェックを説明するための多層プリント配線板の模式図である。 実施形態２に係る多層プリント配線板に使用される高誘電体シートを説明する図である。 実施形態３に係る多層プリント配線板の要部断面図である。 実施形態３に係る多層プリント配線板のコンデンサ部の近傍を拡大して説明する図である。 実施形態３に係る多層プリント配線板の製造工程の一部の説明図である。 高誘電体シートの別の形態を示す図である。

符号の説明

１０ 多層プリント配線板
２０ コア基板
２１ コア基板本体
２２ 導体層
２２Ｇ 導体層
２２Ｐ 導体層
２４ スルーホール導体
２６ コア基板上絶縁層
３０ ビルドアップ部
３２ ＢＵ導体層
３４ ＢＵビアホール導体
３６ ＢＵ絶縁層
４０ 薄膜コンデンサ
４１ 下部電極
４１ａ 通過孔
４２ 上部電極
４２ａ 通過孔
４３ 高誘電体層
４３ａ 第１スパッタ膜
４３ｂ ゾル−ゲル膜
４３ｃ 第２スパッタ膜
４５ 下部ビアホール導体
４８ 上部ビアホール導体
６０ 実装部
６１ グランド用パッド
６２ 電源用パッド
６３ シグナル用パッド
７０ 半導体素子
４１０ 層間絶縁層
４２０ 高誘電体シート
４２１ ニッケル箔
４２２ 銅箔
４２３ 高誘電体層
４２３ａ 第１スパッタ膜
４２３ｂ ゾル−ゲル膜
４２３ｃ 第２スパッタ膜
４３１ スルーホール
４３２ スルーホール
４３３ ホール内樹脂
４３４ ホール内樹脂
４３５ スルーホール
４３６ スルーホール
４３７ ビアホール導体
４３８ ビアホール導体
４４０ 無電解銅めっき膜
４４１ レジスト
４４２ 電解銅めっき膜
４８０ 樹脂絶縁シート
４８２ ホール

（本発明の具体的一実施態様における配線基板の第１の実施の形態）
平面図である図１及び要部断面図である図２に、実施形態１に係る多層プリント配線板１０が示される。また、多層プリント配線板１０内の薄膜コンデンサ４０が、図３に示される。

本実施形態の多層プリント配線板１０は、図１に示すように表面に半導体素子７０を実装する実装部６０を備えている。この実装部６０には、半導体素子７０を接地するグランドライン７３に接続されるパッド６１と、半導体素子７０に正の電源電位を供給する電源ライン７１に接続される電源用パッド６２と、半導体素子７０に信号を入出力するシグナルライン７２に接続されるシグナル用パッド６３とが設けられている（図９参照）。

グランド用パッド６１と電源用パッド６２とが、中央付近に格子状又は千鳥状に配列される。そして、その周りにシグナル用パッド６３が格子状又は千鳥状又はランダムに配列している。
グランド用パッド６１は、電源ライン７１やシグナルライン７２とは独立して多層プリント配線板１０の内部に形成されたグランドライン７３を介して実装部６０とは反対側の面に形成されたグランド用外部端子７４（図９参照）に接続されている。
電源用パッド６２は、グランドライン７３やシグナルライン７２とは独立して多層プリント配線板１０の内部に形成された電源ライン７１を介して実装部６０とは反対側の面に形成された電源用外部端子７５（図９参照）に接続されている。

なお、電源ライン７１は薄膜コンデンサ４０（図２参照）の上部電極４２と接続されている。グランドライン７３は薄膜コンデンサ４０の下部電極４１と接続されている。
シグナル用パッド６３は、電源ライン７１やグランドライン７３とは独立して多層プリント配線板１０の内部に形成されたシグナルライン７２を介して実装部６０とは反対側の面に形成されたシグナル用外部端子７６（図９参照）に接続されている。なお、実装部６０のパッド総数は、１０００〜３００００である。

また、多層プリント配線板１０は、図２に示すように、コア基板２０と、コア基板上絶縁層２６と、薄膜コンデンサ４０と、ビルドアップ部３０と、実装部６０と、を備えている。樹脂絶縁層であるコア基板上絶縁層２６は、コア基板２０の上側に設けられている。薄膜コンデンサ４０は、コア基板上絶縁層２６の上に設けられている。ビルドアップ部３０は、薄膜コンデンサ４０の上に設けられている。実装部６０は、ビルドアップ部３０の最上層に形成されている。
なお、実装部６０の各パッド６１，６２，６３はビルドアップ部３０内に積層された配線パターンであるビルドアップ部内導体層（ＢＵ導体層）３２と電気的に接続されている。

コア基板２０は、コア基板本体２１と、コア基板本体２１の表裏両面に形成された銅からなる導体層２２，２２と、スルーホール導体２４とを有している。コア基板本体２１は、ＢＴ（ビスマレイミド−トリアジン）樹脂やガラスエポキシ基板等からなる。スルーホール導体２４は、コア基板本体２１の表裏を貫通するスルーホールの内周面に形成された銅からなる筒状体である。両導体層２２，２２はスルーホール導体２４を介して電気的に接続されている。コア基板２０の上面には、導体層２２と並んで、アライメントマーク３１０が形成されている。

コンデンサ部としての薄膜コンデンサ４０は、図２及び図３に示すように、セラミック系の高誘電体材料を高温で焼成した高誘電体層４３と、高誘電体層４３を挟む下部電極４１と上部電極４２とから構成されている。
下部電極４１はニッケルから形成され、実装部６０のグランド用パッド６１に電気的に接続される。上部電極４２はイオン化傾向がニッケルよりも小さい銅から形成され、実装部６０の正電位が印加される電源用パッド６２に電気的に接続される。このため、下部電極４１及び上部電極４２はそれぞれ実装部６０に実装される半導体素子７０のグランドライン７３及び電源ライン７１に接続される。

図９に示すように、電源ＰＷから、グランドライン７３にグランド電位、電源ライン７１に正の電位が印加されると、下部電極４１は負に帯電し、上部電極４２は正に帯電する。このようにイオン化傾向の大きい（高い）金属を負電荷が蓄積する電極へ、イオン化傾向の小さい（低い）金属を正電荷が蓄積する電極へ配置すると、マイグレーション現象が起こりにくい。

電極を構成する金属としては例えば、下部電極４１をスズで上部電極４２を白金で形成できる。また、例えば下部電極４１をニッケルで上部電極４２を金で形成できる。また、例えば下部電極４１をニッケルで上部電極４２をスズで形成できる。その他にも、下部電極４１を形成する金属のイオン化傾向が、上部電極４２を形成する金属のイオン化傾向よりも大きくなる条件を充足するものであれば、銅、ニッケル、スズ、白金、金等の種々の金属を用いることができる。

下部電極４１を形成する金属と、上部電極４２を形成する金属の少なくとも一方は、融点が６００℃以上２０００℃以下であることが好ましく、より好適には融点が１１００℃以上２０００℃以下であることが好ましい。一方の電極を形成する金属上に、ゾルゲル法でゾルゲル膜を形成した後に高温で焼成するからである。

また、下部電極４１は、高誘電体層４３の下面に形成されたベタパターンである。下部電極４１は、通過孔４１ａを有している。この通過孔４１ａを、第２のビアホール導体としての上部ビアホール導体４８が、下部電極４１と非接触で貫通する。上部ビアホール導体４８は、コア基板２０の導体層２２のうち電源用の導体層２２Ｐと上部電極４２とを電気的に接続する。
なお、下部電極４１は、各シグナルラインを非接触状態で上下に貫通する貫通孔を有していてもよいが、それよりも下部電極４１の外側に各シグナルラインが形成されている方が好ましい（図９参照）。

一方、上部電極４２は、高誘電体層４３の上面に形成されたベタパターンである。上部電極４２は、通過孔４２ａを有している。この通過孔４２ａを、第１のビアホール導体としての下部ビアホール導体４５が、上部電極４２と非接触で貫通する。下部ビアホール導体４５は、コア基板２０の導体層２２のうちグランド用の導体層２２Ｇと下部電極４１とを電気的に接続する。
なお、上部電極４２は、図示しないが、各シグナルラインを非接触状態で上下に貫通する貫通孔を有していてもよいが、それよりも上部電極４２の外側に各シグナルラインが形成されている方が好ましい（図９参照）。

高誘電体層４３は、トータルの厚さが０．４〜３μｍである。高誘電体層４３は、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、ＴａＯ_３、Ｔａ_２Ｏ_５、ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ、ＰＣＺＴ、ＰＳＺＴからなる群より選ばれた１種又は２種以上の金属酸化物のセラミック膜を３層重ねて形成したものである。

これらのセラミック膜は、図３に示すように、下部電極４１側から順に、スパッタリングにより形成された第１スパッタ膜４３ａ、ゾル−ゲル法により形成されたゾル−ゲル膜４３ｂ、スパッタリングにより形成された第２スパッタ膜４３ｃである。ここで、第１及び第２スパッタ膜４３ａ，４３ｃは厚さが０．１μｍ以上であり、ゾル−ゲル膜４３ｂは厚さが第１及び第２スパッタ膜４３ａ，４３ｃよりも厚い。

ビルドアップ部３０は、薄膜コンデンサ４０の上側にビルドアップ部内絶縁層（ＢＵ絶縁層）３６とＢＵ導体層３２とを交互に積層したものである。ＢＵ絶縁層３６を挟んで上下に配置されたＢＵ導体層３２同士は、ＢＵビアホール導体３４を介して電気的に接続されている。また、ＢＵ導体層３２と薄膜コンデンサ４０の上部電極４２とは、ＢＵビアホール導体３４を介して電気的に接続されている。
なお、ビルドアップ部３０のファイン化を考慮して、ＢＵ導体層３２の厚さは下部電極４１よりも薄くなっている。また、ビルドアップ部３０の最表層には実装部６０が形成されている。このようなビルドアップ部３０は、周知のサブトラクティブ法やアディティブ法（セミアディティブ法やフルアディティブ法を含む）により形成され、例えば以下のようにして形成される。即ち、まず、コア基板２０の表裏両面にＢＵ絶縁層３６（常温でのヤング率が例えば２〜７ＧＰａ）となる樹脂シートを貼り付ける。この樹脂シートは、変成エポキシ系樹脂シート、ポリフェニレンエーテル系樹脂シート、ポリイミド系樹脂シート、シアノエステル系樹脂シートなどで形成され、その厚みは概ね２０〜８０μｍである。かかる樹脂シートは、シリカ、アルミナ、ジルコニア等の無機成分が分散されていてもよい。

次に、貼り付けた樹脂シートに炭酸ガスレーザやＵＶレーザ、ＹＡＧレーザ、エキシマレーザなどによりスルーホールを形成し、この樹脂シートの表面とスルーホールの内部に無電解銅めっきを施して導体層とする。この導体層上にめっきレジストを形成し、めっきレジスト非形成部に電解銅めっきを施した後、レジスト下の無電解銅めっきをエッチング液で除去することによりＢＵ導体層３２が形成される。なお、スルーホール内部の導体層がＢＵビアホール導体３４となる。あとは、この手順を繰り返すことによりビルドアップ部３０が形成される。本実施形態では、薄膜コンデンサ４０の下部電極４１はＢＵ導体層３２よりも厚く形成されている。

次に、このように構成された多層プリント配線板１０の使用例について説明する。まず、裏面に多数のはんだバンプが配列された半導体素子７０を実装部６０に載置する。このとき、半導体素子７０のグランド用端子、電源用端子、シグナル用端子をそれぞれ実装部６０のグランド用パッド６１、電源用パッド６２、シグナル用パッド６３と接触させる。続いて、リフローにより各端子をはんだにより接合する。

その後、多層プリント配線板１０をマザーボード等の他のプリント配線板に接合する。このとき、予め多層プリント配線板１０の裏面に形成されたパッドにはんだバンプを形成しておき、他のプリント配線板上の対応するパッドと接触させた状態でリフローにより接合する。多層プリント配線板１０に内蔵された薄膜コンデンサ４０は、誘電率の高いセラミックからなる高誘電体層４３を有していることや下部電極４１及び上部電極４２はベタパターン（一部開口を有している）であり面積が大きいことから静電容量が大きい。そのため、充分なデカップリング効果を奏することが可能となる。よって、実装部６０に実装した半導体素子（ＩＣ）７０のトランジスタが電源不足となりにくい。

しかも、電源ＰＷからグランドラインにグランド電位、電源ラインに正の電位がそれぞれ印加されると、イオン化傾向の大きい金属で形成された下部電極４１は負に帯電し、イオン化傾向の小さい金属で形成された上部電極４２は正に帯電する。ここで、マイグレーション現象は上部電極４２（正の電荷を蓄積する第２電極）に発生しやすい。そのため、下部電極４１を形成する金属のイオン化傾向を上部電極４２を形成する金属のイオン化傾向よりも大きくする。そうすると、特に上部電極４２から誘電体層や絶縁層（高誘電体層）４３へのマイグレーション現象が起こりにくい。よって、絶縁抵抗の低下を起こりにくくすることができ、漏れ電流を抑え、高誘電体層４３の誘電率の低下を起こりにくくし、さらには多層プリント配線板の寿命の低下を緩やかにすることができる。なお、必要に応じて、多層プリント配線板１０の実装部６０の周囲にチップコンデンサを搭載してもよい。

次に、本実施例の多層プリント配線板１０の製造手順について、図４〜図８に基づいて説明する。
まず、図４（ａ）に示すように、コア基板２０を用意し、このコア基板２０の上に真空ラミネータを用いて熱硬化性絶縁フィルム４３０（味の素社製のＡＢＦ−４５ＳＨ、図２のコア基板上絶縁層２６となるもの）を温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付ける。
続いて、ニッケル箔４２１と銅箔４２２とで高誘電体層４２３をサンドイッチにした構造の高誘電体シート４２０を熱硬化性絶縁フィルム４３０の上に真空ラミネータを用いて温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付ける。その後１５０℃で１時間乾燥させる（図４（ｂ）参照）。これにより、熱硬化性絶縁フィルム４３０は硬化して層間絶縁層４１０となる。この層間絶縁層４１０は、コア基板２０の上に形成されているので、コア基板上絶縁層２６である。ここで、ラミネートする際の高誘電体シート４２０のニッケル箔４２１及び銅箔４２２は、いずれも回路形成されていないベタ層である。但し、ニッケル箔４２１のうち将来不要となる箇所（例えば通過孔４１ａとなる箇所）を予めエッチングにより除去したものをラミネートしてもよい。

次に、高誘電体シート４２０の作製手順について図５に基づいて説明する。まず、膜厚が約１００μｍのニッケル箔４２１（電極）を用意し（図５（ａ）参照）、これを４００〜７００℃（ここでは５５０℃）で加熱処理する。この加熱処理は、ニッケル箔４２１上に形成される高誘電体層４２３の結晶性を向上させるためである。
続いて、ニッケル箔４２１の表面を研磨する。研磨後の膜厚は約９０μｍである。このニッケル箔４２１の表面に第１スパッタ膜４２３ａを形成する（図５（ｂ）参照）。即ち、マグネトロンスパッタ装置（アネルバ社製の型番Ｌ−３３２Ｓ−ＦＨ）に、ＢａＴｉＯｘ（高純度化学社製）のターゲットを装着した後、直流又は交流電源を印加し、アルゴン及び酸素を主成分とする３〜１０ｍＴｏｒｒの気体にてスパッタリングを行う。なお、スパッタリング気体中の酸素の比率は１０〜９０容積％、特に４５〜５５容積％が好ましいが、本実施形態では５０容積％とする。また、ＲＦパワーを２〜５Ｗ／ｃｍ^２としスパッタ圧力を０．５〜２Ｐａとする。このようにして膜厚が０．２５μｍの第１スパッタ膜４２３ａを形成する。この第１スパッタ膜４２３ａは膜厚が薄いため、表面にピット４５０が発生したとしてもそのピット４５０は小さくて浅いものに過ぎない。

続いて、第１スパッタ膜４２３ａ上にゾル−ゲル膜４２３ｂを形成する（図５（ｃ）参照）。即ち、まず乾燥窒素中において、濃度１．０モル／リットルとなるように秤量したジエトキシバリウムとビテトライソプロポキシドチタンを、脱水したメタノールと２−メトキシエタノールとの混合溶媒（体積比３：２）に溶解し、室温の窒素雰囲気下で３日間攪拌してバリウムとチタンのアルコキシド前駆体組成物溶液を調製する。次いで、この前駆体組成物溶液を０℃に保ちながら攪拌し、あらかじめ脱炭酸した水を０．５マイクロリットル／分の速度で窒素気流中で噴霧して加水分解し、ゾル−ゲル溶液とする。このゾル−ゲル溶液を、０．２ミクロンのフィルターを通し、析出物等をろ過する。このろ液を第１スパッタ膜４２３ａの上に１５００ｒｐｍで１分間スピンコートする。溶液をスピンコートした基板を１５０℃に保持されたホットプレート上に３分間置き乾燥させる。その後基板を８５０℃に保持された電気炉中に挿入し、１５分間焼成を行う。焼成は６００℃以上２０００℃以下で行うことが可能であり、より好適には１１００℃以上２０００℃以下で行う。このように、焼成は、ニッケル箔４２１（後の下部電極）の上に第１スパッタ膜４２３ａを形成し、さらにゾルゲル法でゾル−ゲル膜４２３ｂを形成した後に行われる。ゾル−ゲル溶液の粘度は、１回のスピンコート／乾燥／焼成で得られる膜厚が０．０３μｍとなるように、調整される。続いて、スピンコート／乾燥／焼成を１０回繰り返し、膜厚が０．３μｍのゾル−ゲル膜４２３ｂを形成する。なお、このゾル−ゲル膜４２３ｂを形成する際に、第１スパッタ膜４２３ａの表面に発生したピット４５０はゾル−ゲル溶液により埋められた。

続いて、ゾル−ゲル膜４２３ｂ上に第２スパッタ膜４２３ｃを形成する（図５（ｄ）参照）。この第２スパッタ膜４２３ｃは、第１スパッタ膜４２３ａと同様、マグネトロンスパッタ装置を用いて膜厚が０．１５μｍとなるように形成する。この結果、トータル膜厚が０．７μｍの高誘電体層４２３がニッケル箔４２１上に形成される。ここで、第２スパッタ膜４２３ｃは膜厚が薄いため、表面にピット４５０が発生したとしてもそのピット４５０は小さくて浅いものに過ぎない。また、ゾル−ゲル膜４２３ｂは第１及び第２スパッタ膜４２３ａ，４２３ｃで挟み込まれた状態となる。

その後、高誘電体層４２３の上に無電解めっきにより銅層を形成し、更にこの銅層上に電解めっき等で銅を１０μｍ程度足すことにより、銅からなる金属膜（銅箔）４２２（対向電極）を形成する（図５（ｅ）参照）。このように、金属膜（銅箔）４２２は、ゾル−ゲル膜４２３ｂの上に、第２スパッタ膜４２３ｃを介して設けられる。
以上のようにして、高誘電体シート４２０を得る。この高誘電体シート４２０を、−５５℃で５分放置したあと１２５℃で５分放置するという操作を１サイクルとし、これを２０サイクル行ったあとに割れ等の不具合が発生しなかったものを次工程に使用する。このようにして得られた高誘電体シート４２０の誘電特性は、INPEDANCE/GAIN PHASE ANALYZER(ヒューレットパッカード社製、品名：４１９４Ａ）を用い、周波数１ｋＨｚ、温度２５℃、ＯＳＣレベル１Ｖという条件で測定したところ、その比誘電率は、１３００である。なお、高誘電体層をチタン酸バリウムとしたが、それ以外にチタン酸ストロンチウム（ＳｒＴｉＯ_３）、酸化タンタル（ＴａＯ_３、Ｔａ_２Ｏ_５）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（ＰＳＺＴ）のいずれかにすることも可能である。

図４に戻り、高誘電体シート４２０を積層した作製途中の基板の所定位置にレーザによりスルーホール４３１、４３２を形成する（図４（ｃ）参照）。即ち、コア基板２０のうちグランド用の導体層２２Ｇに対向する位置に、銅箔４２２と高誘電体層４２３とを貫通しニッケル箔４２１の表面に達するスルーホール４３１を形成する。そして、コア基板２０のうち電源用の導体層２２Ｐに対向する位置に、高誘電体シート４２０及び層間絶縁層４１０を貫通しコア基板２０のうち電源用の導体層２２Ｐの表面に達するようにスルーホール４３２を形成する。ここで、スルーホールの形成は、まず深いスルーホール４３２を形成し、続いて浅いスルーホール４３１を形成する。深さの調整はレーザショット数を変更することにより行う。

具体的には、スルーホール４３２の作成は、日立ビアメカニクス（株）製のＵＶレーザ にて、出力３〜１０Ｗ、周波数２５〜６０ｋＨｚ、ショット数６２という条件で行う。スルーホール４３１の作成は、ショット数２２とした以外は、スルーホール４３２の作成と同条件で行である。
その後、スルーホール４３１，４３２内にスルーホール充填用樹脂を充填し、８０℃で１時間、１２０℃で１時間、１５０℃で３０分乾燥することにより、ホール内樹脂４３３，４３４を充填する（図４（ｄ）参照）。ここで、スルーホール充填用樹脂は、以下のようにして作製される。ビスフェノールＦ型エポキシモノマー（油化シェル製、分子量：３１０、商品名：Ｅ−８０７）１００重量部と、イミダゾール硬化剤（四国化成製、商品名：２Ｅ４ＭＺ−ＣＮ）６重量部を混合し、さらに、この混合物に対し、平均粒径１．６μｍのＳｉＯ_２球状粒子１７０重量部を混合し、３本ロールにて混練することによりその混合物の粘度を、２３±１℃において４５０００〜４９０００ｃｐｓに調整して、スルーホール充填用樹脂を得る。

次いで、ホール内樹脂４３３，４３４にスルーホール４３５，４３６を形成し、過マンガン酸溶液に浸漬して粗化し、その後、１７０℃で３時間乾燥硬化し完全硬化する（図６（ａ）参照）。ここで、スルーホール４３５は、ホール内樹脂４３３よりも小径であり、ホール内樹脂４３３、ニッケル箔４２１及び層間絶縁層４１０を貫通し導体層２２Ｇの表面に達するスルーホールとする。もう一方のスルーホール４３６は、ホール内樹脂４３４よりも小径であり、ホール内樹脂４３４を貫通し導体層２２Ｐに達するスルーホールとする。

また、スルーホール４３５はＵＶレーザ にて周波数２５ｋＨｚ、出力３Ｗ、５２ショットという条件で形成する。スルーホール４３６は、ＣＯ_２レーザにてφ１．４ｍｍのマスク径を介して２．０ｍｊのエネルギー密度、２０μｓｅｃのパルス幅、２ショットという条件で形成する。
その後、基板表面に無電解銅めっき用の触媒を付与し、以下の無電解銅めっき液に浸漬して基板表面に０．６〜３．０μｍの無電解銅めっき膜４４０を形成する（図６（ｂ）参照）。なお、無電解銅めっき水溶液は以下の組成のものを使用する。即ち、硫酸銅：０．０３ｍｏｌ／Ｌ、ＥＤＴＡ：０．２００ｍｏｌ／Ｌ、ＨＣＨＯ：０．１ｇ／Ｌ、ＮａＯＨ：０．１ｍｏｌ／Ｌ、α，α'−ビピリジル：１００ｍｇ／Ｌ、ポリエチレングリコール（ＰＥＧ）０．１ｇ／Ｌのものを使用する。

続いて、無電解銅めっき膜４４０の上に市販のドライフィルムを貼り付け、露光・現像によりスルーホール４３５の開口を囲むドーナツ状のめっきレジスト４４１を形成する（図７（ａ）参照）。そして、めっきレジスト非形成部に無電解銅めっき膜４４０からの厚さが２５μｍの電解銅めっき膜４４２を形成する（図７（ｂ）参照）。
この結果、スルーホール４３５，４３６内はそれぞれ銅めっきで充填されるビアホール導体４３７，４３８となる。なお、電解銅めっき液は以下の組成のものを用いる。即ち、硫酸：２００ｇ／Ｌ、硫酸銅：８０ｇ／Ｌ、添加剤：１９．５ ｍｌ／Ｌ（アトテックジャパン社製、カパラシドＧＬ）のものを使用する。
また、電解銅めっきは以下の条件で行う。即ち、電流密度１Ａ／ｄｍ^２、時間１１５分、温度２３±２℃である。続いて、めっきレジスト４４１を剥がす（図７（ｃ）参照）。そのめっきレジスト４４１で覆われていた部分の無電解銅めっき膜４４０を硫酸−過酸化水素系のエッチング液でエッチング（クイックエッチング）することにより除去する（図７（ｄ）参照）。これにより、ビアホール導体４３７は、銅箔４２２とは電気的に非接続な状態となる。
以上の工程を経ることで、コア基板２０の上に、コンデンサ部としての薄膜コンデンサ４０が形成される。つまり、ニッケル箔４２１が、第１電極としての下部電極４１となる。高誘電体層４２３が高誘電体層４３となる。銅箔４２２、無電解銅めっき膜４４０及び電解銅めっき膜４４２のうち高誘電体層４２３より上の部分が、一体となり、第２電極としての上部電極４２となる。また、ビアホール導体４３７が下部ビアホール導体４５となり、ビアホール導体４３８が上部ビアホール導体４８となる。

なお、高誘電体シート４２０にスルーホール４３１，４３２，４３５，４３６を設ける場合、アライメントマーク３１０を目安とすることで、簡易かつ正確にスルーホール４３１，４３２，４３５，４３６を設けることができる。アライメントマーク３１０はコア基板２０の導体層２２と同時に形成される。アライメントマーク３１０は絶縁層で覆われていることが好ましい。
また、アライメントマーク３１０は、コンデンサ部が積層される樹脂絶縁層の一つ下の樹脂絶縁層の上部に形成されていることが好ましい。または、アライメントマーク３１０は、コンデンサ部が積層される樹脂絶縁層の一つ下のコア基板２０の上部に形成されていることが好ましい。

次に、電解銅めっき膜４４２を形成した作製途中の基板に対して、ＮａＯＨ（１０ｇ／Ｌ）、ＮａＣｌＯ_２（４０ｇ／Ｌ）、Ｎａ_３ＰＯ_４（６ｇ／Ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／Ｌ）、ＮａＢＨ_４（６ｇ／Ｌ）を含む水溶液を還元浴とする還元処理を行い、電解銅めっき膜４４２の表面に粗化面を形成する（図示せず）。その後、粗化面の上に樹脂絶縁シート４８０を真空ラミネータで温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付け、１５０℃で３時間硬化させる（図８（ａ）参照）。

この樹脂絶縁シート４８０は、変成エポキシ系樹脂シート、ポリフェニレンエーテル系樹脂シート、ポリイミド系樹脂シート、シアノエステル系樹脂シート又はイミド系樹脂シートである。また、樹脂絶縁シート４８０は、熱可塑性樹脂であるポリオレフィン系樹脂やポリイミド系樹脂、熱硬化性樹脂であるシリコーン樹脂やＳＢＲ、ＮＢＲ、ウレタン等のゴム系樹脂を含有していてもよいし、また、シリカ、アルミナ、ジルコニア等の無機系の繊維状、フィラー状、扁平状のものが分散していてもよい。
そして、樹脂絶縁シート４８０の所定位置にＣＯ_２レーザにてホール４８２を形成する（図８（ｂ）参照）。その後、粗化処理を施して、無電解銅めっきを行う。次に、めっきレジストを積層し、露光・現像によりめっきレジストにパターン形成し、電解銅めっきによるパターンめっきを行う。そして、めっきレジストを剥離したあとエッチングにより無電解銅めっき膜のうちめっきレジストで覆われていた部分を除去し、ＢＵ導体層３２を形成する（図８（ｃ）参照）。

図８（ｃ）において、樹脂絶縁シート４８０がＢＵ絶縁層３６となり、ホール４８２内のめっきがＢＵビアホール導体３４となる。そして、図８（ａ）〜（ｃ）の操作を繰り返すことによりビルドアップ部３０（図２参照）を完成させる。このようにして、ビルドアップ部３０の最上層には各パッド６１，６２，６３を形成し、図１及び図２に示す多層プリント配線板１０を得る。

以上詳述した本実施形態によれば、薄膜コンデンサ４０となる高誘電体シート４２０の製法において、第１スパッタ膜４２３ａを形成したときにその表面にピット４５０が発生したとしても、ゾル−ゲル溶液がそのピット４５０に入り込みピット４５０が埋められる。そして、ゾル−ゲル膜４２３ｂの上に第２スパッタ膜４２３ｃが形成されるが、高誘電体層４３をスパッタ膜だけで形成する場合に比べて第２スパッタ膜４２３ｃは薄くなるから、第２スパッタ膜４２３ｃにピット４５０が発生したとしてもそのピット４５０は小さくて浅いものとなる。つまり、高誘電体層４２３のうちニッケル箔４３１とは反対側の面にピット４５０が発生していたとしても、そのピット４５０は高誘電体層４２３をスパッタ膜だけで形成する場合に比べて小さくて浅いものとなる。このため、ピット４５０に異種材料（銅などの金属や樹脂等）が入り込んだとしてもその異種材料によって大きな影響を受けることはない。

一方、ゾル−ゲル膜４２３ｂは第１及び第２スパッタ膜４２３ａ，４２３ｃに挟まれた構造であり外部に露出されることはない。そのため、ゾル−ゲル膜４２３ｂにピンホールが空いていたとしても、銅箔４２２の形成工程で使用するめっき液がそのピンホールに入り込むことはない。従って、薄膜コンデンサ４０の高誘電体層４３にクラックが発生するのを防止すると共に下部電極４１と上部電極４２との間でショートするのも防止することができる。

また、高誘電体層４２３の厚さが０．４〜３μｍと薄いことから、薄膜コンデンサ４０の静電容量が大きくできる。そのため、多層プリント配線板１０に実装される半導体素子７０が高速にオンオフしたときの電源電位の瞬時低下を抑える効果が大きくなる。

更に、第１及び第２スパッタ膜４２３ａ，４２３ｃの厚さが０．１μｍ以上とすることで、第１及び第２スパッタ膜４２３ａ，４２３ｃに挟み込まれるゾル−ゲル膜４２３ｂを周囲から確実に隔離することができる。

また、ゾル−ゲル膜４２３ｂを第１及び第２スパッタ膜４２３ａ，４２３ｃよりも厚くなるように形成していることから、第１及び第２スパッタ膜４２３ａ，４２３ｃに発生するピット４５０は一層小さくて浅いものとなるため、ピット４５０による不具合の発生を一層抑制することができる。なお、上述した実施形態では、第２スパッタ膜４２３ｃを第１スパッタ膜４２３ａよりも薄くなるように形成していることから、不具合の発生をより一層抑制することができる。

そして、作製した直後の高誘電体シート４２０に対し、低温処理と高温処理とを複数回繰り返し行ったあと不具合の発生しなかったものを選別して次工程に利用する。そのため、不具合が発生するおそれのある高誘電体シート４２０を多層プリント配線板１０に組み入れる前に排除することができる。従って、多層プリント配線板１０に組み入れてしまってから排除する場合に比べてコスト面で有利となる。

（本発明の具体的一実施態様における配線基板の第２の実施の形態）
上述の実施の形態では、高誘電体シート４２０を熱硬化性絶縁フィルム４３０の上に貼り付けた。
実施形態２に係る多層プリント配線板１０では、実施形態１と異なり、高誘電体シート４２０のかわりに、図１０に示すような高誘電体シート５２０を用いる。高誘電体シート５２０は、ニッケル箔５２１の上にスパッタ法で形成されるスパッタ膜５２４を設け、さらにスパッタ膜５２４の上にゾルゲル法でゾルゲル膜５２３を設け、さらにゾルゲル膜５２３の上に銅箔５２２を設けたものである。

スパッタ膜５２４もゾルゲル膜５２３もＢａＴｉＯ_３で形成されている。スパッタ膜５２４の厚さは０．２〜０．３μｍであることが好ましい。ゾルゲル膜５２３の厚さも０．２〜０．３μｍであることが好ましい。
スパッタ膜５２４とゾルゲル膜５２３とで構成される誘電体層を、スパッタ膜５２４の側からはイオン化傾向の大きい金属で形成された第１電極と、ゾルゲル膜５２３の側からはイオン化傾向の小さい金属で形成された第２電極とで、それぞれ挟持して形成されるコンデンサを内蔵した多層プリント配線板に電源ＰＷから電圧を印加する。電圧は、第１電極を負極に第２電極を正極に印加する場合でも、若しくは、第１電極を正極に第２電極を負極に印加する場合でも、電極を形成する金属のマイグレーションを防止してコンデンサを内蔵するプリント配線板の絶縁抵抗の低下を起こりにくくしていると推察される。

（本発明の具体的一実施態様における配線基板の第３の実施の形態）
上述の実施形態では、薄膜コンデンサ４０はコア基板上絶縁層２６の上に積層された。実施形態３に係る多層プリント配線板１０では、薄膜コンデンサ４０は、図１１に示すように、コア基板上絶縁層２６に内蔵される。

薄膜コンデンサ４０付近の拡大図である図１２に示すように、第２電極４２は、金属膜である銅箔４２２と、銅めっき膜と、を積層して形成される。該銅めっき膜は、無電解銅めっき膜４４０と電解銅めっき膜４４２とからなる。
銅箔４２２の上面と、樹脂絶縁層であるコア基板上絶縁層２６の上面とは面一である。したがって、コンデンサ部４０がコア基板上絶縁層２６に内蔵されるとは、図１２に示すように、第２電極４２の無電解銅めっき膜４４０より下が、コア基板上絶縁層２６に内蔵されるということである。

実施形態３に係る多層プリント配線板１０の製造方法は、以下に示す通りである。まず、図１３（ａ）に示すように、コア基板２０を用意し、このコア基板２０の上に真空ラミネータを用いて熱硬化性絶縁フィルム（味の素社性のＡＢＦ−４５ＳＨ）４３０を温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付ける。コア基板上絶縁層２６の厚みを厚く形成し、コア基板上絶縁層２６に薄膜コンデンサ４０が内蔵されるように、熱硬化性絶縁フィルム４３０は２枚貼り付けられる。なお、熱硬化性絶縁フィルム４３０は３枚以上貼り付けることも可能である。
続いて、ニッケル箔４２１と銅箔４２２とで高誘電体層４２３をサンドイッチした構造の高誘電体シート４２０を、半硬化状態の熱硬化性絶縁フィルム４３０の上に位置合わせして積層する。両者の位置合わせは、コア基板２０の上に設けられているアライメントマーク３１０を位置合わせのための目印としてカメラで認識して行うことができる。

なお、図１４に示すように、高誘電体シート４２０にアライメントマーク３２０、３３０が設けられていてもよい。ニッケル箔４２１の図１４右端部にはアライメントマーク３３０が形成されている。このアライメントマーク３３０は、予めニッケル箔４２１にパターニングされたものである。また、銅箔４２２の図１４左端部にはアライメントマーク３２０が形成されている。このアライメントマーク３２０は、高誘電体層４２３の上に無電解めっき及び電解めっきを施す際にパターニングすることにより形成できる。
高誘電体シート４２０とコア基板２０、もしくは、熱硬化性絶縁フィルム４３０との位置合わせは、高誘電体シート４２０に形成されたアライメントマーク３２０、もしくは、アライメントマーク３３０とコア基板２０上に形成されたアライメントマーク３１０を認識して行われる。アライメントマーク３２０とアライメントマーク３１０とを認識して行うこともできるし、また、アライメントマーク３３０とアライメントマーク３１０とを認識して行うこともできる。

その後、図１３（ｂ）に示すように、０．４ＭＰａ、１７０℃、２時間のプレス条件で真空プレスして、高誘電体シート４２０を半硬化状態の熱硬化性絶縁フィルム４３０に埋設させる。そして熱硬化性絶縁フィルム４３０を硬化させて層間絶縁層４１０とする。層間絶縁層４１０は、コア基板２０の上に形成されるから、図１１におけるコア基板上絶縁層２６である。
後は、図４（ｃ）から図８（ｃ）まで、実施形態３に係る多層プリント配線板１０の製造方法は実施形態１と同様である。

（その他の実施の形態）
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得る。
例えば、上述の実施の形態では、電源ＰＷから、グランドライン７３にグランド電位を、電源ライン７１に正の電位をそれぞれ印加した。もっともこれに限定されない。電源ＰＷから、グランドライン７３に負の電位を印加し、電源ライン７１に正の電位を印加する等してもよい。実施形態に係る発明の要点は、異なる金属から形成された電極を備えるコンデンサにおいて、イオン化傾向の大きい金属から構成された電極に相対的に低い電位を、イオン化傾向の小さい金属から構成された電極に相対的に高い電位を印加することにある。

また、例えば、上述した実施形態では、コア基板２０の上に薄膜コンデンサ４０を形成し該薄膜コンデンサ４０の上にビルドアップ部３０を形成した。もっともこれに限定されない。コア基板２０の上にビルドアップ部３０を形成し、該ビルドアップ部３０の上に薄膜コンデンサ４０を形成してもよい。

また、上述した実施形態では、下部電極４１としてニッケルを用い、上部電極４２として銅を用いた。もっともこれに限定されない。下部電極４１に用いられる金属のイオン化傾向が、上部電極４２に用いられる金属のイオン化傾向よりも大きいものであるかぎり、その他に白金、金、銀、スズ等の金属を用いてもよい。

さらには、上述の実施の形態では、下部電極４１はニッケルの単層で、上部電極４２は銅の単層で形成されている。もっともこれに限定されない。仮に下部電極４１と上部電極４２とが異なる種類の複数の金属からなる複数層で形成されている場合でも、イオン化傾向の大きい金属を負電荷が蓄積する電極へ、イオン化傾向の小さい金属を正電荷が蓄積する電極へ配置することで、マイグレーション現象を起こりにくくすることができる。

上述した実施形態では、マグネトロンスパッタ装置を用いてスパッタリングを行ったが、３極スパッタリング装置やイオンビームスパッタ装置を用いてもよい。

上述した実施形態では、ＢＵビアホール導体３４の断面形状をコップ状（いわゆるコンフォーマルビア）としたが、コップ内に金属や導電性樹脂を充填したいわゆるフィルドビアとしてもよい。

上述の実施の形態では、ゾルゲル法で形成した高誘電体層４３をニッケル電極と銅電極とで挟持した構造を採用し、ニッケル電極に相対的に低い電圧、銅電極に相対的に高い電圧を印加することにより、電極のマイグレーションを防止したが、他のマイグレーション防止手法も可能である。
例えば、ゾルゲル法で形成した高誘電体層４３の上にスパッタリングなどにより形成した相対的に緻密な薄い高誘電体膜を形成し、スパッタ膜側にイオン化傾向の大きい金属からなる電極（例えばニッケル電極）を、ゾルゲル膜側にイオン化傾向の小さい金属からなる電極（例えば銅電極）を配置する構成としてもよい。この手法では、印加電圧の極性にかかわらず、電極のマイグレーションを効果的に防止できる。

下部電極４１をニッケルで形成し、上部電極４２を銅で形成し、高誘電体層４３としてはゾルゲル法で作成したゾルゲル膜を用いたコンデンサを有する多層プリント配線板に対して、電源ＰＷからグランドライン７３にグランド電位と、電源ライン７１に正の電位とを印加して、コンデンサを内蔵するプリント配線板の絶縁抵抗値を測定した。
比較例１は、下部電極４１を正極、上部電極４２を負極として使用した。測定条件は印加電圧を２ボルト、印加時間は６０秒であった。比較例１の絶縁抵抗値は１０の１〜２乗オーダーであった。
実施例１では、下部電極４１を負極、上部電極４２を正極として使用した。測定条件は比較例１と同様である。実施例１の絶縁抵抗値は１０の１０乗オーダー以上の大変優れた絶縁抵抗値を測定できた。
なお、この実施例では、誘電体層４３としてゾルゲル法で作成したゾルゲル膜を用いたが、誘電体層４３としてスパッタ膜−ゾルゲル膜−スパッタ膜を用いた場合でも、実施例に係る絶縁抵抗値は１０の１０乗オーダー以上の大変優れた絶縁抵抗値を測定できた。

次に、下部電極４１をニッケルで形成し、上部電極４２を銅で形成し、誘電体層４３としては、下部電極４１側にはスパッタ膜を上部電極４２側にはゾルゲル膜を用いてコンデンサを形成した。そして、そのようなコンデンサを有する多層プリント配線板に対して、電源ＰＷからグランドライン７３にグランド電位と、電源ライン７１に正の電位とを印加して、コンデンサの絶縁抵抗値を測定した。測定条件は印加電圧を２ボルト、印加時間は６０秒であった。
下部電極４１を正極、上部電極を負極とする場合でも、下部電極４１を負極、上部電極を正極とする場合でも、絶縁抵抗値は１０の１０乗オーダー以上の大変優れた絶縁抵抗値を測定できた。

本出願は、２００７年４月１８日にされた、日本国特許出願特願２００７−１０９８２８に基づく。本明細書中に、その明細書、特許請求の範囲、図面全体を参照して取り組むものとする。

本発明は、電極のマイグレーションの起こりにくいコンデンサ部を有する多層プリント配線板として利用できる。

Claims (19)

1. コア基板と、
   前記コア基板に積層された樹脂絶縁層と、
   誘電体層と、前記誘電体層を挟んで対向する、負電荷を蓄積する第１電極と正電荷を蓄積する第２電極と、から形成されるコンデンサ部と、を有し、
   前記第１電極を形成する金属のイオン化傾向は、前記第２電極を形成する金属のイオン化傾向よりも大きい、
   ことを特徴とする多層プリント配線板。
2. 前記コンデンサ部は、前記樹脂絶縁層の上に設けられる、
   ことを特徴とする請求項１記載の多層プリント配線板。
3. 前記第１電極を形成する金属は、ニッケルであり、
   前記第２電極を形成する金属は、銅である、
   ことを特徴とする請求項１に記載の多層プリント配線板。
4. 前記誘電体層は、スパッタリングによる第１スパッタ膜、ゾル−ゲル法によるゾル−ゲル膜、スパッタリングによる第２スパッタ膜を順次積層したものである、
   ことを特徴とする請求項１記載の多層プリント配線板。
5. 前記誘電体層は、前記第１電極側に形成されるスパッタリングによるスパッタ膜と、前記第２電極側に形成されるゾル−ゲル法によるゾル−ゲル膜と、からなる、
   ことを特徴とする請求項１記載の多層プリント配線板。
6. 前記コア基板には、スルーホール導体が形成されている、
   ことを特徴とする請求項１記載の多層プリント配線板。
7. 前記コンデンサ部の上に、複数のビルドアップ層が設けられる、
   ことを特徴とする請求項１記載の多層プリント配線板。
8. 前記コンデンサ部に、前記第１電極と電気的に接続されている第１のビアホール導体、及び、前記第２電極と電気的に接続されている第２のビアホール導体、を設けるとともに、
   前記コア基板上に形成され、前記第１のビアホール導体と電気的に接続している第１の導体層と、
   前記コア基板上に形成され、前記第２のビアホール導体と電気的に接続している第２の導体層と、を有する、
   ことを特徴とする請求項１記載の多層プリント配線板。
9. 前記コア基板の上に、前記前記第１のビアホール導体及び前記第２のビアホール導体を形成する際のアライメントマークが設けられている、
   ことを特徴とする請求項８記載の多層プリント配線板。
10. 前記樹脂絶縁層は、前記コンデンサ部を内蔵する、
    ことを特徴とする請求項１記載の多層プリント配線板。
11. 前記第２電極は、前記誘電体層の上に形成される金属膜と前記金属膜上に形成されるめっき膜とからなり、
    前記金属膜の上面は、前記樹脂絶縁層の上面にあり、前記金属膜の上面と前記樹脂絶縁層の上面とが面一になっている、
    ことを特徴とする請求項１０記載の多層プリント配線板。
12. コア基板を作成するコア基板作成工程と、
    前記コア基板に樹脂絶縁層を積層する樹脂絶縁層積層工程と、
    誘電体層を、負電荷を蓄積する第１電極と、前記第１電極を形成する金属のイオン化傾向よりも小さいイオン化傾向の金属から形成される、正電荷を蓄積する第２電極と、で挟んで形成されるコンデンサ部を設けるコンデンサ部作成工程と、を有する、
    ことを特徴とする多層プリント配線板の製造方法。
13. 前記コンデンサ部は、前記樹脂絶縁層の上に積層される、
    ことを特徴とする請求項１２記載の多層プリント配線板の製造方法。
14. 前記コンデンサ部作成工程は、
    前記第１電極にゾルゲル法でゾルゲル膜を形成した後に、６００℃以上２０００℃以下で焼成する工程と、
    前記ゾルゲル膜の上にさらに第２電極を形成する工程と、を有する、
    ことを特徴とする請求項１２記載の多層プリント配線板の製造方法。
15. 前記第１電極を形成する金属は、ニッケルであり、
    前記第２電極を形成する金属は、銅である、
    ことを特徴とする請求項１２に記載の多層プリント配線板の製造方法。
16. 前記コンデンサ部作成工程は、
    スパッタリングにより前記第１電極側にスパッタ膜を形成するとともに、ゾル−ゲル法により前記第２電極側にゾル−ゲル膜を形成することで、前記スパッタ膜と前記ゾル−ゲル膜とで誘電体層を形成する、
    ことを特徴とする請求項１２記載の多層プリント配線板の製造方法。
17. 前記コンデンサ部は、前記樹脂絶縁層に内蔵される、
    ことを特徴とする請求項１２記載の多層プリント配線板の製造方法。
18. 前記第２電極は、前記誘電体層の上に、金属膜を積層し、前記金属膜の上にめっき膜を積層することにより形成され、
    前記金属膜の上面と前記樹脂絶縁層の上面とが面一になるように、前記コンデンサ部は、前記樹脂絶縁層に内蔵される、
    ことを特徴とする請求項１７記載の多層プリント配線板の製造方法。
19. 前記コア基板の上に、アライメントマークを形成し、
    前記アライメントマークを、前記コンデンサ部と前記樹脂絶縁層との位置合わせのための目印とし、前記コンデンサ部を前記樹脂絶縁層へ内蔵させる、
    ことを特徴とする請求項１７記載の多層プリント配線板の製造方法。