KR101100557B1

KR101100557B1 - 다층 인쇄 배선판 및 그의 제조 방법

Info

Publication number: KR101100557B1
Application number: KR1020097020127A
Authority: KR
Inventors: 히로노리 다나카; 케이스케 시미즈
Original assignee: 이비덴 가부시키가이샤
Priority date: 2007-04-18
Filing date: 2007-10-15
Publication date: 2011-12-29
Also published as: US9101070B2; KR20090115768A; CN101658079A; JPWO2008129704A1; JP4980419B2; US20090038835A1; CN101658079B; EP2141971A1; WO2008129704A1; US20110271524A1; US8471153B2; EP2141971A4

Abstract

본 발명의 다층 인쇄 배선판 (10)은 코어 기판 (20)과, 이 코어 기판 (20)에 적층된 코어 기판 상 절연층 (26)과, 상기 코어 기판 상 절연층 (26) 상에 설치된 콘덴서부 (40)을 갖는다. 상기 콘덴서부 (40)은, 고유전체층 (43)을 마이너스 전하를 축적하는 하부 전극 (41)과 플러스 전하를 축적하는 상부 전하 (42) 사이에 두어 형성된다. 상기 하부 전극 (41)을 형성하는 금속의 이온화 경향은, 상기 상부 전극 (42)를 형성하는 금속의 이온화 경화보다도 크다. 예를 들면, 상기 하부 전극 (41)을 형성하는 금속은 니켈이고, 상기 상부 전극 (42)를 형성하는 금속은 구리이다.

다층 인쇄 배선판, 코어 기판, 코어 기판 상 절연층, 콘덴서부, 고유전체층

Description

다층 인쇄 배선판 및 그의 제조 방법 {MULTILAYER PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 다층 인쇄 배선판 및 그의 제조 방법에 관한 것이다.

절연층을 통해 복수개 적층된 배선 패턴끼리 절연층 내의 비어홀에 의해서 전기적으로 접속하는 다층 인쇄 배선판이 제안되어 있다.

이 종류의 다층 인쇄 배선판에서는, 실장되는 반도체 소자가 고속으로 온오프하면 스위칭 노이즈가 발생하여 전원 라인의 전위가 저하되는 경우가 있다.

따라서, 이러한 전위의 저하를 억제하기 위해서, 전원 라인과 그랜드 라인 사이에 컨덴서부를 접속하여 디커플링을 가능하게 하는 다층 인쇄 배선판이 특허 문헌 1에 개시되어 있다.

그러나, 특허 문헌 1의 다층 인쇄 배선판에 설치된 컨덴서부는, 무기 충전재가 배합된 유기 수지를 포함하는 유전체층을 채용하고 있다. 이 때문에 정전 용량을 충분히 크게 할 수 없어, 충분한 디커플링 효과를 발휘하는 것이 곤란하다.

따라서, 2개의 전극에 세라믹제의 고유전체층을 끼워 형성하고, 전극의 한쪽을 반도체 소자의 전원 라인에, 다른쪽을 그랜드 라인에 접속하여 구성한 컨덴서부를 갖는 다층 인쇄 배선판이 특허 문헌 2에 개시되어 있다.

특허 문헌 2에 개시된 다층 인쇄 배선판에 설치된 컨덴서부는, 우선 한쪽의 전극 상에 졸겔 용액을 배치하고, 이를 소성하여 고유전체층을 형성한 후, 다른쪽의 전극을 형성함으로써 형성된다. 이 때문에, 소성에 의해 고유전체층을 형성하는 과정에서, 한쪽의 전극이 고열에 노출되어 열화하여 쉽다는 문제가 있다.

따라서, 특허 문헌 3에는, 고유전체층과 함께 가열되는 전극을 열에 강한 니켈로 형성하고, 다른쪽의 전극을 저항율이 낮으며, 가공이 용이한 구리로 형성하는 기술이 제안되어 있다.

그러나, 상술한 다층 인쇄 배선판에 설치된 컨덴서부에 직류 전압을 인가하면 전극을 형성하는 금속이 마이그레이션 현상을 일으키고, 고유전체층 내에 확산되어 고유전체층의 절연 저항이 작아진다는 문제가 있다.

특허 문헌 1: 일본 특허 공개 제2001-68858호 공보

특허 문헌 2: 일본 특허 공개 제2005-191559호 공보

특허 문헌 3: WO 07/043682

<발명의 개시>

<발명이 해결하고자 하는 과제>

본 발명은 이러한 과제를 감안하여 이루어진 것으로, 컨덴서부의 고유전체층의 절연 저항의 저하가 발생하기 어려운 다층 인쇄 배선판 및 그 다층 인쇄 배선판의 제조 방법을 제공하는 것을 목적으로 하는 것이다. 또한, 본 발명은 전극의 마이그레이션이 발생하기 어려운 컨덴서부를 구비하는 다층 인쇄 배선판 및 그 다층 인쇄 배선판의 제조 방법을 제공하는 것을 목적으로 한다.

<과제를 해결하기 위한 수단>

상기 목적을 달성하기 위해서 본 발명의 제1 관점에 따른 다층 인쇄 배선판은

코어 기판과,

상기 코어 기판에 적층된 수지 절연층과,

유전체층과, 상기 유전체층을 사이에 두고 대향하는 마이너스 전하를 축적하는 제1 전극과 플러스 전하를 축적하는 제2 전극으로 형성되는 컨덴서부를 갖고,

상기 제1 전극을 형성하는 금속의 이온화 경향은, 상기 제2 전극을 형성하는 금속의 이온화 경향보다도 크다는 것을 특징으로 한다.

상기 목적을 달성하기 위해서 본 발명의 제2 관점에 따른 다층 인쇄 배선판의 제조 방법은

코어 기판을 제조하는 코어 기판 제조 공정과,

상기 코어 기판에 수지 절연층을 적층하는 수지 절연층 적층 공정과,

유전체층을, 마이너스 전하를 축적하는 제1 전극과, 상기 제1 전극을 형성하는 금속의 이온화 경향보다 작은 이온화 경향의 금속으로 형성되는, 플러스 전하를 축적하는 제2 전극 사이에 끼워 형성되는 콘덴서부를 설치하는 컨덴서부 제조 공정을 포함하는 것을 특징으로 한다.

<발명의 효과>

본 발명에 따른 다층 인쇄 배선판은 컨덴서부에 있어서, 부극측의 제1 전극을 형성하는 금속의 이온화 경향은 정극측의 제2 전극을 형성하는 금속의 이온화 경향보다도 크다. 따라서, 전극, 특히 정극측의 제2 전극을 형성하는 금속의 마이그레이션 현상이 발생하기 어렵다. 따라서, 컨덴서부의 절연 저항의 저하가 발생하기 어렵다.

[도 1] 실시 형태 1에 따른 다층 인쇄 배선판의 평면도이다.

[도 2] 실시 형태 1에 따른 다층 인쇄 배선판의 주요부 단면도이다.

[도 3] 실시 형태 1에 따른 다층 인쇄 배선판 내의 박막 컨덴서의 사시도이다.

[도 4] 실시 형태 1에 따른 다층 인쇄 배선판의 제조 공정의 설명도이다.

[도 5] 실시 형태 1에 따른 고유전체 시트의 제조 공정의 설명도이다.

[도 6] 실시 형태 1에 따른 다층 인쇄 배선판의 제조 공정의 설명도이다.

[도 7] 실시 형태 1에 따른 다층 인쇄 배선판의 제조 공정의 설명도이다.

[도 8] 실시 형태 1에 따른 다층 인쇄 배선판의 제조 공정의 설명도이다.

[도 9] 도통 체크를 설명하기 위한 다층 인쇄 배선판의 모식도이다.

[도 10] 실시 형태 2에 따른 다층 인쇄 배선판에 사용되는 고유전체 시트를 설명하는 도면이다.

[도 11] 실시 형태 3에 따른 다층 인쇄 배선판의 주요부 단면도이다.

[도 12] 실시 형태 3에 따른 다층 인쇄 배선판의 컨덴서부의 근방을 확대하여 설명하는 도면이다.

[도 13] 실시 형태 3에 따른 다층 인쇄 배선판의 제조 공정의 일부의 설명도 이다.

[도 14] 고유전체 시트의 별도의 형태를 도시한 도면이다.

<도면의 주요 부분에 대한 부호의 간단한 설명>

10: 다층 인쇄 배선판

20: 코어 기판

21: 코어 기판 본체

22, 22G, 22P: 도체층

24: 스루홀(through hole) 도체

26: 코어 기판 상 절연층

30: 빌드업부

32: BU 도체층

34: BU 비어홀 도체

36: BU 절연층

40: 박막 컨덴서

41: 하부 전극

41a, 42a: 통과 구멍

42: 상부 전극

43, 423: 고유전체층

43a, 423a: 제1 스퍼터막

43b, 423b: 졸-겔막

43c, 423c: 제2 스퍼터막

45: 하부 비어홀 도체

48: 상부 비어홀 도체

60: 실장부

61: 그랜드용 패드

62: 전원용 패드

63: 시그널용 패드

70: 반도체 소자

410: 층간 절연층

420: 고유전체 시트

421: 니켈박

422: 동박

431, 432, 435, 436: 스루홀

433, 434: 홀내 수지

437, 438: 비어홀 도체

440: 무전해 구리 도금막

441: 레지스트

442: 전해 구리 도금막

480: 수지 절연 시트

482: 홀

<발명을 실시하기 위한 최선의 형태>

(본 발명의 구체적 한 실시 양태에 있어서의 배선 기판의 제1 실시 형태)

평면도인 도 1 및 주요부 단면도인 도 2에 실시 형태 1에 따른 다층 인쇄 배선판 (10)이 나타난다. 또한, 다층 인쇄 배선판 (10) 내의 박막 컨덴서 (40)이 도 3에 도시된다.

본 실시 형태의 다층 인쇄 배선판 (10)은, 도 1에 나타낸 바와 같이 표면에 반도체 소자 (70)을 실장하는 실장부 (60)을 구비하고 있다. 이 실장부 (60)에는 반도체 소자 (70)을 접지하는 그랜드 라인 (73)에 접속되는 패드 (61)과, 반도체 소자 (70)에 플러스의 전원 전위를 공급하는 전원 라인 (71)에 접속되는 전원용 패드 (62)와, 반도체 소자 (70)에 신호를 입출력하는 시그널 라인 (72)에 접속되는 시그널용 패드 (63)이 설치되어 있다(도 9 참조).

그랜드용 패드 (61)과 전원용 패드 (62)가 중앙 부근에 격자상 또는 지그재그상으로 배열된다. 그리고, 그 주위에 시그널용 패드 (63)이 격자상 또는 지그재그상 또는 랜덤으로 배열되어 있다.

그랜드용 패드 (61)은, 전원 라인 (71)이나 시그널 라인 (72)와는 독립적으로 다층 인쇄 배선판 (10)의 내부에 형성된 그랜드 라인 (73)을 개재시켜 실장부 (60)과는 반대측의 면에 형성된 그랜드용 외부 단자 (74)(도 9 참조)에 접속되어 있다.

전원용 패드 (62)는 그랜드 라인 (73)이나 시그널 라인 (72)와는 독립적으로 다층 인쇄 배선판 (10)의 내부에 형성된 전원 라인 (71)을 개재시켜 실장부 (60)과는 반대측의 면에 형성된 전원용 외부 단자 (75)(도 9 참조)에 접속되어 있다.

또한, 전원 라인 (71)은 박막 컨덴서 (40)(도 2 참조)의 상부 전극 (42)와 접속되어 있다. 그랜드 라인 (73)은 박막 컨덴서 (40)의 하부 전극 (41)과 접속되어 있다.

시그널용 패드 (63)은, 전원 라인 (71)이나 그랜드 라인 (73)과는 독립적으로 다층 인쇄 배선판 (10)의 내부에 형성된 시그널 라인 (72)를 개재시켜 실장부 (60)과는 반대측의 면에 형성된 시그널용 외부 단자 (76)(도 9 참조)에 접속되어 있다. 또한, 실장부 (60)의 패드 총수는 1000 내지 30000이다.

또한, 다층 인쇄 배선판 (10)은, 도 2에 나타낸 바와 같이 코어 기판 (20)과, 코어 기판 상 절연층 (26)과, 박막 컨덴서 (40)과, 빌드업부 (30)과, 실장부 (60)을 구비하고 있다. 수지 절연층인 코어 기판 상 절연층 (26)은 코어 기판 (20)의 상측에 설치되어 있다. 박막 컨덴서 (40)은, 코어 기판 상 절연층 (26) 위에 설치되어 있다. 빌드업부 (30)은 박막 컨덴서 (40) 위에 설치되어 있다. 실장부 (60)은 빌드업부 (30)의 최상층에 형성되어 있다.

또한, 실장부 (60)의 각 패드 (61, 62, 63)은 빌드업부 (30) 내에 적층된 배선 패턴인 빌드업부내 도체층(BU 도체층) (32)와 전기적으로 접속되어 있다.

코어 기판 (20)은 코어 기판 본체 (21)과, 코어 기판 본체 (21)의 표리 양면에 형성된 구리를 포함하는 도체층 (22, 22)와, 스루홀 도체 (24)를 갖고 있다. 코어 기판 본체 (21)은, BT(비스말레이미드-트리아진) 수지나 유리 에폭시 기판 등을 포함한다. 스루홀 도체 (24)는 코어 기판 본체 (21)의 표리를 관통하는 스루홀의 내주면에 형성된 구리를 포함하는 통상체이다. 양도체층 (22, 22)는 스루홀 도체 (24)를 통해 전기적으로 접속되어 있다. 코어 기판 (20)의 상면에는, 도체층 (22)와 나란히 얼라이먼트마크 (310)이 형성되어 있다.

컨덴서부로서의 박막 컨덴서 (40)은, 도 2 및 도 3에 도시한 바와 같이 세라믹계의 고유전체 재료를 고온에서 소성한 고유전체층 (43)과, 고유전체층 (43)을 사이에 끼우는 하부 전극 (41)과 상부 전극 (42)로 구성되어 있다.

하부 전극 (41)은 니켈로 형성되고, 실장부 (60)의 그랜드용 패드 (61)에 전기적으로 접속된다. 상부 전극 (42)는 이온화 경향이 니켈보다도 작은 구리로 형성되고, 실장부 (60)의 플러스 전위가 인가되는 전원용 패드 (62)에 전기적으로 접속된다. 이 때문에, 하부 전극 (41) 및 상부 전극 (42)는 각각 실장부 (60)에 실장되는 반도체 소자 (70)의 그랜드 라인 (73) 및 전원 라인 (71)에 접속된다.

도 9에 나타낸 바와 같이, 전원 PW로부터 그랜드 라인 (73)에 그랜드 전위, 전원 라인 (71)에 플러스의 전위가 인가되면, 하부 전극 (41)은 마이너스로 대전되고, 상부 전극 (42)는 플러스로 대전된다. 이와 같이 이온화 경향이 큰(높은) 금속을 마이너스 전하가 축적하는 전극에, 이온화 경향이 작은(낮은) 금속을 플러스 전하가 축적하는 전극에 배치하면 마이그레이션 현상이 발생하기 어렵다.

전극을 구성하는 금속으로는 예를 들면, 하부 전극 (41)을 주석으로 상부 전극 (42)를 백금으로 형성할 수 있다. 또한, 예를 들면 하부 전극 (41)을 니켈로 상부 전극 (42)를 금으로 형성할 수 있다. 또한, 예를 들면 하부 전극 (41)을 니켈로 상부 전극 (42)를 주석으로 형성할 수 있다. 그 밖에도, 하부 전극 (41)을 형성하는 금속의 이온화 경향이 상부 전극 (42)를 형성하는 금속의 이온화 경향보다 커지는 조건을 충족하는 것이면, 구리, 니켈, 주석, 백금, 금 등의 여러가지 금속을 사용할 수 있다.

하부 전극 (41)을 형성하는 금속과, 상부 전극 (42)를 형성하는 금속의 적어도 한쪽은 융점이 600 ℃ 이상 2000 ℃ 이하인 것이 바람직하고, 보다 바람직하게는 융점이 1100 ℃ 이상 2000 ℃ 이하인 것이 바람직하다. 한쪽의 전극을 형성하는 금속 상에, 졸겔법으로 졸겔막을 형성한 후에 고온에서 소성하기 때문이다.

또한, 하부 전극 (41)은 고유전체층 (43)의 하면에 형성된 베타 패턴이다. 하부 전극 (41)은 통과 구멍 (41a)를 갖고 있다. 이 통과 구멍 (41a)를 제2 비어홀 도체로서의 상부 비어홀 도체 (48)이 하부 전극 (41)과 비접촉으로 관통한다. 상부 비어홀 도체 (48)은, 코어 기판 (20)의 도체층 (22) 중 전원용의 도체층 (22P)와 상부 전극 (42)를 전기적으로 접속한다.

또한, 하부 전극 (41)은 각 시그널 라인을 비접촉 상태에서 상하로 관통하는 스루홀을 가질 수도 있지만, 그것보다도 하부 전극 (41)의 외측에 각 시그널 라인이 형성되어 있는 것이 바람직하다(도 9 참조).

한편, 상부 전극 (42)는 고유전체층 (43)의 상면에 형성된 베타 패턴이다. 상부 전극 (42)는 통과 구멍 (42a)를 갖고 있다. 이 통과 구멍 (42a)를 제1 비어홀 도체로서의 하부 비어홀 도체 (45)가 상부 전극 (42)와 비접촉으로 관통한다. 하부 비어홀 도체 (45)는, 코어 기판 (20)의 도체층 (22) 중 그랜드용의 도체층 (22G)와 하부 전극 (41)을 전기적으로 접속한다.

또한, 상부 전극 (42)는 도시하지 않지만, 각 시그널 라인을 비접촉 상태에서 상하로 관통하는 스루홀을 가질 수도 있지만, 그것보다도 상부 전극 (42)의 외측에 각 시그널 라인이 형성되어 있는 것이 바람직하다(도 9 참조).

고유전체층 (43)은 총 두께가 0.4 내지 3 ㎛이다. 고유전체층 (43)은 BaTiO₃, SrTiO₃, TaO₃, Ta₂O₅, PZT, PLZT, PNZT, PCZT, PSZT로 이루어지는 군으로부터 선택된 1종 또는 2종 이상의 금속 산화물의 세라믹막을 3층 중첩하여 형성한 것이다.

이들 세라믹막은, 도 3에 도시한 바와 같이 하부 전극 (41)측으로부터 순서대로 스퍼터링에 의해 형성된 제1 스퍼터막 (43a), 졸-겔법에 의해 형성된 졸-겔막 (43b), 스퍼터링에 의해 형성된 제2 스퍼터막 (43c)이다. 여기서, 제1 및 제2 스퍼터막 (43a, 43c)는 두께가 0.1 ㎛ 이상이고, 졸-겔막 (43b)는 두께가 제1 및 제2 스퍼터막 (43a, 43c)보다도 두껍다.

빌드업부 (30)은 박막 컨덴서 (40)의 상측에 빌드업부내 절연층(BU 절연층) (36)과 BU 도체층 (32)를 교대로 적층한 것이다. BU 절연층 (36)을 끼워 상하로 배치된 BU 도체층 (32)끼리는 BU 비어홀 도체 (34)를 통해 전기적으로 접속되어 있다. 또한, BU 도체층 (32)와 박막 컨덴서 (40)의 상부 전극 (42)는 BU 비어홀 도체 (34)를 통해 전기적으로 접속되어 있다.

또한, 빌드업부 (30)의 파인화를 고려하여 BU 도체층 (32)의 두께는 하부 전극 (41)보다도 얇아져 있다. 또한, 빌드업부 (30)의 최표층에는 실장부 (60)이 형성되어 있다. 이러한 빌드업부 (30)은, 주지의 서브트랙티브법이나 애디티브법(세미애디티브법이나 풀애디티브법을 포함함)에 의해 형성되고, 예를 들면 이하와 같이 하여 형성된다. 즉, 우선 코어 기판 (20)의 표리 양면에 BU 절연층 (36)(상온에서의 영률이 예를 들면 2 내지 7 GPa)이 되는 수지 시트를 접착한다. 이 수지 시트는 변성 에폭시계 수지 시트, 폴리페닐렌에테르계 수지 시트, 폴리이미드계 수지 시트, 시아노에스테르계 수지 시트 등으로 형성되고, 그 두께는 대개 20 내지 80 ㎛이다. 이러한 수지 시트는 실리카, 알루미나, 지르코니아 등의 무기 성분이 분산되어 있을 수도 있다.

이어서, 접착한 수지 시트에 탄산 가스 레이저나 UV 레이저, YAG 레이저, 엑시머 레이저 등에 의해 스루홀을 형성하고, 이 수지 시트의 표면과 스루홀의 내부에 무전해 구리 도금을 실시하여 도체층으로 한다. 이 도체층 상에 도금 레지스트를 형성하고, 도금 레지스트 비형성부에 전해 구리 도금을 실시한 후, 레지스트 아래의 무전해 구리 도금을 에칭액으로 제거함으로써 BU 도체층 (32)가 형성된다. 또한, 스루홀 내부의 도체층이 BU 비어홀 도체 (34)가 된다. 이후, 이 절차를 반복함으로써 빌드업부 (30)이 형성된다. 본 실시 형태에서는, 박막 컨덴서 (40)의 하부 전극 (41)은 BU 도체층 (32)보다도 두껍게 형성되어 있다.

이어서, 이와 같이 구성된 다층 인쇄 배선판 (10)의 사용예에 대해서 설명한다. 우선, 이면에 다수의 땜납 범프가 배열된 반도체 소자 (70)을 실장부 (60)에 올려 놓는다. 이 때, 반도체 소자 (70)의 그랜드용 단자, 전원용 단자, 시그널용 단자를 각각 실장부 (60)의 그랜드용 패드 (61), 전원용 패드 (62), 시그널용 패드 (63)과 접촉시킨다. 계속해서, 리플로우에 의해 각 단자를 땜납에 의해 접합한다.

그 후, 다층 인쇄 배선판 (10)을 마더보드 등의 다른 인쇄 배선판에 접합한다. 이 때, 미리 다층 인쇄 배선판 (10)의 이면에 형성된 패드에 땜납 범프를 형성해두고, 다른 인쇄 배선판 상의 대응하는 패드와 접촉시킨 상태로 리플로우에 의해 접합한다. 다층 인쇄 배선판 (10)에 내장된 박막 컨덴서 (40)은, 유전율이 높은 세라믹을 포함하는 고유전체층 (43)을 갖고 있는 것 또는 하부 전극 (41) 및 상부 전극 (42)이 베타 패턴(일부 개구를 갖고 있음)이고 면적이 크기 때문에 정전 용량이 크다. 이 때문에, 충분한 디커플링 효과를 발휘하는 것이 가능해진다. 따라서, 실장부 (60)에 실장한 반도체 소자(IC) (70)의 트랜지스터가 전원 부족이 되기 어렵다.

게다가 전원 PW로부터 그랜드 라인에 그랜드 전위, 전원 라인에 플러스의 전위가 각각 인가되면, 이온화 경향이 큰 금속으로 형성된 하부 전극 (41)은 마이너스로 대전되고, 이온화 경향이 작은 금속으로 형성된 상부 전극 (42)는 플러스로 대전된다. 여기서 마이그레이션 현상은 상부 전극 (42)(플러스의 전하를 축적하는 제2 전극)에 발생하기 쉽다. 이 때문에, 하부 전극 (41)을 형성하는 금속의 이온화 경향을 상부 전극 (42)를 형성하는 금속의 이온화 경향보다도 크게 한다. 그렇게 하면, 특히 상부 전극 (42)로부터 유전체층이나 절연층(고유전체층) (43)에의 마이그레이션 현상이 발생하기 어렵다. 따라서, 절연 저항의 저하를 일으키기 어렵게 할 수 있으며, 누설 전류를 억제하고, 고유전체층 (43)의 유전율의 저하를 일으키기 어려우며, 추가로 다층 인쇄 배선판의 수명의 저하를 완만하게 할 수 있다. 또한, 필요에 따라서 다층 인쇄 배선판 (10)의 실장부 (60)의 주위에 칩컨덴서를 탑재할 수도 있다.

이어서, 본 실시예의 다층 인쇄 배선판 (10)의 제조 절차에 대해서, 도 4 내지 도 8에 기초하여 설명한다.

우선 도 4(a)에 나타낸 바와 같이 코어 기판 (20)을 준비하고, 이 코어 기판 (20) 위에 진공 라미네이터를 이용하여 열 경화성 절연 필름 (430)(아지노모또사 제조의 ABF-45SH, 도 2의 코어 기판 상 절연층 (26)이 되는 것)을 온도 50 내지 150 ℃, 압력 0.5 내지 1.5 MPa라는 라미네이트 조건하에서 접착한다.

계속해서, 니켈박 (421)과 동박 (422)로 고유전체층 (423)을 샌드위치로 한 구조의 고유전체 시트 (420)을 열 경화성 절연 필름 (430) 위에 진공 라미네이터를 이용하여 온도 50 내지 150 ℃, 압력 0.5 내지 1.5 MPa라는 라미네이트 조건하에서 접착한다. 그 후 150 ℃에서 1 시간 동안 건조시킨다(도 4(b) 참조). 이에 따라, 열 경화성 절연 필름 (430)은 경화하여 층간 절연층 (410)이 된다. 이 층간 절연층 (410)은 코어 기판 (20) 위에 형성되어 있기 때문에, 코어 기판 상 절연층 (26)이다. 여기서, 라미네이트할 때의 고유전체 시트 (420)의 니켈박 (421) 및 동박 (422)는 모두 회로 형성되어 있지 않은 베타층이다. 단, 니켈박 (421) 중 장래 불필요해지는 개소(예를 들면 통과 구멍 (41a)가 되는 개소)를 미리 에칭에 의해 제거한 것을 라미네이트할 수도 있다.

이어서, 고유전체 시트 (420)의 제작 절차에 대해서 도 5에 기초하여 설명한다. 우선, 막 두께가 약 100 ㎛인 니켈박 (421)(전극)을 준비하고(도 5(a) 참조), 이를 400 내지 700 ℃(여기서는 550 ℃)에서 가열 처리한다. 이 가열 처리는 니켈박 (421) 상에 형성되는 고유전체층 (423)의 결정성을 향상시키기 때문이다.

계속해서, 니켈박 (421)의 표면을 연마한다. 연마 후의 막 두께는 약 90 ㎛이다. 이 니켈박 (421)의 표면에 제1 스퍼터막 (423a)를 형성한다(도 5(b) 참조). 즉, 마그네트론 스퍼터 장치(아네르바사 제조의 형번 L-332S-FH)에 BaTiOx(고쥰도 가가꾸사 제조)의 타겟을 장착한 후, 직류 또는 교류 전원을 인가하고, 아르곤 및 산소를 주성분으로 하는 3 내지 10 mTorr의 기체로 스퍼터링을 행한다. 또한, 스퍼터링 기체 중 산소의 비율은 10 내지 90 용적％, 특히 45 내지 55 용적％가 바람직하지만, 본 실시 형태에서는 50 용적％로 한다. 또한, RF 파워를 2 내지 5 W/㎠로 하고 스퍼터 압력을 0.5 내지 2 Pa로 한다. 이와 같이 하여 막 두께가 0.25 ㎛인 제1 스퍼터막 (423a)를 형성한다. 이 제1 스퍼터막 (423a)는 막 두께가 얇기 때문에, 표면에 피트 (450)이 발생하였다고 해도 그 피트 (450)은 작고 얕은 것에 불과하다.

계속해서, 제1 스퍼터막 (423a) 상에 졸-겔막 (423b)를 형성한다(도 5(c) 참조). 즉, 우선 건조 질소 중에서 농도 1.0 몰/ℓ가 되도록 칭량한 디에톡시바륨과 비테트라이소프로폭시드티탄을 탈수한 메탄올과 2-메톡시에탄올과의 혼합 용매(부피비 3:2)에 용해시키고, 실온의 질소 분위기하에서 3일간 교반하여 바륨과 티탄의 알콕시드 전구체 조성물 용액을 제조한다. 이어서, 이 전구체 조성물 용액을 0 ℃로 유지하면서 교반하고, 미리 탈탄산한 물을 0.5 ㎕/분의 속도로 질소 기류 중에서 분무하여 가수분해하고, 졸-겔 용액으로 한다. 이 졸-겔 용액을 0.2 미크론의 필터를 통과시키고, 석출물 등을 여과한다. 이 여과액을 제1 스퍼터막 (423a) 위에 1500 rpm으로 1 분간 스핀 코팅한다. 용액을 스핀 코팅한 기판을 150 ℃로 유지된 핫 플레이트 상에 3 분간 놓고 건조시킨다. 그 후 기판을 850 ℃로 유지된 전기로 중에 삽입하고, 15 분간 소성을 행한다. 소성은 600 ℃ 이상 2000 ℃ 이하에서 행하는 것이 가능하고, 보다 적합하게는 1100 ℃ 이상 2000 ℃ 이하에서 행한다. 이와 같이 소성은 니켈박 (421)(이후의 하부 전극) 위에 제1 스퍼터막 (423a)를 형성하고, 추가로 졸겔법으로 졸-겔막 (423b)를 형성한 후에 행해진다. 졸-겔 용액의 점도는 1회의 스핀 코팅/건조/소성에서 얻어지는 막 두께가 0.03 ㎛가 되도록 조정된다. 계속해서, 스핀 코팅/건조/소성을 10회 반복하고, 막 두께가 0.3 ㎛인 졸-겔막 (423b)를 형성한다. 또한, 이 졸-겔막 (423b)를 형성할 때에, 제1 스퍼터막 (423a)의 표면에 발생한 피트 (450)은 졸-겔 용액에 의해 매립되었다.

계속해서, 졸-겔막 (423b) 상에 제2 스퍼터막 (423c)를 형성한다(도 5(d) 참조). 이 제2 스퍼터막 (423c)는 제1 스퍼터막 (423a)와 마찬가지로, 마그네트론스퍼터 장치를 이용하여 막 두께가 0.15 ㎛가 되도록 형성한다. 이 결과, 총 막 두께가 0.7 ㎛인 고유전체층 (423)이 니켈박 (421) 상에 형성된다. 여기서, 제2 스퍼터막 (423c)는 막 두께가 얇기 때문에, 표면에 피트 (450)이 발생하였다고 해도 그 피트 (450)은 작고 얕은 것에 불과하다. 또한, 졸-겔막 (423b)는 제1 및 제2 스퍼터막 (423a, 423c)에 끼워진 상태가 된다.

그 후, 고유전체층 (423) 위에 무전해 도금에 의해 구리층을 형성하고, 추가로 이 구리층 상에 전해 도금 등으로 구리를 10 ㎛ 정도 더함으로써, 구리를 포함하는 금속막(동박) (422)(대향 전극)를 형성한다(도 5(e) 참조). 이와 같이, 금속막(동박) (422)는 졸-겔막 (423b) 위에 제2 스퍼터막 (423c)를 개재시켜 설치된다.

이상과 같이 하여 고유전체 시트 (420)을 얻는다. 이 고유전체 시트 (420)을 -55 ℃에서 5 분간 방치한 후 125 ℃에서 5 분간 방치한다는 조작을 1 사이클로 하고, 이것을 20 사이클 행한 후에 깨짐 등의 문제점이 발생하지 않은 것을 후속 공정에 사용한다. 이와 같이 하여 얻어진 고유전체 시트 (420)의 유전 특성은 인피던스(INPEDANCE)/게인 페이즈 애널라이저(GAIN PHASE ANALYZER)(휴렛팩커드사 제조, 품명: 4194A)를 이용하고, 주파수 1 kHz, 온도 25 ℃, OSC 레벨 1 V라는 조건으로 측정한 바, 그 비유전율은 1300이다. 또한, 고유전체층을 티탄산바륨으로 했지만, 그것 이외에 티탄산스트론튬(SrTiO₃), 산화탄탈(TaO₃, Ta₂O₅), 티탄산지르콘산납(PZT), 티탄산지르콘산란탄납(PLZT), 티탄산지르콘산니오브납(PNZT), 티탄산지르콘산칼슘납(PCZT) 및 티탄산지르콘산스트론튬납(PSZT) 중 임의의 것으로 하는 것도 가능하다.

도 4로 되돌아가, 고유전체 시트 (420)을 적층한 제작 도중 기판의 소정 위치에 레이저에 의해 스루홀 (431, 432)를 형성한다(도 4(c) 참조). 즉, 코어 기판 (20) 중 그랜드용의 도체층 (22G)에 대향하는 위치에, 동박 (422)와 고유전체층 (423)을 관통하여 니켈박 (421)의 표면에 도달하는 스루홀 (431)을 형성한다. 그리고, 코어 기판 (20) 중 전원용의 도체층 (22P)에 대향하는 위치에, 고유전체 시트 (420) 및 층간 절연층 (410)을 관통하여 코어 기판 (20) 중 전원용의 도체층 (22P)의 표면에 도달하도록 스루홀 (432)를 형성한다. 여기서 스루홀의 형성은, 우선 깊은 스루홀 (432)를 형성하고, 계속해서 얕은 스루홀 (431)을 형성한다. 깊이의 조정은 레이저 쇼트수를 변경함으로써 행한다.

구체적으로는, 스루홀 (432)의 제조는 히타치 비어 메카닉스(주) 제조의 UV 레이저로, 출력 3 내지 10 W, 주파수 25 내지 60 kHz, 쇼트수 62라는 조건으로 행한다. 스루홀 (431)의 제조는 쇼트수 22로 한 것 이외에는, 스루홀 (432)의 제조와 동일한 조건으로 행한다.

그 후, 스루홀 (431, 432) 내에 스루홀 충전용 수지를 충전하고, 80 ℃에서 1 시간, 120 ℃에서 1 시간, 150 ℃에서 30 분간 건조함으로써 홀내 수지 (433, 434)를 충전한다(도 4(d) 참조). 여기서, 스루홀 충전용 수지는 이하와 같이 하여 제작된다. 비스페놀 F형 에폭시 단량체(유카 쉘 제조, 분자량: 310, 상품명: E-807) 100 중량부와, 이미다졸 경화제(시코쿠 가세이 제조, 상품명: 2E4MZ-CN) 6 중량부를 혼합하고, 추가로 이 혼합물에 대하여 평균 입경 1.6 ㎛의 SiO₂ 구상 입자 170 중량부를 혼합하고, 3축 롤로 혼련함으로써 그 혼합물의 점도를 23±1 ℃에서 45000 내지 49000 cps로 조정하여 스루홀 충전용 수지를 얻는다.

이어서, 홀내 수지 (433, 434)에 스루홀 (435, 436)을 형성하고, 과망간산 용액에 침지하여 조화(粗化)한 후, 170 ℃에서 3 시간 동안 건조 경화하여 완전 경화시킨다(도 6(a) 참조). 여기서, 스루홀 (435)는 홀내 수지 (433)보다도 소직경이고, 홀내 수지 (433), 니켈박 (421) 및 층간 절연층 (410)을 관통하여 도체층 (22G)의 표면에 도달하는 스루홀로 한다. 다른 한쪽의 스루홀 (436)은 홀내 수지 (434)보다도 소직경이고, 홀내 수지 (434)를 관통하여 도체층 (22P)에 도달하는 스루홀로 한다.

또한, 스루홀 (435)는 UV 레이저로 주파수 25 kHz, 출력 3 W, 52 쇼트라는 조건으로 형성한다. 스루홀 (436)은 CO₂ 레이저로 φ 1.4 mm의 마스크 직경을 통해 2.0 mj의 에너지 밀도, 20 μ초의 펄스 폭, 2 쇼트라는 조건으로 형성한다.

그 후, 기판 표면에 무전해 구리 도금용의 촉매를 부여하고, 이하의 무전해 구리 도금액에 침지하여 기판 표면에 0.6 내지 3.0 ㎛의 무전해 구리 도금막 (440)을 형성한다(도 6(b) 참조). 또한, 무전해 구리 도금 수용액은 이하의 조성의 것을 사용한다. 즉, 황산구리: 0.03 mol/ℓ, EDTA: 0.200 mol/ℓ, HCHO: 0.1 g/ℓ, NaOH: 0.1 mol/ℓ, α,α'-비피리딜: 100 mg/ℓ, 폴리에틸렌글리콜(PEG) 0.1 g/ℓ의 것을 사용한다.

계속해서, 무전해 구리 도금막 (440) 위에 시판되고 있는 드라이 필름을 접착하고, 노광·현상에 의해 스루홀 (435)의 개구를 둘러싸는 도우넛상의 도금 레지스트 (441)을 형성한다(도 7(a) 참조). 그리고, 도금 레지스트 비형성부에 무전해 구리 도금막 (440)으로부터의 두께가 25 ㎛인 전해 구리 도금막 (442)를 형성한다(도 7(b) 참조).

이 결과, 스루홀 (435, 436) 내는 각각 구리 도금으로 충전되는 비어홀 도체 (437, 438)이 된다. 또한, 전해 구리 도금액은 이하의 조성의 것을 이용한다. 즉, 황산: 200 g/ℓ, 황산구리: 80 g/ℓ, 첨가제: 19.5 ㎖/ℓ(아트텍 재팬사 제조, 카파라시드 GL)의 것을 사용한다.

또한, 전해 구리 도금은 이하의 조건으로 행한다. 즉, 전류 밀도 1 A/dm², 시간 115 분, 온도 23±2 ℃이다. 계속해서, 도금 레지스트 (441)을 박리한다(도 7(c) 참조). 그 도금 레지스트 (441)로 덮여 있던 부분의 무전해 구리 도금막 (440)을 황산-과산화수소계의 에칭액으로 에칭(퀵 에칭)함으로써 제거한다(도 7(d) 참조). 이에 따라, 비어홀 도체 (437)은 동박 (422)와는 전기적으로 비접속인 상태가 된다.

이상의 공정을 거침으로써, 코어 기판 (20) 위에 컨덴서부로서의 박막 컨덴서 (40)이 형성된다. 즉, 니켈박 (421)이 제1 전극으로서의 하부 전극 (41)이 된다. 고유전체층 (423)이 고유전체층 (43)이 된다. 동박 (422), 무전해 구리 도금막 (440) 및 전해 구리 도금막 (442) 중 고유전체층 (423)보다 상측 부분이 일체가 되고, 제2 전극으로서의 상부 전극 (42)가 된다. 또한, 비어홀 도체 (437)이 하부 비어홀 도체 (45)가 되고, 비어홀 도체 (438)이 상부 비어홀 도체 (48)이 된다.

또한, 고유전체 시트 (420)에 스루홀 (431, 432, 435, 436)을 설치하는 경우, 얼라이먼트마크 (310)을 목표로 함으로써, 간이하고 정확하게 스루홀 (431, 432, 435, 436)을 설치할 수 있다. 얼라이먼트마크 (310)은 코어 기판 (20)의 도체층 (22)와 동시에 형성된다. 얼라이먼트마크 (310)은 절연층으로 덮여 있는 것이 바람직하다.

또한, 얼라이먼트마크 (310)은 컨덴서부가 적층되는 수지 절연층의 바로 아래의 수지 절연층의 상부에 형성되어 있는 것이 바람직하다. 또는, 얼라이먼트마크 (310)은 컨덴서부가 적층되는 수지 절연층의 바로 아래의 코어 기판 (20)의 상부에 형성되어 있는 것이 바람직하다.

이어서, 전해 구리 도금막 (442)를 형성한 제작 도중 기판에 대하여 NaOH(10 g/ℓ), NaClO₂(40 g/ℓ), Na₃PO₄(6 g/ℓ)를 포함하는 수용액을 흑화욕(黑化浴)(산화욕)으로 하는 흑화 처리 및 NaOH(10 g/ℓ), NaBH₄(6 g/ℓ)를 포함하는 수용액을 환원욕으로 하는 환원 처리를 행하고, 전해 구리 도금막 (442)의 표면에 조화면을 형성한다(도시하지 않음). 그 후, 조화면 위에 수지 절연 시트 (480)을 진공 라미네이터로 온도 50 내지 150 ℃, 압력 0.5 내지 1.5 MPa라는 라미네이트 조건하에서 접착하고, 150 ℃에서 3 시간 동안 경화시킨다(도 8(a) 참조).

이 수지 절연 시트 (480)은 변성 에폭시계 수지 시트, 폴리페닐렌에테르계 수지 시트, 폴리이미드계 수지 시트, 시아노에스테르계 수지 시트 또는 이미드계 수지 시트이다. 또한, 수지 절연 시트 (480)은 열가소성 수지인 폴리올레핀계 수지나 폴리이미드계 수지, 열경화성 수지인 실리콘 수지나 SBR, NBR, 우레탄 등의 고무계 수지를 함유할 수도 있고, 또한 실리카, 알루미나, 지르코니아 등의 무기계의 섬유상, 충전재상, 편평상의 것이 분산되어 있을 수도 있다.

그리고 수지 절연 시트 (480)의 소정 위치에 CO₂ 레이저로 홀 (482)를 형성한다(도 8(b) 참조). 그 후, 조화 처리를 실시하여 무전해 구리 도금을 행한다. 이어서, 도금 레지스트를 적층하고, 노광·현상에 의해 도금 레지스트에 패턴 형성하고, 전해 구리 도금에 의한 패턴 도금을 행한다. 그리고, 도금 레지스트를 박리한 후 에칭에 의해 무전해 구리 도금막 중 도금 레지스트로 덮여 있던 부분을 제거하여 BU 도체층 (32)를 형성한다(도 8(c) 참조).

도 8(c)에 있어서, 수지 절연 시트 (480)이 BU 절연층 (36)이 되고, 홀 (482) 내의 도금이 BU 비어홀 도체 (34)가 된다. 그리고, 도 8(a) 내지 (c)의 조작을 반복함으로써 빌드업부 (30)(도 2 참조)을 완성시킨다. 이와 같이 하여 빌드업부 (30)의 최상층에는 각 패드 (61, 62, 63)을 형성하고, 도 1 및 도 2에 나타내는 다층 인쇄 배선판 (10)을 얻는다.

이상 상술한 본 실시 형태에 따르면, 박막 컨덴서 (40)이 되는 고유전체 시트 (420)의 제조 방법에 있어서, 제1 스퍼터막 (423a)를 형성했을 때 그의 표면에 피트 (450)이 발생하였다고 해도, 졸-겔 용액이 그의 피트 (450)에 들어가 피트 (450)이 매립된다. 그리고, 졸-겔막 (423b) 위에 제2 스퍼터막 (423c)이 형성되지만, 고유전체층 (43)을 스퍼터막만으로 형성하는 경우에 비하여 제2 스퍼터막 (423c)은 얇아지기 때문에, 제2 스퍼터막 (423c)에 피트 (450)이 발생하였다고 해도 그의 피트 (450)은 작고 얕은 것이 된다. 즉, 고유전체층 (423) 중 니켈박 (431)과는 반대측의 면에 피트 (450)이 발생하였다고 해도, 그의 피트 (450)은 고유전체층 (423)을 스퍼터막만으로 형성하는 경우에 비하여 작고 얕은 것이 된다. 이 때문에, 피트 (450)에 이종 재료(구리 등의 금속이나 수지 등)가 들어갔다고 해도 그 이종 재료에 의해서 큰 영향을 받는 것은 아니다.

한편, 졸-겔막 (423b)는 제1 및 제2 스퍼터막 (423a, 423c)에 끼워진 구조로 외부에 노출되는 것은 아니다. 이 때문에, 졸-겔막 (423b)에 핀홀이 비어 있다고 해도, 동박 (422)의 형성 공정에서 사용하는 도금액이 그 핀홀에 들어가는 것은 아니다. 따라서, 박막 컨덴서 (40)의 고유전체층 (43)에 균열이 발생하는 것을 방지함과 동시에 하부 전극 (41)과 상부 전극 (42) 사이에서 쇼트하는 것도 방지할 수 있다.

또한, 고유전체층 (423)의 두께가 0.4 내지 3 ㎛로 얇기 때문에, 박막 컨덴서 (40)의 정전 용량을 크게 할 수 있다. 이 때문에, 다층 인쇄 배선판 (10)에 실장되는 반도체 소자 (70)이 고속으로 온오프했을 때의 전원 전위의 순간 저하를 억제하는 효과가 커진다.

또한, 제1 및 제2 스퍼터막 (423a, 423c)의 두께를 0.1 ㎛ 이상으로 함으로써, 제1 및 제2 스퍼터막 (423a, 423c)에 끼워지는 졸-겔막 (423b)를 주위로부터 확실하게 격리할 수 있다.

또한, 졸-겔막 (423b)를 제1 및 제2 스퍼터막 (423a, 423c)보다도 두꺼워지도록 형성하고 있기 때문에, 제1 및 제2 스퍼터막 (423a, 423c)에 발생하는 피트 (450)은 한층 작고 얕은 것이 되기 때문에, 피트 (450)에 의한 문제점의 발생을 한층 억제할 수 있다. 또한, 상술한 실시 형태에서는, 제2 스퍼터막 (423c)를 제1 스퍼터막 (423a)보다도 얇아지도록 형성하고 있기 때문에, 문제점의 발생을 보다 한층 억제할 수 있다.

그리고, 제작한 직후의 고유전체 시트 (420)에 대하여 저온 처리와 고온 처리를 복수회 반복하여 행한 후 문제점이 발생하지 않은 것을 선별하여 후속 공정에 이용한다. 이 때문에, 문제점이 발생할 우려가 있는 고유전체 시트 (420)을 다층 인쇄 배선판 (10)에 조립되기 전에 배제할 수 있다. 따라서, 다층 인쇄 배선판 (10)에 조립된 후 배제하는 경우에 비하여 비용면에서 유리해진다.

(본 발명의 구체적 한 실시 양태에 있어서의 배선 기판의 제2 실시 형태)

상술한 실시 형태에서는, 고유전체 시트 (420)을 열 경화성 절연 필름 (430) 위에 접착하였다.

실시 형태 2에 따른 다층 인쇄 배선판 (10)에서는 실시 형태 1과 달리, 고유전체 시트 (420) 대신에 도 10에 도시한 바와 같은 고유전체 시트 (520)을 이용한다. 고유전체 시트 (520)은 니켈박 (521) 위에 스퍼터법으로 형성되는 스퍼터막 (524)를 설치하고, 추가로 스퍼터막 (524) 위에 졸겔법으로 졸겔막 (523)을 설치하고, 추가로 졸겔막 (523) 위에 동박 (522)를 설치한 것이다.

스퍼터막 (524)도 졸겔막 (523)도 BaTiO₃으로 형성되어 있다. 스퍼터막 (524)의 두께는 0.2 내지 0.3 ㎛인 것이 바람직하다. 졸겔막 (523)의 두께도 0.2 내지 0.3 ㎛인 것이 바람직하다.

스퍼터막 (524)와 졸겔막 (523)으로 구성되는 유전체층을, 스퍼터막 (524)의 측에서는 이온화 경향이 큰 금속으로 형성된 제1 전극과, 졸겔막 (523)의 측에서는 이온화 경향이 작은 금속으로 형성된 제2 전극으로 각각 협지하여 형성되는 컨덴서를 내장한 다층 인쇄 배선판에 전원 PW로부터 전압을 인가한다. 전압은 제1 전극을 부극에 제2 전극을 정극에 인가하는 경우에도, 또는 제1 전극을 정극에 제2 전극을 부극에 인가하는 경우에도, 전극을 형성하는 금속의 마이그레이션을 방지하여 컨덴서를 내장하는 인쇄 배선판의 절연 저항의 저하를 일으키기 어렵게 하고 있다고 추찰된다.

(본 발명의 구체적 한 실시 양태에 있어서의 배선 기판의 제3 실시 형태)

상술한 실시 형태에서는, 박막 컨덴서 (40)은 코어 기판 상 절연층 (26) 위에 적층되었다. 실시 형태 3에 따른 다층 인쇄 배선판 (10)에서는, 박막 컨덴서 (40)은 도 11에 나타낸 바와 같이 코어 기판 상 절연층 (26)에 내장된다.

박막 컨덴서 (40) 부근의 확대도인 도 12에 나타낸 바와 같이, 제2 전극 (42)는 금속막인 동박 (422)와, 구리 도금막을 적층하여 형성된다. 상기 구리 도금막은 무전해 구리 도금막 (440)과 전해 구리 도금막 (442)로 이루어진다.

동박 (422)의 상면과, 수지 절연층인 코어 기판 상 절연층 (26)의 상면은 동일면이다. 따라서, 컨덴서부 (40)이 코어 기판 상 절연층 (26)에 내장된다는 것은, 도 12에 나타낸 바와 같이 제2 전극 (42)의 무전해 구리 도금막 (440)보다 아래가 코어 기판 상 절연층 (26)에 내장된다는 것이다.

실시 형태 3에 따른 다층 인쇄 배선판 (10)의 제조 방법은 이하에 나타낸 바와 같다. 우선, 도 13(a)에 나타낸 바와 같이 코어 기판 (20)을 준비하고, 이 코어 기판 (20) 위에 진공 라미네이터를 이용하여 열 경화성 절연 필름(아지노모또사 ABF-45SH) (430)을 온도 50 내지 150 ℃, 압력 0.5 내지 1.5 MPa라는 라미네이트 조건하에서 접착한다. 코어 기판 상 절연층 (26)의 두께를 두껍게 형성하고, 코어 기판 상 절연층 (26)에 박막 컨덴서 (40)이 내장되도록 열 경화성 절연 필름 (430)은 2매 접착된다. 또한, 열 경화성 절연 필름 (430)은 3매 이상 접착하는 것도 가능하다.

계속해서, 니켈박 (421)과 동박 (422)로 고유전체층 (423)을 샌드위치한 구조의 고유전체 시트 (420)을 반경화 상태의 열 경화성 절연 필름 (430) 위에 위치 정렬하여 적층한다. 양자 위치 정렬은 코어 기판 (20) 위에 설치되어 있는 얼라이먼트마크 (310)을 위치 정렬을 위한 표시로서 카메라로 인식하여 행할 수 있다.

또한, 도 14에 나타낸 바와 같이, 고유전체 시트 (420)에 얼라이먼트마크 (320, 330)이 설치될 수도 있다. 니켈박 (421)의 도 14의 우측 단부에는 얼라이먼트마크 (330)이 형성되어 있다. 이 얼라이먼트마크 (330)은 미리 니켈박 (421)에 패터닝된 것이다. 또한, 강박 (422)의 도 14의 좌측 단부에는 얼라이먼트마크 (320)이 형성되어 있다. 이 얼라이먼트마크 (320)은, 고유전체층 (423) 위에 무전해 도금 및 전해 도금을 실시할 때에 패터닝함으로써 형성할 수 있다.

고유전체 시트 (420)과 코어 기판 (20), 또는 열 경화성 절연 필름 (430)과의 위치 정렬은 고유전체 시트 (420)에 형성된 얼라이먼트마크 (320), 또는 얼라이먼트마크 (330)과 코어 기판 (20) 상에 형성된 얼라이먼트마크 (310)을 인식하여 행해진다. 얼라이먼트마크 (320)과 얼라이먼트마크 (310)을 인식하여 행할 수도 있고, 또한 얼라이먼트마크 (330)과 얼라이먼트마크 (310)을 인식하여 행할 수도 있다.

그 후, 도 13(b)에 나타낸 바와 같이 0.4 MPa, 170 ℃, 2 시간의 프레스 조건으로 진공 프레스하여, 고유전체 시트 (420)을 반경화 상태의 열 경화성 절연 필름 (430)에 매설시킨다. 그리고 열 경화성 절연 필름 (430)을 경화시켜 층간 절연층 (410)으로 한다. 층간 절연층 (410)은 코어 기판 (20) 위에 형성되기 때문에, 도 11에 있어서의 코어 기판 상 절연층 (26)이다.

이후, 도 4(c) 내지 도 8(c)까지 실시 형태 3에 따른 다층 인쇄 배선판 (10)의 제조 방법은 실시 형태 1과 동일하다.

(그 밖의 실시 형태)

또한, 본 발명은 상술한 실시 형태로 어떤식으로든 한정되는 것은 아니고, 본 발명의 기술적 범위에 속하는 한 여러가지 양태로 실시할 수 있다.

예를 들면, 상술한 실시 형태에서는, 전원 PW로부터 그랜드 라인 (73)에 그랜드 전위를, 전원 라인 (71)에 플러스의 전위를 각각 인가하였다. 다만 이것으로 한정되지 않는다. 전원 PW로부터 그랜드 라인 (73)에 마이너스의 전위를 인가하고, 전원 라인 (71)에 플러스의 전위를 인가하는 것 등을 할 수도 있다. 실시 형태에 따른 발명의 요점은, 상이한 금속으로부터 형성된 전극을 구비하는 컨덴서에 있어서, 이온화 경향이 큰 금속으로 구성된 전극에 상대적으로 낮은 전위를, 이온화 경향이 작은 금속으로 구성된 전극에 상대적으로 높은 전위를 인가하는 것에 있다.

또한, 예를 들면 상술한 실시 형태에서는, 코어 기판 (20) 위에 박막 컨덴서 (40)을 형성하고 상기 박막 컨덴서 (40) 위에 빌드업부 (30)을 형성하였다. 다만 이것으로 한정되지 않는다. 코어 기판 (20) 위에 빌드업부 (30)을 형성하고, 상기 빌드업부 (30) 위에 박막 컨덴서 (40)을 형성할 수도 있다.

또한, 상술한 실시 형태에서는 하부 전극 (41)로서 니켈을 이용하고, 상부 전극 (42)로서 구리를 이용하였다. 다만 이것으로 한정되지 않는다. 하부 전극 (41)에 이용되는 금속의 이온화 경향이 상부 전극 (42)에 이용되는 금속의 이온화 경향보다도 큰 것인 한, 그 밖에 백금, 금, 은, 주석 등의 금속을 이용할 수도 있다.

또한, 상술한 실시 형태에서는 하부 전극 (41)은 니켈의 단층으로, 상부 전극 (42)는 구리의 단층으로 형성되어 있다. 다만 이것으로 한정되지 않는다. 가령 하부 전극 (41)과 상부 전극 (42)가 상이한 종류의 복수개의 금속으로 이루어지는 복수층으로 형성되어 있는 경우에도, 이온화 경향이 큰 금속을 마이너스 전하가 축적되는 전극에, 이온화 경향이 작은 금속을 플러스 전하가 축적되는 전극에 배치함으로써, 마이그레이션 현상을 발생하기 어렵게 할 수 있다.

상술한 실시 형태에서는, 마그네트론스퍼터 장치를 이용하여 스퍼터링을 행했지만, 3극 스퍼터링 장치나 이온빔 스퍼터 장치를 이용할 수도 있다.

상술한 실시 형태에서는, BU 비어홀 도체 (34)의 단면 형상을 컵상(이른바 컨포멀 비어)으로 했지만, 컵 내에 금속이나 도전성 수지를 충전한 이른바 필드 비어로 할 수도 있다.

상술한 실시 형태로는, 졸겔법으로 형성한 고유전체층 (43)을 니켈 전극과 구리 전극으로 협지한 구조를 채용하고, 니켈 전극에 상대적으로 낮은 전압, 구리 전극에 상대적으로 높은 전압을 인가함으로써 전극의 마이그레이션을 방지했지만, 다른 마이그레이션 방지 수법도 가능하다.

예를 들면, 졸겔법으로 형성한 고유전체층 (43) 위에 스퍼터링 등에 의해 형성한 상대적으로 치밀한 얇은 고유전체막을 형성하고, 스퍼터막측에 이온화 경향이 큰 금속을 포함하는 전극(예를 들면 니켈 전극)을, 졸겔막측에 이온화 경향이 작은 금속을 포함하는 전극(예를 들면 구리 전극)을 배치하는 구성으로 할 수도 있다. 이 수법으로는, 인가 전압의 극성에 관계 없이 전극의 마이그레이션을 효과적으로 방지할 수 있다.

하부 전극 (41)을 니켈로 형성하고, 상부 전극 (42)를 구리로 형성하고, 고유전체층 (43)으로는 졸겔법으로 제조한 졸겔막을 이용한 컨덴서를 갖는 다층 인쇄 배선판에 대하여, 전원 PW로부터 그랜드 라인 (73)에 그랜드 전위와, 전원 라인 (71)에 플러스의 전위를 인가하고, 컨덴서를 내장하는 인쇄 배선판의 절연 저항값을 측정하였다.

비교예 1은 하부 전극 (41)을 정극, 상부 전극 (42)를 부극으로서 사용하였다. 측정 조건은 인가 전압을 2 볼트, 인가 시간은 60 초였다. 비교예 1의 절연 저항값은 10의 1 내지 2승 오더였다.

실시예 1에서는, 하부 전극 (41)을 부극, 상부 전극 (42)를 정극으로서 사용하였다. 측정 조건은 비교예 1과 동일하다. 실시예 1의 절연 저항값은 10의 10승 오더 이상의 매우 우수한 절연 저항값을 측정할 수 있었다.

또한, 이 실시예에서는, 유전체층 (43)으로서 졸겔법으로 제조한 졸겔막을 이용했지만, 유전체층 (43)으로서 스퍼터막-졸겔막-스퍼터막을 이용한 경우에도, 실시예에 따른 절연 저항값은 10의 10승 오더 이상의 매우 우수한 절연 저항값을 측정할 수 있었다.

이어서, 하부 전극 (41)을 니켈로 형성하고, 상부 전극 (42)를 구리로 형성하고, 유전체층 (43)으로는, 하부 전극 (41)측에는 스퍼터막을 상부 전극 (42)측에는 졸겔막을 이용하여 컨덴서를 형성하였다. 그리고 이러한 컨덴서를 갖는 다층 인쇄 배선판에 대하여, 전원 PW로부터 그랜드 라인 (73)에 그랜드 전위와, 전원 라인 (71)에 플러스의 전위를 인가하여 컨덴서의 절연 저항값을 측정하였다. 측정 조건은 인가 전압을 2 볼트, 인가 시간은 60 초였다.

하부 전극 (41)을 정극, 상부 전극을 부극으로 하는 경우에도, 하부 전극 (41)을 부극, 상부 전극을 정극으로 하는 경우에도, 절연 저항값은 10의 10승 오더 이상의 매우 우수한 절연 저항값을 측정할 수 있었다.

본 출원은 2007년 4월 18일에 출원된 일본 특허 출원 2007-109828에 기초한다. 본 명세서 중에, 그의 명세서, 특허 청구의 범위, 도면 전체를 참조하여 도입한 것으로 한다.

본 발명은 전극의 마이그레이션이 발생하기 어려운 컨덴서부를 갖는 다층 인쇄 배선판으로서 이용할 수 있다.

Claims

코어 기판과,

상기 코어 기판에 적층된 수지 절연층과,

유전체층과, 상기 유전체층을 사이에 두고 대향하는, 마이너스 전하를 축적하는 제1 전극과 플러스 전하를 축적하는 제2 전극으로 형성되며, 상기 수지 절연층 위 또는 내부에 형성되는 컨덴서부를 갖고,

상기 제1 전극을 형성하는 금속의 이온화 경향은 상기 제2 전극을 형성하는 금속의 이온화 경향보다도 큰 것을 특징으로 하는 다층 인쇄 배선판.
제1항에 있어서, 상기 컨덴서부가 상기 수지 절연층 위에 설치되는 것을 특징으로 하는 다층 인쇄 배선판.
제1항에 있어서, 상기 제1 전극을 형성하는 금속은 니켈이고, 상기 제2 전극을 형성하는 금속은 구리인 것을 특징으로 하는 다층 인쇄 배선판.
제1항에 있어서, 상기 유전체층이 스퍼터링에 의한 제1 스퍼터막, 졸-겔법에 의한 졸-겔막, 스퍼터링에 의한 제2 스퍼터막을 순차 적층한 것을 특징으로 하는 다층 인쇄 배선판.
제1항에 있어서, 상기 유전체층이 상기 제1 전극측에 형성되는 스퍼터링에 의한 스퍼터막과, 상기 제2 전극측에 형성되는 졸-겔법에 의한 졸-겔막을 포함하는 것을 특징으로 하는 다층 인쇄 배선판.
제1항에 있어서, 상기 코어 기판에는 스루홀(through hole) 도체가 형성되어 있는 것을 특징으로 하는 다층 인쇄 배선판.
제1항에 있어서, 상기 컨덴서부 위에 복수개의 빌드업층이 설치되는 것을 특징으로 하는 다층 인쇄 배선판.
제1항에 있어서, 상기 컨덴서부에 상기 제1 전극과 전기적으로 접속되어 있는 제1 비어홀 도체 및 상기 제2 전극과 전기적으로 접속되어 있는 제2 비어홀 도체를 설치함과 동시에, 상기 코어 기판 상에 형성되고, 상기 제1 비어홀 도체와 전기적으로 접속하고 있는 제1 도체층과, 상기 코어 기판 상에 형성되고, 상기 제2 비어홀 도체와 전기적으로 접속하고 있는 제2 도체층을 갖는 것을 특징으로 하는 다층 인쇄 배선판.
제8항에 있어서, 상기 코어 기판 상에 상기 제1 비어홀 도체 및 상기 제2 비어홀 도체를 형성할 때의 얼라이먼트마크가 설치되어 있는 것을 특징으로 하는 다층 인쇄 배선판.
제1항에 있어서, 상기 수지 절연층이 상기 컨덴서부를 내장하는 것을 특징으로 하는 다층 인쇄 배선판.
제10항에 있어서, 상기 제2 전극은 상기 유전체층 위에 형성되는 금속막과 상기 금속막 상에 형성되는 도금막을 포함하고, 상기 금속막의 상면은 상기 수지 절연층의 상면에 있고, 상기 금속막의 상면과 상기 수지 절연층의 상면이 동일면으로 되어 있는 것을 특징으로 하는 다층 인쇄 배선판.
코어 기판을 제조하는 코어 기판 제조 공정과,

상기 코어 기판에 수지 절연층을 적층하는 수지 절연층 적층 공정과,

유전체층을, 마이너스 전하를 축적하는 제1 전극과, 상기 제1 전극을 형성하는 금속의 이온화 경향보다 작은 이온화 경향의 금속으로 형성되는, 플러스 전하를 축적하는 제2 전극 사이에 끼워 형성되는 컨덴서부를 상기 수지 절연층 위 또는 내부에 설치하는 컨덴서부 제조 공정을 포함하는 것을 특징으로 하는 다층 인쇄 배선판의 제조 방법.
제12항에 있어서, 상기 컨덴서부가 상기 수지 절연층 위에 적층되는 것을 특징으로 하는 다층 인쇄 배선판의 제조 방법.
제12항에 있어서, 상기 컨덴서부 제조 공정은 상기 제1 전극에 졸겔법으로 졸겔막을 형성한 후에 600 ℃ 이상 2000 ℃ 이하로 소성하는 공정과, 상기 졸겔막 위에 추가로 제2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 다층 인쇄 배선판의 제조 방법.
제12항에 있어서, 상기 제1 전극을 형성하는 금속은 니켈이고, 상기 제2 전극을 형성하는 금속은 구리인 것을 특징으로 하는 다층 인쇄 배선판의 제조 방법.
제12항에 있어서, 상기 컨덴서부 제조 공정은 스퍼터링에 의해 상기 제1 전극측에 스퍼터막을 형성함과 동시에, 졸-겔법에 의해 상기 제2 전극측에 졸-겔막을 형성함으로써, 상기 스퍼터막과 상기 졸-겔막으로 유전체층을 형성하는 것을 특징으로 하는 다층 인쇄 배선판의 제조 방법.
제12항에 있어서, 상기 컨덴서부가 상기 수지 절연층에 내장되는 것을 특징으로 하는 다층 인쇄 배선판의 제조 방법.
제17항에 있어서, 상기 제2 전극은 상기 유전체층 위에 금속막을 적층하고, 상기 금속막 위에 도금막을 적층함으로써 형성되고, 상기 금속막의 상면과 상기 수지 절연층의 상면이 동일면이 되도록 상기 컨덴서부는 상기 수지 절연층에 내장되는 것을 특징으로 하는 다층 인쇄 배선판의 제조 방법.
제17항에 있어서, 상기 코어 기판 위에 얼라이먼트마크를 형성하고, 상기 얼 라이먼트마크를 상기 컨덴서부와 상기 수지 절연층과의 위치 정렬을 위한 표시로 하고, 상기 컨덴서부를 상기 수지 절연층에 내장시키는 것을 특징으로 하는 다층 인쇄 배선판의 제조 방법.