JP2015095587A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2015095587A
JP2015095587A JP2013234941A JP2013234941A JP2015095587A JP 2015095587 A JP2015095587 A JP 2015095587A JP 2013234941 A JP2013234941 A JP 2013234941A JP 2013234941 A JP2013234941 A JP 2013234941A JP 2015095587 A JP2015095587 A JP 2015095587A
Authority
JP
Japan
Prior art keywords
surface side
main surface
electrode layer
side electrode
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013234941A
Other languages
English (en)
Inventor
山下　大輔
Daisuke Yamashita
大輔 山下
真宏 井上
Masahiro Inoue
真宏 井上
小林　照幸
Teruyuki Kobayashi
照幸 小林
拓弥 鳥居
Takuya Torii
拓弥 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2013234941A priority Critical patent/JP2015095587A/ja
Priority to US14/538,455 priority patent/US20150136449A1/en
Publication of JP2015095587A publication Critical patent/JP2015095587A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】コア基板を薄型化した場合であっても、コンデンサを確実に収容することが可能な多層配線基板を提供すること。【解決手段】多層配線基板１０は、シート状コンデンサ素子１０１、樹脂充填材９２及びビア導体４３，４７を備える。シート状コンデンサ素子１０１は、素子主面１０２及び素子裏面１０３を有し、素子主面１０２側に露出する主面側電極層１０５と素子裏面１０３側に露出する裏面側電極層１０６とで誘電体層１０７を直接挟み込むことによって構成され、コア主面１２と素子主面１０２とを同じ側に向けた状態で少なくとも一部が収容穴部９０に収容される。樹脂充填材９２は、収容穴部９０の内壁面９１とシート状コンデンサ素子１０１との隙間に充填される。ビア導体４３，４７は、少なくともコア主面１２側に形成された層間絶縁層３３〜３８内に設けられ、少なくとも主面側電極層１０５に接続される。【選択図】図１

Description

本発明は、コア基板と、コア基板の少なくともコア主面上に形成される配線積層部とを備えた多層配線基板に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。但し、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常は、ＩＣチップを多層配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。また、この種のパッケージを構成する多層配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサを設けることが提案されている。その一例として、コア基板内にコンデンサを埋め込むとともに、コア基板の表面及び裏面に樹脂絶縁層及び導体層を積層してなるビルドアップ層を形成した多層配線基板が従来提案されている。また、コンデンサの機能を有するシート（電極層及び誘電体層）を積層してなるビルドアップ層を形成した多層配線基板も従来提案されている（例えば特許文献１，２参照）。
ところで、近年では、ＩＣチップの高速化に伴い、使用される信号周波数が高周波帯域となってきている。この場合、コア基板を貫通する配線（即ち、表面及び裏面に形成されたビルドアップ層間の導通を図るための配線）が大きなインダクタンスとして寄与し、高周波信号の伝送ロスや回路誤動作の発生につながり、高速化の妨げとなってしまう。この問題を解決するために、例えば、厚さ４０〜５０μｍ程度に薄型化したコア基板を有する多層配線基板を作製することが検討されている。これらの配線基板は、比較的厚いコア基板を薄型化することにより全体の配線長を短くしたものであるため、高周波信号の伝送ロスが低減され、ＩＣチップを高速で動作させることが可能となる。
特開２００８−２１８９６６号公報（図１Ｌ等） 特開２００８−１１２８１５号公報（図２（ｎ）等）
ところが、コア基板内に埋め込まれるコンデンサは、チップコンデンサなどのＭＬＣＣ（multi-layer ceramic capacitor ）や、誘電体層を介して複数の内部電極層が積層配置された構造を有し、複数の内部電極層に接続される複数のビア導体を備え、複数のビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサなどである。しかしながら、チップコンデンサの厚さは１５０〜５５０μｍ、ビアアレイタイプのコンデンサの厚さは４００μｍ以上であり、薄型化したコア基板よりも肉厚であるため、コンデンサをコア基板内に埋め込むことが不可能である。また、特許文献１，２に記載の従来技術のように、コンデンサの機能を有するシートを積層してビルドアップ層を形成する場合には、エッチングなどを用いて不要な金属部分を除去する工程が必要であるため、コンデンサの寸法精度の低下や、コンデンサの製造コストの上昇につながるなどの問題がある。
本発明は上記の課題に鑑みてなされたものであり、その目的は、コア基板を薄型化した場合であっても、コンデンサを確実に収容することが可能な多層配線基板を提供することにある。
そして、上記課題を解決するための手段（手段１）としては、コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部を有するコア基板と、層間絶縁層及び導体層を少なくとも前記コア主面上にて交互に積層してなる配線積層部とを備える多層配線基板であって、素子主面及び素子裏面を有し、前記素子主面側に露出する主面側電極層と前記素子裏面側に露出する裏面側電極層とで１層の誘電体層を直接挟み込むことによって構成され、前記コア主面と前記素子主面とを同じ側に向けた状態で少なくとも一部が前記収容穴部に収容されたシート状コンデンサ素子と、前記コア基板に形成された前記収容穴部の内壁面と前記シート状コンデンサ素子との隙間に充填された樹脂充填材と、少なくとも前記コア主面側に形成された配線積層部を構成する層間絶縁層内に設けられ、少なくとも前記主面側電極層に接続されるビア導体とを備えることを特徴とする多層配線基板がある。
従って、上記手段１の多層配線基板によると、収容穴部に収容されるコンデンサが、主面側電極層と裏面側電極層と１層の誘電体層とからなる比較的薄いシート状コンデンサ素子であるため、コア基板を薄型化した場合であっても、コンデンサを収容穴部に確実に収容することができる。また、主面側電極層を素子主面全体に露出させることが可能であるため、主面側電極層に接続されるビア導体の位置や数の自由度が高くなる。同様に、裏面側電極層を素子裏面全体に露出させることが可能であるため、裏面側電極層に接続されるビア導体の位置や数の自由度が高くなる。さらに、主面側電極層を素子主面全体に露出させることにより、主面側電極層に接続されるビア導体の数を増やすことができ、裏面側電極層を素子裏面全体に露出させることにより、裏面側電極層に接続されるビア導体の数を増やすことができるため、ビア導体の接続信頼性が向上する。しかも、ビア導体を接続可能な範囲（即ち、主面側電極層や裏面側電極層が存在する領域）を素子主面全体及び素子裏面全体に設定可能であるため、ビア導体が素子主面や素子裏面の面方向に位置ズレしていたとしても、ビア導体を確実に電極層に接続させることができる。
上記多層配線基板を構成するコア基板は、コア主面及びその反対側に位置するコア裏面を有する板状に形成されており、シート状コンデンサ素子を収容するための収容穴部を有している。この収容穴部は、コア主面側のみにて開口する非貫通穴であってもよいし、コア主面側及びコア裏面側の両方にて開口する貫通穴であってもよい。
コア基板を形成する材料は特に限定されないが、好適なコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、エポキシ樹脂、ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂などがある。その他、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。
なお、コア基板の厚さは特に限定されないが、例えば１５μｍ以上１００μｍ以下であることがよい。仮に、コア基板の厚さが１５μｍ未満であると、コア基板が肉薄になるため、コア基板の強度、ひいては多層配線基板の強度が低下してしまう。一方、コア基板の厚さが１００μｍよりも大きくなると、コア基板を貫通する配線が大きなインダクタンスとして寄与し、高周波信号の伝送ロスや回路誤動作の発生につながってしまう。
シート状コンデンサ素子は、素子主面及び素子裏面を有し、コア主面と素子主面とを同じ側に向けた状態で収容穴部に収容されている。シート状コンデンサ素子は、全体が収容穴部に収容されていてもよいし、一部のみが収容穴部に収容されていてもよい。なお、シート状コンデンサ素子の全体が収容穴部に収容される場合には、収容穴部の開口部からのシート状コンデンサ素子の突出を防止できる。よって、コア主面に接する配線積層部の表面やコア裏面に接する配線積層部の表面を平坦にすることができ、配線積層部の寸法精度が向上する。
また、シート状コンデンサ素子の平面視での形状は、任意に設定することが可能であるが、特には、複数の辺を有する平面視多角形状であることがよい。平面視多角形状としては、例えば、平面視略矩形状、平面視略三角形状、平面視略六角形状などを挙げることができるが、特には、一般的な形状である平面視略矩形状であることがよい。ここで、「平面視略矩形状」とは、平面視で完全な形状のみをいうのではなく、角部が面取りされた形状や、辺の一部が曲線となっている形状も含むものとする。
さらに、シート状コンデンサ素子は、素子主面側に露出する主面側電極層と素子裏面側に露出する裏面側電極層とで１層の誘電体層を直接挟み込むことによって構成される。なお、シート状コンデンサ素子の全体の厚さは特に限定されないが、例えば２０μｍ以上１００μｍ以下であることがよい。シート状コンデンサ素子の全体の厚さが２０μｍ未満であると、十分な強度を確保できず、シート状コンデンサ素子を単体として取り扱うことが困難になる。一方、シート状コンデンサ素子の全体の厚さが１００μｍよりも大きいと、多層配線基板の高密度化や小型化の達成を阻害するおそれがある。また、シート状コンデンサ素子を収容穴部に収容した際に、収容穴部の開口部からシート状コンデンサ素子が突出し、素子主面とコア主面との間や素子裏面とコア裏面との間に段差が発生しやすくなる。その結果、コア主面に接する配線積層部の表面やコア裏面に接する配線積層部の表面の平滑性を確保しにくくなるおそれがある。
ここで、主面側電極層及び裏面側電極層の形成用材料としては、例えば、銀、金、白金、銅、チタン、アルミニウム、パラジウム、ニッケル、タングステンなどを挙げることができるが、特には、導電性が高い銅を用いることがよい。このようにした場合、主面側電極層及び裏面側電極層が比較的安価な材料によって形成されるため、シート状コンデンサ素子の低コスト化を図ることができる。また、主面側電極層及び裏面側電極層の厚さをエッチングによって調整できるため、主面側電極層及び裏面側電極層をエッチングで薄くすることにより、シート状コンデンサ素子の全体の厚さを薄くすることができる。よって、シート状コンデンサ素子の厚みを薄型化されたコア基板の厚みに対応させやすくなる。
主面側電極層及び裏面側電極層の厚さは、例えば１μｍ以上３０μｍ以下であることがよい。主面側電極層及び裏面側電極層の厚さが１μｍ未満であると、電気的信頼性を確保しにくくなるおそれがある。また、主面側電極層及び裏面側電極層の厚さをエッチングによって調整することが困難になる。一方、主面側電極層及び裏面側電極層の厚さが３０μｍよりも大きくなると、シート状コンデンサ素子が厚くなり、シート状コンデンサ素子を収容穴部に収容できなくなるおそれがある。その点、１μｍ以上３０μｍ以下の範囲内で厚さを設定すれば、電気的信頼性を確保しつつシート状コンデンサ素子の厚肉化を防止することができる。
上記シート状コンデンサ素子を構成する誘電体層とは、誘電率の高い無機物（例えば誘電体セラミックなど）を主成分とする層のことをいう。ここで、誘電体セラミックとは、誘電率が高いセラミック（比誘電率が１０以上のセラミックと定義する。）のことをいい、例えば、ペロブスカイト型結晶構造を有した複合酸化物がこれに該当する。かかる複合酸化物の具体例としては、例えば、チタン酸バリウム、チタン酸鉛及びチタン酸ストロンチウムから選択される１種または２種以上にて構成された化合物を挙げることができる。
誘電体層の厚さは、例えば３μｍ以上５μｍ以上であることがよい。誘電体層が薄いことはシート状コンデンサ素子の高容量化にとって好都合であるが、その反面でこれが薄くなりすぎて３μｍ未満になると、主面側電極層−裏面側電極層間の絶縁を確保しにくくなるおそれがある。一方、誘電体層の厚さが５μｍよりも大きくなると、高容量化の達成が困難になるばかりでなく、シート状コンデンサ素子が厚くなり、シート状コンデンサ素子を収容穴部に収容できなくなるおそれがある。
なお、主面側電極層及び裏面側電極層の厚さは、誘電体層の厚さよりも厚く、かつコア基板の厚さよりも薄くてもよい。このようにした場合、主面側電極層及び裏面側電極層の厚さを確保しやすくなるため、主面側電極層及び裏面側電極層をエッチングで薄くすること、ひいては、シート状コンデンサ素子を薄くすることが容易になる。また、主面側電極層及び裏面側電極層がコア基板よりも薄いため、シート状コンデンサ素子を収容穴部に収容した際に、収容穴部の開口部からのシート状コンデンサ素子の突出を防止することができる。よって、コア主面に接する配線積層部の表面やコア裏面に接する配線積層部の表面を平坦にすることができ、配線積層部の寸法精度が向上する。
なお、収容穴部の内壁面とシート状コンデンサ素子との隙間には、樹脂充填材が充填される。なお、樹脂充填材は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂充填材を形成する高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などが挙げられる。
上記多層配線基板を構成する配線積層部は、高分子材料を主体とする層間絶縁層及び導体層を少なくともコア主面上にて交互に積層した構造を有している。層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。層間絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂、キシレン樹脂、ポリエステル樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。
なお、導体層は、導電性を有する金属材料などによって形成することが可能である。導体層を構成する金属材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられる。特に、導体層は、導電性が高く安価な銅からなることがよい。また、導体層は、めっきによって形成されることよい。このようにすれば、導体層を簡単かつ低コストで形成することができる。しかし、導体層は、金属ペーストを印刷することによって形成されていてもよい。
また、少なくともコア主面側に形成された配線積層部を構成する層間絶縁層内には、少なくとも主面側電極層に接続されるビア導体が設けられている。例えば、ビア導体は、コア主面側に形成された配線積層部を構成する層間絶縁層内に設けられ、主面側電極層に接続される主面側ビア導体と、コア裏面側に形成された配線積層部を構成する層間絶縁層内に設けられ、裏面側電極層に接続される裏面側ビア導体とからなる。この場合、主面側ビア導体の数と裏面側ビア導体の数とが等しくなっていてもよい。このようにすれば、コア主面側（主面側ビア導体が存在する側）の熱膨張係数と、コア裏面側（裏面側ビア導体が存在する側）の熱膨張係数とが互いに等しくなる。よって、両者の熱膨張係数差に起因した、主面側ビア導体と主面側電極層との接続部分への応力集中や、裏面側ビア導体と裏面側電極層との接続部分への応力集中を防止することができる。
さらに、ビア導体が主面側ビア導体と裏面側ビア導体とからなり、主面側ビア導体及び裏面側ビア導体がそれぞれ複数存在する場合、複数の主面側ビア導体は、シート状コンデンサ素子の外周部に配置された主面側電極層に接続されるのに加えて、一部がシート状コンデンサ素子の中央部に配置された主面側電極層に接続され、複数の裏面側ビア導体は、シート状コンデンサ素子の外周部に配置された裏面側電極層に接続されるのに加えて、一部がシート状コンデンサ素子の中央部に配置された裏面側電極層に接続されていてもよい。このようにした場合、主面側電極層の外周部にも中央部にも主面側ビア導体を接続でき、裏面側電極層の外周部にも中央部にも裏面側ビア導体を接続できるため、電極層に接続されるビア導体の位置の自由度が高くなる。
本発明を具体化した一実施形態の多層配線基板を示す概略断面図。 シート状コンデンサ素子を示す概略断面図。 シート状コンデンサ素子と主面側ビア導体との接続状態を示す概略断面図。 シート状コンデンサ素子と裏面側ビア導体との接続状態を示す概略断面図。 スルーホール導体、充填樹脂及び導体層を形成する工程と、収容穴部形成工程とを示す説明図。 収容工程を示す説明図。 充填工程を示す説明図。 ビア孔を形成する工程を示す説明図。 導体層及びビア導体を形成する工程を示す説明図。 チップコンデンサの問題点を説明するための図。 図１０のＡ−Ａ線断面図。 他の実施形態におけるシート状コンデンサ素子を示す概略断面図。 他の実施形態において、シート状コンデンサ素子と主面側ビア導体との接続状態を示す概略断面図。
以下、本発明の多層配線基板を具体化した一実施形態を図面に基づき詳細に説明する。
図１に示されるように、本実施形態の多層配線基板１０は、ＩＣチップ搭載用の配線基板である。多層配線基板１０は、略矩形板状のコア基板１１と、コア基板１１のコア主面１２（図１では上面）上に形成される主面側ビルドアップ層３１（配線積層部）と、コア基板１１のコア裏面１３（図１では下面）上に形成される裏面側ビルドアップ層３２（配線積層部）とからなる。
本実施形態のコア基板１１は、縦２５ｍｍ×横２５ｍｍの平面視矩形状である。また、コア基板１１の厚さは、１５μｍ以上１００μｍ以下（本実施形態では４６μｍ）である。コア基板１１は、熱硬化性樹脂（エポキシ樹脂）からなり、平面方向（ＸＹ方向）における熱膨張係数が１０〜３０ｐｐｍ／℃程度（具体的には１８ｐｐｍ／℃）となっている。なお、コア基板１１の熱膨張係数は、０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。
図１に示されるように、コア基板１１には、複数のスルーホール導体１６がコア主面１２及びコア裏面１３を貫通するように形成されている。かかるスルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続導通している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの充填樹脂１７で埋められている。また、コア基板１１のコア主面１２には、銅からなる主面側導体層１４（厚さ２μｍ）がパターン形成され、コア基板１１のコア裏面１３には、同じく銅からなる裏面側導体層１５（厚さ２μｍ）がパターン形成されている。各導体層１４，１５は、スルーホール導体１６に電気的に接続されている。さらに、コア基板１１は、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容穴部９０を１つ有している。即ち、収容穴部９０は貫通穴である。
そして、収容穴部９０内には、シート状コンデンサ素子１０１が埋め込まれた状態で収容されている。なお、シート状コンデンサ素子１０１は、コア基板１１のコア主面１２と素子主面１０２（図１では上面）とを同じ側に向け、かつ、コア基板１１のコア裏面１３と素子裏面１０３（図１では下面）と同じ側に向けた状態で収容されている。本実施形態のシート状コンデンサ素子１０１は、３ｍｍ角以上５ｍｍ角以下（本実施形態では５ｍｍ角）の平面視矩形状をなしている。また、シート状コンデンサ素子１０１の全体の厚さは、２０μｍ以上１００μｍ以下（本実施形態では５０μｍ）である。即ち、シート状コンデンサ素子１０１の厚さは、コア基板１１の厚さ（４６μｍ）と主面側導体層１４の厚さ（２μｍ）と裏面側導体層１５の厚さ（２μｍ）との合計と等しくなっている。
図１，図２に示されるように、シート状コンデンサ素子１０１は、１つの素子主面１０２（図１では上面）、１つの素子裏面１０３（図１では下面）、及び、４つの素子側面１０４を有している。また、シート状コンデンサ素子１０１は、銅からなる主面側電極層１０５と同じく銅からなる裏面側電極層１０６とで、チタン酸バリウムからなる１層の誘電体層１０７を直接挟み込んだ構造を有している。主面側電極層１０５は素子主面１０２全体に露出しており、裏面側電極層１０６は素子裏面１０３全体に露出している。なお、本実施形態では、主面側電極層１０５及び裏面側電極層１０６の厚さが１μｍ以上３０μｍ以下（本実施形態では２０μｍ）、誘電体層１０７の厚さが３μｍ以上５μｍ以下（本実施形態では５μｍ）に設定されている。即ち、主面側電極層１０５及び裏面側電極層１０６の厚さは、誘電体層１０７の厚さよりも厚く、かつコア基板１１の厚さ（４６μｍ）よりも薄くなっている。また、誘電体層１０７の熱膨張係数は、１５ｐｐｍ／℃未満、具体的には１２〜１３ｐｐｍ／℃程度となっている。なお、誘電体層１０７の熱膨張係数は、３０℃〜２５０℃間の測定値の平均値をいう。
そして、このような構成のシート状コンデンサ素子１０１に通電を行い、主面側電極層１０５と裏面側電極層１０６との間に所定の電圧を加えると、一方の電極層にプラスの電荷が蓄積し、他方の電極層にマイナスの電荷が蓄積する。その結果、シート状コンデンサ素子１０１がコンデンサとして機能する。
図１に示されるように、収容穴部９０の内壁面９１とシート状コンデンサ素子１０１の素子側面１０４との隙間には、高分子材料（本実施形態では、熱硬化性樹脂であるエポキシ樹脂）からなる樹脂充填材９２が充填されている。この樹脂充填材９２は、シート状コンデンサ素子１０１をコア基板１１に固定する機能を有している。
図１に示されるように、主面側ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる３層の層間絶縁層３３，３５，３７と、銅からなる導体層４１とを交互に積層した構造を有している。本実施形態において、主面側ビルドアップ層３１の熱膨張係数は、１０〜６０ｐｐｍ／℃程度（具体的には２０ｐｐｍ／℃程度）となっている。なお、主面側ビルドアップ層３１の熱膨張係数は、３０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。また、層間絶縁層３３，３５，３７内には、それぞれ銅めっきによって形成された平面視円形状の主面側ビア導体４３が複数存在している。
なお、図３に示されるように、本実施形態では、層間絶縁層３３内に設けられた主面側ビア導体４３のうち、一部（本実施形態では９個）の主面側ビア導体４３が、シート状コンデンサ素子１０１の主面側電極層１０５に接続されている。詳述すると、主面側電極層１０５に接続されている主面側ビア導体４３は、全体としてアレイ状に配置されている。そして、大部分（８個）の主面側ビア導体４３が、主面側電極層１０５においてシート状コンデンサ素子１０１の外周部に位置する領域に接続され、一部（１個）の主面側ビア導体４３が、主面側電極層１０５においてシート状コンデンサ素子１０１の中央部に位置する領域に接続されている。
図１に示されるように、層間絶縁層３７の表面上には、導体層４１が形成されるとともに、複数の端子パッド４４がアレイ状に形成されている。本実施形態の端子パッド４４は、いわゆるＣ４パッド（Controlled Collapsed Chip Connectionパッド）である。さらに、層間絶縁層３５の表面は、ソルダーレジスト層５０によってほぼ全体的に覆われている。ソルダーレジスト層５０の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。
そして、各はんだバンプ４５は、ＩＣチップ２１（半導体集積回路素子）の面接続端子２２に電気的に接続されている。本実施形態のＩＣチップ２１は、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ０．９ｍｍの平面視矩形状をなす板状物であって、熱膨張係数が３〜４ｐｐｍ／℃程度（具体的には３．５ｐｐｍ／℃程度）のシリコンからなる。なお、各端子パッド４４及び各はんだバンプ４５からなる領域は、ＩＣチップ２１を搭載可能なＩＣチップ搭載領域２３である。ＩＣチップ搭載領域２３は、ソルダーレジスト層５０の表面３９に設定されている。
図１に示されるように、裏面側ビルドアップ層３２は、上述した主面側ビルドアップ層３１とほぼ同じ構造を有している。即ち、裏面側ビルドアップ層３２は、熱膨張係数が１０〜６０ｐｐｍ／℃程度（具体的には２０ｐｐｍ／℃程度）であり、熱硬化性樹脂（エポキシ樹脂）からなる３層の層間絶縁層３４，３６，３８と、導体層４２とを交互に積層した構造を有している。また、層間絶縁層３４，３６，３８内には、それぞれ銅めっきによって形成された平面視円形状の裏面側ビア導体４７が複数存在している。即ち、本実施形態では、主面側ビア導体４３の平面視の形状と裏面側ビア導体４７の平面視の形状とが同じである。
なお、図４に示されるように、本実施形態では、層間絶縁層３４内に設けられた裏面側ビア導体４７のうち、一部（本実施形態では９個）の裏面側ビア導体４７が、シート状コンデンサ素子１０１の裏面側電極層１０６に接続されている。即ち、本実施形態では、主面側電極層１０５に接続される主面側ビア導体４３の数と裏面側電極層１０６に接続される裏面側ビア導体４７の数とが等しくなっている。詳述すると、裏面側電極層１０６に接続されている裏面側ビア導体４７は、全体としてアレイ状に配置されている。そして、大部分（８個）の裏面側ビア導体４７が、裏面側電極層１０６においてシート状コンデンサ素子１０１の外周部に位置する領域に接続され、一部（１個）の裏面側ビア導体４７が、裏面側電極層１０６においてシート状コンデンサ素子１０１の中央部に位置する領域に接続されている。
図１に示されるように、第３層の層間絶縁層３８の下面上における複数箇所には、裏面側ビア導体４７を介して導体層４２に電気的に接続されるパッド４８が格子状に形成されている。また、層間絶縁層３８の下面は、ソルダーレジスト層５１によってほぼ全体的に覆われている。ソルダーレジスト層５１の所定箇所には、パッド４８を露出させる開口部４０が形成されている。パッド４８の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される多層配線基板１０は図示しないマザーボード上に実装される。
次に、本実施形態の多層配線基板１０の製造方法を説明する。
まず、コア基板準備工程では、コア基板１１の中間製品を従来周知の手法により作製し、あらかじめ準備しておく。具体的に言うと、縦４００ｍｍ×横４００ｍｍ×厚さ４６μｍの基材の両面に銅箔が貼付された銅張積層板（図示略）を準備し、コア基板１１の中間製品を得る。なお、コア基板１１の中間製品とは、コア基板１１となるべき領域を平面方向に沿って縦横に複数配列した構造の多数個取り用コア基板である。
次に、コア基板１１（銅張積層板）に対してドリル機を用いて孔あけ加工を行い、スルーホール導体１６を形成するための貫通孔を所定位置にあらかじめ形成しておく。次に、貫通孔の内壁面、コア主面１２及びコア裏面１３を含むコア基板１１の表面全体に対して無電解銅めっきを行った後に電解銅めっきを行う。その結果、貫通孔の内壁面に、スルーホール導体１６となるめっき層７１が形成される（図５参照）。さらに、コア主面１２に主面側導体層１４となるめっき層７２が形成されるとともに、コア裏面１３に裏面側導体層１５となるめっき層７３が形成される（図５参照）。その後、スルーホール導体１６となるめっき層７１の空洞部を絶縁樹脂材料（エポキシ樹脂）で穴埋めし、充填樹脂１７を形成する（図５参照）。
次に、従来公知の手法に従って無電解銅めっきを行うことにより、めっき層７２，７３の表面にめっき層７４（図５参照）を形成する。次に、めっき層７４のエッチングを行ってめっき層７４を例えばサブトラクティブ法によってパターニングする。具体的には、コア主面１２側のめっき層７４及びコア裏面１３側のめっき層７４に対してドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要なめっき層７４をエッチングで除去した後、ドライフィルムを剥離する。その結果、コア主面１２上に主面側導体層１４が形成されるとともに、コア裏面１３上に裏面側導体層１５が形成される（図５参照）。このとき、コア主面１２側のめっき層７４の一部が、スルーホール導体１６のコア主面１２側の端面を覆う蓋めっき層となり、コア裏面１３側のめっき層７４の一部が、スルーホール導体１６の基板裏面１３側の端面を覆う蓋めっき層となる。
続く収容穴部形成工程では、コア基板１１（銅張積層板）に対してルータを用いて孔あけ加工を行い、収容穴部９０を所定位置にあらかじめ形成しておく（図５参照）。なお、収容穴部９０は、一辺が７ｍｍで、四隅に曲線を有する平面視略正方形状の孔である。
また、シート状コンデンサ素子準備工程では、シート状コンデンサ素子１０１を従来周知の手法により作製し、あらかじめ準備しておく。
シート状コンデンサ素子１０１は以下のように作製される。まず、以下の手順で誘電体スラリーを調製する。平均粒径０．７μｍのチタン酸バリウム粉末（誘電体粉）、エタノールとトルエンとの混合溶剤、分散剤、可塑剤をポットで湿式混合し、十分に混合された時点で、有機バインダを添加してさらに混合する。その結果、誘電体グリーンシートを形成する際の出発材料となる誘電体スラリーを得る。このとき、各成分の配合比率を適宜変更することにより、誘電体スラリーを約０．５Ｐａ・ｓの粘度（リオン株式会社製ビスコテスター ＶＴ−０４型粘度計 Ｎｏ．１ロータ ６２．５ｒｐｍ １分値 ２５℃で測定した粘度をいう。）に調製する。次に、この誘電体スラリーを用いて誘電体グリーンシートの形成を以下のように行う。即ち、所定幅のＰＥＴフィルムのロールを用意して、このロールをキャスティング装置の供給側にセットし、ドクターブレード法やリップコーティングなどの従来周知の手法によりＰＥＴフィルムの上面に誘電体スラリーを薄く均一な厚さでキャスティング（塗工）する。その後、シート上にキャスティングされた誘電体スラリーをキャスティング装置の供給側と巻き取り側との間に配置されているヒータで加熱乾燥し、厚さ５μｍの誘電体グリーンシート（誘電体層１０７となる未焼結誘電体層）を形成する。
そして、打ち抜き金型等を用いて、誘電体グリーンシートを５ｍｍ角に切断する。この段階ではまだ誘電体グリーンシートは硬化していないため、比較的簡単に打ち抜きを行うことができ、しかもクラックの発生を未然に防止することができる。
次に、上記誘電体グリーンシートを大気中にて２５０℃で１０時間脱脂し、さらに還元雰囲気中１２６０℃にて所定時間焼成する。その結果、チタン酸バリウムが加熱されて同時焼結し、厚さ５μｍの誘電体層１０７となる。次に、得られた誘電体層１０７が有する主面及び裏面のそれぞれに対して無電解銅めっき（厚さ２０μｍ程度）を行う。その結果、誘電体層１０７の主面上に主面側電極層１０５が形成されるとともに、誘電体層１０７の裏面上に裏面側電極層１０６が形成され、シート状コンデンサ素子１０１が完成する。
続く収容工程では、まず、収容穴部９０のコア裏面１３側開口を、剥離可能な粘着テープ１５１でシールする（図６参照）。なお、粘着テープ１５１は、支持テーブル（図示略）によって支持されている。次に、マウント装置（ヤマハ発動機株式会社製）を用いて、コア主面１２と素子主面１０２とを同じ側に向け、かつ、コア裏面１３と素子裏面１０３とを同じ側に向けた状態で、収容穴部９０内にシート状コンデンサ素子１０１を収容する（図６参照）。このとき、シート状コンデンサ素子１０１は、素子裏面１０３が粘着テープ１５１の粘着層に貼り付けられることにより仮固定される。
続く充填工程では、収容穴部９０の内壁面９１とシート状コンデンサ素子１０１の素子側面１０４との隙間に、ディスペンサ装置（Ａｓｙｍｔｅｋ社製）を用いて、熱硬化性樹脂製の樹脂充填材９２（株式会社ナミックス製）を充填する（図７参照）。続く固定工程では、樹脂充填材９２を硬化させることにより、シート状コンデンサ素子１０１を収容穴部９０内に固定する。そして、固定工程後、粘着テープ１５１を剥離する。その後、コア基板１１のコア主面１２及びコア裏面１３などの粗化を行う。
次に、従来周知の手法に基づいてコア主面１２の上に主面側ビルドアップ層３１を形成するとともに、コア裏面１３の上に裏面側ビルドアップ層３２を形成する。具体的に言うと、まず、コア主面１２及び素子主面１０２上に熱硬化性エポキシ樹脂を被着することにより、層間絶縁層３３を形成する（図８参照）。また、コア裏面１３及び素子裏面１０３上に熱硬化性エポキシ樹脂を被着することにより、層間絶縁層３４を形成する（図８参照）。
さらに、ＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、主面側ビア導体４３が形成されるべき位置にビア孔１２１を形成するとともに、裏面側ビア導体４７が形成されるべき位置にビア孔１２２を形成する（図８参照）。具体的には、層間絶縁層３３を貫通するビア孔１２１を形成し、シート状コンデンサ素子１０１を構成する主面側電極層１０５の表面（素子主面１０２）を露出させる。また、層間絶縁層３４を貫通するビア孔１２２を形成し、シート状コンデンサ素子１０１を構成する裏面側電極層１０６の表面（素子裏面１０３）を露出させる。そして、層間絶縁層３３，３４の表面上、及び、ビア孔１２１，１２２の内面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。その結果、層間絶縁層３３上に導体層４１がパターン形成されるとともに、層間絶縁層３４上に導体層４２がパターン形成される（図９参照）。これと同時に、各ビア孔１２１，１２２の内部にビア導体４３，４７が形成される。
次に、層間絶縁層３３上に熱硬化性エポキシ樹脂を被着し、レーザー孔あけ加工を行うことにより、主面側ビア導体４３が形成されるべき位置にビア孔（図示略）を有する層間絶縁層３５を形成する。また、層間絶縁層３４上に熱硬化性エポキシ樹脂を被着し、レーザー孔あけ加工を行うことにより、裏面側ビア導体４７が形成されるべき位置にビア孔（図示略）を有する層間絶縁層３６を形成する。次に、層間絶縁層３５，３６の表面上、及び、ビア孔の内面に対する無電解めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。その結果、ビア孔の内部にビア導体４３，４７が形成されるとともに、樹脂絶縁層３５，３６上に導体層４１，４２がパターン形成される。
次に、層間絶縁層３５，３６上に熱硬化性エポキシ樹脂を被着し、レーザー孔あけ加工を行うことにより、ビア導体４３，４７が形成されるべき位置にビア孔（図示略）を有する層間絶縁層３７，３８を形成する。次に、従来公知の手法に従って電解銅めっきを行い、ビア孔の内部にビア導体４３，４７を形成する。これと同時に、層間絶縁層３７上に端子パッド４４を形成するとともに、層間絶縁層３８上にパッド４８を形成する。
次に、層間絶縁層３７，３８上に感光性エポキシ樹脂を塗布することにより、ソルダーレジスト層５０，５１を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト層５０，５１に開口部４０，４６を形成する。さらに、端子パッド４４上にはんだバンプ４５を形成し、かつ、パッド４８上にはんだバンプ４９を形成する。なお、この状態のものは、多層配線基板１０となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用配線基板であると把握することができる。さらに、多数個取り用配線基板を分割すると、個々の製品である多層配線基板１０が多数個同時に得られる。
次に、多層配線基板１０を構成する主面側ビルドアップ層３１のＩＣチップ搭載領域２３にＩＣチップ２１を載置する。このとき、ＩＣチップ２１側の面接続端子２２と、各はんだバンプ４５とを位置合わせするようにする。そして、２２０℃〜２４０℃程度の温度に加熱して各はんだバンプ４５をリフローすることにより、各はんだバンプ４５と面接続端子２２とを接合し、多層配線基板１０側とＩＣチップ２１側とを電気的に接続する。その結果、ＩＣチップ搭載領域２３にＩＣチップ２１が搭載される（図１参照）。
従って、本実施形態によれば以下の効果を得ることができる。
（１）本実施形態の多層配線基板１０によれば、収容穴部９０に収容されるコンデンサが、主面側電極層１０５と裏面側電極層１０６と１層の誘電体層１０７とからなる比較的薄いシート状コンデンサ素子１０１となっている。このため、コア基板１１を薄型化した本実施形態の多層配線基板１０においても、コンデンサを収容穴部９０に確実に収容することができる。
また、主面側電極層１０５が素子主面１０２全体に露出しているため、主面側電極層１０５に接続される主面側ビア導体４３の位置や数の自由度が高くなる。同様に、裏面側電極層１０６が素子裏面１０３全体に露出しているため、裏面側電極層１０６に接続される裏面側ビア導体４７の位置や数の自由度が高くなる。さらに、主面側電極層１０５を素子主面１０２全体に露出させることにより、主面側電極層１０５に接続される主面側ビア導体４３の数を増やすことができ、裏面側電極層１０６を素子裏面１０３全体に露出させることにより、裏面側電極層１０６に接続される裏面側ビア導体４７の数を増やすことができるため、ビア導体４３，４７の接続信頼性が向上する。しかも、主面側ビア導体４３を接続可能な範囲（即ち、主面側電極層１０５が存在する領域）を素子主面１０２全体に設定可能であり、裏面側ビア導体４７を接続可能な範囲（即ち、裏面側電極層１０６が存在する領域）を素子裏面１０３全体に設定可能である。このため、ビア導体４３，４７が素子主面１０２や素子裏面１０３の面方向に位置ズレしていたとしても、ビア導体４３，４７を確実に電極層１０５，１０６に接続させることができる。
（２）本実施形態では、シート状コンデンサ素子１０１がＩＣチップ搭載領域２３に搭載されたＩＣチップ２１の直下に配置されている。このため、シート状コンデンサ素子１０１とＩＣチップ２１とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、シート状コンデンサ素子１０１によるＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とシート状コンデンサ素子１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
（３）ところで、コア基板１１の収容穴部９０にシート状コンデンサ素子１０１を収容する代わりに、図１０，図１１に示すチップコンデンサ１１１を収容穴部９０に収容することが考えられる。チップコンデンサ１１１は、セラミック誘電体層１１２を介して電源用内部電極層１１３とグランド用内部電極層１１４とが交互に積層されたセラミック焼結体１１５を備えている。また、セラミック焼結体１１５において互いに対向する一対の側面には、電源用電極１１６及びグランド用電極１１７がそれぞれ設けられている。電源用電極１１６のコンデンサ主面側端部及びコンデンサ裏面側端部は、同一方向に突出し、それぞれコンデンサ主面１１８上及びコンデンサ裏面１１９上に位置している。同様に、グランド用電極１１７のコンデンサ主面側端部及びコンデンサ裏面側端部も、同一方向に突出し、それぞれコンデンサ主面１１８上及びコンデンサ裏面１１９上に位置している。さらに、電源用電極１１６は複数の電源用内部電極層１１３に接続され、グランド用電極１１７は複数のグランド用内部電極層１１４に接続されている。
ところが、チップコンデンサ１１１の外周部は、通常、湾曲しているため（図１１参照）、湾曲部分にビア導体４３，４７を接続することは困難である。また、電極１１６，１１７のコンデンサ主面側端部はコンデンサ主面１１８の一部にしか露出していないため、コンデンサ主面側端部には少数（ここでは３個）の主面側ビア導体４３しか接続することができない（図１０参照）。同様に、電極１１６，１１７のコンデンサ裏面側端部はコンデンサ裏面１１９の一部にしか露出していないため、コンデンサ裏面側端部には少数の裏面側ビア導体４７しか接続することができない。
そこで、本実施形態では、コア基板１１の収容穴部９０にシート状コンデンサ素子１０１を収容している。この場合、シート状コンデンサ素子１０１の外周部は湾曲していないため、主面側電極層１０５の外周部に主面側ビア導体４３を接続することができ、裏面側電極層１０６の外周部に裏面側ビア導体４７を接続することができる。また、主面側電極層１０５が素子主面１０２全体に露出し、裏面側電極層１０６が素子裏面１０３全体に露出しているため、電極層１０５，１０６に対して多数のビア導体４３，４７を接続することができる。
なお、上記実施形態を以下のように変更してもよい。
・上記実施形態では、シート状コンデンサ素子１０１の主面側電極層１０５に接続される主面側ビア導体４３の数（９個）と、シート状コンデンサ素子１０１の裏面側電極層１０６に接続される裏面側ビア導体４７の数（９個）とが等しくなっていた。しかし、主面側電極層１０５に接続される主面側ビア導体４３の数、及び、裏面側電極層１０６に接続される裏面側ビア導体４７の数は、互いに異なっていてもよい。
・上記実施形態では、主面側電極層１０５に接続される主面側ビア導体４３、及び、裏面側電極層１０６に接続される裏面側ビア導体４７が、いずれもアレイ状に配置されていたが、異なる配置であってもよい。例えば、ビア導体４３，４７を、電極層１０５，１０６の４隅に配置してもよいし、電極層１０５，１０６の中央部に１個だけ配置してもよい。なお、主面側電極層１０５に接続される主面側ビア導体４３の配置、及び、裏面側電極層１０６に接続される裏面側ビア導体４７の配置は、互いに異なるものであってもよい。
・上記実施形態では、シート状コンデンサ素子１０１の電極層１０５，１０６がプレーン状パターン（ベタパターン）となっていたが、電極層１０５，１０６は異なる形状であってもよい。例えば、図１２，図１３のシート状コンデンサ素子１３１に示されるように、主面側電極層１３２が、シート状コンデンサ素子１３１の外周部に配置された主面側電極層である矩形環状の外周部側電極層１３３と、シート状コンデンサ素子１３１の中央部に配置された主面側電極層である平面視矩形状の中央部側電極層１３４とに分けられていてもよい。なお、主面側電極層１３２は、誘電体層１３５内に設けられたビア導体１３６を介して裏面側電極層１３７に電気的に接続されている。この場合、主面側ビア導体４３は、外周部側電極層１３３に接続されるのに加えて、一部（ここでは１個）が中央部側電極層１３４に接続されるようになる。
なお、主面側電極層１３２を外周部側電極層１３３と中央部側電極層１３４とに分ける代わりに、裏面側電極層１３７を、シート状コンデンサ素子の外周部に配置された裏面側電極層である外周部側電極層と、シート状コンデンサ素子の中央部に配置された裏面側電極層である中央部側電極層とに分けるようにしてもよい。この場合、裏面側ビア導体４７は、外周部電極層に接続されるのに加えて、一部が中央部側電極層に接続されるようになる。また、主面側電極層１３２を外周部側電極層１３３と中央部側電極層１３４とに分けるとともに、裏面側電極層１３７を外周部側電極層と中央部側電極層とに分けるようにしてもよい。
・上記実施形態では、収容穴部９０内に１個のシート状コンデンサ素子１０１のみが収容されていたが、２個以上のシート状コンデンサ素子１０１が収容されていてもよい。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
（１）上記手段１において、前記ビア導体は、前記コア主面側に形成された配線積層部を構成する層間絶縁層内に設けられ、前記主面側電極層に接続される主面側ビア導体と、前記コア裏面側に形成された配線積層部を構成する層間絶縁層内に設けられ、前記裏面側電極層に接続される裏面側ビア導体とからなり、前記主面側ビア導体の平面視の形状と裏面側ビア導体の平面視の形状とが同じであることを特徴とする多層配線基板。
（２）上記手段１において、前記コア主面に主面側導体層が形成されるとともに、前記コア裏面に裏面側導体層が形成され、前記シート状コンデンサ素子の厚さは、前記コア基板の厚さと、前記主面側導体層の厚さと、前記裏面側導体層の厚さの合計と等しいことを特徴とする多層配線基板。
（３）上記手段１において、前記ビア導体は、前記コア主面側に形成された配線積層部を構成する層間絶縁層内に設けられ、前記主面側電極層に接続される主面側ビア導体と、前記コア裏面側に形成された配線積層部を構成する層間絶縁層内に設けられ、前記裏面側電極層に接続される裏面側ビア導体とからなり、前記主面側ビア導体は複数存在しており、複数の前記主面側ビア導体は、前記シート状コンデンサ素子の外周部に配置された前記主面側電極層に接続されるのに加えて、一部が前記シート状コンデンサ素子の中央部に配置された前記主面側電極層に接続されることを特徴とする多層配線基板。
（４）上記手段１において、前記ビア導体は、前記コア主面側に形成された配線積層部を構成する層間絶縁層内に設けられ、前記主面側電極層に接続される主面側ビア導体と、前記コア裏面側に形成された配線積層部を構成する層間絶縁層内に設けられ、前記裏面側電極層に接続される裏面側ビア導体とからなり、前記裏面側ビア導体は複数存在しており、複数の前記裏面側ビア導体は、前記シート状コンデンサ素子の外周部に配置された前記裏面側電極層に接続されるのに加えて、一部が前記シート状コンデンサ素子の中央部に配置された前記裏面側電極層に接続されることを特徴とする多層配線基板。
１０…多層配線基板
１１…コア基板
１２…コア主面
１３…コア裏面
３１…配線積層部としての主面側ビルドアップ層
３２…配線積層部としての裏面側ビルドアップ層
３３，３４，３５，３６，３７，３８…層間絶縁層
４１，４２…導体層
４３…ビア導体としての主面側ビア導体
４７…ビア導体としての裏面側ビア導体
９０…収容穴部
９１…収容穴部の内壁面
９２…樹脂充填材
１０１，１３１…シート状コンデンサ素子
１０２…素子主面
１０３…素子裏面
１０５，１３２…主面側電極層
１０６，１３７…裏面側電極層
１０７，１３５…誘電体層

Claims (5)

  1. コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部を有するコア基板と、
    層間絶縁層及び導体層を少なくとも前記コア主面上にて交互に積層してなる配線積層部と
    を備える多層配線基板であって、
    素子主面及び素子裏面を有し、前記素子主面側に露出する主面側電極層と前記素子裏面側に露出する裏面側電極層とで１層の誘電体層を直接挟み込むことによって構成され、前記コア主面と前記素子主面とを同じ側に向けた状態で少なくとも一部が前記収容穴部に収容されたシート状コンデンサ素子と、
    前記コア基板に形成された前記収容穴部の内壁面と前記シート状コンデンサ素子との隙間に充填された樹脂充填材と、
    少なくとも前記コア主面側に形成された配線積層部を構成する層間絶縁層内に設けられ、少なくとも前記主面側電極層に接続されるビア導体と
    を備えることを特徴とする多層配線基板。
  2. 前記コア基板の厚さは１５μｍ以上１００μｍ以下であることを特徴とする請求項１に記載の多層配線基板。
  3. 前記主面側電極層及び前記裏面側電極層の厚さは、前記誘電体層の厚さよりも厚く、かつ前記コア基板の厚さよりも薄いことを特徴とする請求項１または２に記載の多層配線基板。
  4. 前記ビア導体は、
    前記コア主面側に形成された配線積層部を構成する層間絶縁層内に設けられ、前記主面側電極層に接続される主面側ビア導体と、
    前記コア裏面側に形成された配線積層部を構成する層間絶縁層内に設けられ、前記裏面側電極層に接続される裏面側ビア導体と
    からなり、
    前記主面側ビア導体の数と前記裏面側ビア導体の数とが等しい
    ことを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板。
  5. 前記ビア導体は、
    前記コア主面側に形成された配線積層部を構成する層間絶縁層内に設けられ、前記主面側電極層に接続される主面側ビア導体と、
    前記コア裏面側に形成された配線積層部を構成する層間絶縁層内に設けられ、前記裏面側電極層に接続される裏面側ビア導体と
    からなり、
    前記主面側ビア導体及び前記裏面側ビア導体はそれぞれ複数存在しており、
    複数の前記主面側ビア導体は、前記シート状コンデンサ素子の外周部に配置された前記主面側電極層に接続されるのに加えて、一部が前記シート状コンデンサ素子の中央部に配置された前記主面側電極層に接続され、
    複数の前記裏面側ビア導体は、前記シート状コンデンサ素子の外周部に配置された前記裏面側電極層に接続されるのに加えて、一部が前記シート状コンデンサ素子の中央部に配置された前記裏面側電極層に接続される
    ことを特徴とする請求項１乃至４のいずれか１項に記載の多層配線基板。
JP2013234941A 2013-11-13 2013-11-13 多層配線基板 Pending JP2015095587A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013234941A JP2015095587A (ja) 2013-11-13 2013-11-13 多層配線基板
US14/538,455 US20150136449A1 (en) 2013-11-13 2014-11-11 Multilayered wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013234941A JP2015095587A (ja) 2013-11-13 2013-11-13 多層配線基板

Publications (1)

Publication Number Publication Date
JP2015095587A true JP2015095587A (ja) 2015-05-18

Family

ID=53172137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013234941A Pending JP2015095587A (ja) 2013-11-13 2013-11-13 多層配線基板

Country Status (2)

Country Link
US (1) US20150136449A1 (ja)
JP (1) JP2015095587A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7428000B2 (ja) 2020-02-20 2024-02-06 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
KR100268424B1 (ko) * 1998-08-07 2000-10-16 윤종용 반도체 장치의 배선 형성 방법
CN101232775B (zh) * 1999-09-02 2010-06-09 伊比登株式会社 印刷布线板及其制造方法
KR101084526B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP3926141B2 (ja) * 2000-12-27 2007-06-06 日本特殊陶業株式会社 配線基板
US6740411B2 (en) * 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP4166013B2 (ja) * 2001-12-26 2008-10-15 富士通株式会社 薄膜キャパシタ製造方法
JP3711343B2 (ja) * 2002-06-26 2005-11-02 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板及びその製造方法並びに半導体装置
AU2003242008A1 (en) * 2002-07-18 2004-02-09 Hitachi Chemical Co., Ltd. Multilayer wiring board, method for producing the same, semiconductor device and radio electronic device
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
JP5000071B2 (ja) * 2003-02-26 2012-08-15 新光電気工業株式会社 半導体装置用基板及び半導体装置
JP4937495B2 (ja) * 2003-12-25 2012-05-23 新光電気工業株式会社 キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
JP4855075B2 (ja) * 2004-02-04 2012-01-18 イビデン株式会社 多層プリント配線板
CN101695216B (zh) * 2004-06-25 2012-01-04 揖斐电株式会社 印刷配线板及其制造方法
KR20070049197A (ko) * 2004-08-11 2007-05-10 미쓰이 긴조꾸 고교 가부시키가이샤 유전층 구성 재료의 제조 방법 및 그 제조 방법으로 얻어진유전층 구성 재료, 이 유전층 구성 재료를 이용하여캐패시터 회로 형성 부재를 제조하는 방법 및 그 제조방법으로 얻어진 캐패시터 회로 형성 부재 및, 이 유전층구성 재료 또는/및 캐패시터 회로 형성 부재를 이용하여얻어지는 다층 프린트 배선판.
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
JP2006128309A (ja) * 2004-10-27 2006-05-18 Shinko Electric Ind Co Ltd キャパシタ装置及びその製造方法
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
KR100674842B1 (ko) * 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
US7696442B2 (en) * 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
TW200730042A (en) * 2005-10-14 2007-08-01 Ibiden Co Ltd Method for manufacturing high-dielectric sheet
JP5089880B2 (ja) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
TWI296910B (en) * 2005-12-27 2008-05-11 Phoenix Prec Technology Corp Substrate structure with capacitance component embedded therein and method for fabricating the same
KR100744903B1 (ko) * 2006-02-22 2007-08-01 삼성전기주식회사 디커플링 기능을 갖는 다층 기판
JP4697037B2 (ja) * 2006-05-09 2011-06-08 株式会社デンソー 部品内蔵基板及びその配線不良検査方法
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
US7662694B2 (en) * 2006-07-31 2010-02-16 Ibiden Co., Ltd. Capacitor having adjustable capacitance, and printed wiring board having the same
TWI351090B (en) * 2007-01-31 2011-10-21 Advanced Semiconductor Eng Buried eletronic device structure and methods for forming the same
EP2141971A4 (en) * 2007-04-18 2011-01-05 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US8391015B2 (en) * 2008-03-17 2013-03-05 Ibiden Co., Ltd. Capacitor-incorporated printed wiring board and electronic component
WO2009119875A1 (ja) * 2008-03-24 2009-10-01 日本特殊陶業株式会社 部品内蔵配線基板
JP5188256B2 (ja) * 2008-04-30 2013-04-24 新光電気工業株式会社 キャパシタ部品の製造方法
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
US8654539B2 (en) * 2009-12-15 2014-02-18 Ngk Spark Plug Co., Ltd. Capacitor-incorporated substrate and component-incorporated wiring substrate
KR101095161B1 (ko) * 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판
JP5275400B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US8891245B2 (en) * 2011-09-30 2014-11-18 Ibiden Co., Ltd. Printed wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7428000B2 (ja) 2020-02-20 2024-02-06 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法

Also Published As

Publication number Publication date
US20150136449A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
JP5203451B2 (ja) 部品内蔵配線基板
JP5284155B2 (ja) 部品内蔵配線基板
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
TW201034546A (en) Multilayer wiring substrate and method for manufacturing the same
JP2013074178A (ja) 部品内蔵配線基板の製造方法
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
WO2015083345A1 (ja) 部品内蔵配線基板及びその製造方法
JP2015095587A (ja) 多層配線基板
JP5078759B2 (ja) 配線基板内蔵用電子部品及び配線基板
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP5221228B2 (ja) 部品内蔵配線基板及びその製造方法
JP2015109346A (ja) 部品内蔵配線基板及びその製造方法
JP2011124257A (ja) 配線基板内蔵用部品及びその製造方法、並びに配線基板
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4668822B2 (ja) 配線基板の製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP2013197136A (ja) 部品内蔵配線基板の製造方法
JP4705867B2 (ja) 配線基板の製造方法
JP5172410B2 (ja) 部品内蔵配線基板の製造方法
JP5395489B2 (ja) 電子部品及びその製造方法、配線基板
JP2008270776A (ja) 部品内蔵配線基板及びその製造方法、配線基板内蔵用コンデンサ
JP2009043768A (ja) コンデンサ内蔵配線基板及びその製造方法