JP2013197136A - 部品内蔵配線基板の製造方法 - Google Patents

部品内蔵配線基板の製造方法 Download PDF

Info

Publication number
JP2013197136A
JP2013197136A JP2012059688A JP2012059688A JP2013197136A JP 2013197136 A JP2013197136 A JP 2013197136A JP 2012059688 A JP2012059688 A JP 2012059688A JP 2012059688 A JP2012059688 A JP 2012059688A JP 2013197136 A JP2013197136 A JP 2013197136A
Authority
JP
Japan
Prior art keywords
component
layer
main surface
resin
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012059688A
Other languages
English (en)
Inventor
Kenji Suzuki
健二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2012059688A priority Critical patent/JP2013197136A/ja
Publication of JP2013197136A publication Critical patent/JP2013197136A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】導体層を確実に形成できるようにすることにより、信頼性に優れた部品内蔵配線基板を製造することが可能な部品内蔵配線基板の製造方法を提供すること。
【解決手段】コア基板準備工程ではコア基板11を準備し、収容穴部形成工程では収容穴部90をコア基板11に形成する。収容工程では、収容穴部90に部品101を収容する。固定工程では、コア主面12及び部品主面102の上に最内層の樹脂絶縁層33を貼付するとともに、樹脂絶縁層33の一部を収容穴部90の内壁面91と部品側面との隙間に充填して部品101を固定する。配線積層部形成工程では、配線積層部形成工程では、樹脂絶縁層33の表面に導体層を形成することなく、樹脂絶縁層33の表面の上に樹脂絶縁層35を積層する。
【選択図】図9

Description

本発明は、内部にコンデンサなどの部品が収容されている部品内蔵配線基板の製造方法に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。但し、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するICチップ搭載用配線基板においては、ICチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ(「キャパシタ」とも言う)を設けることが提案されている。その一例として、樹脂材料製のコア基板内にコンデンサを埋め込むとともに、そのコア基板の表面及び裏面にビルドアップ層を形成した配線基板が従来提案されている(例えば特許文献1,2参照)。
上記従来の配線基板の製造方法の一例を以下に説明する。まず、コア主面201及びコア裏面202の両方にて開口する収容穴部203を有する樹脂材料製のコア基板204を準備する(図11参照)。併せて、コンデンサ主面205及びコンデンサ裏面206にそれぞれ複数の表層電極207を突設したコンデンサ208(図11参照)を準備する。次に、コア裏面202側に粘着テープ209を貼り付けるテーピング工程を行い、収容穴部203のコア裏面202側の開口をあらかじめシールする。そして、収容穴部203内にコンデンサ208を収容する収容工程を行い、コンデンサ裏面206を粘着テープ209の粘着面に貼り付けて仮固定する(図11参照)。次に、コア主面201及びコンデンサ主面205の上に最内層の樹脂絶縁層211を貼付するとともに、樹脂絶縁層211の一部を収容穴部203の内壁面とコンデンサ208の側面との隙間A1に充填して樹脂絶縁層211を硬化収縮させることにより、コンデンサ208を固定する(図12参照)。そして、粘着テープ209を剥離した後、樹脂絶縁層211の表面の上において、樹脂絶縁層及び導体層を交互に積層して主面側ビルドアップ層を形成するとともに、コア裏面202側に対して、樹脂絶縁層及び導体層を交互に積層して裏面側ビルドアップ層を形成する。その結果、所望の配線基板が得られる。
特開2007−103789号公報(図6等) 特開2004−43754号公報(図7等)
ところが、上記の樹脂絶縁層211の一部を隙間A1に充填する際には、特に、樹脂絶縁層211において隙間A1の上方に位置する部分が多く隙間A1に流れ込むようになる。その結果、樹脂絶縁層211を硬化収縮させた際に、樹脂絶縁層211の表面212において隙間A1の上方となる領域に凹み部213(図12参照)が生じる可能性がある。この場合、樹脂絶縁層211の表面212に導体層を形成することが困難になるため、製造される配線基板が不良品となり、配線基板の信頼性が低下するおそれがある。なお、樹脂絶縁層211を研磨して薄くすることによって凹み部213がない平坦な表面212を形成した後、新たに樹脂絶縁層を貼付することも考えられるが、製造工程数が増えるため、配線基板の製造コストの上昇につながってしまう。
本発明は上記の課題に鑑みてなされたものであり、その目的は、導体層を確実に形成できるようにすることにより、信頼性に優れた部品内蔵配線基板を製造することが可能な部品内蔵配線基板の製造方法を提供することにある。
そして、上記課題を解決するための手段(手段1)としては、コア主面及びコア裏面を有するコア基板を準備するコア基板準備工程と、少なくとも前記コア主面側にて開口する収容穴部を前記コア基板に形成する収容穴部形成工程と、部品主面、部品裏面及び部品側面を有する部品を、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容する収容工程と、前記コア主面及び前記部品主面の上に最内層の樹脂絶縁層を貼付するとともに、前記最内層の樹脂絶縁層の一部を前記収容穴部の内壁面と前記部品側面との隙間に充填して前記部品を固定する固定工程と、前記最内層の樹脂絶縁層の表面の上において、樹脂絶縁層及び導体層を交互に積層して配線積層部を形成する配線積層部形成工程とを含む部品内蔵配線基板の製造方法において、前記配線積層部形成工程では、前記最内層の樹脂絶縁層の表面に前記導体層を形成することなく、前記最内層の樹脂絶縁層の表面の上に前記樹脂絶縁層を積層することを特徴とする部品内層配線基板の製造方法がある。
従って、上記手段1の部品内蔵配線基板の製造方法によると、配線積層部形成工程においては、凹み部が生じる可能性がある最内層の樹脂絶縁層の表面に導体層を形成することなく、最内層の樹脂絶縁層の表面の上に樹脂絶縁層を積層している。即ち、例えば、最内層の樹脂絶縁層の表面に凹み部が生じていたとしても、凹み部がある表面の上に樹脂絶縁層を積層して、積層した樹脂絶縁層の表面を平坦にすることができる。その結果、積層した樹脂絶縁層の表面に導体層を確実に形成できるため、信頼性に優れた部品内蔵配線基板を得ることができる。また、最内層の樹脂絶縁層を研磨するなどして凹み部がない平坦な表面を形成する工程が不要になるため、部品内蔵配線基板の製造コストを抑えることができる。
以下、部品内蔵配線基板の製造方法について説明する。
コア基板準備工程では、コア主面及びコア裏面を有するコア基板を、従来周知の手法により作製し、あらかじめ準備しておく。続く収容穴部形成工程では、少なくともコア主面側にて開口する収容穴部をコア基板に形成する。この収容穴部は、コア主面側のみにて開口する非貫通穴であってもよく、あるいはコア主面側及びコア裏面側の両方にて貫通する貫通穴であってもよい。
コア基板を形成する材料は特に限定されないが、好ましいコア基板は樹脂材料を主体として形成される。コア基板を形成するための樹脂材料の具体例としては、例えば、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド・トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)などがある。
続く収容工程では、コア主面と部品主面とを同じ側に向けた状態で、収容穴部に部品を収容する。また、収容工程において収容穴部に収容される部品は、部品主面、部品裏面及び部品側面を有している。部品の形状は、任意に設定することが可能であるが、例えば、部品主面の面積が部品側面の面積よりも大きい板状であることが好ましい。このようにすれば、収容穴部に部品を収容した際に、収容穴部の内壁面と部品側面との距離が小さくなるため、収容穴部に充填される最内層の樹脂絶縁層の体積をそれ程大きくしなくても済む。また、部品の平面視での形状としては、複数の辺を有する平面視多角形状であることが好ましい。平面視多角形状としては、例えば、平面視略矩形状、平面視略三角形状、平面視略六角形状などを挙げることができるが、特には、一般的な形状である平面視略矩形状であることが好ましい。ここで、「平面視略矩形状」とは、平面視で完全な矩形状のみをいうのではなく、角部が面取りされた形状や、辺の一部が曲線となっている形状も含むものとする。
なお、好適な部品としては、コンデンサ、半導体集積回路素子(ICチップ)、半導体製造プロセスで製造されたMEMS(Micro Electro Mechanical Systems)素子などを挙げることができる。
また、好適なコンデンサの例としては、チップコンデンサや、誘電体層を介して複数の内部電極層が積層配置された構造を有し、複数の内部電極層に接続される複数のビア導体、及び、複数のビア導体における少なくとも部品主面側の端部に接続された複数の表層電極とを備えるコンデンサなどを挙げることができる。なお、コンデンサは、複数のビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサであることが好ましい。このような構造であれば、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、コンデンサ全体の小型化が図りやすくなり、ひいては部品内蔵配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。
コンデンサを構成する誘電体層としては、セラミック誘電体層、樹脂誘電体層、セラミック−樹脂複合材料からなる誘電体層などが挙げられる。内部電極層、ビア導体、表層電極としては特に限定されないが、例えば誘電体層がセラミック誘電体層である場合にはメタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。
続く固定工程では、コア主面及び部品主面の上に最内層の樹脂絶縁層を貼付するとともに、最内層の樹脂絶縁層の一部を収容穴部の内壁面と部品側面との隙間に充填して部品を固定する。なお、最内層の樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。最内層の樹脂絶縁層を形成するための樹脂材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。
なお、部品の厚さがコア基板の厚さよりも小さい場合、最内層の樹脂絶縁層において部品主面の上に貼付される部分の厚さは、最内層の樹脂絶縁層においてコア主面の上に貼付される部分の厚さよりも大きいことが好ましい。このようにすれば、最内層の樹脂絶縁層の表面を平坦にしやすくなる。よって、最内層の樹脂絶縁層の表面の上に積層される樹脂絶縁層の表面を確実に平坦にすることができるため、積層した樹脂絶縁層の表面に導体層をより確実に形成することができる。
また、固定工程においてコア主面の上及び部品主面の上に貼付される最内層の樹脂絶縁層はビルドアップ材によって形成され、ビルドアップ材の厚さは20μm以上25μm以下であることが好ましい。仮に、ビルドアップ材の厚さが20μm未満になると、ビルドアップ材において、収容穴部の内壁面と部品側面との隙間に流れ込む部分の割合が大きくなるため、ビルドアップ材の表面に凹み部が生じやすくなる。一方、ビルドアップ材の厚さが25μmよりも大きくなると、部品内蔵配線基板が厚さ方向に大きくなるため、部品内蔵配線基板の大型化につながってしまう。
なお、収容工程が終了した時点で、部品の部品裏面がコア裏面と面一ではないと、後の固定工程において最内層の樹脂絶縁層を形成したとしても、最内層の樹脂絶縁層の表面を平坦にすることができず、部品内蔵配線基板の寸法精度が低下してしまう。そこで、収容工程及び固定工程は、コア主面及びコア裏面の両方にて開口する収容穴部のコア裏面側開口を粘着面を有する粘着テープで塞いだ状態で行われ、固定工程後に粘着テープを除去することが好ましい。このようにすれば、収容工程及び固定工程において、部品の部品裏面側が粘着テープの粘着面に貼り付けられて仮固定され、部品裏面がコア裏面と面一になる。よって、最内層の樹脂絶縁層の表面を平坦にすることができ、部品内蔵配線基板の寸法精度が向上する。ゆえに、樹脂絶縁層及び導体層を交互に積層して配線積層部を形成する配線積層部形成工程を行い、配線積層形成工程後に、最外層の樹脂絶縁層上に形成された導体層上に半導体集積回路素子搭載用のはんだバンプを形成するはんだバンプ形成工程を行う場合に、配線積層部の表面のコプラナリティが改善され、個々のはんだバンプの高さがバラツキにくくなる。よって、はんだバンプと半導体集積回路素子との接続信頼性が向上する。
ここで、本明細書で述べられている「コプラナリティ」とは、「日本電子機械工業会規格EIAJ ED−7304 BGA規定寸法の測定方法」で定義されている端子最下面均一性であり、配線積層部の表面の均一性を示す指標である。
続く配線積層部形成工程では、最内層の樹脂絶縁層の表面の上において、樹脂絶縁層及び導体層を交互に積層して配線積層部を形成する。このようにすれば、配線積層部に電気回路を形成できるため、部品内蔵配線基板の高機能化を図ることができる。また、配線積層部は、最内層の樹脂絶縁層の表面の上にのみ形成されるが、さらにコア裏面及び部品裏面の上にも配線積層部と同じ構造の積層部が形成されていてもよい。このように構成すれば、最内層の樹脂絶縁層の表面の上に形成された配線積層部のみではなく、コア裏面及び部品裏面の上に形成された積層部にも電気回路を形成できるため、部品内蔵配線基板のよりいっそうの高機能化を図ることができる。
最内層の樹脂絶縁層の表面の上に積層される樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。ここで、最内層の樹脂絶縁層の表面の上に積層される樹脂絶縁層は、樹脂材料中に絶縁無機繊維材料を含有させた複合材料によって形成されていることが好ましい。このようにすれば、積層される樹脂絶縁層自体に高い剛性を付与できるため、最内層の樹脂絶縁層の表面に凹み部が生じていたとしても、積層した樹脂絶縁層が凹み部に追従しにくくなる。その結果、積層した樹脂絶縁層の表面に凹み部の形状が反映されにくくなるため、積層した樹脂絶縁層の表面をより確実に平坦にすることができ、積層した樹脂絶縁層の表面に導体層をより確実に形成することができる。
なお、固定工程において最内層の樹脂絶縁層を硬化収縮させることにより、部品が固定されるとともに、最内層の樹脂絶縁層の表面において隙間の上方となる領域に凹み部が形成される場合、配線積層部形成工程において、最内層の樹脂絶縁層の表面の上に積層される樹脂絶縁層の一部を凹み部内に入り込ませるようにしてもよい。このようにすれば、配線積層部形成工程において最内層の樹脂絶縁層の表面の上に対して樹脂絶縁層を積層した際に、積層した樹脂絶縁層を最内層の樹脂絶縁層に確実に密着させることができる。ゆえに、デラミネーション等の発生を防止できるため、信頼性に優れた部品内蔵配線基板を得ることができる。
最内層の樹脂絶縁層の表面の上に積層される樹脂絶縁層を構成する樹脂材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。また、樹脂絶縁層を構成する絶縁無機繊維材料の好適例としては、ガラス繊維(ガラス織布やガラス不織布)、ポリアミド繊維、金属繊維、紙などが挙げられる。
一方、配線積層部を構成する導体層は、導電性の金属材料などによって形成することが可能である。導体層を構成する金属材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられる。
本発明を具体化した一実施形態の配線基板を示す概略断面図。 同じく、チップコンデンサを示す概略平面図。 図2のA−A線断面図。 図3のB−B線断面図。 配線基板の製造方法を示す説明図。 配線基板の製造方法を示す説明図。 配線基板の製造方法を示す説明図。 配線基板の製造方法を示す説明図。 配線基板の製造方法を示す説明図。 他の実施形態における配線基板を示す概略断面図。 従来技術における配線基板の製造方法を示す説明図。 同じく、配線基板の製造方法の説明図。
以下、本発明の部品内蔵配線基板を具体化した一実施形態を図面に基づき詳細に説明する。
図1に示されるように、本実施形態の部品内蔵配線基板(以下「配線基板」という)10は、ICチップ搭載用の配線基板である。配線基板10は、略矩形板状のコア基板11と、コア基板11のコア主面12(図1では上面)上に形成される主面側ビルドアップ層31(配線積層部)と、コア基板11のコア裏面13(図1では下面)上に形成される裏面側ビルドアップ層32(積層部)とからなる。
本実施形態のコア基板11は、縦25mm×横25mm×厚さ0.8mmの平面視略矩形板状である。コア基板11は、熱硬化性樹脂(エポキシ樹脂)からなり、平面方向(XY方向)における熱膨張係数が10〜30ppm/℃程度(具体的には18ppm/℃)となっている。なお、コア基板11の熱膨張係数は、0℃〜ガラス転移温度(Tg)間の測定値の平均値をいう。
図1に示されるように、コア基板11には、複数のスルーホール導体16がコア主面12及びコア裏面13を貫通するように形成されている。かかるスルーホール導体16は、コア基板11のコア主面12側とコア裏面13側とを接続導通している。なお、スルーホール導体16の内部は、例えばエポキシ樹脂などの充填樹脂17で埋められている。また、コア基板11のコア主面12には、銅からなる主面側導体層14がパターン形成され、コア基板11のコア裏面13には、同じく銅からなる裏面側導体層15がパターン形成されている。各導体層14,15は、スルーホール導体16に電気的に接続されている。さらに、コア基板11は、コア主面12の中央部及びコア裏面13の中央部にて開口する平面視で矩形状の収容穴部90を1つ有している。即ち、収容穴部90は貫通穴である。
そして、収容穴部90内には、チップコンデンサ101(部品)が埋め込まれた状態で収容されている。なお、チップコンデンサ101は、コア基板11のコア主面12とコンデンサ主面102(図1では上面)とを同じ側に向け、かつ、コア基板11のコア裏面13とコンデンサ裏面103(図1では下面)と同じ側に向けた状態で収容されている。本実施形態のチップコンデンサ101は、縦6.0mm×横6.0mm×厚さ0.55mmの平面視略矩形状をなす板状物である。即ち、チップコンデンサ101の厚さは、コア基板11の厚さ(0.8mm)よりも小さくなっている。
図1〜図4に示されるように、チップコンデンサ101は、部品主面である1つのコンデンサ主面102(図1では上面)、部品裏面である1つのコンデンサ裏面103(図1では下面)、及び、部品側面である4つのコンデンサ側面106を有している。また、チップコンデンサ101は、セラミック誘電体層105を介して電源用内部電極層141とグランド用内部電極層142とが交互に積層配置されたセラミック焼結体104を備えている。セラミック焼結体104の熱膨張係数は、8〜12ppm/℃程度であり、具体的には9.5ppm/℃程度となっている。なお、セラミック焼結体104の熱膨張係数は、30℃〜250℃間の測定値の平均値をいう。また、セラミック誘電体層105は、高誘電体セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層141及びグランド用内部電極層142間の誘電体として機能する。電源用内部電極層141及びグランド用内部電極層142は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体104の内部において一層おきに配置されている。
図2〜図4に示されるように、セラミック焼結体104において互いに対向する一対のコンデンサ側面106には、電源用電極111及びグランド用電極121がそれぞれ2つずつ設けられている。電源用電極111のコンデンサ主面側端部112及びコンデンサ裏面側端部113は、同一方向に突出し、それぞれコンデンサ主面102上及びコンデンサ裏面103上に位置している。同様に、グランド用電極121のコンデンサ主面側端部122及びコンデンサ裏面側端部123も、同一方向に突出し、それぞれコンデンサ主面102上及びコンデンサ裏面103上に位置している。さらに、電源用電極111は複数の電源用内部電極層141に接続され、グランド用電極121は複数のグランド用内部電極層142に接続されている。また、電極111,112は、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって被覆されている。
例えば、電極111,112側から通電を行い、電源用内部電極層141−グランド用内部電極層142間に電圧を加えると、電源用内部電極層141に例えばプラスの電荷が蓄積し、グランド用内部電極層142に例えばマイナスの電荷が蓄積する。その結果、チップコンデンサ101がコンデンサとして機能する。
図1に示されるように、裏面側ビルドアップ層32は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂絶縁層34,36と、銅からなる導体層42とを交互に積層した構造を有している。樹脂絶縁層34,36の完全硬化状態での熱膨張係数は、10〜60ppm/℃程度であり、具体的には46ppm/℃となっている。なお、樹脂絶縁層34,36の熱膨張係数は、25℃〜150℃間の測定値の平均値をいう。また、樹脂絶縁層34,36内には、それぞれ銅めっきによって形成されたビア導体47が設けられている。樹脂絶縁層34,36内に設けられたビア導体47の一部は、チップコンデンサ101の電極111,121に接続されている。また、第2層の樹脂絶縁層36の下面上における複数箇所には、ビア導体47を介して導体層42に電気的に接続されるパッド48が格子状に形成されている。さらに、樹脂絶縁層36の下面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、パッド48を露出させる開口部40が形成されている。
図1に示されるように、主面側ビルドアップ層31は、上述した裏面側ビルドアップ層32とほぼ同じ構造を有している。即ち、主面側ビルドアップ層31は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂絶縁層33,35と、銅からなる導体層41とを積層した構造を有している。詳述すると、主面側ビルドアップ層31を構成する最内層の樹脂絶縁層33は、コア主面12及びコンデンサ主面102の上に形成されている。また、樹脂絶縁層33の表面全体には、導体層41が形成されないようになっている。さらに、樹脂絶縁層33の一部は、収容穴部90の内壁面91と、チップコンデンサ101のコンデンサ側面106(本実施形態では、電極111,121の表面も含む)との隙間S1(図7参照)に充填されている。即ち、樹脂絶縁層33は、チップコンデンサ101をコア基板11に固定する機能を有している。なお、本実施形態において、隙間S1の大きさは200μmに設定されている。また、樹脂絶縁層33においてコンデンサ主面102の上に貼付される部分の厚さは270μmに設定され、樹脂絶縁層33においてコア主面12の上に貼付される部分の厚さは20μmに設定されている。よって、樹脂絶縁層33においてコンデンサ主面102の上に貼付される部分の厚さは、樹脂絶縁層33においてコア主面12の上に貼付される部分の厚さよりも大きくなっている。また、樹脂絶縁層33の完全硬化状態での熱膨張係数は、樹脂絶縁層34,36の完全硬化状態での熱膨張係数と同じ値となっており、10〜60ppm/℃程度(具体的には46ppm/℃)となっている。なお、樹脂絶縁層33の完全硬化状態での熱膨張係数は、25℃〜150℃間の測定値の平均値をいう。
図1に示されるように、主面側ビルドアップ層31を構成する最外層(第2層)の樹脂絶縁層35は、最内層の樹脂絶縁層33の表面の上に積層されている。樹脂絶縁層35は、樹脂材料(本実施形態ではエポキシ樹脂)中に絶縁無機繊維材料(本実施形態ではガラスクロス30)を含有させた複合材料によって形成されている。一方、それ以外の樹脂絶縁層33,34,36は、ガラスクロス30を含有させる代わりに、樹脂材料中に無機フィラーを含有させた複合材料によって形成されている。よって、樹脂絶縁層35は、樹脂絶縁層33,34,36よりも高剛性となっている。具体的に言うと、樹脂絶縁層35のヤング率は、樹脂絶縁層33,34,36のヤング率(4.0GPa)よりも大きい値となっており、7.5GPaに設定されている。さらに、樹脂絶縁層35の熱膨張係数は、樹脂絶縁層33,34,36の熱膨張係数(46ppm/℃)よりも小さい値となっており、具体的には23ppm/℃に設定されている。
図1に示されるように、樹脂絶縁層35の表面上には、導体層41が形成されるとともに、複数の端子パッド44(導体層)がアレイ状に形成されている。本実施形態の端子パッド44は、いわゆるC4パッド(Controlled Collapsed Chip Connectionパッド)である。さらに、樹脂絶縁層35の表面は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、端子パッド44を露出させる開口部46が形成されている。端子パッド44の表面上には、複数のはんだバンプ45が配設されている。
そして、各はんだバンプ45は、ICチップ21(半導体集積回路素子)の面接続端子22に電気的に接続されている。本実施形態のICチップ21は、縦12.0mm×横12.0mm×厚さ0.9mmの平面視矩形状をなす板状物であって、熱膨張係数が3〜4ppm/℃程度(具体的には3.5ppm/℃程度)のシリコンからなる。なお、各端子パッド44及び各はんだバンプ45からなる領域は、ICチップ21を搭載可能なICチップ搭載領域23である。ICチップ搭載領域23は、主面側ビルドアップ層31の表面39に設定されている。
なお、図1に示されるように、チップコンデンサ101は、コア基板11においてICチップ搭載領域23の真下の領域に配置されている。本実施形態において、ICチップ搭載領域23の面積(ICチップ21において面接続端子22が形成される面の面積)は144mmであり、チップコンデンサ101のコンデンサ主面102の面積は36mmである。即ち、ICチップ搭載領域23の面積は、コンデンサ主面102の面積よりも大きくなっている。そして、チップコンデンサ101の厚さ方向から見た場合、ICチップ搭載領域23内には、チップコンデンサ101のコンデンサ主面102が位置するようになる。
次に、本実施形態の配線基板10の製造方法を説明する。
まず、コア基板準備工程では、コア基板11の中間製品を従来周知の手法により作製し、あらかじめ準備しておく。具体的に言うと、縦400mm×横400mm×厚さ0.8mmの基材の両面に銅箔62が貼付された銅張積層板61(図5参照)を準備し、これをコア基板11の中間製品とする。なお、コア基板11の中間製品とは、コア基板11となるべき領域が平面方向に沿って縦横に複数配置された多数個取り用コア基板である。
次に、コア基板11(銅張積層板61)に対してドリル機を用いて孔あけ加工を行い、スルーホール導体16を形成するための貫通孔を所定位置にあらかじめ形成しておく。なお、貫通孔は、内径が100μmの断面円形状の孔である。次に、貫通孔の内壁面、コア主面12及びコア裏面13を含むコア基板11の表面全体に対して無電解銅めっきを行った後に電解銅めっきを行う。その結果、貫通孔の内壁面に、スルーホール導体16となるめっき層71が形成される(図5参照)。さらに、コア主面12に主面側導体層14となるめっき層72が形成されるとともに、コア裏面13に裏面側導体層15となるめっき層73が形成される(図5参照)。その後、スルーホール導体16となるめっき層71の空洞部を絶縁樹脂材料(エポキシ樹脂)で穴埋めし、充填樹脂17を形成する(図6参照)。
次に、従来公知の手法に従って無電解銅めっきを行うことにより、めっき層72,73の表面にめっき層74(図6参照)を形成する。次に、めっき層74のエッチングを行ってめっき層74を例えばサブトラクティブ法によってパターニングする。具体的には、コア主面12側のめっき層74及びコア裏面13側のめっき層74に対してドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要なめっき層74をエッチングで除去した後、ドライフィルムを剥離する。その結果、コア主面12上に主面側導体層14が形成されるとともに、コア裏面13上に裏面側導体層15が形成される(図6参照)。このとき、コア主面12側のめっき層74の一部が、スルーホール導体16のコア主面12側の端面を覆う蓋めっき層となり、コア裏面13側のめっき層74の一部が、スルーホール導体16のコア裏面13側の端面を覆う蓋めっき層となる。
続く収容穴部形成工程では、コア基板11(銅張積層板61)に対してルータを用いて孔あけ加工を行い、収容穴部90を所定位置にあらかじめ形成しておく(図6参照)。なお、収容穴部90は、一辺が6.4mmで、四隅に半径3mmのアールを有する断面略正方形状の孔である。
また、コンデンサ準備工程では、チップコンデンサ101を従来周知の手法により作製し、あらかじめ準備しておく。
チップコンデンサ101は以下のように作製される。即ち、セラミックのグリーンシートを形成し、このグリーンシートに内部電極用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層141となる電源用内部電極部と、グランド用内部電極層142となるグランド用内部電極部とが形成される。次に、電源用内部電極部が形成されたグリーンシートとグランド用内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。
さらに、グリーンシート積層体の上面上、下面上及び側面上にペーストを印刷し、グリーンシート積層体の側面側にて各電極部の側端面を覆うように電源用電極111及びグランド用電極121を形成する。この後、グリーンシート積層体の乾燥を行い、各電極111,121をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体104となる。次に、得られたセラミック焼結体104が有する各電極111,121に対して無電解銅めっき(厚さ10μm程度)を行う。その結果、各電極111,121の上に銅めっき層が形成され、チップコンデンサ101が完成する。
続く収容工程では、まず、収容穴部90のコア裏面13側開口を、剥離可能な粘着テープ151(図7参照)でシールする。この粘着テープ151は、支持台(図示略)によって支持されている。次に、マウント装置(ヤマハ発動機株式会社製)を用いて、コア主面12とコンデンサ主面102とを同じ側に向け、かつ、コア裏面13とコンデンサ裏面103とを同じ側に向けた状態で、収容穴部90内にチップコンデンサ101を収容する(図7参照)。このとき、チップコンデンサ101のコンデンサ裏面103側が粘着テープ151の粘着面に貼り付けられて仮固定される。
続く固定工程では、収容穴部90の内壁面91とチップコンデンサ101のコンデンサ側面106との隙間S1(図7参照)に対して、最内層の樹脂絶縁層33の一部を充填して埋める(図8参照)。詳述すると、まず、コア主面12及びコンデンサ主面102の上にシート状の樹脂絶縁層33を貼付する。なお、本実施形態の樹脂絶縁層33は、エポキシ樹脂を主成分とするビルドアップ材である。また、樹脂絶縁層33の厚さは、隙間S1を埋めるのに十分な容量を確保できる程度であればよく、20μm以上25μm以下(本実施形態では25μm)となっている。その後、樹脂絶縁層33を加熱加圧する。具体的には、真空圧着熱プレス機(図示略)を用いて樹脂絶縁層33を真空下にて140〜150℃に加熱するとともに、コア主面12及びコンデンサ主面102に対して樹脂絶縁層33を0.75MPaで120秒間押圧する。このとき、樹脂絶縁層33の一部が収容穴部90の内壁面91とコンデンサ側面106との隙間S1に落とし込まれて、その隙間S1が埋められる。その後、加熱処理(キュアなど)を行うと、樹脂絶縁層33が硬化収縮して、チップコンデンサ101が収容穴部90内に固定される。それとともに、樹脂絶縁層33の表面において隙間S1の上方となる領域に凹み部51が形成される。なお、凹み部51の深さは、10μm以上20μm以下(本実施形態では20μm)となる。そして、固定工程後、粘着テープ151を剥離する。即ち、収容工程及び固定工程は、収容穴部90のコア裏面13側開口を粘着テープ151で塞いだ状態で行われる。
続く配線積層部形成工程では、従来周知の手法に基づいて、最内層の樹脂絶縁層33の表面の上に主面側ビルドアップ層31を形成するとともに、コア裏面13及びコンデンサ裏面103の上に裏面側ビルドアップ層32を形成する。具体的に言うと、まず、コア裏面13及びコンデンサ裏面103の上に熱硬化性エポキシ樹脂を被着(貼付)することにより、樹脂絶縁層34を形成する(図9参照)。なお、熱硬化性エポキシ樹脂を被着する代わりに、感光性エポキシ樹脂や絶縁樹脂や液晶ポリマー(LCP:Liquid Crystalline Polymer)を被着してもよい。
さらに、YAGレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、ビア導体47が形成されるべき位置にビア孔を形成する。具体的には、樹脂絶縁層34を貫通するビア孔を形成し、電極111,121の表面を露出させる。次に、従来公知の手法に従って電解銅めっきを行い、ビア孔の内部にビア導体47を形成するとともに、樹脂絶縁層34上に導体層42を形成する(図9参照)。
次に、樹脂絶縁層33の表面全体に導体層を形成することなく、最内層の樹脂絶縁層33上に熱硬化性エポキシ樹脂を被着することにより、樹脂絶縁層33の表面の上に樹脂絶縁層35を積層する(図9参照)。このとき、樹脂絶縁層35の一部が凹み部51内に入り込むようになる。また、樹脂絶縁層34上に熱硬化性エポキシ樹脂を被着して、ビア導体47が形成されるべき位置にビア孔を有する樹脂絶縁層36を形成する。なお、熱硬化性エポキシ樹脂を被着する代わりに、感光性エポキシ樹脂や絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザー加工機などにより、ビア導体47が形成されるべき位置にビア孔が形成される。次に、従来公知の手法に従って電解銅めっきを行い、ビア孔の内部にビア導体47を形成するとともに、樹脂絶縁層35上に端子パッド44を形成し、樹脂絶縁層36上にパッド48を形成する。
次に、樹脂絶縁層35,36上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト37,38を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト37,38に開口部40,46をパターニングする。
続くはんだバンプ形成工程では、最外層の樹脂絶縁層35上に形成された端子パッド44上に、はんだペーストを印刷する。次に、はんだペーストが印刷された配線基板10をリフロー炉内に配置して、はんだの融点より10〜40℃高い温度に加熱する。この時点で、はんだペーストが溶融し、半球状に盛り上がった形状のICチップ21搭載用のはんだバンプ45が形成される。なお、この状態のものは、配線基板10となるべき基板形成領域が平面方向に沿って縦横に複数配置された多数個取り用配線基板であると把握することができる。さらに、多数個取り用配線基板を分割すると、個々の製品である配線基板10が多数個同時に得られる。
その後、配線基板10を構成する主面側ビルドアップ層31のICチップ搭載領域23にICチップ21を載置する。このとき、ICチップ21側の面接続端子22と、各はんだバンプ45とを位置合わせするようにする。そして、220〜240℃程度の温度に加熱して各はんだバンプ45をリフローすることにより、各はんだバンプ45と面接続端子22とを接合し、配線基板10側とICチップ21側とを電気的に接続する。その結果、ICチップ搭載領域23にICチップ21が搭載される(図1参照)。
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態の配線基板10の製造方法によれば、配線積層部形成工程において、凹み部51が生じる可能性がある樹脂絶縁層33の表面全体に導体層を形成することなく、樹脂絶縁層33の表面の上に樹脂絶縁層35を積層している。即ち、図8に示されるように、樹脂絶縁層33の表面に凹み部51が生じていたとしても、凹み部51がある表面の上に樹脂絶縁層35を積層して、積層した樹脂絶縁層35の表面を平坦にすることができる。その結果、積層した樹脂絶縁層35の表面に導体層41や端子パッド44を確実に形成できるため、信頼性に優れた配線基板10を得ることができる。また、樹脂絶縁層33を研磨するなどして凹み部51がない平坦な表面を形成する工程が不要になるため、配線基板10の製造コストを抑えることができる。
(2)本実施形態の固定工程では、コア主面12及びコンデンサ主面102の上にシート状の樹脂絶縁層33を貼付している。このため、樹脂絶縁層33が液状である場合に比べて、樹脂絶縁層33を形成したり、樹脂絶縁層33の一部で収容穴部90の内壁面91とコンデンサ側面106との隙間S1を埋めたりする際の取り扱いが容易になる。
(3)本実施形態では、樹脂絶縁層33,35が互いに異なる種類の複合材料によって形成され、熱膨張係数が互いに異なっている。このため、樹脂絶縁層33,35間の熱膨張係数差に起因して、両者の密着性に問題が生じ、デラミネーションが発生するおそれがある。
そこで、本実施形態の配線積層部形成工程では、樹脂絶縁層35の一部を樹脂絶縁層33の表面に生じた凹み部51内に入り込ませているため、樹脂絶縁層35を樹脂絶縁層33に確実に密着させることができる。しかも、樹脂絶縁層35は、樹脂材料中に無機フィラーを含有させる代わりに、樹脂材料中にガラスクロス30を含有させた複合材料によって形成されている。その結果、樹脂絶縁層35を構成する樹脂材料の量が無機フィラーを含有させる場合よりも多くなり、より多くの樹脂材料を凹み部51に入り込ませることができるため、樹脂絶縁層35を樹脂絶縁層33により確実に密着させることができる。ゆえに、デラミネーション等の発生を防止することができるため、よりいっそう信頼性に優れた配線基板10を得ることができる。
(4)本実施形態では、ICチップ搭載領域23がチップコンデンサ101の真上の領域内に位置しているため、ICチップ搭載領域23に搭載されるICチップ21は高剛性で熱膨張率が小さいチップコンデンサ101によって支持される。しかも、ICチップ搭載領域23は、ガラスクロス30が含有された樹脂絶縁層35の上方に位置しているため、ICチップ21は高剛性の樹脂絶縁層35によっても支持される。よって、ICチップ搭載領域23においては、主面側ビルドアップ層31が変形しにくくなるため、ICチップ搭載領域23に搭載されるICチップ21をより安定的に支持できる。従って、大きな熱応力に起因するICチップ21のクラックや接続不良を防止することができる。ゆえに、ICチップ21として、熱膨張差による応力(歪)が大きくなり熱応力の影響が大きく、かつ発熱量が大きく使用時の熱衝撃が厳しい10mm角以上の大型のICチップや、脆いとされるLow−k(低誘電率)のICチップを用いることができる。
なお、上記実施形態を以下のように変更してもよい。
・上記実施形態の樹脂絶縁層35は、エポキシ樹脂中にガラスクロス30を含有させた複合材料によって形成されていた。しかし、樹脂絶縁層35は、ガラスクロス30を含有していなくてもよい。また、エポキシ樹脂中に無機フィラーを含有させた複合材料によって形成された樹脂絶縁層、即ち、樹脂絶縁層33,34,36と同じ複合材料によって形成された樹脂絶縁層を、樹脂絶縁層35として用いてもよい。このようにすれば、樹脂絶縁層35の形成に際して樹脂絶縁層33,34,36とは別の材料を準備しなくても済む。よって、配線基板10の製造に必要な材料が少なくなるため、配線基板10の低コスト化を図ることが可能となる。
・上記実施形態において、樹脂絶縁層33,35内にビア導体を形成し、ICチップ21とチップコンデンサ101とをビア導体を介して電気的に接続してもよい。なお、チップコンデンサ101はICチップ21の直下に配置されるため、チップコンデンサ101とICチップ21とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、チップコンデンサ101によるICチップ21のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ICチップ21とチップコンデンサ101との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
・上記実施形態では、収容穴部90内に収容される部品として、チップコンデンサ101が用いられていた。しかし、図10の配線基板300に示されるように、ビアアレイタイプのセラミックコンデンサ301を収容穴部302内に収容される部品として用いてもよい。なお、セラミックコンデンサ301は、セラミック誘電体層303を介して電源用内部電極層304とグランド用内部電極層305とが交互に積層配置された構造を有している。そして、セラミックコンデンサ301のコンデンサ裏面306には、電源用電極307とグランド用電極308とがそれぞれ設けられている。電源用電極307は、電源用ビア導体309のコンデンサ裏面306側の端部に接続されるとともに、電源用ビア導体309を介して電源用内部電極層141に接続されている。グランド用電極308は、グランド用ビア導体310のコンデンサ裏面306側の端部に接続されるとともに、グランド用ビア導体310を介してグランド用内部電極層142に接続されている。なお、ICチップ、DRAM、SRAM、レジスターなどを、収容穴部に収容される部品として用いてもよい。
・上記実施形態では、収容穴部90内に1個のチップコンデンサ101のみが収容されていたが、2個以上のチップコンデンサ101が収容されていてもよい。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)コア主面及びコア裏面を有するコア基板を準備するコア基板準備工程と、少なくとも前記コア主面側にて開口する収容穴部を前記コア基板に形成する収容穴部形成工程と、部品主面、部品裏面及び部品側面を有する部品を、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容する収容工程と、前記コア主面及び前記部品主面の上に最内層の樹脂絶縁層を貼付するとともに、前記最内層の樹脂絶縁層の一部を前記収容穴部の内壁面と前記部品側面との隙間に充填して前記部品を固定する固定工程と、前記最内層の樹脂絶縁層の表面の上において、樹脂絶縁層及び導体層を交互に積層して配線積層部を形成する配線積層部形成工程とを含む部品内蔵配線基板の製造方法において、前記配線積層部形成工程では、前記最内層の樹脂絶縁層の表面において少なくとも前記隙間の上方となる領域、または、前記最内層の樹脂絶縁層の表面において少なくとも前記収容穴部の前記コア主面側開口の上方となる領域に前記導体層を形成することなく、前記最内層の樹脂絶縁層の表面の上に前記樹脂絶縁層を積層することを特徴とする部品内蔵配線基板の製造方法。
(2)上記手段1において、前記固定工程において前記最内層の樹脂絶縁層を硬化収縮させることにより、前記部品が固定されるとともに、前記最内層の樹脂絶縁層の表面において前記隙間の上方となる領域に凹み部が形成され、前記凹み部の深さが10μm以上20μm以下となることを特徴とする部品内蔵配線基板の製造方法。
(3)前記最内層の樹脂絶縁層の表面の上に積層される前記樹脂絶縁層は、樹脂材料中に絶縁無機繊維材料を含有させた複合材料によって形成され、それ以外の前記樹脂絶縁層は、前記絶縁無機繊維材料を含有させる代わりに、フィラーを含有させた複合材料によって形成されていることを特徴とする部品内蔵配線基板の製造方法。
(4)コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部を有するコア基板と、部品主面、部品裏面及び部品側面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容される部品と、前記コア主面及び前記部品主面の上に貼付され、一部が前記収容穴部の内壁面と前記部品側面との隙間に充填される最内層の樹脂絶縁層と、前記最内層の樹脂絶縁層の表面の上において、樹脂絶縁層及び導体層を交互に積層することによって形成される配線積層部とを備える部品内蔵配線基板において、前記最内層の樹脂絶縁層と、前記最内層の樹脂絶縁層の表面の上に積層される前記樹脂絶縁層との界面には、前記導体層が形成されていないことを特徴とする部品内蔵配線基板。
(5)技術的思想(4)において、前記最内層の樹脂絶縁層の表面において前記隙間の上方となる領域に凹み部が形成され、前記最内層の樹脂絶縁層の表面の上に積層される前記樹脂絶縁層の一部が前記凹み部内に入り込んでいることを特徴とする部品内蔵配線基板。
(6)技術的思想(5)において、前記最内層の樹脂絶縁層の表面の上に積層される前記樹脂絶縁層は、樹脂材料中に絶縁無機繊維材料を含有させた複合材料によって形成され、前記凹み部の深さよりも厚いことを特徴とする部品内蔵配線基板。
10,300…部品内蔵配線基板(配線基板)
11…コア基板
12…コア主面
13…コア裏面
30…絶縁無機繊維材料としてのガラスクロス
31…配線積層部としての主面側ビルドアップ層
33…最内層の樹脂絶縁層
35…樹脂絶縁層
41…導体層
44…導体層としての端子パッド
51…凹み部
90,302…収容穴部
91…収容穴部の内壁面
101…部品としてのチップコンデンサ
102…部品主面としてのコンデンサ主面
103,306…部品裏面としてのコンデンサ裏面
106…部品側面としてのコンデンサ側面
151…粘着テープ
301…部品としてのセラミックコンデンサ
S1…収容穴部の内壁面と部品側面との隙間

Claims (6)

  1. コア主面及びコア裏面を有するコア基板を準備するコア基板準備工程と、
    少なくとも前記コア主面側にて開口する収容穴部を前記コア基板に形成する収容穴部形成工程と、
    部品主面、部品裏面及び部品側面を有する部品を、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容する収容工程と、
    前記コア主面及び前記部品主面の上に最内層の樹脂絶縁層を貼付するとともに、前記最内層の樹脂絶縁層の一部を前記収容穴部の内壁面と前記部品側面との隙間に充填して前記部品を固定する固定工程と、
    前記最内層の樹脂絶縁層の表面の上において、樹脂絶縁層及び導体層を交互に積層して配線積層部を形成する配線積層部形成工程と
    を含む部品内蔵配線基板の製造方法において、
    前記配線積層部形成工程では、前記最内層の樹脂絶縁層の表面に前記導体層を形成することなく、前記最内層の樹脂絶縁層の表面の上に前記樹脂絶縁層を積層する
    ことを特徴とする部品内蔵配線基板の製造方法。
  2. 前記部品の厚さは、前記コア基板の厚さよりも小さく、
    前記最内層の樹脂絶縁層において前記部品主面の上に貼付される部分の厚さは、前記最内層の樹脂絶縁層において前記コア主面の上に貼付される部分の厚さよりも大きい
    ことを特徴とする請求項1に記載の部品内蔵配線基板の製造方法。
  3. 前記最内層の樹脂絶縁層の表面の上に積層される前記樹脂絶縁層は、樹脂材料中に絶縁無機繊維材料を含有させた複合材料によって形成されていることを特徴とする請求項1または2に記載の部品内蔵配線基板の製造方法。
  4. 前記固定工程において前記コア主面の上及び前記部品主面の上に貼付される前記最内層の樹脂絶縁層はビルドアップ材によって形成され、前記ビルドアップ材の厚さは20μm以上25μm以下であることを特徴とする請求項1乃至3のいずれか1項に記載の部品内蔵配線基板の製造方法。
  5. 前記固定工程において前記最内層の樹脂絶縁層を硬化収縮させることにより、前記部品が固定されるとともに、前記最内層の樹脂絶縁層の表面において前記隙間の上方となる領域に凹み部が形成され、
    前記配線積層部形成工程では、前記最内層の樹脂絶縁層の表面の上に積層される前記樹脂絶縁層の一部を前記凹み部内に入り込ませる
    ことを特徴とする請求項1乃至4のいずれか1項に記載の部品内蔵配線基板の製造方法。
  6. 前記収容工程及び前記固定工程は、前記コア主面及び前記コア裏面の両方にて開口する前記収容穴部の前記コア裏面側開口を粘着面を有する粘着テープで塞いだ状態で行われ、
    前記固定工程後に前記粘着テープを除去する
    ことを特徴とする請求項1乃至5のいずれか1項に記載の部品内蔵配線基板の製造方法。
JP2012059688A 2012-03-16 2012-03-16 部品内蔵配線基板の製造方法 Pending JP2013197136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012059688A JP2013197136A (ja) 2012-03-16 2012-03-16 部品内蔵配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012059688A JP2013197136A (ja) 2012-03-16 2012-03-16 部品内蔵配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2013197136A true JP2013197136A (ja) 2013-09-30

Family

ID=49395780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012059688A Pending JP2013197136A (ja) 2012-03-16 2012-03-16 部品内蔵配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2013197136A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019134172A (ja) * 2016-12-02 2019-08-08 株式会社村田製作所 多層配線基板
US11527417B2 (en) * 2015-04-13 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and methods of packaging semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258541A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
WO2010137421A1 (ja) * 2009-05-29 2010-12-02 イビデン株式会社 配線板及びその製造方法
JP2011018893A (ja) * 2009-07-08 2011-01-27 Samsung Electro-Mechanics Co Ltd 絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258541A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
WO2010137421A1 (ja) * 2009-05-29 2010-12-02 イビデン株式会社 配線板及びその製造方法
JP2011018893A (ja) * 2009-07-08 2011-01-27 Samsung Electro-Mechanics Co Ltd 絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527417B2 (en) * 2015-04-13 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and methods of packaging semiconductor devices
JP2019134172A (ja) * 2016-12-02 2019-08-08 株式会社村田製作所 多層配線基板
JP2020191469A (ja) * 2016-12-02 2020-11-26 株式会社村田製作所 多層配線基板
US10959327B2 (en) 2016-12-02 2021-03-23 Murata Manufacturing Co., Ltd. Multilayer wiring substrate
JP6996595B2 (ja) 2016-12-02 2022-01-17 株式会社村田製作所 多層配線基板

Similar Documents

Publication Publication Date Title
TWI522025B (zh) 零件內建配線基板之製造方法
JP5203451B2 (ja) 部品内蔵配線基板
JP5284155B2 (ja) 部品内蔵配線基板
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
JP2010171413A (ja) 部品内蔵配線基板の製造方法
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2010171414A (ja) 部品内蔵配線基板の製造方法
JP2010114434A (ja) 部品内蔵配線基板及びその製造方法
JP4648230B2 (ja) 配線基板の製造方法
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
WO2015083345A1 (ja) 部品内蔵配線基板及びその製造方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP2015095587A (ja) 多層配線基板
JP5221228B2 (ja) 部品内蔵配線基板及びその製造方法
JP2009105344A (ja) 板状部品内蔵配線基板及びその製造方法
JP2013197136A (ja) 部品内蔵配線基板の製造方法
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
JP2015109346A (ja) 部品内蔵配線基板及びその製造方法
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4668822B2 (ja) 配線基板の製造方法
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP5172410B2 (ja) 部品内蔵配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151208