TWI522025B - 零件內建配線基板之製造方法 - Google Patents

零件內建配線基板之製造方法 Download PDF

Info

Publication number
TWI522025B
TWI522025B TW101135458A TW101135458A TWI522025B TW I522025 B TWI522025 B TW I522025B TW 101135458 A TW101135458 A TW 101135458A TW 101135458 A TW101135458 A TW 101135458A TW I522025 B TWI522025 B TW I522025B
Authority
TW
Taiwan
Prior art keywords
hole portion
resin
main surface
core
plating layer
Prior art date
Application number
TW101135458A
Other languages
English (en)
Other versions
TW201322863A (zh
Inventor
鈴木健二
Original Assignee
日本特殊陶業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本特殊陶業股份有限公司 filed Critical 日本特殊陶業股份有限公司
Publication of TW201322863A publication Critical patent/TW201322863A/zh
Application granted granted Critical
Publication of TWI522025B publication Critical patent/TWI522025B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.

Description

零件內建配線基板之製造方法
本發明係關於一種在內部收容有電容器等零件的零件內建配線基板之製造方法。
用作電腦之微處理器等的半導體積體電路元件(IC晶片)近幾年更加高速化、高功能化，端子數隨此而增加，端子間間距也有變窄的傾向。一般多數個端子密集並陣列狀地配置於IC晶片的底面上，此種端子群係對於主機板側的端子群以倒裝晶片的形態連接。然而，在IC晶片側的端子群與主機板側的端子群方面，端子間間距上有很大的差異，所以難以將IC晶片直接連接於主機板上。因此，通常採用製作將IC晶片搭載於IC晶片搭載用配線基板上而成的封裝體，將該封裝體搭載於主機板上的手法。在構成此種封裝體的IC晶片搭載用配線基板方面，為了謀求減低IC晶片的開關雜訊或電源電壓的穩定化，而提議設置電容器(condenser或capacity)。作為其一例，以往提出了一種在高分子材料製造的核心基板內埋入電容器，並且在該核心基板的表面及背面形成有增建層的配線基板(參閱例如專利文獻1、2)。
茲將上述習知配線基板之製造方法的一例說明於下。首先，準備具有在核心主面201及核心背面202兩方開口之收容孔部203的高分子材料製造的核心基板204(參閱圖15)。同時，準備在電容器主面205及電容器背面206分別突設有複數個表層電極207的電容器208(參閱圖15) 。其次，進行在核心背面202側貼附黏著膠帶209的黏貼步驟，預先密封收容孔部203之核心背面202側的開口。然後，進行在收容孔部203內收容電容器208的收容步驟，將電容器背面206貼附於黏著膠帶209之黏著面而暫時固定(參閱圖15)。其次，以連接於核心主面201之樹脂填充材211的一部分掩埋收容孔部203之內壁面210與電容器208側面的間隙A1，使樹脂填充材211硬化收縮，藉此固定電容器208(參閱圖16)。然後，剝離黏著膠帶209後，對於核心主面201側交互積層樹脂層間絕緣層及導體層而形成主面側增建層，並且對於核心背面202側交互積層樹脂層間絕緣層及導體層而形成背面側增建層。其結果，得到所希望的配線基板。
[先前技術文獻] [專利文獻]
[專利文獻1]特開2002-217544號公報(圖1等)
[專利文獻2]特開2002-237683號公報(圖1等)
然而，在上述構造方面，一般大多核心基板204與樹脂填充材211由不同種類的樹脂材料構成，熱膨脹係數互不相同。因此，往往起因於核心基板204與樹脂填充材211的熱膨脹係數差而在收容孔部203之內壁面210與連接於內壁面210的樹脂填充材211之接觸面212的密合性上產生問題。從而，在樹脂填充材211與核心基板204之間產生剝層(delamination)，所製造的配線基板成為不良品， 所以有配線基板的可靠性降低之虞。
本發明係有鑑於上述課題而完成者，其目的在於提供一種可藉由改善樹脂填充材與核心基板的密合性而製造可靠性佳之零件內建配線基板的零件內建配線基板之製造方法。
於是，作為用以解決上述課題之手段(手段1)，一種零件內建配線基板之製造方法，其特徵在於包含：核心基板準備步驟，其係準備具有核心主面及核心背面的核心基板；收容孔部形成步驟，其係將至少在前述核心主面側開口的收容孔部形成於前述核心基板；貫穿孔部形成步驟，其係在前述核心基板中形成貫穿於其厚度方向的貫穿孔部；鍍敷層形成步驟，其係對於前述收容孔部之內壁面形成鍍敷層，並且對於前述貫穿孔部之內壁面形成成為具有空洞部之通孔導體的鍍敷層；收容步驟，其係將具有零件主面、零件背面及零件側面的零件以使前述核心主面與前述零件主面朝向同側的狀態收容於前述收容孔部；樹脂掩埋步驟，其係對於前述收容孔部之內壁面與前述零件側面的間隙及前述空洞部填充樹脂填充材而掩埋；及配線積層部形成步驟，其係在前述核心主面及前述零件主面上交互積層樹脂層間絕緣層及導體層而形成配線積層部。
因此，藉由上述手段1的零件內建配線基板之製造方法，在鍍敷層形成步驟，對於收容孔部之內壁面形成鍍敷層。其結果，在樹脂掩埋步驟，對於收容孔部之內壁 面與零件側面的間隙形成樹脂填充材而掩埋之際，可使樹脂填充材確實地密合於收容孔部之內壁面。從而，可防止剝層等的產生，所以可得到可靠性佳之零件內建配線基板。此外，在鍍敷層形成步驟，可同時進行對於收容孔部之內壁面形成鍍敷層的步驟及對於貫穿孔部之內壁面形成鍍敷層的步驟，所以可抑制製造成本。
並且，在手段1方面，可利用形成於收容孔部之內壁面的鍍敷層遮蔽來自通孔導體的雜訊。此外，也可以防止來自零件的雜訊給予零件外部影響。從而，可減低成為雜訊故障的缺陷。此外，可利用鍍敷層遮蔽雜訊，因而可使通孔導體與零件互相接近地配置，所以可使零件內建配線基板內的配線密集而謀求零件內建配線基板的小型化。
以下，就零件內建配線基板之製造方法進行說明。
在核心基板準備步驟，利用習知的手法製作並預先準備具有核心主面及核心背面的核心基板。在後續的收容孔部形成步驟，將在至少核心主面開口的收容孔部形成於核心基板上。即，此收容孔部可以是只在核心主面側開口的非貫穿孔，或者也可以是在核心主面側及核心背面側兩方開口的貫穿孔。
形成核心基板的材料不受特別限定，理想的核心基板係以高分子材料為主體而形成。作為用以形成核心基板的高分子材料之具體例，有例如EP樹脂(環氧樹脂)、PI樹脂(聚醯亞胺樹脂)、BT樹脂(雙馬來醯亞胺-三樹脂)、PPE樹脂(聚苯醚樹脂)等。
再者，核心基板的厚度不受特別限定，例如0.3mm以上0.5mm以下較好。若核心基板的厚度不到0.3mm，則核心基板變成薄板，而核心基板的強度，進而整個零件內建配線基板的強度降低。另一方面，若核心基板的厚度大於0.5mm，則空洞部成為細長又深的形狀，而難以對於空洞部填充樹脂填充材而掩埋。
在後續的貫穿孔部形成步驟，在核心基板中形成貫穿於其厚度方向的貫穿孔部。在後續的鍍敷層形成步驟，對於收容孔部之內壁面形成鍍敷層，並且對於貫穿孔部之內壁面形成成為具有空洞部之通孔導體的鍍敷層。
再者，鍍敷層可利用導電性的金屬材料等形成。作為構成鍍敷層的金屬材料，可舉出例如鈦、鉬、銅、鉻、鈷、鎢、鎳、鉭、鈮等。特別是作為構成鍍敷層的金屬材料，盡量使用銅等的良導體較好。
此外，鍍敷層的厚度不受特別限定，最好設定為例如2μm以上50μm以下。即，若此厚度不到2μm，則即使配置有鍍敷層，也無法充分遮蔽上述雜訊。此外，在此厚度超過50μm之類的情況，有難以形成鍍敷層之虞。
再在鍍敷層形成步驟後且樹脂掩埋步驟前進行表面粗化步驟較好，該表面粗化步驟係使形成於收容孔部之內壁面的鍍敷層表面、及形成於貫穿孔部之內壁面的鍍敷層表面之中至少形成於收容孔部之內壁面的鍍敷層表面粗化。如此一來，在鍍敷層表面形成凹凸而表面積變大，所以在樹脂掩埋步驟對於收容孔部之內壁面與零件側面的間隙形成樹脂填充材而掩埋之際，可使樹脂填充 材確實地密合於收容孔部之內壁面。
再者，表面粗化步驟可以在鍍敷層形成步驟後且收容步驟前實行，也可以在收容步驟後且樹脂掩埋步驟前實行。若使表面粗化步驟在鍍敷層形成步驟後且收容步驟前實行，則可不受零件妨礙而進行鍍敷層表面的粗化。另一方面，若使表面粗化步驟在收容步驟後且樹脂掩埋步驟前實行，則除了鍍敷層表面之外，也可以將位在零件表面的構造(電極等)粗化。
再者，特別是鍍敷層表面被粗化時，最好鍍敷層為全面鍍敷層，該全面鍍敷層係藉由對於包含收容孔部之內壁面、貫穿孔部之內壁面、核心主面及核心背面的核心基板之整個表面進行鍍敷而形成。如此一來，為粗化面的鍍敷層表面積變得更大，所以進行樹脂掩埋步驟之際，鍍敷層與樹脂填充材的接觸面積更加增大，樹脂填充材與核心基板的密合性進一步提高。並且，可利用鍍敷層進一步確實地遮蔽雜訊。
在後續的收容步驟，以使核心主面與零件主面朝向同側的狀態將零件收容於收容孔部。再者，零件可以以被完全埋設的狀態收容於收容孔部，也可以以一部分從收容孔部之開口部突出的狀態收容於收容孔部，但最好以被完全埋設的狀態收容於收容孔部。如此一來，於收容步驟結束之際，可防止零件從收容孔部之開口部突出。並且，在之後的樹脂掩埋步驟於核心主面及零件主面上形成樹脂層間絕緣層之際，可使連接於核心主面及零件主面的樹脂層間絕緣層表面成為平坦，零件內建配線 基板的尺寸精度提高。
此外，在收容步驟收容於收容孔部的零件具有零件主面、零件背面及零件側面。零件的形狀可任意設定，但最好為例如零件主面面積大於零件側面面積的板狀。如此一來，於將零件收容於收容孔部之際，收容孔部之內壁面與零件側面的距離變小，所以即使不那麼加大填充於收容孔部的樹脂填充材體積也無妨。此外，就零件俯視的形狀而言，最好為具有複數個邊的俯視多角形狀。作為俯視多角形狀，可舉出例如俯視大略矩形狀、俯視大略三角形狀、俯視大略六角形狀等。特別是最好為一般的形狀即俯視大略矩形狀。此處，所謂「俯視大略矩形狀」，係並非僅指俯視完全矩形狀，而且也包含角部經倒角的形狀或邊的一部分成為曲線的形狀者。
再者，作為適合的零件，可舉出電容器、半導體積體電路元件(IC晶片)、以半導體製程製造的MEMS(Micro Electro Mechanical Systems；微機電系統)元件等。
此外，作為適合的電容器之例，可舉出晶片電容器，或者具有經由介電層而積層配置有複數個內部電極層的構造，並具備連接於複數個內部電極層的複數個通路導體、及連接於複數個通路導體的至少零件主面側端部的複數個表層電極的電容器等。再者，電容器最好為複數個通路導體整個配置成陣列狀的通路陣列式的電容器。若是此種構造，則可謀求電容器電感的減少化，吸收雜訊或電源變動平滑化用的高速電源供應成為可能。此外，容易謀求整個電容器的小型化，進而也容易謀求整 個零件內建配線基板的小型化。並且，容易小比例地達成高靜電電容，更加穩定的電源供應成為可能。
作為構成電容器的介電層，可舉出陶瓷介電層、樹脂介電層、由陶瓷-樹脂複合材料構成的介電層等。
就內部電極層、通路導體、表層電極而言，雖然不受特別限定，但例如介電層為陶瓷介電層時，最好為金屬化導體。再者，金屬化導體係藉由將包含金屬粉末的導體糊用習知的手法，例如金屬化印刷法塗布後燒製而形成。
在後續的樹脂掩埋步驟，對於收容孔部之內壁面與零件側面的間隙及空洞部填充樹脂填充材而掩埋。再者，樹脂填充材可考慮絕緣性、耐熱性、耐濕性等而適當選擇。就用以形成樹脂填充材之高分子材料的適合例而言，可舉出環氧樹脂、酚醛樹脂、胺基甲酸酯樹脂、矽酮樹脂、聚醯亞胺樹脂等。
再者，樹脂掩埋步驟也可以包含：絕緣層貼附步驟，其係在核心主面及零件主面上貼附樹脂填充材的形成材料即片狀的絕緣層；及填充步驟，其係於絕緣層貼附步驟後，藉由加熱加壓，使絕緣層一部分落入收容孔部之內壁面與零件側面的間隙而固定零件，並且使絕緣層一部分落入空洞部而掩埋。如此一來，在填充步驟可同時進行固定零件的步驟與掩埋空洞部的步驟，所以可進一步抑制製造成本。此外，由於使用絕緣層(樹脂填充材)的一部分進行零件的固定與空洞部的填充，所以落入收容孔部之內壁面與零件側面的間隙的樹脂填充材、及落 入空洞部的樹脂填充材實質上係由同一組成的樹脂材料所形成。從而，在進行固定零件的步驟時與進行掩埋空洞部的步驟時，即使不準備別的材料也無妨。因此，製造零件內建配線基板所需的材料變少，所以可謀求零件內建配線基板的低成本化。並且，樹脂填充材的形成材料為片狀的絕緣層，所以相較於絕緣層為液狀的情況，以絕緣層的一部分掩埋收容孔部之內壁面與零件側面的間隙或掩埋空洞部之際的處理變得容易。
此外，樹脂掩埋步驟也可以包含：閉塞步驟，其係以蓋構件塞住收容孔部之核心主面側開口或貫穿孔部之核心主面側開口；第1填充步驟，其係在收容孔部及貫穿孔部之中核心主面側開口未被蓋構件塞住的側的孔部，填充樹脂填充材的形成材料之孔掩埋材；去除步驟，其係於第1填充步驟後，從核心主面側去除蓋構件；絕緣層貼附步驟，其係於去除步驟後，在核心主面上貼附樹脂填充材的形成材料之片狀的絕緣層；及第2填充步驟，其係於絕緣層貼附步驟後，藉由加熱加壓，在收容孔部及貫穿孔部之中未填充孔掩埋材的側的孔部落入絕緣層的一部分。如此一來，可在固定零件的步驟與掩埋空洞部的步驟分別使用適合的材料，所以可確實地進行樹脂掩埋步驟。例如，若使用液狀的材料作為孔掩埋材的形成材料，則孔掩埋材對於收容孔部之內壁面與零件側面的間隙及空洞部的追隨性提高，所以可確實地進行樹脂掩埋步驟。
再者，零件內建配線基板為沿著平面方向配置有複 數個應成為配線基板之基板形成區域的多片式配線基板時，最好在閉塞步驟，以蓋構件塞住收容孔部之核心主面側開口，在第1填充步驟，於貫穿孔部填充孔掩埋材，在第2填充步驟，於收容孔部落入絕緣層的一部分。一般而言，用以收容電容器等零件的收容孔部對於1個基板形成區域只存在1個。另一方面，形成通孔導體的貫穿孔部在1個基板形成區域存在多數個。因此，若以蓋構件塞住收容孔部之核心主面側開口，則相較於以蓋構件塞住貫穿孔部之核心主面側開口的情況，可減少蓋構件的數量，所以製造零件內建配線基板變得容易。
在後續的配線積層部形成步驟，於核心主面及零件主面上交互積層樹脂層間絕緣層及導體層而形成配線積層部。如此一來，可在配線積層部形成電路，所以可謀求零件內建配線基板的高功能化。此外，雖然配線積層部只形成於核心主面及零件主面上，但也可以進一步於核心背面及零件背面上形成和配線積層部相同構造的積層部。若如此構成，則不但在形成於核心主面及零件主面上的配線積層部，而且在形成於核心背面及零件背面上的積層部也可以形成電路，所以可謀求零件內建配線基板進一步的高功能化。
樹脂層間絕緣層可考慮絕緣性、耐熱性、耐濕性等而適當選擇。就用以形成樹脂層間絕緣層之高分子材料的適合例而言，可舉出環氧樹脂、酚醛樹脂、胺基甲酸酯樹脂、矽酮樹脂、聚醯亞胺樹脂等的熱硬化性樹脂、聚碳酸酯樹脂、丙烯酸樹脂、聚縮醛樹脂、聚丙烯樹脂 等的熱塑性樹脂等。
另一方面，導體層可利用導電性的金屬材料等形成。作為構成導體層的金屬材料，可舉出例如銅、銀、鐵、鈷、鎳等。
再者，鍍敷層為上述的全面鍍敷層時，最好在樹脂掩埋步驟後且配線積層部形成步驟前進行高度對合步驟，該高度對合步驟係藉由使樹脂填充材變薄而使樹脂填充材表面符合與形成於核心主面上的鍍敷層表面相同的高度。如此一來，樹脂填充材表面與形成於核心主面上的鍍敷層表面成為齊平面。因此，可使樹脂填充材表面與連接於鍍敷層表面的樹脂層間絕緣層表面成為平坦，零件內建配線基板的尺寸精度提高。
再者，在高度對合步驟中，就藉由使樹脂填充材變薄而使樹脂填充材表面符合與形成於核心主面上的鍍敷層表面相同的高度之方法而言，可舉出機械式去除樹脂填充材一部分之方法、或化學式去除樹脂填充材一部分之方法等。然而，在高度對合步驟，最好是機械式去除樹脂填充材的一部分。如此一來，相較於化學式去除樹脂填充材一部分的情況，可低成本且簡單地進行高度對合步驟。
[實施發明之形態] [第1實施形態]
以下，根據圖式詳細說明使本發明之零件內建配線基板具體化的第1實施形態。
如圖1所示，本實施形態的零件內建配線基板(以下稱為「配線基板」)10為IC晶片搭載用的配線基板。配線基板10包含大略矩形板狀的核心基板11、形成於核心基板11之核心主面12(圖1中為上面)上的主面側增建層31(配線積層部)、及形成於核心基板11之核心背面13(圖1中為下面)上的背面側增建層32(積層部)。
本實施形態的核心基板11為縱25mm×橫25mm×厚度0.4mm的俯視大略矩形板狀。核心基板11係由熱硬化性樹脂(環氧樹脂)構成，平面方向(XY方向)的熱膨脹係數為10~30ppm/℃程度(具體而言為18ppm/℃)。再者，核心基板11的熱膨脹係數係指0℃~玻璃轉移溫度(Tg)間的測定值之平均值。
如圖1所示，複數個貫穿孔部14以貫穿核心主面12及核心背面13的方式形成於核心基板11。然後，具有空洞部15(參閱圖6、圖7)之通孔導體16形成於各貫穿孔部14之內壁面。如此的通孔導體16連接導通核心基板11之核心主面12側與核心背面13側。再者，空洞部15以由高分子材料(本實施形態中為熱硬化性樹脂的環氧樹脂)構成的樹脂填充材93掩埋。此外，由銅構成的主面側導體層17形成圖案於核心基板11之核心主面12，相同地由銅構成的背面側導體層18形成圖案於核心基板11之核心背面13。各導體層17、18電性連接於通孔導體16。
如圖1所示，核心基板11具有1個在核心主面12中央部及核心背面13中央部開口的俯視矩形狀的收容孔部90。即，收容孔部90為貫穿孔。此外，在收容孔部90之內 壁面91上配置有覆蓋整個內壁面91的鍍敷層92。
然後，圖2~圖4所示的陶瓷電容器101(零件)以被埋入的狀態收容於收容孔部90內。再者，陶瓷電容器101係以使核心基板11之核心主面12與電容器主面102(圖1中為上面)朝向同側且使核心基板11之核心背面13與電容器背面103(圖1中為下面)朝向同側的狀態被收容。本實施形態的陶瓷電容器101為構成縱14.0mm×橫14.0mm×厚度0.4mm的俯視大略矩形狀的板狀物。
如圖1~圖4所示，本實施形態的陶瓷電容器101為所謂的通路陣列式電容器。構成陶瓷電容器101之陶瓷燒結體104的熱膨脹係數為8~12ppm/℃程度，具體而言為9.5ppm/℃程度。再者，陶瓷燒結體104的熱膨脹係數係指30℃~250℃間的測定值之平均值。此外，陶瓷燒結體104具有為零件主面的1個電容器主面102(圖1中為上面)、為零件背面的1個電容器背面103(圖1中為下面)、及為零件側面的4個電容器側面106。陶瓷燒結體104具有經由陶瓷介電層105而交互積層配置有電源用內部電極層141與接地用內部電極層142的構造。陶瓷介電層105係由一種高介電陶瓷之鈦酸鋇的燒結體所構成，產生作為電源用內部電極層141與接地用內部電極層142間的介電體的功能。電源用內部電極層141與接地用內部電極層142都是以鎳為主要成分而形成之層，在陶瓷燒結體104的內部係隔一層地配置。
如圖1~圖4所示，在陶瓷燒結體104形成有多數個通路孔130。此等通路孔130係在燒結體厚度方向上貫穿陶 瓷燒結體104，並且全面地配置成陣列狀(例如格子狀)。連通陶瓷燒結體104之電容器主面102及電容器背面103間的複數個通路導體131、132以鎳為主要材料而形成於各通路孔130內。各電源用通路導體131貫穿各電源用內部電極層141，互相電性連接該等電極層彼此。各接地用通路導體132貫穿各接地用內部電極層142，互相電性連接該等電極層彼此。各電源用通路導體131及各接地用通路導體132全體配置成陣列狀。在本實施形態中，為了說明方便起見，以5行×5行圖示通路導體131、132，但實際上卻存在著更多之行。
然後，如圖2所示，在陶瓷燒結體104之電容器主面102上突設有複數個主面側電源用電極111(表層電極)與複數個主面側接地用電極112(表層電極)。再者，雖然各主面側接地用電極112在電容器主面102上個別地形成，但也可以一體地形成。主面側電源用電極111係對於複數個電源用通路導體131的電容器主面102側之端面直接連接，主面側接地用電極112係對於複數個接地用通路導體132的電容器主面102側之端面直接連接。此外，在陶瓷燒結體104之電容器背面103上突設有複數個背面側電源用電極121(表層電極)與複數個背面側接地用電極122(表層電極)。再者，雖然各背面側接地用電極122在電容器背面103上個別地形成，但也可以一體地形成。背面側電源用電極121係對於複數個電源用通路導體131的電容器背面103側之端面直接連接，背面側接地用電極122係對於複數個接地用通路導體132的電容器背面103側之端面 直接連接。因此，電源用電極111、121導通於電源用通路導體131及電源用內部電極層141，接地用電極112、122導通於接地用通路導體132及接地用內部電極層142。此外，電極111、112、121、122係以鎳為主要材料而形成，表面為未圖示的鍍銅層所覆蓋。
例如，從電極111、112側進行通電，將電壓施加於電源用內部電極層141-接地用內部電極層142間，例如正電荷就會蓄積於電源用內部電極層141，例如負電荷就會蓄積於接地用內部電極層142。其結果，陶瓷電容器101產生作為電容器的功能。此外，在陶瓷燒結體104方面，分別鄰接配置有電源用通路導體131及接地用通路導體132，並且被設定成流經電源用通路導體131及接地用通路導體132的電流方向互相成為反向。其結果，可謀求電感成分的減低化。
如圖1所示，在陶瓷電容器101之電容器主面102上形成有上述的樹脂填充材93。然後，收容孔部90之內壁面91(本實施形態中為鍍敷層92的表面)與陶瓷電容器101之電容器側面106的間隙為樹脂填充材93的一部分所掩埋。即，樹脂填充材93具有將陶瓷電容器101固定於核心基板11上的功能。此外，樹脂填充材93在完全硬化狀態的熱膨脹係數為10~60ppm/℃程度，具體而言為20ppm/℃程度。再者，樹脂填充材93在完全硬化狀態的熱膨脹係數係指30℃~玻璃轉移溫度(Tg)間的測定值之平均值。再者，陶瓷電容器101在四角具有倒角尺寸0.55mm以上(本實施形態中為倒角尺寸0.6mm)的倒角部。其結果 ，在伴隨溫度變化的樹脂填充材93變形時，可緩和應力集中於陶瓷電容器101的角部，所以可防止樹脂填充材93產生龜裂。
如圖1所示，背面側增建層32具有交互積層有由熱硬化性樹脂(環氧樹脂)構成之兩層樹脂層間絕緣層34、36及由銅構成之導體層42的構造。即，樹脂層間絕緣層34、36係由和樹脂填充材93實質上相同組成的樹脂材料所形成。因此，樹脂層間絕緣層34、36的熱膨脹係數和樹脂填充材93在完全硬化狀態的熱膨脹係數同值，成為10~60ppm/℃程度(具體而言為20ppm/℃程度)。再者，樹脂層間絕緣層34、36的熱膨脹係數係指30℃~玻璃轉移溫度(Tg)間的測定值之平均值。此外，在樹脂層間絕緣層34、36內分別設置有由鍍銅所形成的通路導體47。設置於樹脂層間絕緣層34、36內的通路導體47的一部分連接於陶瓷電容器101之電極121、122。此外，經由通路導體47而電性連接於導體層42的墊48係格子狀地形成於第二層的樹脂層間絕緣層36下面上的複數處。再者，樹脂層間絕緣層36的下面為防焊阻劑38所大致整個覆蓋著。在防焊阻劑38的預定處形成有使墊48露出的開口部40。
如圖1所示，主面側增建層31具有和上述背面側增建層32大致相同的構造。即，主面側增建層31具有交互積層有由熱硬化性樹脂(環氧樹脂)構成之兩層樹脂層間絕緣層33、35及由銅構成之導體層41的構造。即，樹脂層間絕緣層33、35係由和樹脂填充材93實質上相同組成的樹脂材料所形成。因此，樹脂層間絕緣層33、35的熱膨 脹係數和樹脂填充材93在完全硬化狀態的熱膨脹係數同值，成為10~60ppm/℃程度(具體而言為20ppm/℃程度)。再者，樹脂層間絕緣層33、35的熱膨脹係數係指30℃~玻璃轉移溫度(Tg)間的測定值之平均值。此外，在樹脂層間絕緣層33、35內分別設置有由鍍銅所形成的通路導體43。再者，設置於樹脂層間絕緣層33、35內的通路導體43的一部分連接於陶瓷電容器101之電極111、112。此外，經由通路導體43而電性連接於導體層41的端子墊44陣列狀地形成於第二層的樹脂層間絕緣層35表面上的複數處。再者，樹脂層間絕緣層35的表面為防焊阻劑37所大致整個覆蓋著。在防焊阻劑37的預定處形成有使端子墊44露出的開口部46。在端子墊44的表面上配設有複數個焊料凸塊45。
如圖1所示，各焊料凸塊45電性連接於IC晶片21(半導體積體電路元件)之面連接端子22。本實施形態的IC晶片21為構成縱12.0mm×橫12.0mm×厚度0.9mm的俯視矩形狀的板狀物，係由熱膨脹係數為3~4ppm/℃程度(具體而言為3.5ppm/℃程度)的矽所構成。再者，由各端子墊44及各焊料凸塊45構成的區域為可搭載IC晶片21的IC晶片搭載區域23。IC晶片搭載區域23被設定於主面側增建層31之表面39上。
其次，說明本實施形態的配線基板10之製造方法。
首先，在電容器準備步驟，利用習知的手法製作並預先準備陶瓷電容器101。
陶瓷電容器101如下製作。即，形成陶瓷的坯料薄片 ，在此坯料薄片上網版印刷內部電極用鎳糊且使其乾燥。其結果，之後形成成為電源用內部電極層141的電源用內部電極部、及成為接地用內部電極層142的接地用內部電極部。其次，交互積層形成有電源用內部電極部的坯料薄片、與形成有接地用內部電極部的坯料薄片，藉由在薄片積層方向上給予按壓力，將各坯料薄片一體化而形成坯料薄片積層體。
再使用雷射加工機於坯料薄片積層體形成多數個通路孔130，使用未圖示的糊壓入填充裝置，將通路導體用鎳糊填充於各通路孔130內。其次，在坯料薄片積層體的上面上印刷糊，於坯料薄片積層體的上面側以覆蓋各導體部上端面的方式形成電極111、112。此外，在坯料薄片積層體的下面上印刷糊，於坯料薄片積層體的下面側以覆蓋各導體部下端面的方式形成電極121、122。
此後，進行坯料薄片積層體的乾燥，使各電極111、112、121、122某種程度固化。其次，將坯料薄片積層體進行脫脂，再以預定溫度燒製預定時間。其結果，鈦酸鋇及糊中的鎳同時燒結，成為陶瓷燒結體104。
其次，對於所得到的陶瓷燒結體104具有的各電極111、112、121、122進行無電解鍍銅(厚度10μm程度)。其結果，在各電極111、112、121、122上形成有鍍銅層，陶瓷電容器101完成。
此外，在核心基板準備步驟，利用習知的手法製作並預先準備核心基板11的中間製品。具體而言，準備在縱400mm×橫400mm×厚度0.4mm的基材兩面貼附有銅箔 62的貼銅積層板61(參閱圖5)，將此貼銅積層板作為核心基板11的中間製品。再者，所謂核心基板11的中間製品，係沿著平面方向縱橫地配置有複數個應成為核心基板11的區域的多片式核心基板。
在後續的收容孔部形成步驟，對於核心基板11(貼銅積層板61)使用起槽機進行鑽孔加工，將收容孔部90預先形成於預定位置(參閱圖5)。再者，收容孔部90係一邊為16.0mm且在四角具有半徑3mm的圓弧(R)之剖面大略正方形狀的孔。此外，在貫穿孔部形成步驟，對於核心基板11(貼銅積層板61)使用鑽孔機進行鑽孔加工，將用以形成通孔導體16的貫穿孔部14預先形成於預定位置(參閱圖5)。再者，貫穿孔部14係內徑為100μm之剖面圓形狀的孔。
在後續的鍍敷層形成步驟，對於包含收容孔部90之內壁面91、貫穿孔部14之內壁面、核心主面12及核心背面13的核心基板11之整個表面進行無電解鍍銅後，進行電解鍍銅。其結果，對於收容孔部90之內壁面91形成鍍敷層92，並且對於貫穿孔部14之內壁面形成成為通孔導體16的鍍敷層71(參閱圖6)。再對於核心主面12形成成為主面側導體層17的鍍敷層72，並且對於核心背面13形成成為背面側導體層18的鍍敷層73(參閱圖6)。再者，鍍敷層71~73、92構成全面鍍敷層，該全面鍍敷層係藉由對於包含收容孔部90之內壁面91、貫穿孔部14之內壁面、核心主面12及核心背面13的核心基板11之整個表面進行鍍敷而形成。
在後續的收容步驟，首先，以可剝離的黏著膠帶151密封收容孔部90之核心背面13側開口。此黏著膠帶151為支持台(圖示省略)所支持。其次，使用安裝裝置(山葉發動機股份有限公司製造)，以使核心主面12與電容器主面102朝向同側且使核心背面13與電容器背面103朝向同側的狀態將陶瓷電容器101收容於收容孔部90內(參閱圖7)。此時，陶瓷電容器101之電容器背面103側被貼附在黏著膠帶151之黏著面而被暫時固定。
在後續的表面粗化步驟，進行形成於收容孔部90之內壁面91的鍍敷層92表面及形成於貫穿孔部14之內壁面的鍍敷層71表面的粗化(CZ處理)。此外，在表面粗化步驟，也進行形成於核心主面12的鍍敷層72表面的粗化。再者，在表面粗化步驟，也進行陶瓷電容器101之電極111、112表面的粗化。再者，表面粗化步驟係於鍍敷層形成步驟後且樹脂掩埋步驟前，更具體而言，係於收容步驟後且樹脂掩埋步驟前實行。然後，表面粗化步驟一結束，就實施清洗步驟，清洗樹脂填充材93之表面94、鍍敷層72之表面及電極111、112之表面。此外，也可以按照需要，使用矽烷偶合劑(信越化學工業股份有限公司製造)，對於核心主面12側進行偶合處理。
在後續的樹脂掩埋步驟，對於收容孔部90之內壁面91(本實施形態中為鍍敷層92之表面)與陶瓷電容器101之電容器側面106的間隙、及空洞部15填充樹脂填充材93而掩埋(參閱圖8)。詳述之，首先，進行絕緣層貼附步驟，在核心主面12及電容器主面102上貼附樹脂填充材93 的形成材料之片狀的絕緣層95。再者，本實施形態的絕緣層95為以環氧樹脂為主要成分的增建材。此外，絕緣層95的厚度為可確保足以掩埋圖7所示的間隙S1及空洞部15之容量的程度即可，在本實施形態為50μm~200μm程度。然後，絕緣層貼附步驟後，進行填充步驟，加熱加壓絕緣層95。具體而言，使用真空壓接熱壓機(圖示省略)，將絕緣層95於真空下加熱至140~150℃，並且對於核心主面12及電容器主面102將絕緣層95以0.75MPa按壓120秒鐘。此時，使絕緣層95的一部分落入收容孔部90之內壁面91(鍍敷層92之表面)與電容器側面106的間隙S1，掩埋該間隙S1。同時，使絕緣層95的一部分落入空洞部15，掩埋空洞部15。其後，若進行加熱處理(熟化等)，則絕緣層95(樹脂填充材93)硬化，而將陶瓷電容器101固定於收容孔部90內。
在後續的高度對合步驟，藉由使樹脂填充材93變薄而使樹脂填充材93之表面94符合與形成於核心主面12上的鍍敷層72表面相同的高度(參閱圖9)。高度對合步驟係於樹脂掩埋步驟後且配線積層部形成步驟前實行。具體而言，使用帶式砂磨裝置研磨位於比鍍敷層72表面更上方的樹脂填充材93之表面94而予以降低。其結果，機械去除樹脂填充材93的一部分，鍍敷層72之表面與電極111、112之表面露出。其後，從核心背面13側及電容器背面103側剝離黏著膠帶151。
高度對合步驟之後，藉由按照習知的手法進行無電解鍍銅，在樹脂填充材93之表面94、鍍敷層72之表面及 電極111、112之表面形成鍍敷層96(參閱圖10)。此外，藉由按照習知的手法進行無電解鍍銅，在樹脂填充材93之表面97、鍍敷層73之表面及電極121、122之表面也形成鍍敷層96(參閱圖10)。其次，進行鍍敷層96的蝕刻，將鍍敷層96利用例如消去法形成圖案。具體而言，對於核心主面12側的鍍敷層96及核心背面13側的鍍敷層96貼合乾膜，藉由對於同乾膜進行曝光及顯影，將乾膜形成為預定圖案。在此狀態下，以蝕刻去除不要的鍍敷層72、73、96。其後，剝離乾膜。其結果，在核心主面12上形成主面側導體層17，並且在核心背面13上形成背面側導體層18。此時，核心主面12側的鍍敷層96之一部分成為覆蓋通孔導體16及樹脂填充材93的核心主面12側之端面的蓋鍍敷層，核心背面13側的鍍敷層96之一部分成為覆蓋通孔導體16及樹脂填充材93的核心背面13側之端面的蓋鍍敷層。
在後續的配線積層部形成步驟，按照習知的手法，在核心主面12及電容器主面102上形成主面側增建層31，並且在核心背面13及電容器背面103上形成背面側增建層32。具體而言，首先，藉由在核心主面12及電容器主面102上，具體而言，在樹脂填充材93之表面94、鍍敷層72之表面及電極111、112之表面覆蓋(貼附)熱硬化性環氧樹脂，形成樹脂層間絕緣層33。此外，藉由在核心背面13及電容器背面103上，具體而言，在樹脂填充材93之表面97、鍍敷層73之表面及電極121、122之表面覆蓋(貼附)熱硬化性環氧樹脂，形成樹脂層間絕緣層34。再者 ，也可以覆蓋感光性環氧樹脂、絕緣樹脂或液晶聚合物(LCP：Liquid Crystalline Polymer)，來取代覆蓋熱硬化性環氧樹脂。
再使用YAG雷射或二氧化碳雷射進行雷射鑽孔加工，在應形成通路導體43、47的位置形成通路孔。具體而言，形成貫穿樹脂層間絕緣層33的通路孔，使電極111、112之表面露出。此外，形成貫穿樹脂層間絕緣層34的通路孔，使電極121、122之表面露出。其次，按照習知的手法進行電解鍍銅，在通路孔的內部形成通路導體43、47，並且在樹脂層間絕緣層33上形成導體層41，在樹脂層間絕緣層34上形成導體層42。
其次，在樹脂層間絕緣層33、34上覆蓋熱硬化性環氧樹脂，在應形成通路導體43、47的位置形成具有通路孔的樹脂層間絕緣層35、36。再者，也可以覆蓋感光性環氧樹脂、絕緣樹脂或液晶聚合物，來取代覆蓋熱硬化性環氧樹脂。此情況，利用雷射加工機等在應形成通路導體43、47的位置形成通路孔。其次，按照習知的手法進行電解鍍銅，在通路孔的內部形成通路導體43、47，並且在樹脂層間絕緣層35上形成端子墊44，在樹脂層間絕緣層36上形成墊48。
其次，藉由在樹脂層間絕緣層35、36上塗布感光性環氧樹脂且使其硬化，形成防焊阻劑37、38。其次，在配置有預定遮罩的狀態下，進行曝光及顯影，在防焊阻劑37、38將開口部40、46形成圖案。
在後續的焊料凸塊形成步驟，在形成於最外層的樹 脂層間絕緣層35上的端子墊44上印刷焊料糊。其次，將印刷有焊料糊的配線基板配置於回流爐內，加熱至比焊料熔點高10~40℃的溫度。於此時點，焊料糊熔化，形成隆起成半球狀形狀的IC晶片21搭載用的焊料凸塊45。再者，此狀態的物件可理解成沿著平面方向縱橫地配置有複數個應成為配線基板10的基板形成區域的多片式配線基板。進一步地，若分割多片式配線基板，就可同時得到多數個個別製品的配線基板10。
其後，在構成配線基板10的主面側增建層31之IC晶片搭載區域23載置IC晶片21。此時，將IC晶片21側的面連接端子22與各焊料凸塊45進行對位。然後，加熱至220~240℃程度的溫度而使各焊料凸塊45回流，藉此接合各焊料凸塊45與面連接端子22，電性連接配線基板10側與IC晶片21側。其結果，在IC晶片搭載區域23搭載IC晶片21(參閱圖1)。
因此，藉由本實施形態，可得到以下的效果：
(1)在本實施形態方面，核心基板11與樹脂填充材93由不同種類的樹脂材料構成，熱膨脹係數互不相同。因此，往往起因於核心基板11與樹脂填充材93的熱膨脹係數差而在收容孔部90之內壁面91與樹脂填充材93的密合性上產生問題。從而，在樹脂填充材93與核心基板11之間有產生剝層之虞。於是，在本實施形態方面，在鍍敷層形成步驟，於收容孔部90之內壁面91形成鍍敷層92，再在表面粗化步驟，進行鍍敷層92表面的粗化。其結果，在樹脂掩埋步驟，對於收容孔部90之內壁面91與電容 器側面106的間隙S1形成樹脂填充材93而掩埋之際，可使樹脂填充材93確實地密合於收容孔部90之內壁面91。從而，可防止剝層等的產生，而可得到可靠性佳的配線基板10。此外，在鍍敷層形成步驟，可同時進行對於收容孔部90之內壁面91形成鍍敷層92的步驟、及對於貫穿孔部14之內壁面形成鍍敷層71的步驟，所以可抑制製造成本。
並且，在本實施形態方面，可利用形成於收容孔部90之內壁面91的鍍敷層92遮蔽來自通孔導體16的雜訊。此外，也可以防止來自陶瓷電容器101的雜訊給予陶瓷電容器101的外部影響。從而，可減低成為雜訊故障的缺陷。因此，可確實地供應電源給IC晶片21，所以可使IC晶片21充分地動作，並可防止IC晶片21的錯誤動作。此外，可利用鍍敷層92遮蔽雜訊，而可使通孔導體16與陶瓷電容器101互相接近配置，所以可使配線基板10內的配線密集而謀求配線基板10的小型化。
(2)在本實施形態的填充步驟，由於同時進行固定陶瓷電容器101的步驟與掩埋空洞部15的步驟，所以可減少製造步驟數量。因此，可進一步抑制配線基板10的製造成本。此外，由於使用絕緣層95(樹脂填充材93)的一部分進行陶瓷電容器101的固定與空洞部15的填充，所以落入收容孔部90之內壁面91與電容器側面106的間隙S1的絕緣層95、與落入空洞部15的絕緣層95實質上係由相同組成的樹脂材料所形成。從而，在進行固定陶瓷電容器101的步驟時、與進行掩埋空洞部15的步驟時，即使不準 備別的材料也無妨。因此，製造配線基板10所需的材料變少，所以可謀求配線基板10的低成本化。並且，樹脂填充材93的形成材料為片狀的絕緣層95，所以相較於絕緣層95為液狀的情況，以絕緣層95的一部分掩埋收容孔部90之內壁面91與電容器側面106的間隙S1或掩埋空洞部15之際的處理變得容易。
(3)在本實施形態方面，由於IC晶片搭載區域23位於陶瓷電容器101正上方的區域內，所以搭載於IC晶片搭載區域23的IC晶片21為高剛性且熱膨脹率小的陶瓷電容器101所支持。因此，在IC晶片搭載區域23中，主面側增建層31難以變形，所以可更加穩定地支持搭載於IC晶片搭載區域23的IC晶片21。從而，可防止起因於巨大熱應力的IC晶片21的龜裂或連接不良。因此，作為IC晶片21，可使用因熱膨脹差所造成的應力(變形)變大而熱應力的影響大、並且發熱量大、使用時的熱衝擊嚴峻的10mm見方以上的大型IC晶片，或者被認為脆弱的Low-k(低介電常數)的IC晶片。
[第2實施形態]
以下，根據圖式說明使本發明具體化的第2實施形態。此處，將以和第1實施形態不同的部分為中心而進行說明。
在本實施形態方面，樹脂掩埋步驟和上述第1實施形態不同。詳述之，本實施形態的樹脂掩埋步驟含有閉塞步驟、第1填充步驟、去除步驟、絕緣層貼附步驟及第2填充步驟。首先，在閉塞步驟，以蓋構件301塞住收容孔 部390之核心主面312側開口(參閱圖11)。再者，本實施形態的蓋構件301為構成縱18.0mm×橫18.0mm×厚度2.0mm的俯視矩形狀的板狀物。再者，蓋構件301係由使例如樹脂材料(本實施形態中為環氧樹脂)中含有由無機纖維構成的玻璃布之複合材料所形成。
在後續的第1填充步驟，在貫穿孔部314(即收容孔部390及貫穿孔部314之中核心主面312側開口未被蓋構件301塞住的側的孔部)，填充樹脂填充材393的形成材料之孔掩埋材302(參閱圖12)。具體而言，使用分配(dispenser)裝置(Asymtek公司製造)，藉由填充液狀的孔掩埋材302，掩埋形成於貫穿孔部314的通孔導體316之空洞部315(參閱圖11)。再者，也可以藉由進行孔掩埋印刷於空洞部315填充孔掩埋材302來代替使用分配裝置。第1填充步驟後，進行去除步驟，從核心主面312側去除蓋構件301。
在去除步驟後的絕緣層貼附步驟，在核心主面312及電容器主面303上貼附樹脂填充材393的形成材料之片狀的絕緣層395。再者，絕緣層395的厚度為可確保足以掩埋收容孔部390之容量的程度即可，在本實施形態為50μm~200μm程度。然後，絕緣層貼附步驟後，進行第2填充步驟，加熱加壓絕緣層395。具體而言，使用真空壓接熱壓機(圖示省略)，將絕緣層395於真空下加熱至140~150℃，並且對於核心主面312及電容器主面303將絕緣層395以0.75MPa按壓120秒鐘。此時，使絕緣層395的一部分落入收容孔部390(即收容孔部390及貫穿孔部314之中未填充孔掩埋材302側的孔部)(參閱圖13)。其後，若進 行加熱處理(熟化等)，則孔掩埋材302硬化，並且絕緣層395硬化而將陶瓷電容器304固定於收容孔部390內。
因此，藉由本實施形態，由於可在固定陶瓷電容器304的步驟與掩埋空洞部315的步驟分別使用適合的材料，所以可確實地進行樹脂掩埋步驟。例如，使用液狀的材料作為孔掩埋材302的形成材料，而孔掩埋材302對於空洞部315的追隨性提高，所以可確實地進行樹脂掩埋步驟。
再者，也可以如下變更上述各實施形態。
．在上述各實施形態方面，係在收容步驟後且樹脂掩埋步驟前實行表面粗化步驟，但也可以變更實行表面粗化步驟的時機。例如，也可以在鍍敷層形成步驟後且收容步驟前實行表面粗化步驟。
．在上述第2實施形態方面，係在閉塞步驟，以蓋構件301塞住收容孔部390之核心主面312側開口，在第1填充步驟，於貫穿孔部314填充孔掩埋材302，在第2填充步驟，於收容孔部390落入絕緣層395的一部分。然而，也可以在閉塞步驟，以蓋構件301塞住貫穿孔部314之核心主面312側開口，在第1填充步驟，於收容孔部390內填充孔掩埋材302，在第2填充步驟，於貫穿孔部314落入絕緣層395的一部分。
．在上述各實施形態方面，係使用通路陣列式陶瓷電容器101、304作為收容於收容孔部90、390內的零件。然而，也可以如圖14的配線基板410所示，使用晶片電容器401作為收容於收容孔部490內的零件。再者，晶片電 容器401例如具有經由介電層而交互積層配置有電源用內部電極層與接地用內部電極層的構造。而且，在晶片電容器401方面，於互相對向的一對側面分別設置有電源用電極402與接地用電極403。電源用電極402連接於電源用內部電極層，並且經由突設於電源用電極402上的突起狀導體404而連接於通路導體43。接地用電極403連接於接地用內部電極層，並且經由突設於接地用電極403上的突起狀導體404而連接於通路導體43。各突起狀導體404為由電解鍍銅所形成的圓柱狀導體(銅柱)。再者，雖然在收容孔部490內收容有2個晶片電容器401，但可以只收容1個晶片電容器，也可以收容3個以上的晶片電容器。此外，也可以使用IC晶片、DRAM、SRAM等作為收容於收容孔部的零件。
其次，以下列舉由前述實施形態所掌握的技術思想。
(1)一種零件內建配線基板之製造方法，其特徵在於：於上述手段1中，在前述鍍敷層形成步驟，對於包含前述收容孔部之內壁面、前述貫穿孔部之內壁面、前述核心主面及前述核心背面的前述核心基板之整個表面進行無電解鍍敷後，進行電解鍍敷。
(2)一種零件內建配線基板之製造方法，其特徵在於：於上述手段1中，前述收容步驟及前述樹脂掩埋步驟係以用具有黏著面的黏著膠帶塞住前述收容孔部之前述核心背面側開口的狀態進行。
10‧‧‧零件內建配線基板(配線基板)
11‧‧‧核心基板
12、312‧‧‧核心主面
13‧‧‧核心背面
14、314‧‧‧貫穿孔部
15、315‧‧‧空洞部
16、316‧‧‧通孔導體
31‧‧‧作為配線積層部的主面側增建層
33、35‧‧‧樹脂層間絕緣層
41‧‧‧導體層
71、72、73、92‧‧‧鍍敷層
90、390、490‧‧‧收容孔部
91‧‧‧收容孔部之內壁面
93、393‧‧‧樹脂填充材
94‧‧‧樹脂填充材之表面
95、395‧‧‧絕緣層
101、304‧‧‧作為零件之陶瓷電容器
102、303‧‧‧作為零件主面之電容器主面
103‧‧‧作為零件背面之電容器背面
106‧‧‧作為零件側面之電容器側面
301‧‧‧蓋構件
302‧‧‧孔掩埋材
401‧‧‧作為零件之晶片電容器
S1‧‧‧間隙
圖1為顯示使本發明具體化的第1實施形態之配線基板的概略剖面圖。
圖2為相同地顯示陶瓷電容器的概略剖面圖。
圖3為相同地顯示陶瓷電容器內層之連接的概略說明圖。
圖4為相同地顯示陶瓷電容器內層之連接的概略說明圖。
圖5為相同地顯示配線基板之製造方法的說明圖。
圖6為相同地顯示配線基板之製造方法的說明圖。
圖7為相同地顯示配線基板之製造方法的說明圖。
圖8為相同地顯示配線基板之製造方法的說明圖。
圖9為相同地顯示配線基板之製造方法的說明圖。
圖10為相同地顯示配線基板之製造方法的說明圖。
圖11為顯示第2實施形態的配線基板之製造方法的說明圖。
圖12為相同地顯示配線基板之製造方法的說明圖。
圖13為相同地顯示配線基板之製造方法的說明圖。
圖14為顯示其他實施形態之配線基板的概略剖面圖。
圖15為習知技術的配線基板之製造方法的說明圖。
圖16為相同地配線基板之製造方法的說明圖。
11‧‧‧核心基板
12‧‧‧核心主面
13‧‧‧核心背面
14‧‧‧貫穿孔部
71‧‧‧鍍敷層
72‧‧‧鍍敷層
73‧‧‧鍍敷層
90‧‧‧收容孔部
91‧‧‧收容孔部之內壁面
92‧‧‧鍍敷層
94‧‧‧樹脂填充材之表面
95(93)‧‧‧絕緣層
101‧‧‧陶瓷電容器
102‧‧‧電容器主面
103‧‧‧電容器背面
106‧‧‧電容器側面
111‧‧‧主面側電源用電極
112‧‧‧主面側接地用電極
121‧‧‧背面側電源用電極
122‧‧‧背面側接地用電極
151‧‧‧黏著膠帶

Claims (9)

  1. 一種零件內建配線基板之製造方法，其特徵在於：包含：核心基板準備步驟，其係準備具有核心主面及核心背面的核心基板；收容孔部形成步驟，其係將至少在前述核心主面側開口的收容孔部形成於前述核心基板；貫穿孔部形成步驟，其係在前述核心基板中形成貫穿於其厚度方向的貫穿孔部；鍍敷層形成步驟，其係對於前述收容孔部之內壁面形成鍍敷層，並且對於前述貫穿孔部之內壁面形成成為具有空洞部之通孔導體的鍍敷層；收容步驟，其係將具有零件主面、零件背面及零件側面的零件，以使前述核心主面與前述零件主面朝向同側的狀態收容於前述收容孔部；樹脂掩埋步驟，其係對於前述收容孔部之內壁面與前述零件側面的間隙、及前述空洞部填充樹脂填充材而掩埋；及配線積層部形成步驟，其係在前述核心主面及前述零件主面上交互積層樹脂層間絕緣層及導體層而形成配線積層部；其中前述樹脂掩埋步驟包含：閉塞步驟，其係以蓋構件塞住前述收容孔部之前述核心主面側開口、或前述貫穿孔部之前述核心主面側開口； 第1填充步驟，其係在前述收容孔部及前述貫穿孔部之中前述核心主面側開口未被前述蓋構件塞住的側的孔部，填充前述樹脂填充材的形成材料之孔掩埋材；去除步驟，其係於前述第1填充步驟後，從前述核心主面側去除前述蓋構件；絕緣層貼附步驟，其係於前述去除步驟後，在前述核心主面上貼附前述樹脂填充材的形成材料之片狀的絕緣層；及第2填充步驟，其係於前述絕緣層貼附步驟後，藉由加熱加壓，使前述絕緣層的一部分落入前述收容孔部及前述貫穿孔部之中未填充前述孔掩埋材的側的孔部。
  2. 如申請專利範圍第1項之零件內建配線基板之製造方法，其中前述樹脂掩埋步驟包含：絕緣層貼附步驟，其係在前述核心主面及前述零件主面上貼附前述樹脂填充材的形成材料之片狀的絕緣層；及填充步驟，其係於前述絕緣層貼附步驟後，藉由加熱加壓，使前述絕緣層的一部分落入前述收容孔部之內壁面與前述零件側面的間隙而固定前述零件，並且使前述絕緣層一部分落入前述空洞部而掩埋。
  3. 如申請專利範圍第1項之零件內建配線基板之製造方法，其中前述零件內建配線基板為沿著平面方向配置有複數個應成為配線基板之基板形成區域的多片式配線基板， 在前述閉塞步驟，以蓋構件塞住前述收容孔部之前述核心主面側開口，在前述第1填充步驟，於前述貫穿孔部內填充前述孔掩埋材，在前述第2填充步驟，使前述絕緣層的一部分落入前述收容孔部。
  4. 如申請專利範圍第1項之零件內建配線基板之製造方法，其中在前述鍍敷層形成步驟後且前述樹脂掩埋步驟前進行表面粗化步驟，該表面粗化步驟係使形成於前述收容孔部之內壁面的前述鍍敷層表面、及形成於前述貫穿孔部之內壁面的前述鍍敷層表面之中至少形成於前述收容孔部之內壁面的前述鍍敷層表面粗化。
  5. 如申請專利範圍第4項之零件內建配線基板之製造方法，其中前述表面粗化步驟係在前述鍍敷層形成步驟後且前述收容步驟前實行。
  6. 如申請專利範圍第4項之零件內建配線基板之製造方法，其中前述表面粗化步驟係在前述收容步驟後且前述樹脂掩埋步驟前實行。
  7. 如申請專利範圍第1項之零件內建配線基板之製造方法，其中前述鍍敷層為藉由下述方法而形成的全面鍍敷層：對於包含前述收容孔部之內壁面、前述貫穿孔部之內壁面、前述核心主面及前述核心背面的前述核心基板之整個表面進行鍍敷，在前述樹脂掩埋步驟後且前述配線積層部形成步驟前進行高度對合步驟，該高度對合步驟係藉由使前 述樹脂填充材變薄而使前述樹脂填充材表面符合與形成於前述核心主面上的前述鍍敷層表面相同的高度。
  8. 如申請專利範圍第1項之零件內建配線基板之製造方法，其中在前述鍍敷層形成步驟，對於包含前述收容孔部之內壁面、前述貫穿孔部之內壁面、前述核心主面及前述核心背面的前述核心基板之整個表面進行無電解鍍敷後，進行電解鍍敷。
  9. 如申請專利範圍第1至8項中任一項之零件內建配線基板之製造方法，其中前述收容步驟及前述樹脂掩埋步驟係在用具有黏著面的黏著膠帶塞住前述收容孔部之前述核心背面側開口的狀態下進行。
TW101135458A 2011-09-28 2012-09-27 零件內建配線基板之製造方法 TWI522025B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011212967A JP2013074178A (ja) 2011-09-28 2011-09-28 部品内蔵配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW201322863A TW201322863A (zh) 2013-06-01
TWI522025B true TWI522025B (zh) 2016-02-11

Family

ID=47909634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135458A TWI522025B (zh) 2011-09-28 2012-09-27 零件內建配線基板之製造方法

Country Status (4)

Country Link
US (2) US9167702B2 (zh)
JP (1) JP2013074178A (zh)
KR (1) KR101478876B1 (zh)
TW (1) TWI522025B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015125928A1 (ja) * 2014-02-21 2015-08-27 三井金属鉱業株式会社 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US9960120B2 (en) * 2015-03-31 2018-05-01 Shinko Electric Industries Co., Ltd. Wiring substrate with buried substrate having linear conductors
WO2017111910A1 (en) * 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process
CN208597204U (zh) * 2016-01-07 2019-03-12 株式会社村田制作所 多层基板以及电子设备
JP2017199803A (ja) * 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
WO2018058560A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Substrate with stress relieving features
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
TWI693872B (zh) * 2018-10-29 2020-05-11 欣興電子股份有限公司 電路板製造方法
CN109561570B (zh) * 2018-11-21 2020-12-18 奥特斯(中国)有限公司 部件承载件及其制造方法以及使用填料颗粒的方法
JP7184679B2 (ja) * 2019-03-13 2022-12-06 イビデン株式会社 プリント配線板およびその製造方法
JP7278114B2 (ja) * 2019-03-13 2023-05-19 イビデン株式会社 プリント配線板の製造方法
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
CN113013125A (zh) * 2019-12-20 2021-06-22 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
TWI811697B (zh) * 2020-09-01 2023-08-11 日商村田製作所股份有限公司 半導體複合裝置及半導體複合裝置之製造方法
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) * 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
WO2023272641A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 一种转接板及其制作方法、电路板组件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
JP3582111B2 (ja) * 1994-09-07 2004-10-27 イビデン株式会社 プリント配線板の製造方法
JP2000022339A (ja) 1998-07-02 2000-01-21 Ibiden Co Ltd 多層プリント配線板の製造方法
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
JP3809053B2 (ja) 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP2002204071A (ja) * 2000-01-31 2002-07-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2002016327A (ja) 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP4685978B2 (ja) 2001-01-18 2011-05-18 日本特殊陶業株式会社 配線基板
JP2002237683A (ja) 2001-02-08 2002-08-23 Ngk Spark Plug Co Ltd 配線基板の製造方法
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
KR100788213B1 (ko) * 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
CN102150482B (zh) * 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
JP2010114434A (ja) 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
JP2010171413A (ja) 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP5411004B2 (ja) * 2010-01-14 2014-02-12 日本特殊陶業株式会社 配線基板の製造方法
JP5001395B2 (ja) 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
JP5562134B2 (ja) * 2010-06-17 2014-07-30 キヤノン株式会社 放射線検出装置、その製造方法及び放射線撮像システム
CN103229605B (zh) * 2011-07-25 2016-06-08 日本特殊陶业株式会社 布线基板

Also Published As

Publication number Publication date
US20130074332A1 (en) 2013-03-28
KR20130034637A (ko) 2013-04-05
US9167702B2 (en) 2015-10-20
TW201322863A (zh) 2013-06-01
US20150181722A1 (en) 2015-06-25
KR101478876B1 (ko) 2015-01-02
JP2013074178A (ja) 2013-04-22

Similar Documents

Publication Publication Date Title
TWI522025B (zh) 零件內建配線基板之製造方法
US7932471B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
TWI407870B (zh) 配線基板之製造方法
TWI429350B (zh) 製造具有內建組件之佈線板的方法
JP4964481B2 (ja) 配線基板
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2010171414A (ja) 部品内蔵配線基板の製造方法
JP4648230B2 (ja) 配線基板の製造方法
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
TW201536130A (zh) 內建零件的配線基板及其製造方法
JP5078759B2 (ja) 配線基板内蔵用電子部品及び配線基板
EP3833163A1 (en) Method of manufacturing component carrier and component carrier
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP4668940B2 (ja) 配線基板、埋め込み用セラミックチップ
JP5977006B2 (ja) コンデンサ及びその製造方法
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
JP2011124257A (ja) 配線基板内蔵用部品及びその製造方法、並びに配線基板
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP2013197136A (ja) 部品内蔵配線基板の製造方法
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4668822B2 (ja) 配線基板の製造方法
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法
JP5395489B2 (ja) 電子部品及びその製造方法、配線基板
JP2009004458A (ja) コンデンサ内蔵配線基板及びその製造方法
JP4705867B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees