TWI429350B - 製造具有內建組件之佈線板的方法 - Google Patents

製造具有內建組件之佈線板的方法 Download PDF

Info

Publication number
TWI429350B
TWI429350B TW098145220A TW98145220A TWI429350B TW I429350 B TWI429350 B TW I429350B TW 098145220 A TW098145220 A TW 098145220A TW 98145220 A TW98145220 A TW 98145220A TW I429350 B TWI429350 B TW I429350B
Authority
TW
Taiwan
Prior art keywords
resin
main surface
layer
resin layer
component
Prior art date
Application number
TW098145220A
Other languages
English (en)
Other versions
TW201034537A (en
Inventor
Kenichi Saita
Shinji Yuri
Shinya Miyamoto
Shinya Suzuki
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201034537A publication Critical patent/TW201034537A/zh
Application granted granted Critical
Publication of TWI429350B publication Critical patent/TWI429350B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

製造具有內建組件之佈線板的方法 [相關申請案之對照參考資料]
本申請案主張2008年12月26日所提出之日本專利申請案第2008-332596號及2009年12月24日所提出之日本專利申請案第2009-291744號之優先權，在此以提及方式併入該等日本專利申請案之整個內容。
本發明係有關於一種用以製造具有一內建組件之佈線板的方法，其中在該內建組件中容納複數個組件(例如，電容器)。
一用以做為像電腦之微處理器等的半導體積體電路元件(一IC晶片)最近達到較高速度及較大功能。有關於此，端子之數目增加了且端子間之間距亦比較窄。通常，複數個端子緊密地配置在一IC晶片之下面，以及這樣的一組端子在覆晶封裝之形成中連接至在一母板上之一組端子。因為該IC晶片之端子間的間距大大地不同於該母板之端子的間距，所以很難直接連接該IC晶片至該母板上。基於此理由，在一般情況中採用一種製造一封裝體之技術：在一用於一IC晶片之執行及將該封裝體安裝在一母板上之佈線板上安裝該IC晶片。為了減少該IC晶片之切換雜訊及穩定一電源電壓，至今已提出用於此型態之封裝體的該IC晶片之執行的該佈線板具有一電容器。一佈線板之一個範例包括一在一由聚合材料所製成之核心基板中所嵌入之電容器及分別在該核心基板之正面及背面上所製成之增層(見例如JP-A-2007-103789)。
下面描述一種用以製造一佈線板之相關技藝方法的一個範例。首先，準備一核心基板204，其中該基心基板204具有一朝一第一主面201與一第二主面202開口之容納孔203且由一聚合材料所製成(見第15圖)。此外，製備一具有一第一電容器主面205及一第二電容器主面206之電容器208，其中在該第一電容器主面205上突出地提供複數個表面層電極207及在該第二電容器主面206上突出地提供複數個表面層電極207(見第16及17圖)。接下來，實施關於一用以將一黏著帶209貼在該第二主面202上之黏貼製程(taping process)的處理，藉此事先密封在該容納孔203之第二主面203中的開口。實施關於一用以放置該電容器208於該容納孔203中之容納製程的處理，以及將該第二電容器主面206貼在該黏著帶209之一黏著面上，因而暫時固定第二電容器主面206(見第16圖)。以一鄰近該第一主面201之樹脂層210的一部分填充該容納孔203之內壁面與該電容器208之側面間的間隙A1。藉由使該樹脂層210硬化及收縮來固定該電容器208(見第17圖)。在該黏著帶209之移除後，在該第一主面201堆疊一樹脂層及一導電層，因而形成一第一增層。在該第二主面202堆疊一樹脂層及一導電層，因而形成一第二增層。結果，獲得一期望佈線板。
附帶地，在該樹脂層210中，一鄰近構成該第一增層之樹脂絕緣層的第一表面211及一鄰近構成該第二增層之樹脂絕緣層的第二表面212因外來物質黏著至該等表面而變成非活性的。特別地，該第二表面212維持與該黏著帶209之一黏著面接觸，其容易吸附外來物質及具有變成非活性之高可能性。結果，該樹脂層210與鄰近該樹脂層210之第一表面211與第二表面212的樹脂絕緣層間之黏著可能產生問題。因此，一製成佈線板會有因該樹脂層210與該樹脂絕緣層間之剝離發生而變成缺陷的風險。
已根據該問題構想出本發明，以及本發明之一目的提供一種用以製造具有內建組件之佈線板的方法，其中該方法能夠藉由提高一樹脂層與一樹脂絕緣層間之黏著來製造一具有高可靠性內建組件之佈線板。
依據本發明之一態樣，提供一種用以製造具有內建組件之佈線板的方法，其包括：一核心基板製備步驟，用以製備一具有一第一主面、一第二主面及一至少在該第一主面中所開之容納孔的核心基板；一組件製備步驟，用以製備一具有一第一組件主面、一第二組件主面及一側面之組件；一容納步驟，用以在該核心基板製備步驟及該組件製備步驟後，容納該組件於該容納孔中，同時使該第二主面及該第二組件主面朝向相同側；一樹脂層形成步驟，用以在該容納步驟後，以一樹脂層填充該容納孔之內壁面與該組件之側面間的間隙；一固定步驟，用以在該樹脂層形成步驟後，硬化該樹脂層，因而固定該組件；一絕緣層形成步驟，用以在該固定步驟後，形成一樹脂絕緣層於該第二主面及該第二組件主面上；以及一表面改質步驟，用以在該固定步驟後，但是在該絕緣層形成步驟前，改質該樹脂層之表面。
因此，依據該用以製造具有內建組件之佈線板的方法，在該表面改質步驟中改質該樹脂層之表面，藉此當在該絕緣層形成步驟中形成該樹脂絕緣層時，可使該樹脂絕緣層可靠地與該樹脂層之表面緊密接觸。基於此理由，可防止剝離等之發生。因此，可製造一具有內建組件之高可靠性佈線板。
下面描述該用以製造具有內建組件之佈線板的方法。
在該核心基板製備步驟中，以相關技藝熟知技術事先製備該具有內建組件之佈線板的一核心基板。該核心基板係形成為一具有例如一第一主面、一位於相對位置之第二主面及一用以容納一組件之容納孔的板狀。該容納孔亦可以是一只在該第一主面所開之封閉端孔或一在該第一主面與該第二主面兩個中所開之通孔。
雖然對用以形成一核心基板之材料沒有強加特別限制，但是一較佳核心基板主要係由一聚合材料所製成。用以形成一核心基板之聚合材料的一特定範例可以是EP樹脂(環氧樹脂)、PI樹脂(聚亞醯胺樹脂)、BT(雙馬來醯亞胺-三氮雜苯)樹脂、PPE(聚苯醚)樹脂之類。此外，亦可以使用一包含任何該等樹脂及一有機纖維(例如，一玻璃纖維(一玻璃編織物及一玻璃非編織物)及一聚醯胺織物)之複合材料。
在該組件製備步驟中，以一至今熟知技術製備用以構成該具有內建組件之佈線板的組件。一組件具有一第一組件主面、一第二組件主面及一側面。雖然可任意設定一組件之形狀，但是該第一組件主面在面積方面最好是一大於該組件側面之薄板。藉由此形狀，當在該容納孔中容納該組件時，該容納孔之內壁面與該組件之側面間之距離變得較短，以致於不需大大增加一在該容納孔中所配置之樹脂層的體積。一在從平面方向觀看時具有複數個邊之多邊形形狀最好做為該完成組件從平面方向所觀看之形狀。該從平面方向所觀看之多邊形形狀包括例如一從平面方向所觀看之大致矩形形狀、一從平面方向所觀看之大致三角形形狀、一從平面方向所觀看之六角形形狀等。特別地，一從平面方向所觀看之大致矩形形狀(該大致矩形形狀係一常見形狀)係期望的。假設該句子「從平面方向所觀看之大致矩形形狀」暗示一具有去角角隅之形狀及一具有部分彎曲邊之形狀以及一從平面方向所觀看之理想矩形形狀。
可將一電容器、一半導體積體電路元件(一IC晶片)、一以半導體製程所製造之MEMS(微機電系統)元件等描述成較佳元件。作為一IC晶片，述及DRAM(動態隨機存取記憶體)、SRAM(靜態隨機存取記憶體)等。該字「半導體積體電路元件」主要意指一用以做為電腦之微處理器等的元件。
該電容器之一較佳範例可以是一晶片電容器。該電容器之另一範例可以是一包括下面成分之電容器：其間夾有介電層之複數個堆疊內部電極層；連接至該複數個內部電極層之複數個電容器內介層導體；以及至少連接至該複數個電容器內介層導體中之該第二組件主面上的末端之複數個表面電極。一較佳電容器係一介層陣列型態，其中就整體來看以陣列形式配置該複數個電容器內介層導體。這樣的結構能減少電容器及用以吸收雜訊及平滑化電源變動之高速電源的電感。再者，變成容易使該整個電容器小型化，以及廣而言之，使該具有內建組件之整個佈線板小型化。此外，該電容器容易因它的小型化而達到高靜電電容及可供應更穩定電源。
將一包括一陶瓷介電層、一樹脂介電層及一陶瓷-樹脂複合材料以及其它之介電層描述成為在電容器中之介電層。最好使用高溫煆燒陶瓷(例如，氣化鋁、氮化鋁、氮化硼、碳化矽及氮化矽)之繞結本體做為該陶瓷介電層。此外，最好使用低溫煆燒陶瓷(例如，藉由添加硼矽酸鹽玻璃(borosilicate-based glass)或硼鉛玻璃(lead-borosilicate-based glass)至一無機填充物(例如，氧化鋁)所產生之玻璃陶瓷)之繞結本體。在此情況下，依據某一應用亦最好使用介電陶瓷(例如，鈦酸鋇、鈦酸鉛及鈦酸鍶)之繞結本體。當使用介電陶瓷之燒結本體時，變得容易具體化一具有大靜電電容之電容器。最好使用一像環氧樹脂及含黏著劑之聚四氟乙烯樹脂(PTFE)的樹脂做為該樹脂介電層。關於含陶瓷-樹脂複合材料之介電層，最好使用鈦酸鋇、鈦酸鉛、鈦酸鍶等做為陶瓷。最好使用熱固性樹脂(例如，環氧樹脂、酚樹脂、胺基甲酸酯樹脂、矽氧樹脂、聚亞醯胺樹脂及不飽和聚酯樹酯)；熱塑性樹脂(例如，聚碳酸酯樹脂、丙烯酸樹脂、聚縮醛樹脂及聚丙烯樹脂)；以及橡膠格(lattices)(例如，丁腈橡膠、苯乙烯丁二烯橡膠及氟橡膠)做為樹脂材料。
對該內部電極層、該等電容器內介層導體及該表面電極沒有強加限制。然而，當該介電層係一陶瓷介電層時，例如一金屬化導體最好做為該電極層。該金屬化導體係藉由以一相關技藝已知技術(例如，一金屬化印制技術)塗抹一包括金屬粉末之導體膏及之後燒結該導體膏來製成。當藉由一共燒金屬化技術製造一金屬化導體及一陶瓷介電層時，在金屬化導體中所含之金屬粉末必須呈現一高於該陶瓷介電層之煆燒溫度的熔點。例如，當該陶瓷介電層係由所謂高溫燒結陶瓷(例如，氧化鋁等)所製成時，可選擇鎳(Ni)、鎢(W)、鉬(Mo)、錳(Mn)或其合金做為該金屬化導體中之金屬粉末。當該陶瓷介電層係由所謂低溫燒結陶瓷(例如，玻璃陶瓷等)所製成時，可選擇銅(Cu)、銀(Ag)或其合金做為該金屬化導體中之金屬粉末。
在一隨後容納步驟中，在該容納孔中容納該組件，同時使該第二主面與該第二組件主面朝向相同側。亦可以在該容納孔中容納該組件，同時使該組件完全嵌入或該組件之一部分從該容納孔之開口突出。然而，最好在該容納孔中容納該組件時使該組件完全嵌入。如果以這樣的方式容納該組件，則可防止該組件從容納孔之開口突出，否則當完成關於該容納步驟之處理時，將產生突出。再者，當在該隨後絕緣層形成步驟中在該第二主及該第二組件主面上形成該樹脂絕緣層時，可使該樹脂絕緣層與該第二主面及該第二組件主面接觸之表面平滑，以便提高一具有內建組件之佈線板的尺寸準確性。
在一隨後樹脂層形成步驟中，以一樹脂層填充該容納孔之內壁面與該組件之側壁間的間隙。可考量絕緣特性、耐熱性、耐濕性等來適當地選擇在該樹脂層形成步驟中用以填充該容納孔之內壁面與該組件之側面間的間隙之樹脂層。用以形成該樹脂層之聚合材料的一較佳範例可以是一環氧樹脂、一酚樹脂、一聚胺酯樹脂、一矽氧樹脂、一聚醯亞胺樹脂之類。再者，亦可以使用一藉由添加該樹脂至一玻璃填充物等所製成之材料做為一用以製造樹脂層之聚合材料。
該樹脂層在該樹脂層形成步驟中進一步形成於該第一主面及該第一組件主面上，以及最好包括一樹脂薄片。在該樹脂層形成步驟中，亦可以藉由加熱該樹脂薄片及靠著該核心基板及該組件加壓該樹脂薄片，以該樹脂薄片之一部分填充該容納孔之內壁面與該組件之側面間的間隙。藉由該結構之採用，在以樹脂填充該容納孔之內壁面與該組件之側面間的間隙時所實施之該樹脂的處理會變得比樹脂層係液態的情況更容易。相反地，只要該樹脂層係液態，將增進樹脂層對組件之隨行(follow-up)。
同樣，最好該樹脂層係由一具有大致相同於該樹脂絕緣層之成分的樹脂材料所形成。藉由這樣的成分，在一樹脂層之形成時，不需要製備一不同於該樹脂絕緣層之材料。因此，因為減少用以製造一具有內建組件之佈線板所需之材料的數量，所以可縮減該具有內建組件之佈線板的成本。
在一隨後固定步驟中，硬化該樹脂層，因而固定該組件。當該樹脂層係一熱固性樹脂時，將加熱一未硬化樹脂層描述成為一用以硬化該樹脂層之步驟。當該樹脂層係一熱塑性樹脂時，將冷卻在該樹脂層形成步驟中所加熱之樹脂層等描述成為一用以硬化該樹脂層之步驟。
如果當已完成關於該固定步驟之處理時，該組件之第二組件主面與該樹脂層之表面沒有同時與該第二主面齊平，則當在一隨後樹脂絕緣層形成步驟中形成一樹脂絕緣層時，無法使該樹脂絕緣層與該第二主面、該第二組件主面及該樹脂層之表面接觸之表面平坦。結果，降低該具有內建組件之佈線板的尺寸準確性。甚至當該第二組件主面及該樹脂層之表面係與該第二主面齊平時，如果該樹脂層之表面係非活性的，則將發生該樹脂層與該樹脂絕緣層間之黏著的問題，此將轉而造成該樹脂層與該樹脂絕緣層間之剝離。於是，實施關於該容納步驟、該樹脂層形成步驟及該固定步驟之處理，同時以一具有一黏著面之黏著帶封閉該容納孔在該第二主面中之開口(其中，該容納孔在該第一主面及該第二主面兩者中具有開口)。最好，在該黏著帶之移除後、在該固定步驟後及在該絕緣層形成步驟前，實施一用以改質該樹脂層之表面的表面改質步驟。在這樣的情況下，將該組件之第二組件主面側在該容納步驟中黏合至該黏著帶之黏著面，因而變成暫時被固定。再者，該第二組件主面變成與該第二主面齊平。另外，該樹脂層之表面在該樹脂層形成步驟中變成與該第二主面及該第二組件主面齊平。因此，可使該樹脂絕緣層與該第二主面、該第二組件主面及該樹脂層之表面接觸之表面平坦，以便提高該具有內建組件之佈線板的尺寸準確性。再者，因為改質該樹脂層之表面，所以可使該樹脂層及該樹脂絕緣層可靠地彼此緊密接觸，以便可防止剝離之發生。因此，實施關於一用以形成一成層佈線區域(包括彼此堆疊之一樹脂絕緣層及一導電層)之成層佈線區域形成步驟的處理。在該成層佈線區域形成步驟後，實施關於一用以形成焊料凸塊之焊料凸塊形成步驟的處理，其中該等焊料凸塊係用以在一形成於該最外樹脂絕緣層上之導電層上實現一半導體積體電路元件。在這樣的情況下，提高該成層佈線區域之表面的共面性(coplanarity)，以致於個別焊料凸塊之高度不太可能有變動。因此，提高該等焊料凸塊與該半導體積體電路元件間之連接的可靠性。
在本說明書中所提及之字「共面性」係一呈現在「用以測量特定BGA尺寸之日本EIAJ E7304方法的電子工業協會之標準(Standards of Electronic Industries Association of Japan EIAJ ED-7304 Method for measuring specified BGA dimensions)」中所定義之端子的最低表面之均勻性的指數。
在一隨後絕緣層形成步驟中，在該第二主面及該第二組件主面上形成該樹脂絕緣層。最好，該具有內建組件之佈線板應該具有一成層佈線區域，其中該成層佈線區域包括在該第二主面及該第二組件主面上所堆疊之該樹脂絕緣層及該導電層。這樣的結構可在該成層佈線區域中配置電路，以及因此，可進一步提高該具有內建組件之佈線板的功能。此外，只在該第二主面及該第二組件主面上形成該成層佈線區域。亦可以在該第一主面及該第一組件主面上形成一具有相同於該成層佈線區域之成層區域。如果採用這樣的結構，亦可在該第一主面及該第一組件主面上所形成之成層區域中以及在該第二主面及該第二組件主面上所形成之成層佈線區域中製造電路。因此，可進一步提高該具有內建組件之佈線板的功能。
可考量絕緣特性、耐熱性、耐濕性等來適當地選擇該樹脂絕緣層。用以形成該樹脂絕緣層之聚合材料的一較佳範例可以是：一熱固性樹脂(例如，一環氧樹脂、一酚樹脂、一聚胺酯樹脂、一矽氧樹脂或一聚醯亞胺樹脂)；或者一熱塑性樹脂(例如，一聚碳酸酯樹脂、一丙烯酸酯樹脂、聚縮醛樹脂及一聚丙烯樹脂)。此外，亦可以使用一包含任何該等樹脂及一有機纖維(例如，一玻璃纖維(一玻璃編織物及一玻璃非編織物)及一聚醯胺織物)之複合材料；或一藉由使一3D網狀氟樹脂基料(例如，連續多孔PTFE)浸漬一熱固性樹脂(例如，環氧樹脂)所製成之樹脂-樹脂複合材料。
同時，該導電層可由一導電金屬材料所形成。例如，將銅、銀、鐵、鈷、鎳等描述成為一用以形成一導電層之金屬材料。特別地，最好該導電層係由便宜且呈現高導電率之銅所製成。再者，期望該導電層係藉由電鍍所製成。當該導電層係以這樣的方式所製成時，該導電層可完全以低成本來形成。在另一選擇中，該導電層亦可藉由印刷一金屬膏來製成。
在該固定步驟後及在該絕緣層形成步驟前，實施一用以改質該樹脂層之表面的表面改質步驟。在此所提及之術語「表面改質」意指藉由使用一物理技術及一化學技術去除使該樹脂層之表面成為非活性之原因來改質該樹脂層之表面。
作為該表面改質方法中之一用以藉由一物理方法之使用來改質該樹脂層之表面的方法，述及一用以藉由研磨該樹脂層之表面等來改質該樹脂層之表面的方法，一用以藉由研磨該樹脂層之表面來改質該樹脂層之表面的方法包括一用以藉由一裝備有砂紙之帶式砂磨機的使用研磨該樹脂層之表面及因而改質該樹脂層之表面的方法、一用以經由擦光(buffing)(包含以研磨材料塗佈一碟狀非編織物的外周圍及靠著該樹脂層之表面加壓該非編織物，同時旋轉該織物)改質該樹脂層之表面的方法及其它方法。
在該表面改質方法中之一用以藉由一化學方法之使用來改質該樹脂層之表面的方法包括一用以藉由除膠渣(desmearing)改質該樹脂層之表面的方法、一用以藉由使用一矽烷耦合劑實施耦合處理來改質該樹脂層之表面的方法等。除膠渣包括濕式除膠渣、乾式除膠渣等。該在此所使用之字「濕式除膠渣處理」意指用以藉由使一化學品(例如，過錳酸鹽)黏附至該樹脂層之表面來粗化該樹脂層之表面的處理。
在該固定步驟後及在該表面改質步驟前，最好實施關於一用以藉由使該樹脂層變薄使該樹脂層之表面與在該第一主面上所製成之該導體層的第一主面側表面同高之高度調整步驟的處理。在該表面改質步驟中，最好改質該樹脂層之表面與該導電層之第一主面側表面兩者。在此情況中，藉由實施關於該高度調整步驟之處理，使該樹脂層之表面與該導電層之第一主面側表面同高。因此，當在該高度調整步驟後之一絕緣層形成步驟中在該第一主面及該第一組件主面上以及在該第二主面及該第二組件主面上形成一樹脂絕緣層時，可使該樹脂絕緣層可靠地與該樹脂層之表面緊密接觸。結果，可更徹底地防止剝離等之產生；因此，可產生一展現更佳可靠性之具有內建組件的佈線板。
將一用以機械地去除該樹脂層之一部分的技術、一用以化學地去除該樹脂層之一部分的技術等描述成為該用以在該高度調整步驟中藉由使該樹脂層變薄來使該樹脂層之表面與該導電層之第一主面側表面同高之技術。然而，期望在該高度調整步驟中機械地去除該樹脂層之一部分。在這樣的情況下，當相較於化學地去除該樹脂層之一部分的情況時，可以更簡單方式及較低成本實施關於該高度調整步驟之處理。
一用以機械地移除該樹脂層之一部分的方法包括一用以切割該樹脂層之一部分的方法、一用以研磨該樹脂層之表面的方法等。該用以研磨該樹脂層之表面的方法包括以一裝備有砂紙之帶式砂磨機所實施之磨耗；擦光(包含以一研磨劑塗佈一碟狀非編織物的外周圍及靠著該樹脂層之表面加壓該非編織物，同時旋轉該織物)；等等。同時，該用以化學去除該樹脂層之一部分的方法包括一用以藉由一蝕刻劑去除該樹脂層之一部分的方法。
在下面所見之本發明的示範性實施例之詳細敘述中陳述或根據該詳細敘述可明顯易知本發明之其它特徵及優點。
下面參考圖式來詳細描述一依據本發明之一實施例的具有內建組件之佈線板。
如第1圖所示，本實施例之一具有內建組件的佈線板(以下稱為「佈線板」)10係一用於一IC晶片之執行的佈線板。該佈線板10包括：一呈現一大致矩形薄板之形狀的核心基板11；一在該核心基板11之一第一主面12(第1圖中之下表面)上所製成之第一增層31；以及一在該核心基板11之一第二主面13(第1圖中之上表面)上所製成之第二增層32(一成層佈線區域)。
該實施例之核心基板11呈現一大致矩形薄板之形狀，其從平面方向觀看時有25mm高×25mm寬×1.0mm厚。該核心基板11在℃平面方向(XY方向)上呈現在或大約10至30ppm/℃間(特別是18ppm/℃)之熱膨脹係數。該核心基板11之熱膨脹係數意指從0℃至玻璃轉移溫度(Tg)間之測量數值的平均。該核心基板11係由一由玻璃環氧樹脂所製成之基底材料161；一在該基底材料161之上下表面上所製成且由一摻雜有一無機填充物(例如，二氧化矽填充物)之環基樹脂所製成的次基底材料164；以及一在該基底材料161之上下表面上由銅所製成之導電層163。
如第1圖所示，在該核心基板11中製造複數通孔導體16，以便穿過該第一主面12、該第二主面13及該等導電層163。該等通孔導體16建立該核心基板11之第一主面12與第二主面13間之連接傳導及電連接該第一及第二主面12及13至該等導電層163。以填充樹脂17(例如，一環氧樹脂)填充該等通孔導體16之內部。在該核心基板11之第一主面12上以圖案形式製造一由銅所製成之第一主面側導電層14。在該核心基板11之第二主面13上以圖案形式敷設一以相同於第一主面側導電層14方式由銅所製成的第二主面側導電層15。該等導電層14及15電連接至該等通孔導體16。再者，該核心基板11具有一容納孔90，其中該容納孔90從平面方向觀看時係矩形的且係形成於該第一主面12之中心及該第二主面13之中心。特別地，該容納孔90係一通孔。
如第1圖所示，以一嵌入方式在該容納孔90中容納一在第2圖中所示之陶瓷電容器101(一組件)。以下面方式來容納該陶瓷電容器101：使該核心基板11之第一主面12與一第一電容器主面102(第1圖中之下表面)朝向相同方向以及使該核心基板11之第二主面13與一第二電容器主面103(第1圖中之上表面)朝向相同方向。該實施例之陶瓷電容器101係一呈現從平面方向觀看時為一大致矩形薄板之形狀的基板，其中該矩形薄度有14.0mm高×14.0mm寬×0.8mm厚。
如第1至4圖所示，該實施例之陶瓷電容器101係所謂介層陣列(via array)型態。該陶瓷電容器101之一燒結陶瓷元件104的熱膨脹係數係在或大約8至12ppm/℃間及特別是或是大約9.5ppm/℃。該燒結陶瓷元件104之熱膨脹係數意指在30℃至250℃間之測量數值的平均。該燒結陶瓷元件104具有該第一電容器主面102(第1圖之下表面，它係一第一組件主面)、該第二電容器主面103(第1圖之上表面，它係一第二組件主面)及4個電容器側面106(它們係該組件之側面)。該燒結陶瓷元件104具有一種結構，其中彼此堆疊一內部電源電極層141及一內部接地電極層142且其間夾有一陶瓷介電層105。該陶瓷介電層105係由一鈦酸鋇燒結元件所製成，其中鈦酸鋇係一種高介電陶瓷及作為一在該內部電源電極層141與該內部接地電極層142間之介電物質。該內部電源電極層141與該內部接地電極層142兩者係主要含鎳之層輪流堆疊於該燒結陶瓷元件104內。
如第1至4圖所示，在該燒結陶瓷元件104中製作複數個介層孔130。該等介層孔130朝它的厚度方向穿過該燒結陶瓷元件104且係以一陣列圖案(例如，一晶格圖案)配置於該整個陶瓷繞結元件。在該等個別介層孔130中形成複數個用以建立該燒結陶瓷元件104之第一電容器主面102與第二電容器主面103間之互連的電容器內介層導體131及132且它們主要係由鎳所製成。該等個別電容器內電源介層導體131穿過該等個別內部電源電極層141，因而彼此電連接該等電極層。該等個別電容器內接地介層導體132穿過該等個別內部接地電極層142，藉此彼此電連接該等電極層。該等電容器內電源介層導體131及該等電容器內接地介層導體132就整體而言係配置成一陣列圖案。在該實施例中，為了方便說明，該等電容器內介層導體131及132係描述成5列×5行之圖案。然而，事實上，存在大數目之列與行。
如第2圖所示，在該燒結陶瓷元件104之第一電容器主面102上突出地提供複數個第一電源電極111(表面層電極)及複數個第一接地電極112(表面電極)。雖然該等個別第一接地電極112係個別形成於該第一電容器主面102上，但是它們亦可以整體形成。該等第一電源電極111直接連接至該複數個電容器內電源介層導體131鄰近該第一電容器主面102之端面。該等第一接地電極112直接連接至該複數個電容器內接地介層導體132鄰近該第一電容器主面102之端面。在該燒結陶瓷元件104之第二電容器主面103上突出地提供複數個第二電源電極121(表面電極)及複數個第二接地電極122(表面電極)。該等個別第二接地電極122係個別形成於該第二電容器主面103上，但是它們亦可以整體形成。該等第二電源電極121直接連接至該複數個電容器內電源介層導體131鄰近該第二電容器主面103之端面，以及該等第二接地電極122直接連接至該複數個電容器內接地介層導體132鄰近該第二電容器主面103之端面。因此，該等電源電極111及121電連接至該等電容器內電源介層導體131及該等內部電源電極層141。該等接地電極112及122電連接至該等電容器內接地介層導體132及該等內部接地電極層142。該等電極111、112、121及122主要包含鎳，以及它們的表面覆蓋有一未述鍍銅層。
例如，當藉由經該等電極111及112之電源的施加在該等內部電源電極層141與該等內部接地電極層142間施加電壓時，在該等內部電源電極層141中累積例如正電荷及在該等內部接地電極層142中累積例如負電荷。結果，該陶瓷電容器101作為一電容器。在該燒結陶瓷元件104中，該等電容器內電源介層導體131及該等電容器內接地介層導體132相鄰地彼此配置及係以電流在該等電容器內電源介層導體131及該等電容器內接地介層導體132中朝相反方向流動之方式來設置。結果，降低電感成分。
如第1圖所示，在該核心基板11之第一主面12及該陶瓷電容器101之第一電容器主面102上製作一由一聚合材料(一在該實施例中為熱固性樹脂之環氧樹脂)所製成之樹脂層92。以該樹脂層92之一部分填充該容納孔90之內壁面91與該陶瓷電容器101之電容器側面106間之間隙。特別地，該樹脂層92具有一固定該陶瓷電容器101至該核心基板11之功能。在一完全設定狀態中所完成之該樹脂層92的熱膨脹係數係在或大約10至60ppm/℃間；特別是約20ppm/℃。在一完全設定狀態中所完成之該樹脂層92的熱膨脹係數意指從30℃至玻璃轉移溫度(Tg)間之測量數值的平均。再者，該陶瓷電容器101在它的個別4個角落具有去角區域，每一去角區域具有0.55mm或更大之去角尺寸(在該實施例中為0.6mm之去角尺寸)。因為可使在該陶瓷電容器101之角落上的應力集中(當該樹脂層92因溫度變化而變形時，會產生此應力集中)變小，所以可防止在該樹脂層92中之破裂發生。
如第1圖所示，該第一增層31係以下列方式所構成：彼此堆疊兩個由一熱固性樹脂(一環氧樹脂)所製成之樹脂絕緣層33及35以及一由銅所製成之導電層41。特別地，該等樹脂絕緣層33及35係由一大致相同於該樹脂層92之成分的樹脂材料所製成。該等樹脂絕緣層33及35之熱膨脹係數大致呈現相同於在完全設定狀態中所完成之該樹脂層92的熱膨脹係數之數值；亦即，在或大約10至60ppm/℃間(特別是或是大約20ppm/℃)。該等樹脂絕緣層33及35之熱膨脹係數意指從30℃至玻璃轉移溫度(Tg)間之測量數值的平均。在該等樹脂絕緣層33及35之每一者中提供一由鍍銅所製成之介層導體47。在該等樹脂絕緣層33及35中所提供之該等介層導體47的部分連接至該陶瓷電容器101之電極111皮112。在該第二樹脂絕緣層35之下表面的複數個位置上以一晶格圖案製作經由該等介層導體47電連接至該導電層41之焊墊48。以防焊層38大致覆蓋該樹脂層35之整個下表面。在該防焊層38之預定位置上製作用以暴露該等焊墊48之開口40。
如第1圖所示，該第二增層32具有大致相同於該前述第一增層31之結構。特別地，該第二增層32係以下面方式所構成：彼此堆疊兩個由一熱固性樹脂(一環氧樹脂)所製成之樹脂絕緣層34及36以及一由銅所製成之導電層42。該等樹脂絕緣層34及36特別是由一大致相同於該樹脂層92之成分的樹脂材料所製成。該等樹脂絕緣層34及36之熱膨脹係數呈現相同於在一完全設定狀態中所完成之該樹脂層92的熱膨脹係數之數值；亦即，在或大約10至60ppm/℃間(特別是或是約20ppm/℃)。該等樹脂絕緣層34及36之熱膨脹係數意指從30℃至玻璃轉移溫度(Tg)間之測量數值的平均。在該等樹脂絕緣層34及36之每一者中提供一由鍍銅所製成之介層導體43。該等通孔導體16之上端電連接至在該第一樹脂絕緣層34之上表面的導電層42之某些區域。在該等樹脂絕緣層34及36中所提供之該等介層導體43的部分連接至該陶瓷電容器101之電極121及122。在該第二樹脂絕緣層36之上表面的複數個位置上以一陣列圖案製作經由該等介層導體43電連接至該導電層42之終端墊44。以防焊層37大致覆蓋該第二樹脂絕緣層36之整個上表面。在該防焊層37之預定位置上製作用以暴露該等終端墊44之開口46。在該等終端墊44之個別表面上放置複數個焊料凸塊45。
如第1圖所示，該等個別焊料凸塊45電連接至一IC晶片21(一半導體積體電路元件)之表面連接端22。本實施例之IC晶片21係一從平面方向觀看時呈現一有12.0mm高×12.0mm寬×0.9mm厚之矩形形狀的板狀基板，以及係由具有在或大約3至4ppm/℃(特別是或是大約3.5ppm/℃)之熱膨脹係數的矽所製成。一包括該等個別終端墊44及該等個別焊料凸塊45之區域係一可執行IC晶片21之IC晶片執行區域23。該IC晶片執行區域23係設置在該第二增層32之一表面39上。
現在參考第5至14圖來描述一用以製造該實施例之佈線板10的方法。
在一核心基板製備步驟S1中，以該相關技藝已知技術事先製造該核心基板11之半成品。
如下製造該核心基板11之半成品。先製備一銅箔積層板(自圖式中省略)，其中該銅箔積層板包括一有400mm高×400mm寬×0.8mm厚之基底材料161且在其兩個表面上貼有銅箔。接下來，蝕刻在該銅箔積層板之兩個表面上的銅箔，因而藉由例如一減成技術圖案化成一導電層163。特別地，在經歷無電銅電鍍後，使該銅箔積層板經歷電解銅電鍍，同時將該無電銅電鍍層視為一共用電極。此外，以一乾膜疊合該板層，以及使該乾膜曝光及顯影，藉此在該乾膜中製成一預定圖案。在此情況中，蝕刻去除該無用電解銅電鍍層、該無用無電銅電鍍層及該無用銅箔。隨後，移除該乾膜。在已粗化該基底材料161及該導電層163之上下表面後，藉由熱壓縮將一摻雜有一無機填充物之環氧樹脂膜(具有80μm之厚度)貼至該基底材料161之上下表面，因而產生一次基底材料164。
在該上次基底材料164之上表面上以圖案之形式製造一第一主面側導電層14(例如，50μm)，以及在該下次基底材料164之下表面上以圖案之形式製造一第二主面側導電層15(例如，50μm)。特別地，在使該上次基底材料164之上表面及該下次基底材料164之下表面經歷無電銅電鍍後，產生一蝕刻光阻，以及使該次基底材料經歷電解銅電鍍。再者，移除該蝕刻光阻，以及使該次基底材料經歷軟蝕刻。藉由一翻掘機(rooter)之使用在一包括該基底材料161及該次基底材料164之成層產品上鑽孔，因而在一預定位置上產生一通孔，該通孔用以構成該容納孔90。因此，產生該核心基板11之半成品(見第6圖)。該核心基板11之半成品係一多產品核心基板，其中沿著平面方向縱向地且橫向地配置有應該作為該核心基板11之複數個區域。
在一電容器製備步驟S2(一組件製備步驟)中，藉由該相關技藝已知技術製造及事先準備該陶瓷電容器101。
如下製造該陶瓷電容器101。特別地，製成一陶瓷生胚薄片，以及藉由網版印刷在該生胚薄片上印刷一用於內部電極層之鎳膏。然後，乾化該鎳膏。因此，產生一稍後成為該內部電源電極層141之內部電源電極及一稍後成為該內部接地電極層142之內部接地電極。彼此堆疊上面製造有該內部電源電極之生胚薄片與上面製造有該內部接地電極之生胚薄片。朝等該等生胚薄片之堆積方向施加壓力至該等生胚薄片，以便整合等個別生胚薄片。因此，製造一成層生胚薄片產品。
再者，藉由使用一雷射光束機在該成層生胚薄片產品中製造複數個介層孔130。藉由一未述膏壓填機(paste press filler machine)之使用以用於介層導體之鎳膏填充該等個別介層孔130。接下來，將膏印刷在該等成層生胚薄片產品之下表面上，藉此在該等成層生胚薄片產品之個別下表面側產生該等電源電極111及121及該等接地電極112及122，以覆蓋該等個別導體之下端面。
隨後，乾化該等成層生胚薄片產品，藉此硬化該等個別電極111、112、121及122至某一程度。然後，使該等成層生胚薄片產品經歷脫蠟及在一預定溫度下進一步燒結有一預定時間。結果，同時繞結鈦酸鋇及在該膏中之鎳，因而成為一燒結陶瓷元件104。
使該如此所製成之燒結陶瓷元件104的個別電極111、112、121及122經歷無電銅電鍍(具有約10μm之厚度)。在該等個別電極111、112、121及122上製造一鍍銅層，因而完成該陶瓷電容器101。
在一隨後容納步驟S3中，以一可移除黏著帶171密封該容納孔90鄰近該第二主面13之開口。以一支撐床(自圖式中省略)支撐該黏著帶171。接下來，將該陶瓷電容器101放置在該容納孔90，同時藉由安裝器(山葉發動機有限公司(Yamaha Motor Co.,Ltd.)所製造)之使用使該第一主面12與該第一電容器主面102朝相同方向及同時亦使該第二主面13與該第二電容器主面103朝另一方向(見第7圖)。將該陶瓷電容器101之第二電容器主面103貼至及暫時固定至該黏著帶171之黏著面。
在一隨後樹脂層形成步驟S4中，在該第一主面12及該第一電容器主面102上形成該樹脂層92，以及以該樹脂層92之一部分填充該容納孔90之內壁面91與該陶瓷電容器101之電容器側面106間之間隙(見第8圖)。更具體地，將一要成為該樹脂層92之未述樹脂薄片(具有200μm之厚度)疊合在該第一主面12及該第一電容器主面102上。特別地，將該樹脂薄片加熱至140至150℃，以及然後，靠著該第一主面12及該第一電容器主面102以0.75MPa加壓該樹脂薄片有120秒。因此，以該樹脂薄片之一部分(該樹脂層92)填充該內壁面91與該電容器側面106間之間隙。
在一隨後固定步驟S5中，硬化該樹脂層92，因而在該容納孔90中固定該陶瓷電容器101。特別地，實施熱處理(硬化等)，因而硬化該樹脂層92，因此將該陶瓷電容器101固定至該核心基板11。在該固定步驟S5後，移除該黏著帶171。簡言之，實施關於該容納步驟S3、該樹脂層形成步驟S4及該固定步驟S5之處理，同時以該黏著帶171封閉該容納孔90鄰近該第二主面13之開口。
在一隨後高度調整步驟S6中，使該樹脂層92變薄，因而使該樹脂層92之第一表面93(表面)與該第一主面側導電層14之表面18同高(見第9圖)。更具體地，藉由一帶式砂磨機之使用磨損在比該第一主面側導電層14之上表面18高之位置上的該樹脂層92之表面(第一表面93)。結果，機械地去除該樹脂層92之一部分。
一隨後表面改質步驟S7及粗化步驟S8中，去除使該樹脂層之表面成為非活性之原因，藉此改質該樹脂層之表面。在此，該表面改質步驟S7及該粗化步驟S8亦可以稱為一表面改質步驟。在一隨後表面改質步驟S7中，實施除膠渣處理，因而改質該樹脂層92之表面(該第一表面93及該第二表面94)及該等導電層14及15之表面18及19。在該固定步驟S5後及在一絕緣層形成步驟S9-1前(更特別地，直接在該高度調整步驟S6後)，實施關於該表面改質步驟S7之處理。
在一隨後粗化步驟S8中，粗化在該第一主面12上所製成之該導電層14的表面18及在該第二主面13上所製成之該導電層15的表面19(經歷CZ處理)。亦粗化經由該樹脂層92之第二表面94所暴露之該等電極121及122的表面。在關於該粗化步驟S8之處理的完成後，使該成層產品經歷一清洗步驟，藉此清洗該樹脂層92之表面(該第一表面93及該第二表面94)、該等導電層14及15之表面18及19以及該等電極121及122之表面。當需要時，亦可以藉由一矽烷耦合劑(信越化學有限公司(Shin-Etsu Chemical Co.,Ltd.)所製造)之使用使該第一主面12及該第二主面13經歷耦合處理。
在一隨後成層佈線區域形成步驟S9中，藉由該相關技藝已知技術，在該第一主面12上製造該第一增層31，以及在該第二主面13上製造該第二增層32。更具體地，先實施關於一絕緣層形成步驟S9-1之處理。亦即，使一熱固性環氧樹脂黏附(黏貼)至該第二主面13及該第二電容器主面103(特別是該樹脂層92之第二表面94及該第二主面側導電層15之表面19)，藉此在第二主面13產生一最內樹脂絕緣層34(見第10圖)。再者，使一熱固性環氧樹脂黏附(黏貼)至該第一主面12及該第一電容器主面102(特別是該樹脂層92之第一表面93及該第一主面側導電層14之表面18)，藉此在第一主面12產生一最內樹脂絕緣層33(見第10圖)。亦可以以一感光環氧樹脂、一絕緣樹脂及一液晶聚合物(LCP)取代該熱固性環氧樹脂來覆蓋該等表面。
藉由一YAG雷射或一二氧化碳氣體雷射之使用來實施雷射鑽孔，藉此在該等介層導體43及47之所要形成位置上形成介層孔180及181(見第11圖)。特別地，形成穿過該樹脂絕緣層33及該樹脂層92之介層孔180，藉此暴露在該陶瓷電容器101之第一電容器主面102上所提供之突出電極111及112的表面。形成穿過該樹脂絕緣層34之介層孔181，藉此暴露在該陶瓷電容器101之第二電容器主面103上所提供之突出電極121及122的表面。藉由一鑽孔器來實施鑽孔，藉此在一預定位置上初步形成一穿過該核心基板11及該等樹脂絕緣層33及34之通孔191(見第11圖)。
在一導體形成步驟S9-2中，使該等樹脂絕緣層33及34之表面、該介層孔181之內表面及該通孔191之內表面經歷無電銅電鍍及接著經歷電解銅電鍍。因此，在該通孔191中製造該通孔導體16；在該介層孔181中形成該介層導體43；以及在介層孔180中形成該介層導體47。隨後實施關於一孔插塞步驟S9-3之處理。特別地，以一絕緣樹脂材料(一環氧樹脂)填充該通孔導體16之孔，因而產生該填充樹脂17(見第12圖)。接下來，在磨損該填充樹脂17從該通孔191之開口突出的部分後，藉由根據該相關技藝(例如，減成技術)之蝕刻使該等積層基板經歷圖案化。因此，在該樹脂絕緣層33上以圖案之形式產生該導電層41，以及在該樹脂絕緣層34上以圖案之形式產生該導電層42(見第13圖)。
然後，以一熱固性環氧樹脂覆蓋該等樹脂絕緣層33及34，藉此產生在該等介層導體43及47之所要形成的位置上具有介層孔182及183之最外樹脂絕緣層35及36(見第14圖)。亦可以以一感光環氧樹脂、一絕緣樹脂及一液晶聚合物取代該熱固性環氧樹脂來覆蓋該等樹脂絕緣層。在此情況中，藉由一雷射光束機等在該等介層導體43及47所要形成之位置上鑽出該等介層孔182及183。使該等積層基板根據該相關技藝已知技術經歷電解銅電鍍，藉此在該等個別介層孔182及183中產生該等介層導體43及47。此外，在該樹脂絕緣層35上形成該等焊墊48，以及在該樹脂絕緣層36上形成該等終端墊44。
在該等樹脂絕緣層35及36上塗抹一感光環氧樹脂及然後，硬化該感光環氧樹脂，藉此產生該等防焊層37及38。當在該等基板上配置一預定罩幕時，使該等基板經歷曝光及顯影，藉此在該等防焊層37及38中圖案化出該等開口40及46。
在一隨後焊料凸塊形成步驟S10中，在該最外樹脂絕緣層36上所形成之該等終端墊44上印刷一焊膏。接下來，將該具有印刷焊膏之佈線板10放置在一迴焊爐(reflow furnace)中及加熱至高於焊料之熔點的溫度有10至40℃。在此時熔化該焊膏，藉此形成用以執行IC晶片21之半球形凸出焊料凸塊45。確定在此情況中之基板為一多產品佈線板，其中沿著平面方向縱向地且橫向地配置應該成為該等佈線板10之產品區域。此外，藉由分割該多產品佈線板可同時獲得複數個佈線板10，每一佈線板10為一產品。
隨後，在該佈線板10之第二增層32的IC晶片執行區域23中安裝該IC晶片21。在此時，彼此對應地放置該IC晶片21之表面連接端22與該等個別焊料凸塊45。將該等焊料凸塊45加熱至220℃至240℃，因而變成迴焊，因此將該等個別焊料凸塊45與該等表面連接端22連結在一起，以及電連接該等佈線板10與該IC晶片21。因此，在該IC晶片執行區域23中安裝該IC晶片12(見第1圖)。
於是，本實施例產生下優點。
(1)根據該用以製造本實施例之佈線板10的方法，在該表面改質步驟中改質該樹脂層92之第一表面93及第二表面94。當在該絕緣層形成步驟S9-1中製造該等樹脂絕緣層33及34時，可使該等樹脂絕緣層33及34與該樹脂層92之表面(該第一表面93及該第二表面94)可靠地緊密接觸；因而，可防止剝離等之發生。因此，可產生展現有優越可靠性之佈線板10。
(2)在該具體例中，該IC晶片執行區域23係位於在該陶瓷電容器101直接上方之區域內。因此，以展現有高剛性及小熱膨脹係數的該陶瓷電容器101支撐在該IC晶片執行區域23中所執行之IC晶片21。因此，因為該第二增層32變成在該IC晶片執行區域23中不易剝離，所以可更穩定地支撐在該IC晶片執行區域23中所執行之IC晶片21。因此，可防止在該IC晶片21中之破裂或連接失敗的發生，否則該破裂或連接失敗的發生將可歸因於大的熱應力。基於此理由，可使用一每邊有10mm或更大之大尺寸IC晶片或一自稱易碎之低k(呈現一低介電常數)IC晶片做為該IC晶片21，其中該大尺寸IC晶片會因熱膨脹差異而造成應力(變形)增加及因而遭遇大的熱應力以及產生大量的熱及在操作期間遭遇嚴厲熱衝擊。
(3)在該實施例中，將該陶瓷電容器101放置在該IC晶片執行區域23中所執行之IC晶片21直接下方的位置上。因此，用以連接該陶瓷電容器101至該IC晶片21之佈線變得較短，藉此防止該佈線之電感成分的增加。於是，可可靠地減少該陶瓷電容器101所造成之該IC晶片21的切換雜訊，以致於可可靠地穩定電源電壓。再者，因為可減少該IC晶片21與該陶瓷電容器101間之雜訊進入，所以可達成高可靠性而沒有像錯誤操作的失敗。
亦可如下來改變該實施例。
亦可以藉由研磨該第一表面93及該第二表面94來改質該第一表面93及該第二表面94。例如，將該佈線板10放置在一具有複數個吸孔之真空吸盤上，以及減少該真空吸盤之下表面側空氣壓力，因而經由真空吸力固定該佈線板10。接下來，藉由該裝備有砂紙之帶式砂磨機的使用研磨該樹脂層92之一表面(該第一表面93或該第二表面94)。特別地，藉由600-粒度砂紙研磨該樹脂層92之表面，藉此改質該樹脂層92之表面。同時，亦研磨該等導電層14及15之表面18及19以及該等電極121及122之表面。
在該實施例中，在該高度調整步驟S6後，立即實施關於該表面改質步驟S7之處理。然而，亦可以更改關於該表面改質步驟S7之處理的實施時間。例如，亦可以在該固定步驟S5後及在該高度調整步驟S6前，實施關於該表面改質步驟S7之處理。
在該實施例之導體形成步驟S9-2中，亦可在該填充樹脂17之磨損後，再次實施無電鍍。由於無電鍍之實施，在鄰近該第二主面13之該通孔導體16及該填充樹脂17之端面兩者上以及在鄰近該第一主面12之該通孔導體16及該填充樹脂17之端面兩者上形成一電鍍蓋層，以及亦在該等介層導體43及47上形成一電鍍層。隨後，藉由根據該相關技藝已知技術(例如，一減成技術)之蝕刻使該等基板經歷圖案化，藉此該電鍍層構成該等導電層41及42之部分。
在該實施例之表面改質步驟S7中，改質該樹脂層92在該核心基板11之第一主面12的相同側上之第一表面93與該樹脂層92在該核心基板11之第二主面13的相同側上之第二表面94。然而，亦可以在該表面改質步驟S7中只改質該第一表面93及該第二表面94中之一。當只改質該等表面中之任何一者時，最好特別只改質該第二表面94。此理由在於：該第二表面94係一保持與該黏著帶171易於附著外來物質之黏著面接觸及因而可能變成非改質的表面。
在該實施例之樹脂層形成步驟S4中，以該樹脂層92(該樹脂薄片)之一部分填充該容納孔90之內表面91與該陶瓷電容器101之電容器側面106間之間隙。然而，亦可以藉由一分配器(Asymtek K.K.所製造)之使用裝載液態樹脂(將用以形成該樹脂層92)來填充該內壁面91與該電容器側面106間之間隙。
在該實施例中，可以省略該高度調整步驟S6。再者，亦可以從該樹脂層形成步驟S4省略關於用以在該第一主面12及該第一電容器主面102上形成該樹脂層92之步驟的處理。
在該實施例中，該陶瓷電容器101用以做為一在該容納孔90中所容納之組件。然而，亦可以使用另一組件(例如，DRAM、SRAM、一晶片電容器及一暫存器)。
在該實施例之焊料凸塊形成步驟S10中，只形成用以執行該IC晶片21之該等焊料凸塊45。此外，亦可以在該樹脂絕緣層35上所形成之該等焊墊48上製造用以執行一母板之焊料凸塊。
下面提供該實施例所確定之技術構想。
(1)一種用以製造具有內建組件之佈線板的方法包括：一核心基板製備步驟，用以製備一具有一第一主面、一第二主面及一在該第一主面及該第二主面兩者中所開之容納孔的核心基板；一組件製備步驟，用以製備一具有一第一組件主面、一第二組件主面及側面之組件；一容納步驟，用以在該核心基板製備步驟及該組件製備步驟後，容納該組件於該容納孔中，同時使該第二主面及該第二組件主面朝向相同側；一樹脂層形成步驟，用以在該容納步驟後，以一樹脂層填充該容納孔之內壁面與該組件之側面間的間隙；一固定步驟，用以在該樹脂層形成步驟後，硬化該樹脂層，因而固定該組件；以及一成層佈線區域形成步驟，用以在該固定步驟後，形成一成層佈線區域於該第二主面及該第二組件主面上，該成層佈線區域包括彼此堆疊之一樹脂絕緣層及一導電層，其中實施關於該容納步驟、該樹脂層形成步驟及該固定步驟之處理，同時以一具具一黏著面之黏著帶密閉該容納孔之第二主面側開口；當在該固定步驟後移除該黏著帶時，在該成層佈線區域形成步驟後使在該第二主面上所形成之該導電層的第二主面側表面與該樹脂層鄰近該最內樹脂絕緣層之表面同高；以及在該固定步驟後及在該成層佈線區域形成步驟前，實施關於用以改質該樹脂層之表面的表面改質步驟之處理。
(2)關於該技術構想(1)，該用以製造具有內建組件之佈線板的方法之特徵在於：在該成層佈線區域形成步驟後，實施關於一形成用以執行一半導體積體電路元件之焊料凸塊於該最外樹脂絕緣層上所形成之導電層上的焊料凸塊形成步驟之處理。
(3)關於該技術構想(1)或(2)，該用以製造具有內建組件之佈線板的方法之特徵在於：在該樹脂層形成步驟中在該第一主面及該第一組件主面上所形成之該樹脂層包括一樹脂薄片；以及在該樹脂層形成步驟中使該樹脂薄片之一部分進入該容容孔之第一主面側開口，藉此填充該容納孔之內壁面與該組件之側面間的間隙。
(4)一種用以製造具有內建組件之佈線板的方法：一核心基板製備步驟，用以製備一具有一第一主面、一第二主面及一至少在該第一主面中所開之容納孔的核心基板；一組件製備步驟，用以製備一具有一第一組件主面、一第二組件主面及側面之組件；一容納步驟，用以在該核心基板製備步驟及該組件製備步驟後，容納該組件於該容納孔中，同時使該第二主面及該第二組件主面朝向相同側；一樹脂層形成步驟，用以在該容納步驟後，以一樹脂層填充該容納孔之內壁面與該組件之側面間的間隙；一固定步驟，用以在該樹脂層形成步驟後，硬化該樹脂層，因而固定該組件；以及一絕緣層形成步驟，用以在該固定步驟後，形成一樹脂絕緣層於該第二主面及該第二組件主面上，其中在該固定步驟後及在該絕緣層形成步驟前實施關於一用以改質該樹脂層之表面的表面改質步驟之處理；在該表面改質步驟後及在該絕緣層形成步驟前實施關於一用以清洗該樹脂層之表面及該導電層之第一主面側表面的消洗步驟之處理；以及在該清洗步驟後及在該絕緣層形成步驟前使用一矽烷耦合劑使該第一主面及該第二主面經歷耦合處理。
(5)一種用以製造具有內建組件之佈線板的方法：一核心基板製備步驟，用以製備一具有一第一主面、一第二主面及一至少在該第一主面中所開之容納孔的核心基板；一組件製備步驟，用以製備一具有一第一電容器主面、一第二電容器主面、電容器側面、複數個經由介電層所堆疊之內部電極層、複數個連接至該複數個內部電極層之電容器內介層導體及複數個至少連接至該複數個電容器內介層導體之第二電容器主面側上的末端之表面電極的介層陣列型電容器做為一組件，該複數個電容器內介層導體係完全以一陣列圖案來配置；一容納步驟，用以在該核心基板製備步驟及該組件製備步驟後，容納該電容器於該容納孔中，同時使該第二主面及該第二電容器主面朝向相同側；一樹脂層形成步驟，用以在該容納步驟後，以一樹脂層填充該容納孔之內壁面與該電容器側面間的間隙；一固定步驟，用以在該樹脂層形成步驟後，硬化該樹脂層，因而固定該電容器；以及一絕緣層形成步驟，用以在該固定步驟後，形成一樹脂絕緣層於該第二主面及該第二電容器主面上，其中在該固定步驟後及在該絕緣層形成步驟前實施關於一用以改質該樹脂層之表面的表面改質步驟之處理。
10．．．佈線板
11．．．核心基板
12．．．第一主面
13．．．第二主面
14．．．第一主面側導電層
15．．．第二主面側導電層
16．．．通孔導體
17．．．填充樹脂
18．．．表面
19．．．表面
21．．．IC晶片
22．．．表面連接端
23．．．IC晶片執行區域
31．．．第一增層
32．．．第二增層
33．．．樹脂絕緣層
34．．．樹脂絕緣層
35．．．樹脂絕緣層
36．．．樹脂絕緣層
37．．．防焊層
38．．．防焊層
39．．．表面
40．．．開口
41．．．導電層
42．．．導電層
43．．．介層導體
44．．．終端墊
45．．．焊料凸塊
46．．．開口
47．．．介層導體
48．．．焊墊
90．．．容納孔
91．．．內壁面
92．．．樹脂層
93．．．第一表面
94．．．第二表面
101．．．陶瓷電容
102．．．第一電容器主面
103．．．第二電容器主面
104．．．燒結陶瓷元件
105．．．陶瓷介電層
106．．．電容器側面
111．．．第一電源電極
112．．．第一接地電極
121．．．第二電源電極
122．．．第二接地電極
130．．．介層孔
131．．．電容器內介層導體
132．．．電容器內介層導體
141．．．內部電源電極層
142．．．內部接地電極層
161．．．基底材料
163．．．導電層
164．．．次基底材料
171．．．黏著帶
180．．．介層孔
181．．．介層孔
182．．．介層孔
183．．．介層孔
191．．．通孔
201．．．第一主面
202．．．第二主面
203．．．容納孔
204．．．核心基板
205．．．第一電容器主面
206．．．第二電容器主面
207．．．表面層電極
208．．．電容器
209．．．黏著帶
210．．．樹脂層
211．．．第一表面
212．．．第二表面
A1．．．間隙
第1圖係本發明之一示範性實施例的一佈線板之一般剖面圖；
第2圖係一示範性陶瓷電容器之一般剖面圖；
第3圖係該示範性陶瓷電容器之一內層的一般示意圖；
第4圖係該示範性陶瓷電容器之一內層的一般示意圖；
第5圖係一用以依據本發明製造一佈線板之示範性方法的流程圖；
第6圖係在該用以製造一佈線板之示範性方法期間的一步驟中之一佈線板的剖面圖；
第7圖係在該用以製造一佈線板之示範性方法期間的一步驟中之該佈線板的剖面圖；
第8圖係在該用以製造一佈線板之示範性方法期間的一步驟中之該佈線板的剖面圖；
第9圖係在該用以製造一佈線板之示範性方法期間的一步驟中之該佈線板的剖面圖；
第10圖係在該用以製造一佈線板之示範性方法期間的一步驟中之該佈線板的剖面圖；
第11圖係在該用以製造一佈線板之示範性方法期間的一步驟中之該佈線板的剖面圖；
第12圖係在該用以製造一佈線板之示範性方法期間的一步驟中之該佈線板的剖面圖；
第13圖係在該用以製造一佈線板之示範性方法期間的一步驟中之該佈線板的剖面圖；
第14圖係在該用以製造一佈線板之示範性方法期間的一步驟中之該佈線板的剖面圖；
第15圖係在一用以製造一佈線板之相關技藝方法期間的一步驟中之一佈線板的剖面圖；
第16圖係在該用以製造一佈線板之相關技藝方法期間的一步驟中之該佈線板的相似剖面圖；以及
第17圖係在該用以製造一佈線板之相關技藝方法期間的一步驟中之該佈線板的相似剖面圖。
11．．．核心基板
12．．．第一主面
13．．．第二主面
14．．．第一主面側導電層
15．．．第二主面側導電層
18．．．表面
19．．．表面
90．．．容納孔
91．．．內壁面
92．．．樹脂層
93．．．第一表面
94．．．第二表面
101．．．陶瓷電容
102．．．第一電容器主面
103．．．第二電容器主面
106．．．電容器側面
111．．．第一電源電極
112．．．第一接地電極
121．．．第二電源電極
122．．．第二接地電極
161．．．基底材料
163．．．導電層
164．．．次基底材料

Claims (9)

  1. 一種用以製造具有內建組件之佈線板的方法，包括：一核心基板製備步驟，用以製備一具有一第一主面、一第二主面及一至少在該第一主面中所開之容納孔的核心基板；一組件製備步驟，用以製備一具有一第一組件主面、一第二組件主面及一側面之組件；一容納步驟，用以在該核心基板製備步驟及該組件製備步驟後，將該組件容納於該容納孔中，同時使該第二主面及該第二組件主面朝向相同側；一樹脂層形成步驟，用以在該容納步驟後，以一樹脂層填充該容納孔之內壁面與該組件之側面間的間隙；一固定步驟，用以在該樹脂層形成步驟後，硬化該樹脂層，因而固定該組件；一絕緣層形成步驟，用以在該固定步驟後，形成一樹脂絕緣層於該第二主面及該第二組件主面上；一表面改質步驟，用以在該固定步驟後，但是在該絕緣層形成步驟前，改質該樹脂層之表面；以及一高度調整步驟，用以在該固定步驟後，但是在該表面改質步驟前，薄化該樹脂層，以便使該樹脂層之表面與一在該第一主面上所形成之第一導電層的表面對齊，其中在該表面改質步驟中改質該樹脂層之表面與該第一導電層之表面兩者。
  2. 如申請專利範圍第1項之方法，其中該表面改質步驟包括研磨該樹脂層之表面，因而改質該樹脂層之表面。
  3. 如申請專利範圍第1項之方法，其中該表面改質步驟包括實施除膠渣處理，因而改質該樹脂層之表面。
  4. 如申請專利範圍第1或2項之方法，其中該表面改質步驟包括一粗化步驟，因而粗化該樹脂層之表面。
  5. 如申請專利範圍第1或2項之方法，其中該表面改質步驟包括經由一矽烷耦合劑之使用使該樹脂層之表面經歷耦合處理。
  6. 如申請專利範圍第1或2項之方法，其中該樹脂層係在該樹脂層形成步驟中進一步形成於該第一主面及該第一組件主面上，以及係包括一樹脂薄片；以及其中該樹脂層形成步驟包括加熱該樹脂薄片及依靠著該核心基板及該組件加壓該樹脂薄片，藉此以該樹脂薄片之一部分填充該容納孔之內壁面與該組件之側面間的間隙。
  7. 如申請專利範圍第1或2項之方法，其中實施該容納步驟、該樹脂層形成步驟及該固定步驟，同時以一具有一黏著面之黏著帶將在該第二主面中所開之該容納孔的一第二開口封閉；以及其中在該固定步驟後，移除該黏著帶。
  8. 如申請專利範圍第1或2項之方法，其中該樹脂層係由一具有大致與該樹脂絕緣層之成分相同的樹脂材料所 製成。
  9. 如申請專利範圍第1或2項之方法，其中該佈線板具有一成層佈線區域，其中在該第二主面及該第二組件主面上堆疊該樹脂絕緣層及一第二導電層。
TW098145220A 2008-12-26 2009-12-28 製造具有內建組件之佈線板的方法 TWI429350B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008332596 2008-12-26
JP2009291744A JP2010171413A (ja) 2008-12-26 2009-12-24 部品内蔵配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW201034537A TW201034537A (en) 2010-09-16
TWI429350B true TWI429350B (zh) 2014-03-01

Family

ID=42283452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145220A TWI429350B (zh) 2008-12-26 2009-12-28 製造具有內建組件之佈線板的方法

Country Status (3)

Country Link
US (1) US20100163168A1 (zh)
JP (1) JP2010171413A (zh)
TW (1) TWI429350B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8951839B2 (en) 2010-03-15 2015-02-10 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP
TWI446497B (zh) 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
JP5444473B2 (ja) * 2010-10-01 2014-03-19 株式会社メイコー 部品内蔵基板及び部品内蔵基板の製造方法
CN103733330A (zh) * 2011-08-01 2014-04-16 日本特殊陶业株式会社 半导体功率模块、半导体功率模块的制造方法、电路板
JP2013074178A (ja) 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP6166878B2 (ja) 2012-08-30 2017-07-19 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
JP5400235B1 (ja) * 2012-11-09 2014-01-29 太陽誘電株式会社 電子部品内蔵基板
US9386701B2 (en) * 2012-11-30 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
DE112013006630T5 (de) * 2013-02-08 2015-10-22 Fujikura Ltd. Platte mit eingebetteter Komponente und Verfahren zum Herstellen derselben
JP2015035497A (ja) 2013-08-09 2015-02-19 イビデン株式会社 電子部品内蔵配線板
JP2015035496A (ja) * 2013-08-09 2015-02-19 イビデン株式会社 電子部品内蔵配線板の製造方法
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP2016076656A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
US11227825B2 (en) * 2015-12-21 2022-01-18 Intel Corporation High performance integrated RF passives using dual lithography process
JP6259054B2 (ja) * 2016-12-01 2018-01-10 京セラ株式会社 配線基板の製造方法
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
US11088090B1 (en) * 2020-02-12 2021-08-10 Qualcomm Incorporated Package comprising a substrate that includes a stress buffer layer
EP4099807A1 (en) * 2021-06-01 2022-12-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier interconnection and manufacturing method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908094A (en) * 1986-04-14 1990-03-13 International Business Machines Corporation Method for laminating organic materials via surface modification
CN1971899B (zh) * 1997-10-17 2010-05-12 揖斐电株式会社 封装基板
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2002158450A (ja) * 2000-09-06 2002-05-31 Ngk Spark Plug Co Ltd 配線基板
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
US7438969B2 (en) * 2002-07-10 2008-10-21 Ngk Spark Plug Co., Ltd. Filling material, multilayer wiring board, and process of producing multilayer wiring board
US7696442B2 (en) * 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP4964481B2 (ja) * 2006-03-24 2012-06-27 日本特殊陶業株式会社 配線基板
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same

Also Published As

Publication number Publication date
JP2010171413A (ja) 2010-08-05
TW201034537A (en) 2010-09-16
US20100163168A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
TWI429350B (zh) 製造具有內建組件之佈線板的方法
TWI404471B (zh) 製造具有內建組件之佈線板的方法
TWI423745B (zh) 具內嵌元件之配線板及其製造方法
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US8130507B2 (en) Component built-in wiring board
KR101478876B1 (ko) 부품 내장 배선기판의 제조방법
US7704548B2 (en) Method for manufacturing wiring board
US7532453B2 (en) Built-in capacitor type wiring board and method for manufacturing the same
JP2007258542A (ja) 配線基板
JP2009147178A (ja) セラミック部品及びその製造方法、配線基板
JP2009027125A (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP5078759B2 (ja) 配線基板内蔵用電子部品及び配線基板
JP2012151154A (ja) 部品内蔵配線基板の製造方法
JP2008270778A (ja) 部品内蔵配線基板の製造方法
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP2007258544A (ja) 配線基板及びその製造方法
JP2009004458A (ja) コンデンサ内蔵配線基板及びその製造方法
JP2007012960A (ja) 高誘電率材シート及びその製造方法、配線基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees