KR101478876B1 - 부품 내장 배선기판의 제조방법 - Google Patents

부품 내장 배선기판의 제조방법 Download PDF

Info

Publication number
KR101478876B1
KR101478876B1 KR20120109107A KR20120109107A KR101478876B1 KR 101478876 B1 KR101478876 B1 KR 101478876B1 KR 20120109107 A KR20120109107 A KR 20120109107A KR 20120109107 A KR20120109107 A KR 20120109107A KR 101478876 B1 KR101478876 B1 KR 101478876B1
Authority
KR
South Korea
Prior art keywords
hole portion
resin
core
main surface
receiving hole
Prior art date
Application number
KR20120109107A
Other languages
English (en)
Other versions
KR20130034637A (ko
Inventor
겐지 스즈키
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20130034637A publication Critical patent/KR20130034637A/ko
Application granted granted Critical
Publication of KR101478876B1 publication Critical patent/KR101478876B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.

Abstract

(과제) 수지충전재와 코어기판과의 밀착성을 개선함에 의해서 신뢰성이 우수한 부품 내장 배선기판을 제조하는 것이 가능한 부품 내장 배선기판의 제조방법을 제공하는 것.
(해결수단) 코어기판 준비공정에서는 코어기판(11)을 준비하고, 수용구멍부 형성공정에서는 수용구멍부(90)를 코어기판(11)에 형성하고, 관통구멍부 형성공정에서는 관통구멍부(14)를 형성한다. 도금층 형성공정에서는 수용구멍부(90)의 내벽면(91)에 대해서 도금층(92)을 형성함과 아울러, 관통구멍부(14)의 내벽면에 대해서 공동부를 가지는 스루홀 도체가 되는 도금층(71)을 형성한다. 수용공정에서는 부품(101)을 수용구멍부(90)에 수용한다. 수지매립공정에서는 수용구멍부(90)의 내벽면(91)과 부품 측면(106) 간의 간극 및 공동부에 대해서 수지충전재(93)를 충전하여 매립한다.

Description

부품 내장 배선기판의 제조방법{METHOD OF MANUFACTURING WIRING BOARD WITH BUILT-IN COMPONENT}
본 발명은 내부에 콘덴서 등의 부품이 수용되어 있는 부품 내장 배선기판의 제조방법에 관한 것이다.
컴퓨터의 마이크로 프로세서 등으로서 사용되는 반도체 집적회로 소자(IC칩)는 최근 더욱더 고속화, 고기능화되고 있으며, 이것에 부수하여 단자의 개수가 증가하여 단자 간의 피치도 좁아지게 되는 경향에 있다. 일반적으로 IC칩의 저면에는 다수의 단자가 밀집되어 어레이 형상으로 배치되어 있고, 이러한 단자 군(群)은 마더보드 측의 단자 군에 대해서 플립 칩의 형태로 접속된다. 다만, IC칩 측의 단자 군과 마더보드 측의 단자 군에서는 단자 간의 피치에 큰 차이가 있는 점에서 IC칩을 마더보드 상에 직접적으로 접속하는 것은 곤란하다. 그래서, 통상은 IC칩을 IC칩 탑재용 배선기판 상에 탑재하여 이루어지는 반도체 패키지를 제작하고, 이 반도체 패키지를 마더보드 상에 탑재한다는 수법이 채용된다.
이러한 종류의 패키지를 구성하는 IC칩 탑재용 배선기판에 있어서는 IC칩의 스위칭 노이즈의 저감이나 전원 전압의 안정화를 도모하기 위해서, 콘덴서("캐패시터"라고도 한다)를 형성하는 것이 제안되어 있다. 그 일례로서 고분자 재료제의 코어기판 내에 콘덴서를 매립함과 아울러, 이 코어기판의 표면 및 이면에 빌드업층을 형성한 배선기판이 종래부터 제안되어 있다(예를 들면, 특허문헌 1, 2 참조).
상기 종래의 배선기판의 제조방법의 일례를 이하에 설명한다. 우선, 코어 주면(主面)(201) 및 코어 이면(裏面)(202)의 양방에서 개구되는 수용구멍부(203)를 가지는 고분자 재료제의 코어기판(204)을 준비한다(도 15 참조). 아울러, 콘덴서 주면(205) 및 콘덴서 이면(206)에 각각 복수의 표층 전극(207)을 돌출 형성한 콘덴서(208)(도 15 참조)를 준비한다. 그 다음, 코어 이면(202)측에 점착 테이프(209)를 붙이는 테이핑공정을 실시하여, 수용구멍부(203)의 코어 이면(202)측의 개구를 미리 밀봉한다. 그리고, 수용구멍부(203) 내에 콘덴서(208)를 수용하는 수용공정을 실시하여, 콘덴서 이면(206)을 점착 테이프(209)의 점착면에 붙여서 임시 고정한다(도 15 참조). 그 다음, 수용구멍부(203)의 내벽면(210)과 콘덴서(208)의 측면 간의 간극(A1)을 코어 주면(201)에 접하는 수지충전재(211)의 일부로 매립하고, 수지충전재(211)를 경화 수축시킴에 의해서 콘덴서(208)를 고정한다(도 16 참조). 그리고, 점착 테이프(209)를 박리한 후, 코어 주면(201)측에 대해서 수지층간 절연층 및 도체층을 교호로 적층하여 주면측 빌드업층을 형성함과 아울러, 코어 이면(202)측에 대해서 수지층간 절연층 및 도체층을 교호로 적층하여 이면측 빌드업층을 형성한다. 그 결과, 소망하는 배선기판이 얻어진다.
특허문헌 1 : 일본국 특허공개 2002-217544호 공보(도 1 등) 특허문헌 2 : 일본국 특허공개 2002-237683호 공보(도 1 등)
그런데, 상기한 구조에 있어서는 코어기판(204)과 수지충전재(211)가 서로 다른 종류의 수지재료로 이루어짐으로써 열팽창 계수가 서로 다른 것이 일반적으로 많다. 이 때문에, 코어기판(204)과 수지충전재(211)의 열팽창 계수의 차이에 기인하여 수용구멍부(203)의 내벽면(210)과 상기 내벽면(210)에 접하는 수지충전재(211)의 접촉면(212)과의 밀착성에 문제가 생기는 경우가 많다. 따라서, 수지충전재(211)와 코어기판(204)과의 사이에 층간박리(Delamination)가 발생하여, 제조되는 배선기판이 불량품으로 되기 때문에, 배선기판의 신뢰성이 저하될 우려가 있다.
본 발명은 상기한 과제를 감안하여 이루어진 것으로서, 그 목적은, 수지충전재와 코어기판과의 밀착성을 개선함에 의해서 신뢰성이 우수한 부품 내장 배선기판을 제조하는 것이 가능한 부품 내장 배선기판의 제조방법을 제공하는 것에 있다.
그리고, 상기 과제를 해결하기 위한 수단(수단 1)으로서는, 코어 주면 및 코어 이면을 가지는 코어기판을 준비하는 코어기판 준비공정과; 적어도 상기 코어 주면 측에서 개구되는 수용구멍부를 상기 코어기판에 형성하는 수용구멍부 형성공정과; 상기 코어기판에 있어서 그 두께방향으로 관통하는 관통구멍부를 형성하는 관통구멍부 형성공정과; 상기 수용구멍부의 내벽면에 대해서 도금층을 형성함과 아울러, 상기 관통구멍부의 내벽면에 대해서 공동부를 가지는 스루홀 도체가 되는 도금층을 형성하는 도금층 형성공정과; 부품 주면, 부품 이면 및 부품 측면을 가지는 부품을 상기 코어 주면과 상기 부품 주면을 같은 측으로 향하게 한 상태로 상기 수용구멍부에 수용하는 수용공정과; 상기 수용구멍부의 내벽면과 상기 부품 측면 간의 간극 및 상기 공동부에 대해서 수지충전재를 충전하여 매립하는 수지매립공정과; 상기 코어 주면 및 상기 부품 주면 상에 있어서, 수지층간 절연층 및 도체층을 교호로 적층하여 배선 적층부를 형성하는 배선 적층부 형성공정;을 포함하는 것을 특징으로 하는 부품 내장 배선기판의 제조방법.
따라서, 상기 수단 1의 부품 내장 배선기판의 제조방법에 의하면, 도금층 형성공정에 있어서 수용구멍부의 내벽면에 대해서 도금층을 형성하고 있다. 그 결과, 수지매립공정에 있어서 수용구멍부의 내벽면과 부품 측면 간의 간극에 대해서 수지충전재를 충전하여 매립하였을 때에 수지충전재를 수용구멍부의 내벽면에 확실하게 밀착시킬 수 있다. 따라서, 층간박리 등의 발생을 방지할 수 있기 때문에, 신뢰성이 우수한 부품 내장 배선기판을 얻을 수 있다. 또, 도금층 형성공정에서는 수용구멍의 내벽면에 대해서 도금층을 형성하는 공정과 관통구멍부의 내벽면에 대해서 도금층을 형성하는 공정을 동시에 실시할 수 있기 때문에 제조 코스트를 억제할 수 있다.
또한, 수단 1에서는 수용구멍부의 내벽면에 형성된 도금층에 의해서 스루홀 도체로부터의 노이즈를 차폐할 수 있다. 또, 부품으로부터의 노이즈가 부품의 외부에 영향을 주는 것도 방지할 수 있다. 따라서, 노이즈 장해가 되는 문제를 저감할 수 있다. 또, 도금층에 의해서 노이즈를 차폐할 수 있는 것이므로, 스루홀 도체와 부품을 서로 접근시켜서 배치할 수 있기 때문에, 부품 내장 배선기판 내의 배선을 밀집시켜서 부품 내장 배선기판의 소형화를 도모할 수 있다.
이하, 부품 내장 배선기판의 제조방법에 대해 설명한다.
코어기판 준비공정에서는, 코어 주면 및 코어 이면을 가지는 코어기판을 종래의 주지된 수법에 따라서 제작하여 미리 준비해 둔다. 계속되는 수용구멍부 형성공정에서는, 적어도 코어 주면에서 개구되는 수용구멍부를 코어기판에 형성한다. 즉, 상기 수용구멍부는 코어 주면 측으로만 개구되는 비관통구멍이어도 좋고, 혹은 코어 주면 및 코어 이면의 양측에서 개구되는 관통구멍이어도 좋다.
코어기판을 형성하는 재료는 특히 한정되지 않지만, 바람직한 코어기판은 고분자 재료를 주체로 하여 형성된다. 코어기판을 형성하기 위한 고분자 재료의 구체적인 예로서는, 예를 들면 EP수지(에폭시 수지), PI수지(폴리이미드 수지), BT수지(비스마레이미드-트리아진 수지), PPE수지(폴리페닐렌에테르 수지) 등이 있다.
또한, 코어기판의 두께는 특히 한정되지 않지만, 예를 들면 0.3㎜ 이상 0.5㎜ 이하인 것이 바람직하다. 만일, 코어기판의 두께가 0.3㎜ 미만이면, 코어기판이 얇아지게 되기 때문에, 코어기판의 강도, 나아가서는 부품 내장 배선기판의 전체 강도가 저하된다. 한편, 코어기판의 두께가 0.5㎜보다도 크면, 공동부가 좁고 깊은 형상이 되기 때문에, 공동부에 대해서 수지충전재를 충전하여 매립하는 것이 곤란하게 된다.
계속되는 관통구멍부 형성공정에서는, 코어기판에 있어서 그 두께방향으로 관통하는 관통구멍부를 형성한다. 계속되는 도금층 형성공정에서는, 수용구멍부의 내벽면에 대해서 도금층을 형성함과 아울러, 관통구멍부의 내벽면에 대해서 공동부를 가지는 스루홀 도체가 되는 도금층을 형성한다.
또한, 도금층은 도전성의 금속재료 등에 의해서 형성하는 것이 가능하다. 도금층을 구성하는 금속재료로서는, 예를 들면 티탄, 몰리브덴, 구리, 크롬, 코발트, 텅스텐, 니켈, 탄탈, 니오브 등을 들 수 있다. 특히 도금층을 구성하는 금속재료로서는 가능한 구리 등의 양도체를 이용하는 것이 바람직하다.
또, 도금층의 두께는 특히 한정되지 않지만, 예를 들면 2㎛ 이상 50㎛ 이하로 설정되는 것이 좋다. 즉, 도금층의 두께가 2㎛ 미만이면, 도금층을 배치하였다 하더라도 상기한 노이즈를 충분히 차폐할 수 없다. 또, 도금층의 두께가 50㎛를 넘을 경우에는 도금층을 형성하기 어렵게 될 우려가 있다.
또한, 도금층 형성공정 이후 또한 수지매립공정 이전에, 수용구멍부의 내벽면에 형성된 도금층의 표면 및 관통구멍부의 내벽면에 형성된 도금층의 표면 중 적어도 수용구멍부의 내벽면에 형성된 도금층의 표면을 조화(粗化)하는 표면조화공정을 실시하는 것이 바람직하다. 이와 같이 하면, 도금층의 표면에 요철이 형성되어 표면적이 커지기 때문에, 수지매립공정에 있어서 수용구멍부의 내벽면과 부품 측면 간의 간극에 대해서 수지충전재를 충전하여 매립하였을 때에, 수지충전재를 수용구멍부의 내벽면에 확실하게 밀착시킬 수 있다.
또한, 표면조화공정은 도금층 형성공정 이후 또한 수용공정 이전에 실시되는 것이어도 좋고, 수용공정 이후 또한 수지매립공정 이전에 실시되는 것이어도 좋다. 표면조화공정을 도금층 형성공정 이후 또한 수용공정 이전에 실시하도록 하면, 도금층의 표면의 조화를 부품에 방해받지 않고 실시할 수 있다. 한편, 표면조화공정을 수용공정 이후 또한 수지매립공정 이전에 실시하도록 하면, 도금층의 표면에 더하여 부품의 표면에 있는 구성(전극 등)도 조화할 수 있다.
또한, 특히 도금층의 표면이 조화되어 있는 경우, 도금층은 수용구멍부의 내벽면, 관통구멍부의 내벽면, 코어 주면 및 코어 이면을 포함하는 코어기판의 표면 전체에 대해서 도금을 실시함에 의해서 형성된 전면 도금층인 것이 바람직하다. 이와 같이 하면, 조화면인 도금층의 표면적이 한층 더 커지기 때문에, 수지매립공정을 실시하였을 때에 도금층과 수지충전재와의 접촉면적이 한층 더 증대하여 수지충전재와 코어기판과의 밀착성이 한층 더 향상된다. 또한, 도금층에 의해서 노이즈를 한층 더 확실하게 차폐할 수 있다.
계속되는 수용공정에서는, 코어 주면과 부품 주면을 같은 측으로 항하게 한 상태로 수용구멍부에 부품을 수용한다. 또한, 부품은 완전하게 매설된 상태로 수용구멍부에 수용되고 있어도 좋고, 일부분이 수용구멍부의 개구부에서 돌출된 상태로 수용구멍부에 수용되어 있어도 좋으나, 완전하게 매설된 상태로 수용구멍부에 수용되는 것이 바람직하다. 이와 같이 하면, 수용공정이 종료되었을 때에 수용구멍부의 개구부로부터의 부품의 돌출을 방지할 수 있다. 또한, 이후의 수지매립공정에 있어서 코어 주면 및 부품 주면 상에 수지층간 절연층을 형성할 때에, 코어 주면 및 부품 주면에 접하는 수지층간 절연층의 표면을 평탄하게 할 수 있어 부품 내장 배선기판의 치수 정밀도가 향상된다.
또, 수용공정에 있어서, 수용구멍부에 수용되는 부품은 부품 주면, 부품 이면 및 부품 측면을 가지고 있다. 부품의 형상은 임의로 설정하는 것이 가능하지만, 예를 들면 부품 주면의 면적이 부품 측면의 면적보다도 큰 판형상인 것이 바람직하다. 이와 같이 하면, 수용구멍부에 부품을 수용하였을 때에 수용구멍부의 내벽면과 부품 측면과의 거리가 작아지기 때문에, 수용구멍부에 충전되는 수지충전재의 체적을 그렇게 크게 하지 않아도 된다. 또, 부품을 평면측에서 보았을 때의 형상으로서는 복수의 변(邊)을 가지는 다각형상인 것이 바람직하다. 다각형상으로서는 예를 들면 직사각형상, 삼각형상, 육각형상 등을 들 수 있으나, 특히 일반적인 형상인 직사각형상인 것이 바람직하다. 여기서, "직사각형상"이란, 평면측에서 보았을 때에 완전한 직사각형상인 것만을 말하는 것이 아니라, 코너부가 모따기된 형상이나 변의 일부가 곡선으로 되어 있는 형상도 포함하는 것으로 한다.
또한, 최적한 부품으로서는 콘덴서, 반도체 집적회로 소자(IC칩), 반도체 제조 프로세스에서 제조된 MEMS(Micro Electro Mechanical Systems) 소자 등을 들 수 있다.
또, 최적한 콘덴서의 예로서는 칩 콘덴서나, 유전체층을 통해서 복수의 내부 전극층이 적층 배치된 구조를 가지며, 복수의 내부 전극층에 접속되는 복수의 비아 도체 및 복수의 비아 도체에 있어서의 적어도 부품 주면측의 단부에 접속된 복수의 표층 전극을 구비하는 콘덴서 등을 들 수 있다. 또한, 콘덴서는 복수의 비아 도체가 전체적으로 어레이 형상으로 배치된 비아 어레이 타입의 콘덴서인 것이 바람직하다. 이와 같은 구조이면, 콘덴서의 인덕턴스의 저감화가 도모되어 노이즈 흡수나 전원 변동 평활화를 위한 고속 전원 공급이 가능하게 된다. 또, 콘덴서 전체의 소형화가 도모되기 쉬워지게 되고, 나아가서는 부품 내장 배선기판 전체의 소형화도 도모되기 쉬워지게 된다. 또한, 작은 것에 비해 고정전용량이 달성되기 쉽고, 보다 안정된 전원 공급이 가능하게 된다.
콘덴서를 구성하는 유전체층으로서는 세라믹 유전체층, 수지 유전체층, 세라믹-수지 복합재료로 이루어지는 유전체층 등을 들 수 있다.
내부 전극층, 비아 도체, 표층 전극으로서는 특히 한정되지 않지만, 예를 들면 유전체층이 세라믹 유전체층인 경우에는 메탈라이즈 도체인 것이 바람직하다. 또한, 메탈라이즈 도체는 금속 분말을 포함하는 도체 페이스트를 종래의 주지 수법, 예를 들면 메탈라이즈 인쇄법으로 도포한 후에 소성함에 의해서 형성된다.
계속되는 수지매립공정에서는, 수용구멍부의 내벽면과 부품 측면 간의 간극 및 공동부에 대해서 수지충전재를 충전하여 매립한다. 또한, 수지충전재는 절연성, 내열성, 내습성 등을 고려하여 적절하게 선택할 수 있다. 수지충전재를 형성하기 위한 고분자 재료의 최적한 예로서는 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등을 들 수 있다.
또한, 수지매립공정은 코어 주면 및 부품 주면 상에 수지충전재의 형성재료인 시트형상의 절연층을 점착하는 절연층 점착공정과, 절연층 점착공정 후 가열 가압함에 의해서 절연층의 일부를 수용구멍부의 내벽면과 부품 측면 간의 간극에 충전하여 부품을 고정함과 아울러, 절연층의 일부를 공동부에 충전하여 매립하는 충전공정을 포함하고 있어도 좋다. 이와 같이 하면, 충전공정에 있어서 부품을 고정하는 공정과 공동부를 매립하는 공정을 동시에 실시할 수 있기 때문에, 제조 코스트를 한층 더 억제할 수 있다. 또, 절연층(수지충전재)의 일부를 이용하여 부품의 고정과 공동부의 충전이 실시되기 때문에, 수용구멍부의 내벽면과 부품 측면 간의 간극에 충전되는 수지충전재와 공동부에 충전되는 수지충전재는 실질적으로 동일한 조성의 수지재료에 의해서 형성되는 것이 된다. 따라서, 부품을 고정하는 공정을 실시하는 경우와 공동부를 매립하는 공정을 실시하는 경우에 별도의 재료를 준비하지 않아도 된다. 따라서, 부품 내장 배선기판의 제조에 필요한 재료가 적어지게 되기 때문에, 부품 내장 배선기판의 저코스트화를 도모하는 것이 가능하게 된다. 게다가, 수지충전재의 형성재료가 시트형상의 절연층이기 때문에, 절연층이 액상인 경우에 비해서, 절연층의 일부에 의해서 수용구멍부의 내벽면과 부품 측면 간의 간극를 매립하거나 공동부를 매립할 때의 취급이 용이하게 된다.
또, 수지매립공정은 수용구멍부의 코어 주면측 개구 또는 관통구멍부의 코어 주면측 개구를 커버부재로 덮는 폐색(閉塞)공정과; 수용구멍부 및 관통구멍부 중 코어 주면측 개구가 커버부재에 의해서 덮여져 있지 않은 측의 구멍부에 수지충전재의 형성재료인 구멍매립재를 충전하는 제 1 충전공정과; 제 1 충전공정 후, 코어 주면측에서 커버부재를 제거하는 제거공정과; 제거공정 후, 코어 주면 상에 수지충전재의 형성재료인 시트형상의 절연층을 점착하는 절연층 점착공정과; 절연층 점착공정 후, 가열 가압함에 의해서 수용구멍부 및 관통구멍부 중 구멍매립재가 충전되어 있지 않은 측의 구멍부에 절연층의 일부를 충전하는 제 2 충전공정;을 포함하고 있어도 좋다. 이와 같이 하면, 부품을 고정하는 공정과 공동부를 매립하는 공정에 있어서 각각 적합한 재료를 이용할 수 있기 때문에, 수지매립공정을 확실하게 실시할 수 있다. 예를 들면, 구멍매립재의 형성재료로서 액상의 재료를 이용하면, 수용구멍부의 내벽면과 부품 측면 간의 간극 및 공동부에 대한 구멍매립재의 추종성이 향상되기 때문에, 수지매립공정을 확실하게 실시할 수 있다.
또한, 부품 내장 배선기판이, 배선기판이 될 기판형성영역이 평면방향을 따라서 복수 배치된 다수개 취득용 배선기판인 경우, 폐색공정에서는 수용구멍부의 코어 주면측 개구를 커버부재로 덮고, 제 1 충전공정에서는 관통구멍부에 구멍매립재를 충전하고, 제 2 충전공정에서는 수용구멍부에 절연층의 일부를 충전하는 것이 바람직하다. 일반적으로 콘덴서 등의 부품을 수용하기 위한 수용구멍부는 1개의 기판형성영역에 대해서 1개만 존재한다. 한편, 스루홀 도체가 형성되는 관통구멍부는 1개의 기판형성영역에 있어서 다수 존재한다. 따라서, 수용구멍부의 코어 주면측 개구를 커버부재로 덮도록 하면, 관통구멍부의 코어 주면측 개구를 커버부재로 덮는 경우보다도 커버부재의 수를 줄일 수 있기 때문에, 부품 내장 배선기판의 제조가 용이하게 된다.
계속되는 배선 적층부 형성공정에서는, 코어 주면 및 부품 주면 상에 있어서 수지층간 절연층 및 도체층을 교호로 적층하여 배선 적층부를 형성한다. 이와 같이 하면, 배선 적층부에 전기회로를 형성할 수 있기 때문에, 부품 내장 배선기판의 고기능화를 도모할 수 있다. 또, 배선 적층부는 코어 주면 및 부품 주면 상에만 형성되지만, 코어 이면 및 부품 이면 상에도 배선 적층부와 같은 구조의 적층부가 더 형성되어 있어도 좋다. 이와 같이 구성하면, 코어 주면 및 부품 주면 상에 형성된 배선 적층부만이 아니라 코어 이면 및 부품 이면 상에 형성된 적층부에도 전기회로를 형성할 수 있기 때문에, 부품 내장 배선기판의 고기능화를 한층 더 도모할 수 있다.
수지층간 절연층은 절연성, 내열성, 내습성 등을 고려하여 적절하게 선택할 수 있다. 수지층간 절연층을 형성하기 위한 고분자 재료의 최적한 예로서는 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등의 열경화성 수지, 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지, 폴리프로필렌 수지 등의 열가소성 수지 등을 들 수 있다.
한편, 도체층은 도전성의 금속재료 등에 의해서 형성하는 것이 가능하다. 도체층을 구성하는 금속재료로서는, 예를 들면 구리, 은, 철, 코발트, 니켈 등을 들 수 있다.
또한, 도금층이 상기한 전면 도금층인 경우, 수지매립공정 이후 또한 배선 적층부 형성공정 이전에, 수지충전재를 얇게 함에 의해서 수지충전재의 표면을 코어 주면 상에 형성된 도금층의 표면과 같은 높이로 맞추는 높이맞춤공정을 실시하는 것이 바람직하다. 이와 같이 하면, 수지충전재의 표면이 코어 주면 상에 형성된 도금층의 표면과 일치하게 된다. 따라서, 수지충전재의 표면 및 도금층의 표면에 접하는 수지층간 절연층의 표면을 평탄하게 할 수 있어 부품 내장 배선기판의 치수 정밀도가 향상된다.
또한, 높이맞춤공정에 있어서, 수지충전재를 얇게 함에 의해서 수지충전재의 표면을 코어 주면 상에 형성된 도금층의 표면과 같은 높이로 맞추는 방법으로서는, 수지충전재의 일부를 기계적으로 제거하는 방법이나, 수지충전재의 일부를 화학적으로 제거하는 방법 등을 들 수 있다. 그러나, 높이맞춤공정에서는 수지충전재의 일부를 기계적으로 제거하는 것이 바람직하다. 이와 같이 하면, 수지충전재의 일부를 화학적으로 제거하는 경우보다도 저렴한 비용으로 또한 간단하게 높이맞춤공정을 실시할 수 있다.
도 1은 본 발명을 구체화한 제 1 실시형태의 배선기판을 나타내는 개략 단면도
도 2는 상기 배선기판에 있어서의 세라믹 콘덴서를 나타내는 개략 단면도
도 3은 상기 세라믹 콘덴서의 내층에 있어서의 접속을 나타내는 개략 설명도
도 4는 상기 세라믹 콘덴서의 내층에 있어서의 접속을 나타내는 개략 설명도
도 5는 제 1 실시형태에 있어서의 배선기판의 제조방법을 나타내는 설명도
도 6은 제 1 실시형태에 있어서의 배선기판의 제조방법을 나타내는 설명도
도 7은 제 1 실시형태에 있어서의 배선기판의 제조방법을 나타내는 설명도
도 8은 제 1 실시형태에 있어서의 배선기판의 제조방법을 나타내는 설명도
도 9는 제 1 실시형태에 있어서의 배선기판의 제조방법을 나타내는 설명도
도 10은 제 1 실시형태에 있어서의 배선기판의 제조방법을 나타내는 설명도
도 11은 제 2 실시형태에 있어서의 배선기판의 제조방법을 나타내는 설명도
도 12는 제 2 실시형태에 있어서의 배선기판의 제조방법을 나타내는 설명도
도 13은 제 2 실시형태에 있어서의 배선기판의 제조방법을 나타내는 설명도
도 14는 다른 실시형태에 있어서의 배선기판을 나타내는 개략 단면도
도 15는 종래 기술에 있어서의 배선기판의 제조방법의 설명도
도 16은 종래 기술에 있어서의 배선기판의 제조방법의 설명도
[제 1 실시형태]
이하, 본 발명의 부품 내장 배선기판을 구체화한 제 1 실시형태를 도면에 의거하여 상세하게 설명한다.
도 1에 나타낸 바와 같이, 본 실시형태의 부품 내장 배선기판(이하 "배선기판"이라 한다)(10)은 IC칩 탑재용의 배선기판이다. 배선기판(10)은 대략 직사각형 판형상의 코어기판(11)과, 코어기판(11)의 코어 주면(12)(도 1에서는 상면) 상에 형성되는 주면측 빌드업층(31)(배선 적층부)과, 코어기판(11)의 코어 이면(13)(도 1에서는 하면) 상에 형성되는 이면측 빌드업층(32)(적층부)으로 이루어진다.
본 실시형태의 코어기판(11)은, 평면측에서 보았을 때(이하 간단히 '평면시'라고도 한다) 세로 25㎜×가로 25㎜×두께 0.4㎜의 대략 직가삭형 판형상이다. 코어기판(11)은 열경화성 수지(에폭시 수지)로 이루어지며, 평면방향(XY방향)에 있어서의 열팽창 계수가 10∼30ppm/℃ 정도(구체적으로는 18ppm/℃)로 되어 있다. 또한, 코어기판(11)의 열팽창 계수는 0℃∼유리전이온도(Tg) 사이의 측정값의 평균값을 말한다.
도 1에 나타낸 바와 같이, 코어기판(11)에는 복수의 관통구멍부(14)가 코어 주면(12) 및 코어 이면(13)을 관통하도록 형성되어 있다. 그리고, 각 관통구멍부(14)의 내벽면에는 공동부(15)(도 6, 도 7 참조)를 가지는 스루홀 도체(16)가 형성되어 있다. 상기 스루홀 도체(16)는 코어기판(11)의 코어 주면(12)측과 코어 이면(13)측을 접속 도통하고 있다. 또한, 공동부(15)는 고분자 재료(본 실시형태에서는 열경화성 수지인 에폭시 수지)로 이루어지는 수지충전재(93)로 메워져 있다. 또, 코어기판(11)의 코어 주면(12)에는 구리로 이루어지는 주면측 도체층(17)이 패턴 형성되고, 코어기판(11)의 코어 이면(13)에는 상기와 마찬가지로 구리로 이루어지는 이면측 도체층(18)이 패턴 형성되어 있다. 각 도체층(17,18)은 스루홀 도체(16)에 전기적으로 접속되어 있다.
도 1에 나타낸 바와 같이, 코어기판(11)은 코어 주면(12)의 중앙부 및 코어 이면(13)의 중앙부에서 개구되는 평면시 직사각형상의 수용구멍부(90)를 1개 가지고 있다. 즉, 수용구멍부(90)는 관통구멍이다. 또, 수용구멍부(90)의 내벽면(91) 상에는 이 내벽면(91) 전체를 덮는 도금층(92)이 배치되어 있다.
그리고, 수용구멍부(90) 내에는 도 2∼도 4에 나타내는 세라믹 콘덴서(101)(부품)가 매립된 상태로 수용되어 있다. 또한, 세라믹 콘덴서(101)는 그 콘덴서 주면(102)(도 1에서는 상면)을 코어기판(11)의 코어 주면(12)과 같은 측으로 향하게 하고, 또한 콘덴서 이면(103)(도 1에서는 하면)을 코어기판(11)의 코어 이면(13)과 같은 측으로 향하게 한 상태로 수용되어 있다. 본 실시형태의 세라믹 콘덴서(101)는 평면측에서 보았을 때 세로 14.0㎜×가로 14.0㎜×두께 0.4㎜의 대략 직사각형상을 이루는 판상물이다.
도 1∼도 4에 나타낸 바와 같이, 본 실시형태의 세라믹 콘덴서(101)는 이른바 비아 어레이 타입의 콘덴서이다. 세라믹 콘덴서(101)를 구성하는 세라믹 소결체(104)의 열팽창 계수는 8∼12ppm/℃ 정도이고, 구체적으로는 9.5ppm/℃ 정도로 되어 있다. 또한, 세라믹 소결체(104)의 열팽창 계수는 30℃∼250℃ 사이의 측정값의 평균값을 말한다. 또, 세라믹 소결체(104)는 부품 주면인 1개의 콘덴서 주면(102)(도 1에서는 상면)과, 부품 이면인 1개의 콘덴서 이면(103)(도 1에서는 하면)과, 부품 측면인 4개의 콘덴서 측면(106)을 가지고 있다. 세라믹 소결체(104)는 세라믹 유전체층(105)을 사이에 두고서 전원용 내부 전극층(141)과 그랜드용 내부 전극층(142)을 교호로 적층 배치한 구조를 가지고 있다. 세라믹 유전체층(105)은 고유전체 세라믹의 일종인 티탄산바륨의 소결체로 이루어지며, 전원용 내부 전극층(141) 및 그랜드용 내부 전극층(142) 간의 유전체로서 기능한다. 전원용 내부 전극층(141) 및 그랜드용 내부 전극층(142)은 모두 니켈을 주성분으로 하여 형성된 층으로서, 세라믹 소결체(104)의 내부에 있어서 1층 걸러 배치되어 있다.
도 1∼도 4에 나타낸 바와 같이, 세라믹 소결체(104)에는 다수의 비아 홀(130)이 형성되어 있다. 이들 비아 홀(130)은 세라믹 소결체(104)를 그 두께방향으로 관통함과 아울러, 전체 면에 걸쳐서 어레이형상(예를 들면, 격자형상)으로 배치되어 있다. 각 비아 홀(130) 내에는 세라믹 소결체(104)의 콘덴서 주면(102) 및 콘덴서 이면(103) 간을 연통하는 복수의 비아 도체(131,132)가 니켈을 주재료로 하여 형성되어 있다. 각 전원용 비아 도체(131)는 각 전원용 내부 전극층(141)을 관통하고 있으며, 이것들끼리를 서로 전기적으로 접속하고 있다. 각 그랜드용 비아 도체(132)는 각 그랜드용 내부 전극층(142)을 관통하고 있으며, 이것들끼리를 서로 전기적으로 접속하고 있다. 각 전원용 비아 도체(131) 및 각 그랜드용 비아 도체(132)는 전체적으로 어레이형상으로 배치되어 있다. 본 실시형태에서는 설명의 편의상 비아 도체(131,132)를 5열×5열로 도시하였으나, 실제로는 더 많은 열이 존재하고 있다.
그리고, 도 2에 나타낸 바와 같이, 세라믹 소결체(104)의 콘덴서 주면(102) 상에는 복수의 주면측 전원용 전극(111)(표층 전극)과 복수의 주면측 그랜드용 전극(112)(표층 전극)이 돌출 형성되어 있다. 또한, 각 주면측 그랜드용 전극(112)은 콘덴서 주면(102) 상에 있어서 개별로 형성되어 있으나, 일체로 형성되어 있어도 좋다. 주면측 전원용 전극(111)은 복수의 전원용 비아 도체(131)에 있어서의 콘덴서 주면(102)측의 단면에 대해서 직접 접속되고, 주면측 그랜드용 전극(112)은 복수의 그랜드용 비아 도체(132)에 있어서의 콘덴서 주면(102)측의 단면에 대해서 직접 접속되어 있다. 또, 세라믹 소결체(104)의 콘덴서 이면(103) 상에는 복수의 이면측 전원용 전극(121)(표층 전극)과 복수의 이면측 그랜드용 전극(122)(표층 전극)이 돌출 형성되어 있다. 또한, 각 이면측 그랜드용 전극(122)은 콘덴서 이면(103) 상에 있어서 개별로 형성되어 있으나, 일체로 형성되어 있어도 좋다. 이면측 전원용 전극(121)은 복수의 전원용 비아 도체(131)에 있어서의 콘덴서 이면(103)측의 단면에 대해서 직접 접속되고, 이면측 그랜드용 전극(122)은 복수의 그랜드용 비아 도체(132)에 있어서의 콘덴서 이면(103)측의 단면에 대해서 직접 접속되어 있다. 따라서, 전원용 전극(111,121)은 전원용 비아 도체(131) 및 전원용 내부 전극층(141)에 도통하고 있고, 그랜드용 전극(112,122)은 그랜드용 비아 도체(132) 및 그랜드용 내부 전극층(142)에 도통하고 있다. 또, 전극(111,112,121,122)은 니켈을 주재료로 하여 형성되며, 그 표면이 도시하지 않는 구리 도금층에 의해서 피복되어 있다.
예를 들면, 전극(111,112)측에서 통전을 하여 전원용 내부 전극층(141)-그랜드용 내부 전극층(142) 간에 전압을 가하면, 전원용 내부 전극층(141)에 예를 들면 플러스의 전하가 축적되고, 그랜드용 내부 전극층(142)에 예를 들면 마이너스의 전하가 축적된다. 그 결과, 세라믹 콘덴서(101)가 콘덴서로서 기능한다. 또, 세라믹 소결체(104)에서는 전원용 비아 도체(131) 및 그랜드용 비아 도체(132)가 각각 인접하게 배치되고, 또한 전원용 비아 도체(131) 및 그랜드용 비아 도체(132)를 흐르는 전류의 방향이 서로 역방향이 되도록 설정되어 있다. 그 결과, 인덕턴스 성분의 저감화가 도모된다.
도 1에 나타낸 바와 같이, 세라믹 콘덴서(101)의 콘덴서 주면(102) 상에는 상기한 수지충전재(93)가 형성되어 있다. 그리고, 수용구멍부(90)의 내벽면(91){본 실시형태에서는 도금층(92)의 표면}과 세라믹 콘덴서(101)의 콘덴서 측면(106) 간의 간극은 수지충전재(93)의 일부에 의해서 매립되어 있다. 즉, 수지충전재(93)는 세라믹 콘덴서(101)를 코어기판(11)에 고정하는 기능을 가지고 있다. 또, 수지충전재(93)의 완전 경화상태에서의 열팽창 계수는 10∼60ppm/℃ 정도이고, 구체적으로는 20ppm/℃ 정도로 되어 있다. 또한, 수지충전재(93)의 완전 경화상태에서의 열팽창 계수는 30℃∼유리전이온도(Tg) 사이의 측정값의 평균값을 말한다. 또한, 세라믹 콘덴서(101)는 네 모퉁이에 모따기 치수 0.55㎜ 이상(본 실시형태에서는 모따기 치수 0.6㎜)의 모따기부를 가지고 있다. 그 결과, 온도 변화에 따른 수지충전재(93)의 변형시에 있어서, 세라믹 콘덴서(101)의 코너부에 대한 응력 집중을 완화할 수 있기 때문에, 수지충전재(93)의 크랙 발생을 방지할 수 있다.
도 1에 나타낸 바와 같이, 이면측 빌드업층(32)은 열경화성 수지(에폭시 수지)로 이루어지는 2층의 수지층간 절연층(34,36)과 구리로 이루어지는 도체층(42)을 교호로 적층한 구조를 가지고 있다. 즉, 수지층간 절연층(34,36)은 수지충전재(93)와 실질적으로 동일한 조성의 수지재료에 의해서 형성되어 있다. 따라서, 수지층간 절연층(34,36)의 열팽창 계수는 수지충전재(93)의 완전 경화상태에서의 열팽창 계수와 같은 값으로 되어 있으며, 10∼60ppm/℃ 정도(구체적으로는 20ppm/0℃ 정도)로 되어 있다. 또한, 수지층간 절연층(34,36)의 열팽창 계수는 30℃∼유리전이온도(Tg) 사이의 측정값의 평균값을 말한다. 또, 수지층간 절연층(34,36) 내에는 각각 구리 도금에 의해서 형성된 비아 도체(47)가 형성되어 있다. 수지층간 절연층(34,36) 내에 형성된 비아 도체(47)의 일부는 세라믹 콘덴서(101)의 전극(121,122)에 접속되어 있다. 또, 제 2 층의 수지층간 절연층(36)의 하면 상에 있어서의 복수 개소에는 비아 도체(47)를 통해서 도체층(42)에 전기적으로 접속되는 패드(48)가 격자형상으로 형성되어 있다. 또한, 수지층간 절연층(36)의 하면은 솔더 레지스트(38)에 의해서 거의 전체적으로 덮여져 있다. 솔더 레지스트(38)의 소정 개소에는 패드(48)를 노출시키는 개구부(40)가 형성되어 있다.
도 1에 나타낸 바와 같이, 주면측 빌드업층(31)은 상술한 이면측 빌드업층(32)과 거의 같은 구조를 가지고 있다. 즉, 주면측 빌드업층(31)은 열경화성 수지(에폭시 수지)로 이루어지는 2층의 수지층간 절연층(33,35)과 구리로 이루어지는 도체층(41)을 교호로 적층한 구조를 가지고 있다. 즉, 수지층간 절연층(33,35)은 수지충전재(93)와 실질적으로 동일한 조성의 수지재료에 의해서 형성되어 있다. 따라서, 수지층간 절연층(33,35)의 열팽창 계수는 수지충전재(93)의 완전 경화상태에서의 열팽창 계수와 같은 값으로 되어 있으며, 10∼60ppm/℃ 정도(구체적으로는 20ppm/℃ 정도)로 되어 있다. 또한, 수지층간 절연층(33,35)의 열팽창 계수는 30℃∼유리전이온도(Tg) 사이의 측정값의 평균값을 말한다. 또, 수지층간 절연층(33,35) 내에는 각각 구리 도금에 의해서 형성된 비아 도체(43)가 형성되어 있다. 또한, 수지층간 절연층(33,35) 내에 형성된 비아 도체(43)의 일부는 세라믹 콘덴서(101)의 전극(111,112)에 접속되어 있다. 또, 제 2 층의 수지층간 절연층(35)의 표면 상에 있어서의 복수 개소에는 비아 도체(43)를 통해서 도체층(41)에 전기적으로 접속되는 단자 패드(44)가 어레이 형상으로 형성되어 있다. 또한, 수지층간 절연층(35)의 표면은 솔더 레지스트(37)에 의해서 거의 전체적으로 덮여져 있다. 솔더 레지스트(37)의 소정 개소에는 단자 패드(44)를 노출시키는 개구부(46)가 형성되어 있다. 단자 패드(44)의 표면 상에는 복수의 솔더 범프(45)가 배치되어 있다.
도 1에 나타낸 바와 같이, 각 솔더 범프(45)는 IC칩(21)(반도체 집적회로 소자)의 면접속 단자(22)에 전기적으로 접속되어 있다. 본 실시형태의 IC칩(21)은 세로 12.0㎜×가로 12.0㎜×두께 0.9㎜의 평면시 직사각형상을 이루는 판상물로서, 열팽창 계수가 3∼4ppm/℃ 정도(구체적으로는 3.5ppm/℃ 정도)의 실리콘으로 이루어진다. 또한, 각 단자 패드(44) 및 각 솔더 범프(45)로 이루어지는 영역은 IC칩(21)이 탑재 가능한 IC칩 탑재영역(23)이다. IC칩 탑재영역(23)은 주면측 빌드업층(31)의 표면(39)에 설정되어 있다.
이어서, 본 실시형태의 배선기판(10)의 제조방법을 설명한다.
우선, 콘덴서 준비공정에서는 세라믹 콘덴서(101)를 종래의 주지된 수법에 따라서 제작하여 미리 준비해 둔다.
세라믹 콘덴서(101)는 다음과 같이 제작된다. 즉, 세라믹의 그린 시트를 형성하고, 이 그린 시트에 내부 전극용 니켈 페이스트를 스크린 인쇄하고 건조시킨다. 그 결과, 나중에 전원용 내부 전극층(141)이 되는 전원용 내부 전극부와 그랜드용 내부 전극층(142)이 되는 그랜드용 내부 전극부가 형성된다. 그 다음, 전원용 내부 전극부가 형성된 그린 시트와 그랜드용 내부 전극부가 형성된 그린 시트를 교호로 적층하고, 시트적층방향으로 압압력을 부여함에 의해서 각 그린 시트를 일체화하여 그린 시트 적층체를 형성한다.
또한, 레이저 가공기를 이용하여 그린 시트 적층체에 비아 홀(130)을 다수개 형성하고, 도시하지 않은 페이스트 압입 충전장치를 이용하여 비아 도체용 니켈 페이스트를 각 비아 홀(130) 내에 충전한다. 그 다음, 그린 시트 적층체의 상면 상에 페이스트를 인쇄하여, 그린 시트 적층체의 상면 측에서 각 도체부의 상단면을 덮도록 전극(111,112)을 형성한다. 또, 그린 시트 적층체의 하면 상에 페이스트를 인쇄하여, 그린 시트 적층체의 하면 측에서 각 도체부의 하단면을 덮도록 전극(121,122)을 형성한다.
그 후, 그린 시트 적층체를 건조하여 각 전극(111,112,121,122)을 어느 정도 고화시킨다. 그 다음, 그린 시트 적층체를 탈지하고, 또한 소정 온도로 소정 시간 소성을 실시한다. 그 결과, 티탄산바륨 및 페이스트 중의 니켈이 동시 소결되어 세라믹 소결체(104)가 된다.
그 다음, 얻어진 세라믹 소결체(104)가 가지는 각 전극(111,112,121,122)에 대해서 무전해 구리 도금(두께 10㎛ 정도)을 실시한다. 그 결과, 각 전극(111,112,121,122) 상에 구리 도금층이 형성되어 세라믹 콘덴서(101)가 완성된다.
또, 코어기판 준비공정에서는 코어기판(11)의 중간제품을 종래의 주지된 수법에 따라서 제작하여 미리 준비해 둔다. 구체적으로 말하면, 세로 400㎜×가로 400㎜×두께 0.4㎜의 기재(基材)의 양면에 동박(62)이 점착된 동장적층판(61)(도 5 참조)을 준비하고, 이것을 코어기판(11)의 중간제품으로 한다. 또한, 코어기판(11)의 중간제품이란, 코어기판(11)이 될 영역이 평면방향을 따라서 종횡으로 복수 배치된 다수개 취득용 코어기판이다.
계속되는 수용구멍부 형성공정에서는 코어기판(11){동장적층판(61)}에 대해서 루터를 이용하여 펀칭가공을 실시함으로써 수용구멍부(90)를 소정 위치에 미리 형성해 둔다(도 5 참조). 또한, 수용구멍부(90)는 1변이 16.0㎜이고, 네 모퉁이에 반경 3㎜의 R을 가지는 단면 대략 정사각형상의 구멍이다. 또, 관통구멍부 형성공정에서는 코어기판(11){동장적층판(61)}에 대해서 드릴기를 이용하여 펀칭가공을 실시함으로써 스루홀 도체(16)를 형성하기 위한 관통구멍부(14)를 소정 위치에 미리 형성해 둔다(도 5 참조). 또한, 관통구멍부(14)는 그 내경이 100㎛인 단면 원형상의 구멍이다.
계속되는 도금층 형성공정에서는 수용구멍부(90)의 내벽면(91), 관통구멍부(14)의 내벽면, 코어 주면(12) 및 코어 이면(13)을 포함하는 코어기판(11)의 표면 전체에 대해서 무전해 구리 도금을 실시한 후에 전해 구리 도금을 실시한다. 그 결과, 수용구멍부(90)의 내벽면(91)에 대해서 도금층(92)이 형성됨과 아울러, 관통구멍부(14)의 내벽면에 대해서 스루홀 도체(16)가 되는 도금층(71)이 형성된다(도 6 참조). 또한, 코어 주면(12)에 대해서 주면측 도체층(17)이 되는 도금층(72)이 형성됨과 아울러, 코어 이면(13)에 대해서 이면측 도체층(18)이 되는 도금층(73)이 형성된다(도 6 참조). 또한, 도금층(71∼73,92)은 수용구멍부(90)의 내벽면(91), 관통구멍부(14)의 내벽면, 코어 주면(12) 및 코어 이면(13)을 포함하는 코어기판(11)의 표면 전체에 대해서 도금을 실시함에 의해서 형성된 전면 도금층을 구성하고 있다.
계속되는 수용공정에서는, 우선 수용구멍부(90)의 코어 이면(13)측의 개구를 박리 가능한 점착 테이프(151)로 밀봉한다. 이 점착 테이프(151)는 지지대(도시생략)에 의해서 지지되어 있다. 그 다음, 마운트장치(야마하 발동기주식회사 제품)를 이용하여 코어 주면(12)과 콘덴서 주면(102)을 같은 측으로 향하게 한 상태 또한 코어 이면(13)과 콘덴서 이면(103)을 같은 측으로 향하게 한 상태에서 수용구멍부(90) 내에 세라믹 콘덴서(101)를 수용한다(도 7 참조). 이 때, 세라믹 콘덴서(101)의 콘덴서 이면(103)측이 점착 테이프(151)의 점착면에 부착됨으로써 임시 고정된다.
계속되는 표면조화(表面粗化)공정에서는 수용구멍부(90)의 내벽면(91)에 형성된 도금층(92)의 표면 및 관통구멍부(14)의 내벽면에 형성된 도금층(71)의 표면의 조화(CZ처리)를 실시한다. 또, 표면조화공정에서는 코어 주면(12)에 형성된 도금층(72)의 표면의 조화도 실시한다. 또한, 표면조화공정에서는 세라믹 콘덴서(101)의 전극(111,112)의 표면의 조화도 실시한다. 또한, 표면조화공정은 도금층 형성공정 이후에 또한 수지매립공정 이전, 더 구체적으로는 수용공정 이후에 또한 수지매립공정 이전에 실시된다. 그리고, 표면조화공정이 종료되면, 세정공정을 실시하여 도금층(92)의 표면, 도금층(71)의 표면, 도금층(72)의 표면 및 전극(111,112)의 표면을 세정한다. 또, 필요에 따라서는 시란 컵플링제{신월(信越)화학공업주식회사 제품}를 이용하여 코어 주면(12)측에 대해서 커플링 처리를 실시하여도 좋다.
계속되는 수지매립공정에서는 수용구멍부(90)의 내벽면(91){본 실시형태에서는 도금층(92)의 표면}과 세라믹 콘덴서(101)의 콘덴서 측면(106) 간의 간극(S1) 및 공동부(15)에 대해서 수지충전재(93)를 충전하여 매립한다(도 8 참조). 상세하게 설명하면, 우선 절연층 점착공정을 실시하여 코어 주면(12) 및 콘덴서 주면(102) 상에 수지충전재(93)의 형성재료인 시트형상의 절연층(95)을 점착한다. 또한, 본 실시형태의 절연층(95)은 에폭시 수지를 주성분으로 하는 빌드업재이다. 또, 절연층(95)의 두께는 도 7에 나타내는 간극(S1) 및 공동부(15)를 매립하는데 충분한 용량을 확보할 수 있는 정도이면 되며, 본 실시형태에서는 50㎛∼200㎛ 정도로 되어 있다. 그리고, 절연층 점착공정 후, 충전공정을 실시하여 절연층(95)을 가열 가압한다. 구체적으로는 진공 압착 열프레스기(도시생략)를 이용하여 절연층(95)을 진공 하에서 140∼150℃로 가열함과 동시에, 코어 주면(12) 및 콘덴서 주면(102)에 대해서 절연층(95)을 0.75MPa로 120초간 압압한다. 이 때, 절연층(95)의 일부가 수용구멍부(90)의 내벽면(91){도금층(92)의 표면}과 콘덴서 측면(106) 간의 간극(S1)에 충전됨으로써 상기 간극(S1)이 매립된다. 이와 동시에 절연층(95)의 일부가 공동부(15)에 충전됨으로써 상기 공동부(15)가 매립된다. 그 후, 가열처리{큐링(curing) 등}를 실시하면, 절연층(95){수지충전재(93)}이 경화되어 세라믹 콘덴서(101)가 수용구멍부(90) 내에 고정된다.
계속되는 높이맞춤공정에서는 수지충전재(93)를 얇게 함에 의해서 수지충전재(93)의 표면(94)을 코어 주면(12) 상에 형성된 도금층(72)의 표면과 같은 높이로 맞춘다(도 9 참조). 높이맞춤공정은 수지매립공정 이후에 또한 배선 적층부 형성공정 이전에 실시된다. 구체적으로 말하면, 벨트샌더장치를 이용하여 도금층(72)의 표면보다도 상측에 위치하고 있는 수지충전재(93)의 표면(94)을 연마하여 낮게 한다. 그 결과, 수지충전재(93)의 일부가 기계적으로 제거되어 도금층(72)의 표면과 전극(111,112)의 표면이 노출된다. 그 후, 코어 이면(13)측 및 콘덴서 이면(103)측에서 점착 테이프(151)를 박리한다.
높이맞춤공정 후, 종래의 공지된 수법에 따라서 무전해 구리 도금을 실시함으로써 수지충전재(93)의 표면(94), 도금층(72)의 표면 및 전극(111,112)의 표면에 도금층(96)을 형성한다(도 10 참조). 또, 종래의 공지된 수법에 따라서 무전해 구리 도금을 실시함으로써, 수지충전재(93)의 표면(97), 도금층(73)의 표면 및 전극(121,122)의 표면에도 도금층(96)을 형성한다(도 10 참조). 그 다음, 도금층(96)을 에칭하여 도금층(96)을 예를 들면 서브트랙티브법에 의해서 패터닝한다. 구체적으로는 코어 주면(12)측의 도금층(96) 및 코어 이면(13)측의 도금층(96)에 대해서 드라이 필름을 라미네이트하고, 이 드라이 필름에 대해서 노광 및 현상을 실시함으로써 드라이 필름을 소정 패턴으로 형성한다. 이 상태에서 불필요한 도금층(72,73,96)을 에칭에 의해 제거한다. 그 후, 드라이 필름을 박리한다. 그 결과, 코어 주면(12) 상에 주면측 도체층(17)이 형성됨과 아울러, 코어 이면(13) 상에 이면측 도체층(18)이 형성된다. 이 때, 코어 주면(12)측의 도금층(96)의 일부가 스루홀 도체(16) 및 수지충전재(93)의 코어 주면(12)측의 단면을 덮는 덮개 도금층이 되고, 코어 이면(13)측의 도금층(96)의 일부가 스루홀 도체(16) 및 수지충전재(93)의 코어 이면(13)측의 단면을 덮는 덮개 도금층이 된다.
계속되는 배선 적층부 형성공정에서는 종래의 주지된 수법에 따라서 코어 주면(12) 및 콘덴서 주면(102) 상에 주면측 빌드업층(31)을 형성함과 아울러, 코어 이면(13) 및 콘덴서 이면(103) 상에 이면측 빌드업층(32)을 형성한다. 구체적으로 말하면, 우선 코어 주면(12) 및 콘덴서 주면(102) 상에, 구체적으로는 수지충전재(93)의 표면(94), 도금층(72)의 표면 및 전극(111,112)의 표면에 열경화성 에폭시 수지를 피착(점착)함으로써 수지층간 절연층(33)을 형성한다. 또, 코어 이면(13) 및 콘덴서 이면(103) 상에, 구체적으로는 수지충전재(93)의 표면(97), 도금층(73)의 표면 및 전극(121,122)의 표면에 열경화성 에폭시 수지를 피착(점착)함으로써 수지층간 절연층(34)을 형성한다. 또한, 열경화성 에폭시 수지를 피착하는 것 대신에 감광성 에폭시 수지나 절연 수지나 액정 폴리머(LCP:Liquid Crystalline Polymer)를 피착하여도 좋다.
또한, YAG 레이저 또는 탄산가스 레이저를 이용하여 레이저 펀칭가공을 실시함으로써 비아 도체(43,47)가 형성될 위치에 비아 홀을 형성한다. 구체적으로는, 수지층간 절연층(33)을 관통하는 비아 홀을 형성하여 전극(111,112)의 표면을 노출시킨다. 또, 수지층간 절연층(34)을 관통하는 비아 홀을 형성하여 전극(121,122)의 표면을 노출시킨다. 그 다음, 종래의 공지된 수법에 따라서 전해 구리 도금을 실시하여 비아 홀의 내부에 비아 도체(43,47)를 형성함과 아울러, 수지층간 절연층(33) 상에 도체층(41)을 형성하고, 수지층간 절연층(34) 상에 도체층(42)을 형성한다.
그 다음, 수지층간 절연층(33,34) 상에 열경화성 에폭시 수지를 피착하여 비아 도체(43,47)가 형성될 위치에 비아 홀을 가지는 수지층간 절연층(35,36)을 형성한다. 또한, 열경화성 에폭시 수지를 피착하는 것 대신에 감광성 에폭시 수지나 절연 수지나 액정 폴리머를 피착하여도 좋다. 이 경우, 레이저 가공기 등에 의해서 비아 도체(43,47)가 형성될 위치에 비아 홀이 형성된다. 그 다음, 종래의 공지된 수법에 따라서 전해 구리 도금을 실시하여 비아 홀의 내부에 비아 도체(43,47)를 형성함과 아울러, 수지층간 절연층(35) 상에 단자 패드(44)를 형성하고, 수지층간 절연층(36) 상에 패드(48)를 형성한다.
그 다음, 수지층간 절연층(35,36) 상에 감광성 에폭시 수지를 도포하고 경화시킴으로써 솔더 레지스트(37,38)를 형성한다. 그 다음, 소정의 마스크를 배치한 상태에서 노광 및 현상을 실시하여 솔더 레지스트(37,38)에 개구부(40,46)를 패터닝한다.
계속되는 솔더 범프 형성공정에서는 최외층의 수지층간 절연층(35) 상에 형성된 단자 패드(44) 상에 솔더 페이스트를 인쇄한다. 그 다음, 솔더 페이스트가 인쇄된 배선기판을 리플로우로 내에 배치하고서 솔더의 융점보다 10∼40℃ 높은 온도로 가열한다. 이 시점에서 솔더 페이스트가 용융되어 반구상으로 솟아오른 형상의 IC칩(21) 탑재용의 솔더 범프(45)가 형성된다. 또한, 이 상태의 것은 배선기판(10)이 될 기판형성영역이 평면방향을 따라서 종횡으로 복수 배치된 다수개 취득용 배선기판이라고 파악할 수 있다. 또한, 다수개 취득용 배선기판을 분할하면, 개개의 제품인 배선기판(10)이 다수개 동시에 얻어진다.
그 후, 배선기판(10)을 구성하는 주면측 빌드업층(31)의 IC칩 탑재영역(23)에 IC칩(21)을 얹어놓는다. 이 때, IC칩(21)측의 면접속 단자(22)와 각 솔더 범프(45)를 위치맞춤하도록 한다. 그리고, 220∼240℃ 정도의 온도로 가열하여 각 솔더 범프(45)를 리플로우함으로써, 각 솔더 범프(45)와 면접속 단자(22)를 접합하여 배선기판(10)측과 IC칩(21)측을 전기적으로 접속한다. 그 결과, IC칩 탑재영역(23)에 IC칩(21)이 탑재된다(도 1 참조).
따라서, 본 실시형태에 의하면 이하의 효과를 얻을 수 있다.
(1) 본 실시형태에서는 코어기판(11)과 수지충전재(93)가 서로 다른 종류의 수지재료로 이루어짐으로써 열팽창 계수가 서로 다르다. 이 때문에, 코어기판(11)과 수지충전재(93)의 열팽창 계수의 차이에 기인하여 수용구멍부(90)의 내벽면(91)과 수지충전재(93)와의 밀착성에 문제가 생기는 경우가 많다. 따라서, 수지충전재(93)와 코어기판(11)과의 사이에 층간박리가 발생할 우려가 있다. 그래서, 본 실시형태에서는, 도금층 형성공정에 있어서 수용구멍부(90)의 내벽면(91)에 도금층(92)을 형성하고, 또한 표면조화공정에 있어서 도금층(92)의 표면의 조화를 실시하고 있다. 그 결과, 수지매립공정에 있어서 수용구멍부(90)의 내벽면(91)과 콘덴서 측면(106) 간의 간극(S1)에 대해서 수지충전재(93)를 충전하여 매립하였을 때에 수지충전재(93)를 수용구멍부(90)의 내벽면(91)에 확실하게 밀착시킬 수 있다. 따라서, 층간박리 등의 발생을 방지할 수 있기 때문에, 신뢰성이 우수한 배선기판(10)을 얻을 수 있다. 또, 도금층 형성공정에서는 수용구멍부(90)의 내벽면(91)에 대해서 도금층(92)을 형성하는 공정과 관통구멍부(14)의 내벽면에 대해서 도금층(71)을 형성하는 공정을 동시에 실시할 수 있기 때문에 제조 코스트를 억제할 수 있다.
또한, 본 실시형태에서는 수용구멍부(90)의 내벽면(91)에 형성된 도금층(92)에 의해서 스루홀 도체(16)로부터의 노이즈를 차폐할 수 있다. 또, 세라믹 콘덴서(101)로부터의 노이즈가 세라믹 콘덴서(101)의 외부에 영향을 주는 것도 방지할 수 있다. 따라서, 노이즈 장해가 되는 문제를 저감할 수 있다. 따라서, IC칩(21)에 확실하게 전원을 공급할 수 있기 때문에, IC칩(21)을 충분히 동작시킬 수 있어 IC칩(21)의 오동작을 방지할 수 있다. 또, 도금층(92)에 의해서 노이즈를 차폐할 수 있는 것이므로, 스루홀 도체(16)와 세라믹 콘덴서(101)를 서로 접근시켜서 배치할 수 있기 때문에, 배선기판(10) 내의 배선을 밀집시켜서 배선기판(10)의 소형화를 도모할 수 있다.
(2) 본 실시형태의 충전공정에서는 세라믹 콘덴서(101)를 고정하는 공정과 공동부(15)를 매립하는 공정이 동시에 실시되기 때문에 제조 공정수를 줄일 수 있다. 따라서, 배선기판(10)의 제조 코스트를 한층 더 억제할 수 있다. 또, 절연층(95){수지충전재(93)}의 일부를 이용하여 세라믹 콘덴서(101)의 고정과 공동부(15)의 충전이 실시되기 때문에, 수용구멍부(90)의 내벽면(91)과 콘덴서 측면(106) 간의 간극(S1)에 충전되는 절연층(95)과 공동부(15)에 충전되는 절연층(95)은 실질적으로 동일한 조성의 수지재료에 의해서 형성되는 것이 된다. 따라서, 세라믹 콘덴서(101)를 고정하는 공정을 실시하는 경우와 공동부(15)를 매립하는 공정을 실시하는 경우에 별도의 재료를 준비하지 않아도 된다. 따라서, 배선기판(10)의 제조에 필요한 재료가 적어지게 되기 때문에, 배선기판(10)의 저코스트화를 도모하는 것이 가능하게 된다. 게다가, 수지충전재(93)의 형성재료가 시트형상의 절연층(95)이기 때문에, 절연층(95)이 액상인 경우에 비해서, 절연층(95)의 일부에 의해서 수용구멍부(90)의 내벽면(91)과 콘덴서 측면(106) 간의 간극(S1)을 매립하거나 공동부(15)를 매립할 때의 취급이 용이하게 된다.
(3) 본 실시형태에서는 IC칩 탑재영역(23)이 세라믹 콘덴서(101)의 직상의 영역 내에 위치하고 있기 때문에, IC칩 탑재영역(23)에 탑재되는 IC칩(21)은 고강성이면서 열팽창율이 작은 세라믹 콘덴서(101)에 의해서 지지된다. 따라서, IC칩 탑재영역(23)에 있어서는 주면측 빌드업층(31)이 변형되기 어렵기 때문에, IC칩 탑재영역(23)에 탑재되는 IC칩(21)을 보다 안정적으로 지지할 수 있다. 따라서, 큰 열응력에 기인하는 IC칩(21)의 크랙이나 접속불량을 방지할 수 있다. 그러므로, IC칩(21)으로서 열팽창의 차이에 의한 응력(변형)이 커서 열응력의 영향이 크고, 또한 발열량이 커서 사용시의 열충격이 심한 10㎜ 스퀘어 이상의 대형 IC칩이나, 취약한 Low-k(저유전율)의 IC칩을 이용할 수 있다.
[제 2 실시형태]
이하, 본 발명을 구체화한 제 2 실시형태를 도면에 의거하여 설명한다. 여기서는 제 1 실시형태와 상이한 부분을 중심으로 하여 설명한다.
본 실시형태에서는 수지매립공정이 상기한 제 1 실시형태와 다르다. 상세하게 설명하면, 본 실시형태의 수지매립공정은 폐색공정, 제 1 충전공정, 제거공정, 절연층 점착공정 및 제 2 충전공정을 포함하고 있다. 우선, 폐색공정에서는 수용구멍부(390)의 코어 주면(312)측 개구를 커버부재(301)로 덮는다(도 11 참조). 또한, 본 실시형태의 커버부재(301)는 세로 18.0㎜×가로 18.0㎜×두께 2.0㎜의 평면시 직사각형상을 이루는 판상물이다. 또한, 커버부재(301)는 예를 들면 수지재료(본 실시형태에서는 에폭시 수지) 중에 무기 섬유로 이루어지는 유리 크로스를 함유시킨 복합재료에 의해서 형성되어 있다.
계속되는 제 1 충전공정에서는 관통구멍부(314){즉, 수용구멍부(390) 및 관통구멍부(314) 중 코어 주면(312)측 개구가 커버부재(301)에 의해서 폐색되어 있지 않은 측의 구멍부}에 수지충전재(393)의 형성재료인 구멍매립재(302)를 충전한다(도 12 참조). 구체적으로는 디스펜서장치(Asymtek사 제품)를 이용하여 액상의 구멍매립재(302)를 충전함으로써, 관통구멍부(314)에 형성된 스루홀 도체(316)의 공동부(315)(도 11 참조)를 매립하도록 한다. 또한, 디스펜서장치를 이용하는 것 대신에 구멍매립인쇄를 실시함으로써 공동부(315)에 구멍매립재(302)를 충전하도록 하여도 좋다. 제 1 충전공정 후, 제거공정을 실시하여 코어 주면(312)측에서 커버부재(301)를 제거한다.
제거공정 후의 절연층 점착공정에서는 코어 주면(312) 및 콘덴서 주면(303) 상에 수지충전재(393)의 형성재료인 시트형상의 절연층(395)을 점착한다. 또한, 절연층(395)의 두께는 수용구멍부(390)를 매립하는데 충분한 용량을 확보할 수 있는 정도이면 되며, 본 실시형태에서는 50㎛∼200㎛ 정도로 되어 있다. 그리고, 절연층 점착공정 후, 제 2 충전공정을 실시하여 절연층(395)을 가열 가압한다. 구체적으로는 진공 압착 열프레스기(도시생략)를 이용하여 절연층(395)을 진공 하에서 140∼150℃로 가열함과 동시에, 코어 주면(312) 및 콘덴서 주면(303)에 대해서 절연층(395)을 0.75Mpa로 120초간 압압한다. 이 때, 절연층(395)의 일부가 수용구멍부(390){즉, 수용구멍부(390) 및 관통구멍부(314) 중 구멍매립재(302)가 충전되어 있지 않은 측의 구멍부}에 충전된다(도 13 참조). 그 후, 가열처리(큐어 등)를 실시하면, 구멍매립재(302)가 경화됨과 동시에 절연층(395)이 경화되어 세라믹 콘덴서(304)가 수용구멍부(390) 내에 고정된다.
따라서, 본 실시형태에 의하면, 세라믹 콘덴서(304)를 고정하는 공정과 공동부(315)를 매립하는 공정에 있어서 각각 적합한 재료를 이용할 수 있기 때문에, 수지매립공정을 확실하게 실시할 수 있다. 예를 들면, 구멍매립재(302)의 형성재료로서 액상의 재료를 이용하고 있기 때문에, 공동부(315)에 대한 구멍매립재(302)의 추종성이 향상되기 때문에, 수지매립공정을 확실하게 실시할 수 있다.
또한, 상기 각 실시형태를 이하와 같이 변경하여도 좋다.
◎ 상기 각 실시형태에서는 수용공정 이후 또한 수지매립공정 이전에 표면조화공정을 실시하였으나, 표면조화공정을 실시하는 타이밍을 변경하여도 좋다. 예를 들면 도금층 형성공정 이후 또한 수용공정 이전에 표면조화공정을 실시하여도 좋다.
◎ 상기 제 2 실시형태에서는, 폐색공정에 있어서 수용구멍부(390)의 코어 주면(312)측 개구를 커버부재(301)로 덮고, 제 1 충전공정에 있어서 관통구멍부(314)에 구멍매립재(302)를 충전하고, 제 2 충전공정에 있어서 수용구멍부(390)에 절연층(395)의 일부를 충전하였다. 그러나, 폐색공정에 있어서 관통구멍부(314)의 코어 주면(312)측 개구를 커버부재(301)로 덮고, 제 1 충전공정에 있어서 수용구멍부(390)에 구멍매립재(302)를 충전하고, 제 2 충전공정에 있어서 관통구멍부(314)에 절연층(395)의 일부를 충전하여도 좋다.
◎ 상기 각 실시형태에서는 수용구멍부(90,390) 내에 수용되는 부품으로서 비아 어레이 타입의 세라믹 콘덴서(101,304)가 이용되었다. 그러나, 도 14의 배선기판(410)에 나타낸 바와 같이, 칩 콘덴서(410)를 수용구멍부(490) 내에 수용되는 부품으로서 이용하여도 좋다. 또한, 칩 콘덴서(401)는 예를 들면 유전체층을 통해서 전원용 내부 전극층과 그랜드용 내부 전극층이 교호로 적층 배치된 구조를 가지고 있다. 그리고, 칩 콘덴서(401)에 있어서 서로 대향하는 1쌍의 측면에는 전원용 전극(402)과 그랜드용 전극(403)이 각각 형성되어 있다. 전원용 전극(402)은 전원용 내부 전극층에 접속됨과 아울러, 전원용 전극(402) 상에 돌출 형성된 돌기형상 도체(404)를 통해서 비아 도체(43)에 접속되어 있다. 그랜드용 전극(403)은 그랜드용 내부 전극층에 접속됨과 아울러, 그랜드용 전극(403) 상에 돌출 형성된 돌기형상 도체(404)를 통해서 비아 도체(43)에 접속되어 있다. 각 돌기형상 도체(404)는 전해 구리 도금에 의해서 형성된 원기둥형상 도체(구리 포스트)이다. 또한, 수용구멍부(490) 내에는 2개의 칩 콘덴서(401)가 수용되어 있으나, 1개의 칩 콘덴서만이 수용되어 있어도 좋고, 3개 이상의 칩 콘덴서가 수용되어 있어도 좋다. 또 IC칩, DRAM, SRAM 등을 수용구멍부에 수용되는 부품으로서 이용하여도 좋다.
이어서, 상술한 실시형태에 의해서 파악되는 기술적 사상을 이하에 열거한다.
(1) 상기 수단 1에 있어서, 상기 도금층 형성공정에서는 상기 수용구멍부의 내벽면, 상기 관통구멍부의 내벽면, 상기 코어 주면 및 상기 코어 이면을 포함하는 상기 코어기판의 표면 전체에 대해서 무전해 도금을 실시한 후에 전해 도금을 실시하는 것을 특징으로 하는 부품 내장 배선기판의 제조방법.
(2) 상기 수단 1에 있어서, 상기 수용공정 및 상기 수지매립공정은 상기 수용구멍부의 상기 코어 이면측 개구를 점착면을 가진 점착 테이프로 덮은 상태에서 실시되는 것을 특징으로 하는 부품 내장 배선기판의 제조방법.
10 - 부품 내장 배선기판(배선기판) 11 - 코어기판
12, 312 - 코어 주면 13 - 코어 이면
14,314 - 관통구멍부 15,315 - 공동부
16,316 - 스루홀 도체
31 - 배선 적층부로서의 주면측 빌드업층 33,35 - 수지층간 절연층
41 - 도체층 71,72,73,92 - 도금층
90,390,490 - 수용구멍부 91 - 수용구멍부의 내벽면
93,393 - 수지충전재 94 - 수지충전재의 표면
95,395 - 절연층
101,304 - 부품으로서의 세라믹 콘덴서
102,303 - 부품 주면으로서의 콘덴서 주면
103 - 부품 이면으로서의 콘덴서 이면
106 - 부품 측면으로서의 콘덴서 측면 301 - 커버부재
302 - 구멍매립재 401 - 부품으로서의 칩 콘덴서
S1 - 간극

Claims (10)

  1. 코어 주면 및 코어 이면을 가지는 코어기판을 준비하는 코어기판 준비공정과,
    적어도 상기 코어 주면측에서 개구되는 수용구멍부를 상기 코어기판에 형성하는 수용구멍부 형성공정과,
    상기 코어기판에 있어서 그 두께방향으로 관통하는 관통구멍부를 형성하는 관통구멍부 형성공정과,
    상기 수용구멍부의 내벽면에 대해서 도금층을 형성함과 아울러, 상기 관통구멍부의 내벽면에 대해서 공동부를 가지는 스루홀 도체가 되는 도금층을 형성하는 도금층 형성공정과,
    부품 주면, 부품 이면 및 부품 측면을 가지는 부품을 상기 코어 주면과 상기 부품 주면을 같은 측으로 향하게 한 상태로 상기 수용구멍부에 수용하는 수용공정과,
    상기 수용구멍부의 내벽면과 상기 부품 측면 간의 간극 및 상기 공동부에 대해서 수지충전재를 충전하여 매립하는 수지매립공정과,
    상기 코어 주면 및 상기 부품 주면 상에 있어서, 수지층간 절연층 및 도체층을 교호로 적층하여 배선 적층부를 형성하는 배선 적층부 형성공정을 포함하고,
    상기 수지매립공정은,
    상기 수용구멍부의 상기 코어 주면측 개구 또는 상기 관통구멍부의 상기 코어 주면측 개구를 커버부재로 덮는 폐색공정과,
    상기 수용구멍부 및 상기 관통구멍부 중 상기 코어 주면측 개구가 상기 커버부재에 의해서 덮여져 있지 않은 측의 구멍부에 상기 수지충전재의 형성재료인 구멍매립재를 충전하는 제 1 충전공정과,
    상기 제 1 충전공정 후, 상기 코어 주면측에서 상기 커버부재를 제거하는 제거공정과,
    상기 제거공정 후, 상기 코어 주면 상에 상기 수지충전재의 형성재료인 시트형상의 절연층을 점착하는 절연층 점착공정과,
    상기 절연층 점착공정 후, 가열 가압함에 의해서 상기 수용구멍부 및 상기 관통구멍부 중 상기 구멍매립재가 충전되어 있지 않은 측의 구멍부에 상기 절연층의 일부를 충전하는 제 2 충전공정을 포함하는 것을 특징으로 하는 부품 내장 배선기판의 제조방법.
  2. 청구항 1에 있어서, 상기 수지매립공정은,
    상기 코어 주면 및 상기 부품 주면 상에 상기 수지충전재의 형성재료인 시트형상의 절연층을 점착하는 절연층 점착공정과,
    상기 절연층 점착공정 후, 가열 가압함에 의해서 상기 절연층의 일부를 상기 수용구멍부의 내벽면과 상기 부품 측면 간의 간극에 충전하여 상기 부품을 고정함과 아울러, 상기 절연층의 일부를 상기 공동부에 충전하여 매립하는 충전공정을 포함하는 것을 특징으로 하는 부품 내장 배선기판의 제조방법.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 부품 내장 배선기판은, 배선기판이 될 기판형성영역이 평면방향을 따라서 복수 배치된 다수개 취득용 배선기판이고,
    상기 폐색공정에서는 상기 수용구멍부의 상기 코어 주면측 개구를 커버부재로 덮고,
    상기 제 1 충전공정에서는 상기 관통구멍부에 상기 구멍매립재를 충전하고,
    상기 제 2 충전공정에서는 상기 수용구멍부에 상기 절연층의 일부를 충전하는 것을 특징으로 하는 부품 내장 배선기판의 제조방법.
  5. 청구항 1, 청구항 2 또는 청구항 4 중 어느 한 항에 있어서,
    상기 도금층 형성공정 이후 또한 상기 수지매립공정 이전에, 상기 수용구멍부의 내벽면에 형성된 상기 도금층의 표면 및 상기 관통구멍부의 내벽면에 형성된 상기 도금층의 표면 중 적어도 상기 수용구멍부의 내벽면에 형성된 상기 도금층의 표면을 조화(粗化)하는 표면조화공정을 실시하는 것을 특징으로 하는 부품 내장 배선기판의 제조방법.
  6. 청구항 5에 있어서,
    상기 표면조화공정은 상기 도금층 형성공정 이후 또한 상기 수용공정 이전에 실시되는 것을 특징으로 하는 부품 내장 배선기판의 제조방법.
  7. 청구항 5에 있어서,
    상기 표면조화공정은 상기 수용공정 이후 또한 상기 수지매립공정 이전에 실시되는 것을 특징으로 하는 내장 배선기판의 제조방법.
  8. 청구항 1에 있어서,
    상기 도금층은 상기 수용구멍부의 내벽면, 상기 관통구멍부의 내벽면, 상기 코어 주면 및 상기 코어 이면을 포함하는 상기 코어기판의 표면 전체에 대해서 도금을 실시함에 의해서 형성된 전면 도금층이고,
    상기 수지매립공정 이후 또한 상기 배선 적층부 형성공정 이전에, 상기 수지충전재를 얇게 함에 의해서 상기 수지충전재의 표면을 상기 코어 주면 상에 형성된 상기 도금층의 표면과 같은 높이로 맞추는 높이맞춤공정을 실시하는 것을 특징으로 하는 부품 내장 배선기판의 제조방법.
  9. 청구항 1에 있어서,
    상기 도금층 형성공정에서는 상기 수용구멍부의 내벽면, 상기 관통구멍부의 내벽면, 상기 코어 주면 및 상기 코어 이면을 포함하는 상기 코어기판의 표면 전체에 대해서 무전해 도금을 실시한 후에 전해 도금을 실시하는 것을 특징으로 하는 부품 내장 배선기판의 제조방법.
  10. 청구항 1에 있어서,
    상기 수용공정 및 상기 수지매립공정은 상기 수용구멍부의 상기 코어 이면측 개구를 점착면을 가진 점착 테이프로 덮은 상태에서 실시되는 것을 특징으로 하는 부품 내장 배선기판의 제조방법.
KR20120109107A 2011-09-28 2012-09-28 부품 내장 배선기판의 제조방법 KR101478876B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011212967A JP2013074178A (ja) 2011-09-28 2011-09-28 部品内蔵配線基板の製造方法
JPJP-P-2011-212967 2011-09-28

Publications (2)

Publication Number Publication Date
KR20130034637A KR20130034637A (ko) 2013-04-05
KR101478876B1 true KR101478876B1 (ko) 2015-01-02

Family

ID=47909634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120109107A KR101478876B1 (ko) 2011-09-28 2012-09-28 부품 내장 배선기판의 제조방법

Country Status (4)

Country Link
US (2) US9167702B2 (ko)
JP (1) JP2013074178A (ko)
KR (1) KR101478876B1 (ko)
TW (1) TWI522025B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015125928A1 (ja) * 2014-02-21 2015-08-27 三井金属鉱業株式会社 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US9960120B2 (en) * 2015-03-31 2018-05-01 Shinko Electric Industries Co., Ltd. Wiring substrate with buried substrate having linear conductors
WO2017111910A1 (en) * 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process
CN208597204U (zh) * 2016-01-07 2019-03-12 株式会社村田制作所 多层基板以及电子设备
JP2017199803A (ja) * 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
WO2018058560A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Substrate with stress relieving features
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
TWI693872B (zh) * 2018-10-29 2020-05-11 欣興電子股份有限公司 電路板製造方法
CN109561570B (zh) * 2018-11-21 2020-12-18 奥特斯(中国)有限公司 部件承载件及其制造方法以及使用填料颗粒的方法
JP7184679B2 (ja) * 2019-03-13 2022-12-06 イビデン株式会社 プリント配線板およびその製造方法
JP7278114B2 (ja) * 2019-03-13 2023-05-19 イビデン株式会社 プリント配線板の製造方法
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
CN113013125A (zh) * 2019-12-20 2021-06-22 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
TWI811697B (zh) * 2020-09-01 2023-08-11 日商村田製作所股份有限公司 半導體複合裝置及半導體複合裝置之製造方法
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) * 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
WO2023272641A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 一种转接板及其制作方法、电路板组件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022339A (ja) * 1998-07-02 2000-01-21 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2002016327A (ja) * 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
KR20110110043A (ko) * 2010-03-31 2011-10-06 이비덴 가부시키가이샤 배선판 및 배선판의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
JP3582111B2 (ja) * 1994-09-07 2004-10-27 イビデン株式会社 プリント配線板の製造方法
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
JP3809053B2 (ja) 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP2002204071A (ja) * 2000-01-31 2002-07-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4685978B2 (ja) 2001-01-18 2011-05-18 日本特殊陶業株式会社 配線基板
JP2002237683A (ja) 2001-02-08 2002-08-23 Ngk Spark Plug Co Ltd 配線基板の製造方法
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
KR100788213B1 (ko) * 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
CN102150482B (zh) * 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
JP2010114434A (ja) 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
JP2010171413A (ja) 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP5411004B2 (ja) * 2010-01-14 2014-02-12 日本特殊陶業株式会社 配線基板の製造方法
JP5562134B2 (ja) * 2010-06-17 2014-07-30 キヤノン株式会社 放射線検出装置、その製造方法及び放射線撮像システム
CN103229605B (zh) * 2011-07-25 2016-06-08 日本特殊陶业株式会社 布线基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022339A (ja) * 1998-07-02 2000-01-21 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2002016327A (ja) * 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
KR20110110043A (ko) * 2010-03-31 2011-10-06 이비덴 가부시키가이샤 배선판 및 배선판의 제조 방법

Also Published As

Publication number Publication date
US20130074332A1 (en) 2013-03-28
KR20130034637A (ko) 2013-04-05
US9167702B2 (en) 2015-10-20
TWI522025B (zh) 2016-02-11
TW201322863A (zh) 2013-06-01
US20150181722A1 (en) 2015-06-25
JP2013074178A (ja) 2013-04-22

Similar Documents

Publication Publication Date Title
KR101478876B1 (ko) 부품 내장 배선기판의 제조방법
US7932471B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
TWI429350B (zh) 製造具有內建組件之佈線板的方法
JP4964481B2 (ja) 配線基板
KR20070105283A (ko) 배선기판의 제조방법
JP2007096262A (ja) 配線基板、埋め込み用セラミックチップ
KR20080099192A (ko) 빌트-인 부품을 갖는 와이어링 보드 및 그의 제조방법
JP2010171414A (ja) 部品内蔵配線基板の製造方法
JP4648230B2 (ja) 配線基板の製造方法
JP2007067369A (ja) 配線基板及びその製造方法、埋め込み用セラミックチップ
JP2009027125A (ja) 配線基板内蔵用部品及びその製造方法、配線基板
WO2015083345A1 (ja) 部品内蔵配線基板及びその製造方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP2007067370A (ja) 配線基板及びその製造方法、埋め込み用セラミックチップ
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
JP2015109346A (ja) 部品内蔵配線基板及びその製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4668822B2 (ja) 配線基板の製造方法
JP2013197136A (ja) 部品内蔵配線基板の製造方法
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法
JP4705867B2 (ja) 配線基板の製造方法
JP2009004458A (ja) コンデンサ内蔵配線基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee