KR20080099192A - 빌트-인 부품을 갖는 와이어링 보드 및 그의 제조방법 - Google Patents

빌트-인 부품을 갖는 와이어링 보드 및 그의 제조방법 Download PDF

Info

Publication number
KR20080099192A
KR20080099192A KR1020080042445A KR20080042445A KR20080099192A KR 20080099192 A KR20080099192 A KR 20080099192A KR 1020080042445 A KR1020080042445 A KR 1020080042445A KR 20080042445 A KR20080042445 A KR 20080042445A KR 20080099192 A KR20080099192 A KR 20080099192A
Authority
KR
South Korea
Prior art keywords
core
layer
component
capacitor
resin
Prior art date
Application number
KR1020080042445A
Other languages
English (en)
Other versions
KR101463995B1 (ko
Inventor
츠네아키 다카시마
준 오츠카
마코토 오리구치
유키노부 나가오
치 나리트
고조 야마사키
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20080099192A publication Critical patent/KR20080099192A/ko
Application granted granted Critical
Publication of KR101463995B1 publication Critical patent/KR101463995B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(목적)빌트-인 부품을 갖는 와이어링 보드의 제조방법을 제공한다. 상기 방법은 부품 및 중간층 절연층 사이의 확실한 연결을 달성하므로 빌트-인 부품을 갖는 와이어링 보드가 우수한 신뢰성을 갖게 된다.
(해결수단)와이어링 보드는 코어 보드 준비 단계, 부품 준비 단계, 수용 단계 및 높이 정렬 단계를 통하여 제작된다. 상기 코어 보드 준비 단계에서, 내부에 수용홀(90)을 갖는 코어 보드(11)가 준비된다. 상기 부품 준비 단계에서, 캐패시터 후 표면(103)으로부터 돌출되는 다수개의 돌출 도전체(51)를 내부에 갖는 세라믹 캐패시터(101)가 준비된다. 상기 수용 단계에서, 상기 세라믹 캐패시터(101)는 상기 캐패시터 후 표면(103)과 동일 측을 향하는 상기 코어 후 표면(13)으로써 상기 수용홀(90) 내에 수용된다. 상기 높이 정렬 단계에서, 상기 돌출 도전체(51)의 상부(52)의 일 표면 및 상기 코어 후 표면(13) 상에 형성되는 도전체층(62)의 일 표면은 동일한 높이로 정렬된다.

Description

빌트-인 부품을 갖는 와이어링 보드 및 그의 제조방법{Wiring Board with Built-in Component and Method for Manufacturing the Same}
본 발명은 캐패시터와 같은 부품이 내부에 수용되는 빌트-인 부품을 갖는 와이어링 보드 및 그의 제조방법에 관한 것이다.
최근, 컴퓨터 등의 마이크로프로세서에 사용되는 반도체 집적 회로 장치(IC칩)의 속도 및 성능이 향상됨에 따라, 단자의 수가 증가되는 추세이며 단자들 간의 피치는 따라서 감소되는 추세이다. 일반적으로, 다수개의 단자는 IC 칩의 바닥 표면 상의 어레이 내에 조밀하게 정렬되며, 상기 단자군은 플립 칩 방식으로 마더 보드의 단자군에 연결된다. 그러나, 상기 IC 칩의 단자군 및 상기 마더 보드의 단자군은 단자간의 피치가 실질적으로 서로 상이하므로, 상기 IC칩을 IC 칩 장착 회로 보드 상에 장착하기 위한 패키지 및 이 패키지를 상기 마더 보드 상에 장착하기 위한 패키지 제조방법이 채택된다. 이러한 패키지를 구성하는 와이어링 보드에 있어서, 상기 IC 칩 등의 스위칭 잡음을 줄이기 위하여 빌트-인 캐패시터를 이용하는 것이 제안된다. 이러한 와이어링 보드의 일 예로서, 폴리머재로 이루어지는 코어 보드의 수용홀 내에 캐패시터를 수용하며, 상기 코어 보드의 상부 및 후부 표면 상에 빌드업 층을 형성하는 와이어링 보드가 개시된다(예를 들면, 특허문헌 1).
상술한 바의 종래 기술의 와이어링 보드의 제조방법에 대한 일 예를 아래에 설명한다. 우선, 폴리머재로 형성되는 코어 보드(204)를 준비한다. 상기 코어 보드(204)는 코어 주 표면(201) 및 코어 후 표면(202)모두에서 개방되는 수용홀(203)을 갖는다(도 23 참조). 또한, 캐패시터 주 표면(205) 및 캐패시터 후 표면(206) 상에 각각 형성되는 다수개의 표면 전극(207)을 갖는 캐패시터(208)(도 23 참조)를 준비한다. 다음으로, 상기 코어 후 표면(202) 상에 접착 테이프(209)을 접착하기 위한 테이핑 단계를 수행하여 상기 코어 후 표면(202)측에서 상기 수용홀(203)의 개방부를 밀봉한다. 그 후, 상기 수용홀(203) 내에 상기 캐패시터(208)를 수용하기 위한 수용 단계를 수행한다. 그 결과, 상기 캐패시터(208)는 상기 접착 테이프(209)의 접착면에 접착되는 캐패시터 후 표면(206)으로써 상기 수용홀(203) 내에 일시적으로 고정된다(도 23 참조).
다음으로, 폴리머재로 형성되는 수지 절연층(210)을 상기 코어 주 표면(201) 및 상기 캐패시터 주 표면(205) 상에 형성한다(도 24 참조). 또한, 상기 수용홀(203)의 내벽면과 상기 캐패시터(208)의 측면 사이의 갭을 상기 수지 절연층(210)의 일부로 채우도록 이용하여 상기 캐패시터(208)를 고정하게 된다(도 24 참조). 이때에, 상기 접착 테이프(29)는 상기 캐패시터 후 표면(206)으로부터 벗겨낸다. 다음으로, 폴리머재로 형성되는 수지 절연층(211)을 상기 코어 후 표면(202) 및 상기 캐패시터 후 표면(206) 상에 형성한다(도 25 참조). 또한, 상기 수지 절연층(210,211)을 관통하는 다수개의 비아 홀(via hole)을 소정의 위치에 형성하기 위하여 레이저 보어링(laser boring)단계를 수행하여, 상기 표면 전극(207)을 노출시킨다. 상기 수지 절연층(210,211) 및 상기 비아 홀의 내측에 무전해 구리 도금을 수행한 후에, 에칭 레지스트를 그 상부에 형성하고, 이어서 전해 구리 도금을 수행한다. 또한, 에칭 레지스트를 제거하고 소프트 에칭을 수행한다. 그 결과, 상기 수지 절연층(210,211) 상에 도전체층(213)을 패턴 형성하고, 각 비아 홀 내에 비아 도전체(via conductor)(212)를 형성한다(도 25 참조).
그 후, 상기 수지 절연층(210,211) 상에 수지 절연층 및 도전체층을 교대로 적층함으로써 빌드업 층을 형성한다. 그 결과, 바람직한 와이어링 보드를 생산한다.
특허문헌 1 : 일본국 특허공개공보 제2006-351782호 (도 1, 등)
그러나 코어 보드(204) 및/또는 캐패시터(208)는 상기 코어 보드(204) 및/또는 상기 캐패시터(208)의 제작 시 발생되는 캠버(camber)등으로 인하여 두께가 고르지 못한 경향이 있다. 더욱이, 상기 캐패시터(208)는 일반적으로 상기 코어 보드(204)보다 두께가 얇게 형성되므로, 코어 주 표면(201) 및 캐패시터 주 표면(205) 사이에는 단차가 발생되기 쉽다. 그러므로, 상기 코어 보드(204) 및 상기 캐패시터(208) 상에 수지 절연층(210,211)을 형성할 때, 상기 수지 절연층(210,211)의 두께 편차 및 상기 수지 절연층(210,211) 내에 형성되는 상기 비아 홀의 두께 변차가 발생되기 쉽다. 따라서, 상술한 바의 레이저 보어링 단계를 수행하여 상기 수지 절연층(210,211)의 다수개의 위치 내에 상기 비아 홀을 형성할 때, 레이저 출력을 조정하는 것이 어렵다. 즉, 상기 수지 절연층(210,211)의 박부 내에 상기 비아 홀을 형성할 때, 고출력의 레이저는 상기 수지 절연층(210,211)을 관통하여 표면 전극(207)에 조사된다. 이는 경우에 따라서 상기 표면 전극(207)으로 하여금 열을 발생하게 하여 녹아버리게 하는 결과를 초래할 수 있다. 한 편, 상기 수지 절연층(210,211)의 후부(예를 들면, 상기 캐패시터 주 표면(205)위의 수지 절연층(210)의 일부분) 내에 상기 비아 홀을 형성할 때, 상기 레이저는 상기 수지 절연층(210,211)을 관통하지만 상기 표면 전극(207)에는 도달하지 못한다. 이는 상기 표면 전극(207)의 상부 표면 상에 잔류하는 수지로 인하여 상기 표면 전극(207)이 성공적으로 노출되는 못하게 하는 결과를 초래할 수 있다. 더욱이, 상기 비아 홀이 상기 수지 절연층(210,211)의 후부 내에 형성될 때, 상기 비아 홀은 깊이가 깊어지기 쉽고, 상기 비아 홀 내에 형성되는 상기 비아 도전체(212)의 가로 세로 비율(aspect ratio)(상기 비아 도전체(212)의 두께/직경)이 커지는 경향이 있으며, 따라서 상기 비아 도전체(212)가 장방형으로 되게 된다. 그러므로, 상기 비아 도전체(212)를 갖는 상기 비아 홀을 완전하게 채우는 것이 곤란하다. 또한, 상기 비아 홀이 상기 비아 도전체(212)로 완전하게 채워지더라도, 상기 와이어링 보드의 생산성이 저하된다.
상기 비아 도전체(212)가 상기 비아 홀 내에 형성될 때에도, 상기 비아 도전체(212)의 일단부는 상기 표면 전극(207)의 표면에 성공적으로 연결될 수 없으므로, 이들 사이에 전기적 접속이 제공되지 않을 수 있다. 이 경우, 와이어링 보드는 결함을 갖게 되며 그 신뢰성은 저하되기 쉽다.
본 발명은 상술한 바의 문제점들을 고려하여 이루어진 것으로서, 본 발명의 목적은 빌트-인 부품을 갖는 와이어링 보드의 제조방법을 제공하는 것이며, 상기 방법은 부품과 중간층 절연층들 사이에 확실한 접속을 실현하므로 상기 빌트-인 부품을 갖는 와이어링 보드는 우수한 신뢰성을 갖게 된다. 또한, 본 발명의 또 다른 목적은 상술한 바의 제조방법에 의하여 제조되는 빌트-인 부품을 갖는 적합한 와이어링 보드를 제공하는 것이다.
상술한 바의 문제점들을 해결하기 위한 제 1 특징에 의하면, 코어 주 표면, 코어 후 표면 및 적어도 상기 코어 후 표면에 개방되는 수용홀을 포함하는 코어 보드를 하기 위한 코어 보드 준비 단계, 부품 주 표면, 부품 후 표면 및 부품 측 표면을 갖는 부품 주 몸체, 및 상기 부품 후 표면 상에 돌출되어 형성되는 다수개의 돌출 도전체로 이루어지는 부품을 준비하기 위한 부품 준비 단계, 상기 코어 보드 준비 단계 및 상기 부품 준비 단계 이후 상기 부품 후 표면과 마찬가지로 동일 측을 향하는 상기 코어 후 표면으로써 상기 부품을 상기 수용홀 내에 수용하기 위한 수용 단계, 및 상기 수용 단계 이후, 상기 다수개의 돌출 도전체의 상부 표면과 상 기 코어 후 표면 상에 형성되는 도전체층의 표면을 동일한 높이로 정렬하기 위한 높이 정렬 단계로 이루어지는 빌트-인 부품을 갖는 와이어링 보드의 제조방법이 제공된다.
상기 제 1 특징에 의한 빌트-인 부품을 갖는 와이어링 보드 제조방법에 의하면, 상기 다수개의 돌출 도전체의 상부의 표면 및 상기 코어 후 표면 상에 형성되는 도전체층의 표면은 상기 높이 정렬 단계에서 동일한 높이로 정렬되므로, 후 표면측 중간층 절연층은 작은 두께 편차를 가질 수 있다. 그러므로, 상기 후 표면측 중간층 절연층을 관통하는 비아 도전체를 형성하기 위하여 사용되는 다수개의 비아 홀을 형성할 때, 상기 비아 홀이 작은 깊이 편차를 가지므로 각각의 비아 홀 내에는 상기 비아 도전체가 확실히 형성될 수 있다. 그 결과, 상기 돌출 도전체 및 상기 비아 도전체 사이의 전기적 접속이 신뢰성 있게 제공될 수 있으므로, 결함이 있는 제품의 발생을 방지하는 것이 가능하며, 따라서 빌트-인 부품을 갖는 와이어링 보드에 우수한 신뢰성을 제공하게 된다.
이하, 상기 제 1 특징에 의한 빌트-인 부품을 갖는 와이어링 제조방법을 설명한다.
코어 보드 준비 단계에서, 상술한 바의 빌트-인 부품을 갖는 와이어링 보드를 구성하는 상기 코어 보드는 주지의 방법에 의하여 미리 제작된다.
상기 빌트-인 부품을 갖는 와이어링 보드를 구성하는 상기 코어 보드는, 예를 들면, 상기 코어 주 표면, 이와 반대편에 위치되는 상기 코어 후 표면 및 상기 부품을 수용하기 위한 수용홀을 갖는 판-형상으로 된다. 상기 수용홀은 상기 코어 후 표면에 개방되는 비-관통공으로 되거나 또는 상기 코어 주 표면 및 상기 코어 후 표면 모두에 개방되는 관통공으로 될 수 있다.
상기 코어 보드를 형성하기 위하여 사용되는 재료는 특정 재료에 국한되지 않는다. 그러나, 바람직한 코어 보드는 주요 성분으로서 폴리머재로 형성된다. 상기 코어 보드를 형성하는 데에 사용되는 상기 폴리머재의 구체적인 예로는, 예를 들면, EP 수지(에폭시 수지), PI 수지(폴리이미드 수지), BT 수지(비스말레이미드 트리아진 수지), PPE 수지(폴리페닐렌 에테르 수지)등을 들 수 있다. 더욱이, 이들 수지 및 유리 섬유(예를 들면, 유리 편직물 및 유리 부직포)또는 폴리아미드 섬유와 같은 유기 섬유로 형성되는 복합재를 사용하는 것도 가능하다.
상기 부품 준비 단계에서, 상술한 바의 빌트-인 부품을 갖는 와이어링 보드를 구성하는 상기 부품은 주지의 종래 방법에 의하여 미리 제작된다. 상기 부품은 상기 부품 주 표면, 상기 부품 후 표면 및 상기 부품 측면을 갖는 부품 주요 몸체, 및 상기 부품 후 표면 상에 돌출되어 형성되는 상기 다수개의 돌출 도전체로 이루어진다. 상기 부품의 형태는 임의적으로 정의될 수 있으나, 예를 들면, 상기 부품 주 표면보다 큰 영역을 갖는 판-형상이 선택된다. 상기 부품은 평면에서 볼 때, 다수개의 측면들을 갖는, 일반적인 다각형 형상으로 되는 것이 바람직하다. 평면에서 볼 때 다각형 형상의 예로는 일반적인 직사각형, 일반적인 삼각형, 및 일반적인 육각형이 포함되나, 상기 부품은 평면에서 볼 때 상기 일반적인 직사각형으로 되는 것이 바람직하며, 이것이 통상적인 형태이다. 다음의 설명에서, "일반적인 직사각형"은 평면에서 볼 때 완전한 직사각형 형상을 의미하는 것은 아니며 모따기된 코 너 또는 곡면으로 되는 측면을 갖는 직사각형을 의미한다.
적당한 부품으로서는, 캐패시터, 집적 회로 부재(IC 칩), 반도체 제조방법 등에 의하여 제작되는 MEMS(마이크로 일렉트로 메카니컬 시스템)요소 등을 들 수 있다. 상기 "집적 회로 부재" 는 컴퓨터 등의 마이크로프로세서로 주로 사용되는 부재를 의미한다.
바람직한 캐패시터의 일 예로는, 다수개의 내부 전극층이 유전체층을 사이에 개재하여 적층되는 캐패시터 주 몸체; 상기 다수개의 내부 전극층에 연결되는 다수개의 캐패시터 비아 도전체; 상기 부품 후 표면에서 상기 캐패시터 비아 도전체의 적어도 일 단부에 각각 연결되는 다수개의 표면 전극; 및 상기 다수개의 표면 전극 상에 돌출되어 형성되는 다수개의 돌출 도전체;로 이루어지는 캐패시터 또는 칩 캐패시터를 들 수 있다. 상술한 바의 캐패시터는 바람직하기로는 전반적으로 어레이 형태로 배치되는 다수개의 캐패시터 비아 도전체를 갖는 비아 어레이형 캐패시터이다. 이러한 구조로써, 상기 캐패시터의 인덕턴스 부품을 감소시킬 수 있고, 따라서, 잡음 흡수 및 파워 변동을 완화하기 위한 고속 전류 공급을 달성할 수 있다. 더욱이, 전체 캐패시터의 크기를 소형화하기가 용이해지므로, 전체 캐패시터 빌트-인 와이어링 보드의 크기를 감소시킬 수 있다. 또한, 상기의 소형 크기에도 불구하고 높은 정전 용량을 얻기가 용이하고 보다 안정한 파워 공급이 가능해진다.
캐패시터를 구성하는 상기 유전체층의 예로는 세라믹 유전체층, 수지 유전체층 및 세라믹-수지 화합물로 형성되는 유전체층 등이 포함된다. 알루미나, 알루미늄 니트리드, 보론 니트리드, 실리콘 카바이드 및 실리콘 니트리드와 같은, 고온 소결 세라믹의 소결체는 세라믹 유전체층으로 사용되기에 적합하다. 더욱이, 알루미나와 같은 비유기질 세라믹 충전재가 보로실리케이트 유리 또는 보로실리케이트 납 유리에 첨가되는 유리 세라믹과 같은, 저온 소결 세라믹의 소결체도 사용에 적합하다. 이 경우, 용도에 따라, 티탄산바륨, 납 티탄산바륨 및 스트론튬 티탄산바륨과 같은 유전체 세라믹의 소결체를 사용하는 것 또한 바람직하다. 상기 유전체 세라믹의 소결체가 사용되는 경우, 큰 정전 용량을 갖는 캐패시터를 용이하게 구현할 수 있다. 수지 유전체층으로서는, 에폭시 수지 및 접착제를 함유하는 테트라플루오로에틸렌 수지(PTFE)가 적합하게 사용된다. 더욱이, 세라믹-수지 화합물로 이루어지는 유전층의 경우에는, 티탄산바륨, 납 티탄산바륨, 스트론튬 티탄산바륨 등이 세라믹재로서 적합하게 사용될 수 있고, 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 또는 불포화 폴리에스테르와 같은 열경화성 수지; 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지 또는 폴리프로필렌 수지와 같은 열가소성 수지; 및 니트릴 부타디엔 고무, 스티렌 부타디엔 고무 또는 불화 고무와 같은 라텍스;가 수지재로서 적합하게 사용될 수 있다.
비록 상기 내부 전극 층, 상기 캐패시터 내의 비아 도전체 및 상기 표면 전극의 형태에 특별히 제한된 바는 없으나, 상기 유전체층이, 예를 들면, 세라믹 유전체층일 때에는, 금속화된 도전체가 바람직하다. 상기 금속화된 도전체는 금속화 인쇄와 같은 주지의 방법에 의하여 금속 분말을 함유하는 도전성 페이스트를 도포하고, 이후에 이렇게 인쇄된 페이스트를 소부(firing)하는 방식으로 형성된다. 상기 금속화된 도전체 및 상기 세라믹 유전체층을 동시 소부 방법에 의하여 형성할 때, 상기 금속화된 도전체 내의 금속 분말의 융점은 상기 세라믹 유전체층의 소부 온도보다 더 높아야 한다. 예를 들면, 상기 세라믹 유전체층이 소위 고온 소결 세라믹(예를 들면, 알루미나 등)으로 이루어질 때, 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 망간(Mn), 또는 이들 중 어느 하나를 함유하는 합금을 상기 금속화된 도전체 내에 함유되는 금속 분말로서 선택할 수 있다. 상기 세라믹 유전체층이 소위 저온 소결 세라믹(예를 들면, 유리 세라믹 등)으로 이루어질 때에는, 구리(Cu), 은(Ag)등, 또는 이들 중 어느 하나를 함유하는 합금을 상기 금속화된 도전체 내에 함유되는 금속 분말로서 선택할 수 있다.
상기 부품을 구성하는 상기 다수개의 돌출 도전체는 상기 부품 후 표면 상에 형성된다. 상기 다수개의 돌출 도전체는 상기 부품 후 표면에 더하여 상기 부품 주 표면 상에 형성될 수 있다. 더욱이, 상기 다수개의 돌출 도전체는 상기 부품 후 표면 상에 직접 형성되거나, 또는 상기 부품 후 표면 상에 배치되는 상기 다수개의 표면 전극 상에 형성될 수도 있다. 상기 돌출 도전체는 전기적 도전성을 갖는 금속재 등으로 형성될 수 있다. 상기 돌출 도전체를 형성하기 위한 금속재의 예로는 구리, 은, 철, 코발트, 니켈 등을 들 수 있다.
상기 다수개의 돌출 도전체를, 예를 들면, 금속재로 형성할 때, 도금으로 형성하는 것이 바람직하다. 이러한 방식으로, 상기 돌출 도전체를 용이하게 저가의 비용으로 형성할 수 있다. 그러나, 상기 다수개의 돌출 도전체는 금속 페이스트를 인쇄함으로써, 금속 호일을 부착함으로써, 또는 상기 돌출 도전체보다 큰 크기의 금속 호일을 부착한 후 금속 호일을 에칭함으로써 형성할 수도 있다. 상기 다수개 의 돌출 도전체를 형성하기 위한 예시적인 방법으로는 상기 돌출 도전체가 상기 유전체층 및 상기 부품을 구성하는 기타 도전체(즉, 상기 내부 전극층, 상기 캐패시터 비아 도전체 및 상기 표면 전극)를 동시에 소부하는 동시 소부 방법 등이 포함된다. 또한, 또 다른 예시적인 방법으로는 상기 유전체층 및 상기 부품을 구성하는 도전체를 소부한 이후에 상기 돌출 도전체를 소부하는 후-소부방법이 있을 수 있다. 상기 돌출 도전체를 상기 동시 소부 방법에 의하여 형성하면, 상기 부품을 제작하는 데에 필요한 인력을 감소시킬 수 있고, 따라서 상기 부품을 용이하게 저가로 제작할 수 있게 된다.
상기 다수개의 돌출 도전체를 상기 다수개의 표면 전극 상에 돌출 형성할 때, 상기 다수개의 돌출 도전체는 바람직하기로는 상기 다수개의 표면 전극보다 큰 두께를 갖는다. 더욱 구체적으로 말하자면, 상기 다수개의 돌출 도전체는 바람직하기로는 상기 높이 정렬 단계 이전에 100㎛ 이상 내지 200㎛ 이하의 두께를 갖고, 더욱 바람직하기로는, 180㎛ 이상 내지 200㎛ 이하의 두께를 갖는다. 상기 다수개의 돌출 도전체가 100㎛ 미만의 두께를 가질 때에는, 상기 수용홀 내에 상기 부품을 수용할 때에 각각의 돌출 도전체가 상기 코어 후 표면으로부터 돌출되기가 쉽지 않다. 더욱이, 상기 도전체층의 표면과 일직선으로 정렬되도록 상기 돌출 도전체의 상부를 제거하는 상기 높이 정렬 단계를 수행하기가 어려워진다. 한 편, 상기 다수개의 돌출 도전체가 300㎛를 초과하는 두께를 가질 때에는, 상기 돌출 도전체의 상부를 제거하는 데에(예를 들면, 연마 등)오랜 시간이 걸리게 되어, 상기 부품의 생산성이 저하된다.
또한, 상기 다수개의 돌출 도전체를 상기 부품 후 표면 상에 마련되는 상기 다수개의 표면 전극 상에 돌출 형성할 때, 상기 다수개의 돌출 도전체의 직경은 상기 다수개의 표면 전극의 그것과 동일하게 하는 것이 바람직하다. 상기 다수개의 돌출 도전체의 직경이 상기 다수개의 표면 전극의 직경보다 작은 경우에 비하여 상기 돌출 도전체의 단면 영역이 더 크기 때문에, 이러한 방식으로, 상기 돌출 도전체의 저항을 감소시킬 수 있을 뿐만 아니라 상기 돌출 도전체의 도전성을 개선한다. 더욱이, 상기 돌출 도전체의 직경이 상기 표면 전극의 그것과 동일하므로, 갭을 사이에 두고 배치되는 상기 표면 전극 상에 상기 돌출 도전체를 각각 돌출 형성할 때에 상기 돌출 도전체들 사이에도 갭이 신뢰성있게 형성된다. 그 결과, 상기 돌출 도전체들 간의 상호 접촉에 의한 단선 결함을 방지할 수 있다.
수지 커버층 형성 단계는 바람직하기로는 상기 부품 준비 단계에 포함된다. 상기 수지 커버층 형성 단계는 상기 부품 주 표면, 상기 부품 후 표면 및 상기 부품 측면 중 적어도 상기 부품 후 표면을 커버하는 수지 커버층을 형성하는 단계이다. 이 경우, 상기 높이 정렬 단계에서, 상기 상부의 표면 및 상기 부품 후 표면을 커버하는 상기 수지 커버층은 바람직하기로는 동시에 접지한다. 이러한 방식으로, 상기 수지 커버층 형성 단계를 수행함으로써, 상기 부품 후 표면을 커버하는 상기 수지 커버층의 적어도 일부는 상기 다수개의 돌출 도전체들 사이에 정렬된다. 그러므로, 상기 부품 후 표면을 커버하는 상기 수지 커버층의 상기 일부분에 의하여 상기 다수개의 돌출 도전체가 고정되므로, 상기 높이 정렬 단계에서 각각의 돌출 도전체 상에 큰 힘이 작용하는 경우에도 각 돌출 도전체의 손상을 방지할 수 있다. 상기 높이 정렬 단계에서, 상기 상부 및 상기 수지 커버층은 동시에 접지한다. 그 결과, 상기 높이 정렬 단계는 단순화되고, 따라서 빌트-인 부품을 갖는 상기 와이어링 보드를 용이하게 저가로 제작할 수 있게 된다.
상기 중간층 절연층의 절연성, 열 저항성, 습도 저항성을 고려하면, 상기 수지 커버층을 형성하기 위한 바람직한 폴리머재로는, 예를 들면, 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지와 같은 열경화성 수지 및 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지 또는 폴리프로필렌 수지와 같은 열가소성 수지를 들 수 있다. 더욱이, 유리 충진재가 이들 수지에 첨가되는 물질 등을 사용할 수도 있다.
상기 부품 후 표면을 커버하는 상기 수지 커버층의 두께는 바람직하기로는 상기 다수개의 돌출 도전체의 두께보다 크다. 즉, 상기 돌출 도전체의 상부의 표면은 상기 수지 커버층으로 커버될 수 있고 또는 상기 수지 커버층의 외측면으로부터 노출될 수 있다. 상기 부품 후 표면을 커버하는 상기 수지 커버층이 상기 다수개의 돌출 도전체보다 두께가 얇을 때, 상기 돌출 도전체 각각의 상부는 상기 수지 커버층의 표면으로부터 돌출되므로, 상기 높이 정렬 단계에서 돌출 도전체 각각에 큰 힘이 작용되는 경우 손상되기 쉽다. 상기 부품 후 표면을 커버하는 상기 수지 커버층이 상기 다수개의 돌출 도전체보다 두께가 두꺼울 때에는, 상기 수지 커버층을 제거하는 데에(연마 등)시간이 소요되어 상기 부품의 생산성이 저하된다.
상기 수지 커버층은 상기 부품 후 표면만을 커버하거나, 또는 상기 부품 후 표면에 더하여 부품 주 표면 또는 상기 부품 측면 중 적어도 어느 하나를 더욱 커 버할 수 있다. 상기 수지 커버층이 상기 부품 측면을 커버할 때, 상기 수용홀 및 상기 부품 사이의 갭은 작아진다. 그 결과, 상기 높이 정렬 단계에서 상기 부품에 큰 힘이 작용하는 경우에도 상기 부품은 손상이 방지된다.
이어지는 수용 단계에서, 상기 부품은 상기 부품 후 표면이 향하는 바와 동일한 측을 향하는 상기 코어 후 표면으로써 상기 수용홀 내에 수용된다. 상기 부품은 상기 수용홀 내에 완전히 수용될 수 있고, 또는 상기 부품의 일부가 상기 수용홀의 개구부로부터 돌출되는 상태로 상기 수용홀 내에 수용될 수도 있다. 또한, 상기 수용홀이 상기 코어 주 표면 및 상기 코어 후 표면 모두에 개구되는 관통공일 경우, 상기 수용 단계는 상기 코어 주 표면측에서 상기 수용홀의 개구부를 접착면을 갖는 접착 테이프에 의하여 밀봉하는 방식으로 수행할 수 있고, 상기 접착 테이프는 상기 높이 정렬 단계 이후에 제거할 수 있다.
상기 수용 단계 이후 상기 높이 정렬 단계 이전에, 상기 코어 후 표면 및 상기 부품 후 표면 상에 수지층을 형성하고 상기 수용홀의 내벽면 및 상기 부품 측면 사이의 갭을 채우기 위하여 수지층 형성 단계를 수행한다. 그 후, 상기 수지층을 경화시킴으로써 상기 부품을 고정하기 위한 고정 단계를 수행한다. 상기 높이 정렬 단계에서, 상기 수지층 및 상기 상부의 표면은 바람직하기로는 동시에 접지한다. 이러한 방식으로, 상기 높이 정렬 단계 이전에 상기 부품이 상기 수지층에 의하여 고정될 수 있으므로, 상기 높이 정렬 단계에서 상기 부품에 큰 힘이 가해질 때에도 상기 부품은 손상이 방지될 수 있다. 더욱이, 상술한 바의 갭은 상기 수용홀의 바닥까지 상기 수지층으로 채워질 수 있으므로, 보이드(void)등의 발생이 방지된다. 그러므로, 신뢰성이 우수한 상기 빌트-인 부품을 갖는 와이어링 보드를 제작될 수 있다. 또한, 상기 높이 정렬 단계는 상기 상부의 표면 및 상기 수지층을 동시에 연마함으로써 수행된다. 그 결과, 상기 높이 정렬 단계는 단순화되며, 따라서 빌트-인 부품을 갖는 상기 와이어링 보드를 용이하게 저가로 제작할 수 있게 된다.
상기 수지층의 절연성, 열 저항성, 습도 저항성을 고려하면, 상기 수지 커버층을 형성하기 위한 바람직한 폴리머재로는, 예를 들면, 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지와 같은 열경화성 수지 및 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지 또는 폴리프로필렌 수지와 같은 열가소성 수지를 들 수 있다. 더욱이, 상기 폴리머재의 예에는 유리 충진재가 상술한 바의 열경화성 수지 또는 열가소성 수지에 첨가되는 물질 등이 포함될 수 있다.
상기 수지층을 형성하기 위한 예시적인 방법으로서는; 상기 코어 후 표면 및 상기 부품 후 표면에 수지재를 도포(또는 스프레이)하는 방법, 상기 코어 후 표면 및 상기 부품 후 표면 상에 수지 시트를 접착하는 방법, 및 수지층을 형성하기 위한 위치에 상응하는 개방 위치를 갖는 마스크를 상기 코어 후 표면 및 상기 부품 후 표면 상에 배치하고, 그 후, 상기 마스크를 통하여 그 위에 수지재를 인쇄하는 방법을 들 수 있다.
상기 부품 측면이 상기 수지 커버층으로 커버될 때, 상기 부품 측면을 커버하는 수지 커버층의 표면은 바람직하기로는 상기 부품 측면과 평행하게 배치한다. 상기 수지 커버층이 상기 부품 측면과 평행하게 배치되지 않는 경우, 상기 수용홀의 내벽면에 대하여 경사가 발생할 수 있다. 그 결과, 상기 부품 측면을 커버하는 수지 커버층의 표면 및 상기 수용홀의 내벽면 사이의 갭을 상기 수지층의 일 부분으로써 성공적으로 채우기가 어렵다.
상기 고정 단계에서, 상기 갭은 상기 수지층의 상기 일부분으로 채워지며, 상기 수지층은 경화됨으로써 상기 부품을 고정하게 된다. 상기 수지층이 열경화성 수지일 경우, 경화되지 않은 수지층을 경화시키기 위하여 이를 가열하는 공정을 채택할 수 있다. 또한, 상기 수지층이 열가소성 수지일 경우, 상기 수지층 형성 단계에서 가열된 수지층을 경화시키기 위하여 이를 냉각시키는 공정을 채택할 수 있다.
이어지는 상기 높이 정렬 단계에서, 다수개의 돌출 도전체의 상부의 표면 및 상기 코어 후 표면 상에 형성되는 도전체층의 표면은 동일한 높이로 정렬한다. 그 후, 상기 코어 주 표면 상에는 상기 주 표면측 적층 와이어링부를 형성하며, 상기 코어 후 표면 상에는 상기 후 표면측 적층 와이어링부를 형성함으로써, 빌트-인 부품을 갖는 와이어링 보드를 완성하게 된다.
상기 높이 정렬 단계에서, 상기 상부의 표면 및 상기 도전체층의 표면을 동일한 높이로 정렬하는 방법의 예로는, 상기 상부의 표면 및 상기 도전체층의 표면을 동일한 높이로 정렬하기 위하여 상기 다수개의 돌출 도전체를 낮추는 방법, 상기 상부의 표면 및 상기 도전체층의 표면을 동일한 높이로 정렬하기 위하여 상기 도전체층을 얇게 형성하는 방법, 상기 상부의 표면 및 상기 도전체층의 표면을 동일한 높이로 정렬하기 위하여 상기 다수개의 돌출 도전체를 높게 형성하는 방법, 및 상기 상부의 표면 및 상기 도전체층의 표면을 동일한 높이로 정렬하기 위하여 상기 도전체층을 두껍게 형성하는 방법을 들 수 있다. 상술한 방법에 있어서, 바람 직한 방법은 상기 상부의 표면 및 상기 도전체층의 표면을 동일한 높이로 정렬하기 위하여 상기 다수개의 돌출 도전체를 낮추는 방법이다. 상기 도전체층의 표면을 얇게 형성하는 방법을 채택할 때에는, 상기 도전체층이 통상 매우 얇아서 이를 얇게 형성하는 것이 곤란하므로, 상기 상부의 표면 및 상기 도전체층의 표면을 동일한 높이로 정렬하기가 용이하지 않다. 더욱이, 상기 다수개의 돌출 도전체를 높게 형성하거나 상기 도전체층을 두껍게 형성하는 방법을 채택하는 경우, 상기 돌출 도전체의 상부의 표면 및 상기 도전체층의 표면에 도전성 페이스트를 인쇄하는 추가의 공정이 요구된다. 그 결과, 상기 빌트-인 부품을 갖는 와이어링 보드의 제조방법은 복잡해지고 비용이 많이 들게 되기 쉽다. 상기 상부의 표면 및 상기 도전체층의 표면을 동일한 높이로 정렬하기 위하여 상기 다수개의 돌출 도전체를 낮추는 방법을 채택할 때, 상기 부품을 상기 코어 보드보다 얇게 형성하고, 바람직하기로는 상기 부품이 상기 수용홀 내에 수용될 때 상기 코어 후 표면으로부터 돌출되는 범위의 두께를 갖도록 상기 다수개의 돌출 도전체를 형성한다. 이러한 방식으로, 돌출 도전체 각각을 낮추는 공정(예를 들면, 연마 등)을 확실하게 수행할 수 있다.
상기 다수개의 돌출 도전체를 낮춤으로써 또는 상기 도전체층을 얇게 함으로써 도전체층의 표면을 상기 상부의 표면과 일직선으로 정렬하기 위한 방법으로는, 상기 상부의 표면 또는 상기 도전체층의 표면 중 적어도 어느 하나를 기계적으로 제거하는 방법, 또는 상기 상부의 표면 또는 상기 도전체층의 표면 중 적어도 어느 하나를 화학적으로 제거하는 방법을 들 수 있다. 그러나, 상기 높이 정렬 단계에서, 상기 상부 또는 상기 도전체층 중 적어도 어느 하나를 기계적으로 제거하는 것 이 바람직하다. 이 방법에 의하여, 상기 상부 또는 상기 도전체층 중 적어도 어느 하나를 화학적으로 제거하는 경우에 비하여 상기 높이 정렬 단계를 용이하게 저가의 비용으로 수행할 수 있다.
상기 상부 또는 상기 도전체층의 적어도 어느 하나를 기계적으로 제거하기 위한 방법으로는, 상기 상부의 일부분 또는 상기 도전체층의 일부분 중 적어도 어느 하나를 절단하는 방법 또는 상기 상부의 표면 또는 상기 도전체층의 표면 중 적어도 어느 하나를 접지하는 방법을 들 수 있다. 상기 상부의 표면 또는 상기 도전체층의 표면 중 적어도 어느 하나를 접지하는 방법에는 샌드페이퍼가 장착된 벨트 샌더 장치를 사용하는 연마 공정 또는 외주면 상에 침식제를 함유하는 디스크-형상의 부직포 등을 상기 상부의 표면 또는 상기 도전체층의 표면에 대하여 회전 가압시키는 버퍼링 공정을 채택할 수 있다. 상기 샌드 페이퍼의 연마 표면의 산술적 평균 조도 및 상기 침식제의 입자 직경은 바람직하기로는 연마 이후의 상기 상부의 표면 또는 상기 도전체층의 표면의 산술적 평균 조도와 동일하다.
한 편, 상기 상부 또는 상기 도전체층 중 적어도 어느 하나를 화학적으로 제거하는 방법으로는, 상기 상부의 일부분 또는 상기 도전체층의 일부분 중 적어도 어느 하나를 에칭 액으로 제거하는 방법을 들 수 있다.
상기 높이 정렬 단계에서, 상기 상부의 표면은 바람직하기로는 경화된 수지재가 상기 다수개의 돌출 도전체 사이에 배치되는 상태에서 접지된다. 이러한 방식으로, 상기 다수개의 돌출 도전체는 상기 경화된 수지재에 의하여 고정되므로, 상기 높이 정렬 단계에서 각각의 상기 돌출 도전체에 큰 힘이 작용될 때에도 상기 돌 출 도전체는 손상이 방지될 수 있다. 상기 수지재의 예로는 상기 부품 후 표면을 커버하는 수지 커버층, 상술한 바의 수지층 등이 포함된다.
상기 높이 정렬 단계 이후, 상기 코어 후 표면 및 상기 부품 후 표면 상에 후 표면측 중간층 절연층을 형성하기 위한 후 표면측 중간층 절연층 형성 단계, 레이저 보어링 공정에 의하여 상기 후 표면측 중간층 절연층을 관통하는 비아 홀을 형성하여 상기 상부의 표면을 노출시키기 위한 비아 홀 형성 단계, 및 상기 비아 홀 내측에 비아 도전체를 형성하기 위한 비아 도전체 형성 단계를 수행된다. 이러한 방식으로, 상기 코어 후 표면 및 상기 부품 후 표면 상에 상기 후 표면측 중간층 절연층을 형성하므로, 상기 높이 정렬 단계에서 평탄화되는 상기 후 표면측 중간층 절연층의 두께 변화는 감소될 수 있다. 그러므로, 상기 비아 홀 형성 단계에서 다수개의 비아 홀이 형성될 때, 상기 비아 홀의 깊이 편차가 작기 때문에, 상기 비아 도전체는 상기 비아 도전체 형성 단계에서 각각의 비아 홀 내에 확실히 형성될 수 있다. 그 결과, 상기 돌출 도전체 및 상기 비아 도전체 사이에 전기적 접속이 용이하게 제공될 수 있고, 따라서 불량품의 발생이 방지되며 우수한 신뢰성을 갖는 빌트-인 부품을 갖는 와이어링 보드를 제공하게 된다.
상기 수지 커버층 및 상기 수지층은 상기 후 표면측 중간층 절연층 형성 단계에서 형성되는 상기 후 표면측 중간층 절연층과 동일한 재료로 형성할 수 있고, 또는 상기 후 표면측 중간층 절연층과는 상이한 물질로 형성할 수도 있다. 그러나, 상기 수지 커버층 및 상기 수지층은 상기 후 표면측 중간층 절연층과 동일한 재료로 형성하는 것이 바람직하다. 이러한 방식으로, 상기 수지 커버층 및 상기 수지층 을 형성할 때, 상기 후 표면측 중간층 절연층의 재료와 별개로 추가의 재료를 준비할 필요가 없게 된다. 그러므로, 상기 빌트-인 부품을 갖는 와이어링 보드를 제작하는 데에 필요한 재료의 수를 감소시킬 수 있고, 상기 빌트-인 부품을 갖는 와이어링 보드를 저가로 제작할 수 있게 된다.
"상기 후 표면측 중간층 절연층과 동일한 재료"는 상기 후 표면측 중간층 절연층의 재료와 동일하며 상기 후 표면측 중간층 절연층의 열팽창 계수와 동일한 열팽창 계수를 갖는 폴리머재를 의미한다. 그러므로, 상기 수지 커버층, 상기 수지층 및 상기 후 표면측 중간층 절연층 사이의 열팽창 계수에는 차이가 발생되지 않게 되므로, 이들 층들 간의 층분리를 방지할 수 있다. 따라서, 상기 빌트-인 부품을 갖는 와이어링 보드의 신뢰성은 더욱 개선된다.
본 명세서에서, "열팽창 계수"는 두께 방향(Z 방향)에 수직인 방향(XY 방향)에 있어서의 열팽창 계수를 의미하며, 값은 0℃ 내지 100℃의 온도 범위에서 TMA(열기계 분석기)에 의하여 측정된다. 상기 "TMA"는, 예를 들면, JPCA-BU01에 명시된 열기계 분석기를 의미한다.
상술한 바의 문제점을 해결하기 위한 제 2 특징에 의하면, 코어 주 표면, 코어 후 표면 및 적어도 상기 코어 후 표면에 개방되는 수용홀을 포함하며, 상기 코어 주 표면 상에는 코어 주 표면측 도전체층이 형성되고, 상기 코어 후 표면 상에는 코어 후 표면측 도전체층이 형성되는 코어 보드; 부품 주 표면, 부품 후 표면 및 부품 측면을 포함하는 부품 주요 몸체 및 상기 부품 후 표면 상에 돌출되어 형성되는 다수개의 돌출 도전체로 이루어지며, 상기 부품 후 표면과 같이 동일 측을 향하는 상기 코어 후 표면으로써 상기 수용홀 내에 수용되는 부품; 주 표면측 중간층 절연층 및 주 표면측 도전체층이 상기 코어 주 표면 상에 적층되는 적층 구조를 가지며, 그의 일 표면 상에 집적 회로 부재를 장착하기 위한 집적 회로 부재 장착 영역을 제공하기 위한 주 표면측 적층 와이어링부; 및 후 표면측 중간층 절연층 및 후 표면측 도전체층이 상기 코어 후 표면 상에 적층되는 적층구조를 가지며, 그의 일 표면 상에, 마더 보드에 연결가능한, 연결 단자부를 제공하기 위한 후 표면측 적층 와이어링부;로 이루어지며, 코어 후 표면측 도전체층의 일 표면 및 상기 다수개의 돌출 도전체의 상부의 일 표면은 동일한 평면 내에 정렬되며, 상기 코어 후 표면측 도전체층의 표면 및 상기 상부의 표면의 산술적 평균 조도는 상기 코어 주 표면측 도전체층의 산술적 평균 조도 보다 더 거칠고, 상기 코어 후 표면측 도전체층은 상기 코어 주 표면측 도전체층보다 얇게 됨을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드가 제공된다.
그러므로, 상기 제 2 특징에 의하면, 상기 코어 후 표면측 도전체층의 표면 및 다수개의 돌출 도전체의 상부의 표면이 동일한 평면 내에 위치되므로, 상기 코어 후 표면 상에 형성되는 상기 후 표면측 중간층 절연층은 두께의 편차가 감소될 수 있다. 그러므로, 상기 다수개의 비아 도전체를 상기 후 표면측 중간층 절연층 상에 형성할 때, 상기 비아 도전체가 형성되는 상기 비아 홀의 두께 편차가 감소되므로, 상기 비아 도전체는 신뢰성있게 형성될 수 있다. 그 결과, 상기 돌출 도전체 및 상기 비아 도전체 사이에는 확실하게 전기적 접속이 제공되므로, 불량품의 발생이 방지되며, 우수한 신뢰성을 갖는 빌트-인 부품을 갖는 와이어링 보드가 제작될 수 있다.
상기 코어 후 표면에 가장 가까이 위치되는 상기 후 표면측 중간층 절연층은 바람직하기로는 5㎛ 이하의 두께 편차를 가지며, 더욱 바람직하기로는 2㎛ 이하의 두께 편차를 갖는다. 이 경우, 상기 비아 도전체는 바람직하기로는 상기 코어 후 표면에 가장 가까이 위치되는 상기 후 표면측 중간층 절연층 내에 형성된다. 상기 코어 후 표면에 가장 가까이 위치되는 상기 후 표면측 중간층 절연층이 5㎛를 초과하는 두께 편차를 가지며 상기 다수개의 비아 홀이 그 내부에 형성되면, 상기 비아 홀의 깊이 편차가 감소될 수 없다. 그러므로, 상기 비아 도전체는 상기 비아 홀 내에 신뢰성있게 형성될 수 없고, 상기 돌출 도전체 및 상기 비아 도전체 사이에 신뢰성 있는 전기적 접속이 제공될 수 없다. 그 결과, 상기 빌트-인 부품을 갖는 와이어링 보드의 신뢰성은 저하된다.
주 표면측 적층 와이어링부를 구성하는 상기 주 표면측 중간층 절연층 및 상기 후 표면측 적층 와이어링부를 구성하는 상기 후 표면측 중간층 절연층의 절연, 열 저항, 습도 저항을 고려하면, 상기 주 표면측 중간층 절연층 및 상기 후 표면측 중간층 절연층을 형성하기 위한 바람직한 폴리머재는, 예를 들면, 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지와 같은 열경화성 수지 및 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지 또는 폴리프로필렌 수지와 같은 열가소성 수지를 들 수 있다. 더욱이, 이들 수지 및 유리 섬유(유리 직물 또는 유리 부직포)또는 폴리아미드 섬유와 같은 유기 섬유의 복합재, 또는 양자택일적으로, 에폭시 수지와 같은 열경화성 수지에 연속 다공질 PTFE와 같은 3차원 메쉬-형 상의 탄화플루오르 수지 기본재가 함유되는 방식으로 형성되는 수지-수지 복합재를 사용할 수도 있다.
본 명세서에 기술된 "산술적 평균 조도"는 JIS B0601에 의하여 정의된 바의 산술적 평균 조도(Ra)이다. 상기 산술적 평균 조도(Ra)를 측정하기 위한 방법은 JIS B0651에 준한다.
이하, 본 발명의 일 실시예에 의한 빌트-인 부품을 갖는 와이어링 보드를 도면을 참조하여 상세히 설명한다.
도 1에 도시된 바와 같이, 본 실시예에 의한 빌트-인 부품을 갖는 와이어링 보드(10)(이하 "와이어링 보드"라 칭함)는 IC 칩을 장착하기 위한 와이어링 보드이다. 상기 와이어링 보드(10)는 직사각형 판-형상 코어 보드(11), 상기 코어 보드(11)의 코어 주 표면(12) 상에 형성되는 주 표면측 빌드업층(31)(주 표면측 적층 와이어링부)(도 1에서 위 표면) 및 상기 코어 보드(11)의 후 표면(13) 상에 형성되는 후 표면측 빌드업층(32)(후 표면측 적층 와이어링부)(도 1에서 아래 표면)으로 이루어진다.
상기 코어 보드(11)의 코어 주 표면(12) 상에 형성되는 상기 주 표면측 빌드업층(31)은 열경화성 수지(에폭시 수지)로 형성되는 2개의 주 표면측 수지 절연층(33,35), 및 구리로 형성되는 주 표면측 도전체(41)가 교대로 적층되는 구조를 갖는다. 단자 패드(44)는 상기 제 2 주 표면측 수지 절연층(35)의 표면 상에서 다 수개의 위치에 어레이 형태로 형성된다. 또한, 상기 주 표면측 수지 절연층(35)의 표면은 솔더 레지스트(37)로써 전체적으로 커버된다. 상기 단자 패드(44)를 노출시키는 개방부(46)는 상기 솔더 레지스트(37)의 소정 위치에 형성된다. 다수개의 솔더 범프(45)는 각각 상기 단자 패드(44)의 표면 상에 배치된다. 각각의 솔더 범프(45)는 직사각형 판-형상의 IC 칩(21)(집적 회로 부재)의 표면 연결 단자(22)에 전기적으로 접속된다. 더욱이, 각각의 단자 패드(44) 및 각각의 솔더 범프(45)로 이루어지는 영역은 상기 IC 칩(21)을 장착하기 위한 IC-칩 장착 영역(23)(집적 회로 부재 장착 영역)으로 이용된다. 상기 IC-칩 장착 영역(23)은 상기 주 표면측 빌드업층(31)의 표면(39) 상에 형성된다. 비아 도전체(43)는 상기 제 2 주 표면측 수지 절연층(35) 내의 다수개의 위치 내에 형성된다. 각각의 비아 도전체(43)의 하단부로서 이용되는 부분은 주 표면측 수지 절연층(33)의 표면 상에 형성되는 주 표면측 도전체층(41)에 연결된다. 더욱이, 각각의 비아 도전체(43)의 상단부로 작용하는 부분은 상기 주 표면측 도전체층(41)또는 주 표면측 수지 절연층(35)의 표면 상에 형성되는 단자 패드(44)에 연결된다. 상기 비아 도전체(43)는 상기 주 표면측 도전체층(41) 및 상기 단자 패드(44) 사이에 전기적 접속을 제공한다.
도 1에 도시된 바와 같이, 상기 코어 보드(11)의 상기 코어 후 표면(13) 상에 형성되는 상기 후 표면측 빌드업층(32)은 상기 주 표면측 빌드업층(31)과 실질적으로 동일한 구조로 된다. 즉, 상기 후 표면측 빌드업층(32)은 열경화성 수지(에폭시 수지)로 형성되는 2개의 후 표면측 수지 절연층(34,36), 및 후 표면측 도전체층(42)이 교대로 적층되는 구조를 갖는다. 비아 도전체(47)는 상기 제 1 후 표면측 수지 절연층(34) 내의 다수개의 위치에 형성된다. 각각의 비아 도전체(47)의 하단부로서 이용되는 부분은 후 표면측 수지 절연층(34)의 표면 상에 형성되는 상기 후 표면측 도전체층(42)에 연결된다. 더욱이, 비아 도전체(43)는 상기 제 2 후 표면측 수지 절연층(36) 내의 다수개의 위치에 형성된다. 상기 비아 도전체(43)를 통하여 상기 후 표면측 도전체층(42)에 전기적으로 접속되는 BGA 패드(48)는 상기 후 표면측 수지 절연층(36)의 하부 표면 상에 어레이 형태로 형성된다. 또한, 상기 후 표면측 수지 절연층(36)의 하부 표면은 솔더 레지스트(38)로 거의 전체적으로 커버된다. 상기 BGA 패드(48)를 노출시키는 개구부(40)는 상기 솔더 레지스트(38)의 소정 위치 내에 형성된다. 마더 보드(도시 생략)에 전기적 접속을 제공하는 다수개의 솔더 범프(49)는 상기 BGA 패드(48)의 표면 상에 배치된다. 즉, 상기 BGA 패드(48) 및 상기 솔더 범프(49)는 상기 후 표면측 빌드업층(32)의 표면 상에 형성되는 연결 단자부(50)를 구성한다. 도 1에 도시된 상기 와이어링 보드(10)는 각각의 솔더 범프(49)를 통하여 마더 보드(도시 생략) 상에 장착된다.
도 1에 도시된 바와 같이, 본 실시예에 의한 상기코어 보드(11)는 평면에서 볼 때 대체로 직사각형 판-형상으로 된다. 예시적인 치수는 세로 25.0㎜ × 가로 25.0㎜ × 두께1.0㎜ 이다. 상기 코어 보드(11)는 유리 에폭시로 형성되는 기판(161), 실리카 충진재와 같은 무기질 충진재가 첨가되고 상기 기판(161)의 상하부 표면 상에 형성되며 에폭시 수지로 만들어지는 부-기판(164), 및 상기 기판(161)의 상하부 표면 상에 형성되며 구리로 만들어지는 도전체층(163)으로 이루어진다. 더욱이, 상기 코어 보드(11)는 상기 코어 주 표면(12), 상기 코어 후 표 면(13) 및 상기 도전체층(163)을 관통하는 다수개의 관통공 도전체(16)를 포함한다. 상기 관통공 도전체(16)는 상기 코어 보드(11)의 상기 코어 주 표면(12) 및 상기 코어 후 표면(13) 사이에 전기적 접속을 제공할 뿐만 아니라 상기 도전체층(163)에도 전기적 접속을 제공한다. 상기 관통공 도전체(16)의 내측은 에폭시 수지와 같은 플러그 몸체(17)로 채워진다. 상기 관통공 도전체(16)의 상단은 상기 주 표면측 수지 절연층(33)의 표면 상에 형성되는 상기 주 표면측 도전체층(41)의 일부에 전기적으로 접속된다. 상기 관통공 도전체(16)의 하단은 상기 후 표면측 수지 절연층(34)의 하부 표면 상에 형성되는 상기 후 표면측 도전체층(42)의 일부에 전기적으로 접속된다.
도 1에 도시된 바와 같이, 구리로 만들어지는 코어 주 표면측 도전체층(61)은 상기 코어 보드(11)의 상기 코어 주 표면(12) 상에 패턴 형성되며, 상기 관통공 도전체(16)에 전기적 접속을 제공한다. 마찬가지로, 코어 후 표면측 도전체층(62)(도전체층)은 상기 코어 보드(11)의 상기 코어 후 표면(13) 상에 패턴 형성되며, 상기 관통공 도전체(16)에 전기적 접속을 제공한다. 상기 코어 후 표면측 도전체층(62)은 상기 코어 주 표면측 도전체층(61)(두께 75㎛)보다 얇고 본 실시예에서는 65㎛로 설정된다. 더욱이, 코어 후 표면측 도전체층(62)의 표면 및 상부(52)(후술됨)의 표면의 산술적 평균 조도(Ra)는 상기 코어 주 표면측 도전체층(61)의 표면의 산술적 평균 조도(Ra)(본 실시예에서0.5㎛)보다 더 거칠고, 더욱 바람직하기로는, 0.8㎛로 설정된다.
도 1에 도시된 바와 같이, 상기 코어 보드(11)는, 평면도에서 볼 때, 상기 코어 주 표면(12) 및 상기 코어 후 표면(13)모두의 중심부에서 개방되는, 직사각형-형상의 수용홀(90)을 갖는다. 즉, 상기 수용홀(90)은 관통공이다. 세라믹 캐패시터(101)(부품)는 상기 코어 보드(11)의 상기 코어 후 표면(13)과 같은 측을 향하는 상기 캐패시터 후 표면(103)으로써 상기 수용홀(90) 내에 삽입된다. 본 실시예에서 상기 세라믹 캐패시터(101)는 직사각형 판-형상으로 된다. 예시적인 치수는 세로 10.0㎜ × 가로10.0㎜ × 두께0.8㎜ 이다. 상기 세라믹 캐패시터(101)는 상기 코어 보드(11)보다 얇게 형성된다. 상기 코어 보드(11)에서, 상기 세라믹 캐패시터(101)는 상기 IC-칩 장착 영역(23) 바로 아래 영역 내에 배치된다. 상기 IC-칩 장착 영역(23)(상기 IC-칩의 표면 연결 단자(22)가 형성되는 영역)의 치수는 상기 세라믹 캐패시터(101)의 캐패시터 주 표면(102)의 치수 보다 작게 이루어진다. 따라서, 상기 IC-칩 장착 영역(23)은, 상기 세라믹 캐패시터(101)의 두께 방향에서 볼 때, 상기 세라믹 캐패시터(101)의 캐패시터 표면(102) 내에 배치된다.
도 1 내지 도 4에 나타낸 바와 같이, 본 실시예에 의한 상기 세라믹 캐패시터(101)는 소위 "비아 어레이형 캐패시터(via array type capacitor)"이다. 상기 세라믹 캐패시터(101)로 이루어지는 세라믹 소결체(104)(부품 주요 몸체)는 판-형상으로 되며, 부품 주 표면으로서 이용되는 캐패시터 주 표면(102)(도 1에서 상부 표면), 부품 후 표면으로서 이용되는 캐패시터 후 표면(103)(도 1에서 하부 표면) 및 부품 측면으로서 이용되는 4개의 캐패시터 측면(106)(도 1에서 좌우측면)으로 이루어진다.
도 2에 나타낸 바와 같이, 상기 세라믹 소결체(104)는 파워 공급 내부 전 극(141) 및 접지 내부 전극(142)이 세라믹 유전체층(105)를 사이에 샌드위치시킴으로써 교대로 적층되는 구조를 갖는다. 상기 세라믹 유전체층(105)은 티탄산바륨의 소결체, 즉, 고-유전체-상수 세라믹의 일종으로 이루어지며, 파워 공급 내부 전극(141) 및 접지 내부 전극(142) 사이의 유전체(절연체)로서 이용된다. 상기 파워 공급 내부 전극(141) 및 접지 내부 전극(142)은 주요 성분으로서 니켈로 이루어진다.
도 1 내지 도 4에 나타낸 바와 같이, 다수개의 비아 홀(130)은 상기 세라믹 소결체(104) 내에 형성된다. 이들 비아 홀(130)은 상기 세라믹 소결체(104)를 그의 두께 방향으로 관통하며, 격자 패턴(어레이 형상)으로 상기 세라믹 소결체(104)의 전체 표면 상에 배치된다. 각각의 비아 홀(130) 내에는, 상기 세라믹 소결체(104)의 상기 캐패시터 주 표면(102) 및 상기 캐패시터 후 표면(103) 사이의 소통을 위하여 주로 니켈로 이루어지는 다수개의 캐패시터 비아 도전체(131,132)가 형성된다. 본 실시예에서, 상기 비아 홀(130)의 직경은 약 100㎛로 설정되므로, 상기 캐패시터 비아 도전체(131,132)의 직경 또한 약 100㎛로 설정된다. 각각의 파워 공급 캐패시터 비아 도전체(131)는 각각의 파워 공급 내부 전극(141)을 관통하여 이들 사이에 전기적 접속을 제공한다. 각각의 접지 캐패시터 비아 도전체(132)는 각각의 접지 내부 전극(142)을 관통하여 이들 사이에 전기적 접속을 제공한다. 각각의 파워 공급 캐패시터 비아 도전체(131) 및 각각의 접지 캐패시터 비아 도전체(132)는 전체적으로 어레이 형상으로 배치된다. 본 실시예에서는, 설명을 위하여, 상기 캐패시터 비아 도전체(131,132)가 5 × 5열로 하나의 어레이를 형성하는 것으로 도시 된다. 그러나, 실제 어레이는 더 많은 수의 열을 갖는다.
도 2 등에 나타낸 바와 같이, 다수개의 주 표면측 파워 공급 전극(111) 및 다수개의 주 표면측 접지 전극(112)은 상기 세라믹 소결체(104)의 상기 캐패시터 주 표면(102) 상에 형성되어 상기 캐패시터 주 표면(102)으로부터 돌출된다. 각각의 주 표면측 접지 전극(112)은 상기 캐패시터 주 표면(102) 상에 개별적으로 형성되지만, 일체로 형성될 수도 있다. 상기 주 표면측 파워 공급 전극(111)은 상기 캐패시터 주 표면(102)에서 상기 다수개의 파워 공급 캐패시터 비아 도전체(131)의 일 단부면에 직접 연결된다. 상기 주 표면측 접지 전극(112)은 상기 캐패시터 주 표면(102)에서 상기 다수개의 접지 캐패시터 비아 도전체(132)의 일 단부면에 직접 연결된다.
또한, 다수개의 후 표면측 파워 공급 전극 단자(121)(단자 전극) 및 다수개의 후 표면측 접지 전극(122)(단자 전극)은 상기 세라믹 소결체(104)의 상기 캐패시터 후 표면(103) 상에 형성되어 상기 캐패시터 후 표면(103)으로부터 돌출된다. 각각의 후 표면측 접지 전극(122)은 상기 캐패시터 후 표면(103) 상에 개별적으로 형성되지만, 일체로 형성될 수도 있다. 상기 후 표면측 파워 공급 전극(121)은 상기 캐패시터 후 표면(103)에서 상기 다수개의 파워 공급 비아 도전체(131)의 일 단부면에 직접 연결된다. 상기 후 표면측 접지 전극(122)은 상기 캐패시터 후 표면(103)에서 상기 다수개의 접지 비아 도전체(132)의 일 단부면에 직접 연결된다. 따라서, 상기 파워 공급 전극(111,121)은 상기 파워 공급 비아 도전체(131) 및 상기 파워 공급 내부 전극 층(141)에 전기적으로 접속된다. 한 편, 상기 접지 전 극(112,122)은 상기 접지 비아 도전체(132) 및 상기 접지 내부 전극 층(142)에 전기적으로 접속된다.
도 2 등에 나타낸 바와 같이, 주로 니켈로 이루어지는 상기 전극(111,112,121,122)은 구리 도금층(도시 생략)으로 전체적으로 커버되는 표면을 갖는다. 본 실시예에서, 상기 전극(111,112,121,122)은 평면도에서 대체로 직사각형 형상으로 되며, 약 500㎛의 직경 및 약 50㎛의 두께 및 약 580㎛의 최소 피치를 갖는다.
도 1 및 도 2에 나타낸 바와 같이, 돌출 도전체(51)는 각각의 후 표면측 파워 공급 전극(121) 및 각각의 후 표면측 접지 전극(122) 상에 형성된다. 본 실시예에 의한 상기 돌출 도전체(51)는 구리 도금으로 이루어지는 도전체(구리 포스트)이다. 각각의 돌출 도전체(51)는 균일한 원형 단면 영역을 갖는 컬럼 형상으로 된다. 각각의 돌출 도전체(51)의 중심축은 상기 전극(121,122)의 중심과 일직선으로 배치된다. 각각의 돌출 도전체(51)의 상부(52)의 표면은 원형 형상으로 되며, 상기 캐패시터 주 표면(102)에 평행하다. 더욱이, 각각의 돌출 도전체(51)의 직경은 상기 전극(121,122)의 직경과 동일하며, 상기 캐패시터 비아 도전체(131,132)의 직경(약 100㎛)보다는 크다. 본 실시예에서, 각각의 돌출 도전체(51)의 직경은 약 500㎛로 설정된다. 본 실시예에서, 완성된 와이어링 보드(10) 내에서의 상기 각각의 돌출 도전체(51)의 두께는 100㎛로 설정된다. 즉, 각각의 돌출 도전체(51)는 상기 전극(121,122)보다 두껍다. 각각의 돌출 도전체(51)의 상부(52)의 표면은 상기 코어 후 표면측 도전체층(62)의 표면과 동일한 평면에 위치된다. 각각의 돌출 도전 체(51)는 상기 코어 후 표면(13)에 가장 가깝게 배치되는 상기 후 표면측 수지 절연층(34)의 다수개의 위치 내에 형성되는 상기 비아 도전체(47)에 연결된다. 본 실시예에 의하면, 상기 후 표면측 수지 절연층(34)은 약 50㎛의 두께를 가지며 및 두께 편차는 5㎛이다.
도 1 내지 도 4에 나타낸 바와 같이, 상기 세라믹 소결체(104)는 수지 커버층(151)으로 커버된다. 상기 수지 커버층(151)은 하나의 캐패시터 주 표면(102), 하나의 캐패시터 후 표면(103) 및 4개의 캐패시터 측면(106)을 커버한다. 상기 세라믹 캐패시터(101)가 상기 와이어링 보드(10) 내에 빌트-인 될 때, 상기 캐패시터 주 표면(102)을 커버하는 상기 수지 커버층(151)은 상기 전극(111,112)을 노출시키므로, 상기 수지 커버층(151)이 상기 캐패시터 주 표면(102)을 완전히 커버하는 것은 아니다. 마찬가지로, 상기 캐패시터 후 표면(103)을 커버하는 상기 수지 커버층(151)은 상기 전극(111,112) 상에 형성되는 상기 돌출 도전체(51)의 상부(52)의 표면을 노출시키므로, 상기 수지 커버층(151)이 상기 캐패시터 후 표면(103)을 완전히 커버하는 것은 아니다. 상기 캐패시터 주 표면(102)을 커버하는 상기 수지 커버층(151)은 50㎛의 두께를 갖는다. 상기 캐패시터 후 표면(103)을 커버하는 상기 수지 커버층(151)은 150㎛의 두께를 갖는다. 상기 캐패시터 측면(106)을 커버하는 상기 수지 커버층(151)은 1000㎛의 두께를 갖는다. 즉, 상기 캐패시터 후 표면(103)을 커버하는 상기 수지 커버층(151)은 상기 돌출 도전체(51)보다 두껍고, 각각의 돌출 도전체(51)의 상부(52)의 표면은 상기 수지 커버층(151)에 의하여 커버된다. 상기 수지 커버층(151)은 상기 수지 절연층(33~36)과 같은 물질로 만들어 진다(즉, 열경화성 수지인 에폭시 수지). 상기 수지 커버층(151)의 열팽창 계수 또한, 상기 수지 절연층(33~36)의 열팽창 계수와 동일하며, 특히, 약 10~60ppm/℃로 설정된다(더욱 구체적으로 말하자면, 20ppm/℃ 정도). 상기 수지 커버층(151)은 상기 세라믹 소결체(104)보다 큰 열팽창 계수를 갖는다.
도 1 등에 나타낸 바와 같이, 상기 수용홀(90)의 내벽면(91) 및 상기 세라믹 캐패시터(101)의 상기 캐패시터 측면(106)을 커버하는 상기 수지 커버층(151) 사이의 갭은 상기 코어 후 표면(103) 상에 형성되는 수지층(92)의 일부 및 상기 캐패시터 후 표면(103)으로 채워진다. 상기 수지층(92)은 상기 세라믹 캐패시터(101)를 상기 코어 보드(11)에 고정한다. 상기 수지층(92)은 상기 수지 절연층(33~36) 및 상기 수지 커버층(151)과 동일한 물질로 형성된다(즉, 열경화성 수지인 에폭시 수지). 그러므로, 상기 수지층(92)은 상기 수지 절연층(33~36) 및 상기 수지 커버층(151)과 동일한 열팽창 계수를 가지며, 구체적으로, 이는 약 10~60ppm/℃로 설정된다(더욱 구체적으로 말하자면, 20ppm/℃ 정도). 상기 세라믹 캐패시터(101)는 평면도에서 대체로 정사각형 형상을 가지며, 4개의 코너부 각각은 0.55㎜ 이상의 반경으로 둥글려진다(본 실시예에서는 0.6㎜의 테이퍼로 모따기된다). 그 결과, 온도 변화의 결과로 상기 수지층(92)이 변형될 때, 상기 세라믹 캐패시터(101)의 코너부에서 응력의 집중을 완화시킬 수 있으므로, 상기 수지층(92) 내에서 균열이 발생되는 것을 방지할 수 있다.
도 1에 나타낸 바와 같이, 상기 캐패시터 주 표면(102) 상에 준비되는 상기 전극(111,112)은 상기 비아 도전체(47), 상기 주 표면측 도전체층(41), 상기 비아 도전체(43), 상기 단자 패드(44), 상기 솔더 범프(45) 및 상기 IC 칩(21)의 상기 표면 연결 단자(22)를 통하여 상기 IC 칩(21)에 전기적으로 접속된다. 한 편, 상기 캐패시터 후 표면(103) 상에 준비되는 상기 전극(111,112)은 상기 돌출 도전체(51), 상기 비아 도전체(47), 상기 후 표면측 도전체층(42), 상기 비아 도전체(43), 상기 PGA 패드(48) 및 상기 솔더 범프(49)를 통하여 상기 마더 보드(도시 생략) 내에 준비되는 전극에 전기적으로 접속된다.
예를 들면, 상기 파워 공급 내부 전극층(141)을 가로질러 상기 접지 내부 전극층(142)에 전압을 인가하기 위하여 상기 전극 단자(121,122)를 통하여 상기 마더 보드측으로부터 전기적 도전이 이루어질 때, 예를 들면 양전하는 상기 파워 공급 내부 전극층(141) 내에 축적되고, 예를 들면, 음전하는 상기 접지 내부 전극층(142) 내에 축적된다. 그 결과, 상기 세라믹 캐패시터(101)는 캐패시터로서의 역할을 한다. 또한, 상기 세라믹 캐패시터(101) 내에서, 상기 파워 공급 캐패시터 비아 도전체(131) 및 상기 접지 캐패시터 비아 도전체(132)는 서로 인접하게 배치되므로, 상기 파워 공급 캐패시터 비아 도전체(131) 및 상기 접지 캐패시터 비아 도전체(132)를 통하여 흐르는 전류 방향은 서로 반대이다. 그 결과, 상기 인덕턴스 부품의 감소를 얻을 수 있다
다음으로, 본 실시예에 의한 와이어링 보드(10)의 제조방법을 설명한다.
코어 보드 준비 단계에서, 상기 코어 보드(11)의 반제품을 주지의 종래 방법에 의하여 제작하여 미리 준비한다.
상기 코어 보드(11)반제품은 다음과 같이 제작된다. 우선, 350㎜(세로) × 375㎜(가로) × 0.6㎜(두께)의 사이즈로 준비된 기판의 양면에 구리 호일(162)이 접착되어 있는 구리 코팅판을 준비한다(도 5 참조). 예를 들면, 상기 구리 코팅판의 양면의 구리 호일(162)을 에칭함으로써 제거법에 의하여 상기 도전체층(163)을 패턴 형성한다(도 6 참조). 특히, 무전해 구리 도금 공정 이후, 공통 전극으로서 무전해 구리 도금층을 사용하여 전해 구리 도금 공정을 수행한다. 그 위에 건조 필름을 적층하고 상기 건조 필름을 노광 및 현상함으로써 상기 건조 필름에 소정의 패턴을 형성한다. 이 상태에서, 불필요한 전해 구리 도금층, 불필요한 무전해 구리 도금층 및 불필요한 구리 호일(162)을 에칭에 의하여 제거한다. 그 후, 상기 건조 필름을 벗겨낸다. 다음으로, 상기 기판(161)의 상부 표면 및 하부 표면, 그리고 상기 도전체층(163)을 거칠게 한 후, 무기질 충진재가 첨가된 에폭시 수지 필름(두께 80㎛)을 열압착에 의하여 상기 기판(161)의 상부 표면 및 하부 표면 상에 적층함으로써, 상기 부-기판(164)을 준비한다(도 7 참조).
다음으로, 상기 코어 후 표면측 도전체층(62)(두께 75㎛)을 상기 상부 부-기판(164)의 상부 표면 상에 패턴 인쇄하고, 상기 코어 주 표면측 도전체층(61)(두께 50㎛)을 상기 하부 부-기판(164)의 하부 표면 상에 각각 패턴 인쇄한다. 특히, 상기 상부 부-기판(164)의 상부 표면 및 상기 하부 부-기판(164)의 하부 표면 상에 무전해 그리 도금을 수행한 후, 그 상부에 에칭 레지스트를 형성하고, 그 후, 전해 구리 도금을 수행한다. 또한, 에칭 레지스트를 제거하고 소프트 에칭을 수행한다. 또한, 상기 수용홀(90)로서 사용되는 관통공을 소정 위치에 형성하기 위하여 상기 기판(161) 및 상기 부-기판(164)으로 이루어지는 적층체에 라우터를 이용한 보어링 단계를 수행한다. 그리하여, 상기 코어 보드(11)반제품을 완성한다(도 8 참조). 상기 코어 보드(11) 반제품은 나중에 코어 보드(11)의 역할을 하는 다수개의 영역이 평면 방향을 따라서 수직 및 수평으로 배치되는 다수개의 코어 보드(11)를 제작하기 위한 코어 보드를 의미한다.
부품 준비 단계(캐패시터 준비 단계)에서, 상기 돌출 도전체(51)를 갖는 상기 세라믹 캐패시터(101)를 주지의 종래 방법에 의하여 제작하여 미리 준비한다.
상기 세라믹 캐패시터(101)는 아래와 같이 제작된다. 세라믹 그린 시트를 제작하여, 내부 전극층용 니켈 페이스트를 상기 그린 시트 상에 스크린-인쇄하여 건조시킨다. 그 결과, 나중에 각각 상기 파워 공급 내부 전극층(141) 및 상기 접지 내부 전극층(142)의 역할을 하게 되는 파워 공급 내부 전극부 및 접지 내부 전극부를 각각 형성한다. 다음으로, 상부에 상기 파워 공급 내부 전극이 형성되어 이를 갖게 되는 그린 시트 및 상부에 상기 접지 내부 전극부가 형성되어 이를 갖게 되는 그린 시트를 교대로 적층하고, 여기에 상기 시트의 적층 방향으로 가압력을 가함으로써, 상기 그린 시트를 일체화하여 그린 시트 적층체를 형성한다.
또한, 레이저 처리 기계를 사용함으로써 상기 그린 시트 적층체 내에 다수개의 비아 홀(130)을 형성하고, 가압-끼워 맞춤 및 충진 기계(도시 생략)를 사용함으로써 각각의 비아 홀(130) 내에 비아 도전체용 니켈 페이스트를 충진한다. 다음으로, 상기 후 표면측 파워 공급 전극(121) 및 상기 후 표면측 접지 전극(122)을 형성하기 위하여 상기 그린 시트 적층체의 상부 표면 상에 전극 형성용 페이스트를 인쇄함으로써, 상기 그린 시트 적층체의 상부측에서 각각의 도전체부의 상단면을 커버한다. 마찬가지로, 상기 주 표면측 파워 공급 전극(111) 및 상기 주 표면측 접지 전극(112)을 형성하기 위하여 상기 그린 시트의 하부 표면 상에 상기 페이스트를 인쇄함으로써, 상기 그린 시트 적층체의 하부측에서 각각의 도전체부의 하단면을 커버한다.
이어서, 상기 그린 시트 적층체를 건조시켜 각각의 전극(111,112,121,122)을 어느 정도 고형화시킨다. 다음으로, 상기 그린 시트 적층체에서 그리스를 제거하고 소정 시간 동안 소정 온도에서 상기 그린 시트 적층체에 소부를 수행한다. 그 결과, 상기 페이스트에 포함된 티탄산바륨 및 니켈을 동시에 소결하여, 상기 세라믹 소결체(104)를 형성한다.
다음으로, 상기 세라믹 소결체(104)의 전극(111,112,121,122) 각각에 대하여 상기 무전해 구리 도금(두께 약 10㎛)을 수행한다. 그 결과, 각각의 전극(111,112,121,122) 상에 구리 도금층을 형성한다.
다음으로, 상기 세라믹 소결체(104)의 상기 캐패시터 후 표면(103) 상에 건조 필름(153)을 적층하고 노광 및 현상을 수행하여, 상기 전극(121,122)의 전체 표면을 노출시키는 다수개의 개구부(152)를 상기 건조 필름(153) 내에 형성한다(도 9 참조). 이들 개구부(152)는 상기 돌출 도전체(51)가 형성될 위치에 형성된다. 상기 개구부(152)의 내측에는 상기 건조 필름(153)을 통하여 전해 구리 도금을 수행한다(도 10 참조). 이후, 상기 건조 필름(153)을 제거한다. 그 결과, 상기 후 표면측 파워 공급 전극(121) 및 상기 후 표면측 접지 전극(122) 상에 상기 돌출 도전체(51)를 각각 형성함으로써, 상기 세라믹 캐패시터(101)를 완성한다(도 11 참조). 이 때, 각각의 돌출 도전체(51)는 190㎛ 정도의 두께를 가지며, 이는 상기 세라믹 캐패시터(101)가 상기 수용홀(90) 내에 수용될 때에 상기 돌출 도전체(51)가 상기 코어 후 표면(13)으로부터 돌출되는 범위이다(도 15 내지 도 17 참조). 본 실시예에서 정의된 "190㎛ 정도"는 상기 코어 보드(11) 및 상기 세라믹 캐패시터(101)의 두께 편차를 상쇄하기 위한 최소 두께이다. 이 정도의 범위로 상기 두께를 정의함으로써, 이후의 높이 정렬 단계에서의 표면 연마량을 최소화할 수 있다. 결과적으로, 생산성의 저하를 미리 방지할 수 있다.
상기 완성된 세라믹 캐패시터(101)의 캐패시터 후 표면(103)을 거칠게 한 후, 장착 장치(야마하 모터사 제조)를 사용하여 상기 캐패시터 후 표면(103)을 위로 향하게 하여 상기 다수개의 세라믹 캐패시터(101)를 지그 내에 설치한다. 특히, 벗겨낼 수 있는 접착 테이프(172)를 상기 지그 상에 배치하고, 상기 접착 테이프(172)의 접착면에 상기 세라믹 캐패시터(101)를 접착하여 일시적으로 고정시킨다(도 12 참조). 또한, 상기 접착 테이프(172)에 직사각형-형상의 프레임(175)을 부착하고, 이 프레임(175) 내에 각각의 세라믹 캐패시터(101)를 배치한다. 이 때에, 각각의 세라믹 캐패시터(101)는 상기 접착 테이프(172)의 접착면에 평행하게 서로 간격을 두고 배치한다.
이어지는 수지 커버층 형성 단계에서, 비경화 수지 커버층(151)의 역할을 하는 에폭시 수지 필름(173)(두께 400㎛)을 상기 지그 내에 위치된 각각의 세라믹 캐패시터(101) 상에 적층한다(도 13 및 도 14 참조). 이때에, 인접하여 배치되는 상기 세라믹 캐패시터(101)의 캐패시터 측면들(106) 사이의 갭 및 상기 캐패시터 측 면(106) 및 상기 프레임(175)의 내벽면 사이의 갭을 상기 에폭시 수지 필름(173)의 일부로 채운다. 그리고나서, 상기 에폭시 수지 필름(173)에 열처리(경화 공정)를 수행하여 경화시킨다. 이때에, 상기 경화된 수지 커버층(151)(수지재)의 일부를 상기 돌출 도전체(51) 사이에 배치한다. 이렇게 형성된 물품은 이후에 상기 수지 커버층(151)을 포함하는 상기 세라믹 캐패시터(101)로 사용되는 다수개의 영역이 평면 방향으로 수직 및 수평으로 배치되는 와이어링 보드(174)용 빌트-인 캐패시터 집합체이다. 다음으로, 주지의 종래 블레이드 장치를 사용함으로써 와이어링 보드(174)용 빌트-인 캐패시터 집합체의 상부 표면 및 후 표면 상에 제품 필드의 외곽선(도 14에서의 파선 참조)을 따라 스코어 라인을 형성한다. 또한, 상기 와이어링 보드(174)용 빌트-인 캐패시터 집합체를 상기 스코어 라인을 따라 개별적인 단일편들로 분할한다. 이 때에, 상기 세라믹 캐패시터(101)는 각각의 캐패시터 측면(106)이 500㎛-두께의 수지 커버층(151)을 갖도록 절단된다. 그 결과, 모두 상기 수지 커버층(151)에 의하여 커버되는 상기 캐패시터 주 표면(102), 상기 캐패시터 후 표면(103) 및 상기 캐패시터 측면(106)을 갖는 다수개의 세라믹 캐패시터(101)를 동시에 제작한다. 그 이후, 상기 접착 테이프(172)를 벗겨낸다.
이어지는 수용 단계에서, 장착 장치(야마하 모터 사 제조)를 사용하여 상기 코어 후 표면(13)과 동일 측을 향하는 캐패시터 후 표면(103)으로써 상기 세라믹 캐패시터(101)를 상기 수용홀(90) 내에 수용한다(도 15 참조). 이 상태에서, 각각의 돌출 도전체(51)의 상부(52)의 표면은 상기 코어 후 표면측 도전체층(62)의 표면에 대하여 위쪽으로 위치시킨다. 상기 수용홀(90)의 상기 코어 주 표면(12)측 개 구부는 벗겨낼 수 있는 접착 테이프(171)로 밀봉한다. 상기 접착 테이프(171)는 지지 테이블(도시 생략)에 의하여 지지된다. 상기 세라믹 캐패시터(101)를 상기 접착 테이프(171)의 접착면에 접착시켜 일시적으로 이에 고정시킨다. 상기 세라믹 캐패시터(101)는 상기 코어 보드(11)보다 얇게 형성되므로, 상기 코어 후 표면(13) 및 상기 캐패시터 후 표면(103) 사이에는 단차가 존재하게 된다.
이어지는 수지층 형성 단계에서, 비경화 수지층(92)의 역할을 하는 수지 시트(176)(두께 200㎛)를 상기 코어 후 표면(13) 및 상기 캐패시터 후 표면(103) 상에 적층한다(도 16 및 도 17 참조). 또한, 상기 수용홀(90)의 내벽면(91)과 상기 캐패시터 측면(106)을 커버하는 수지 커버층(151)의 표면 사이의 갭을 수지층(92)(수지 시트(176))의 일부로 채운다. 이어지는 고정 단계에서는, 상기 수지층(92)(수지 시트(176))을 열처리(경화 공정 등)하여 경화시킴으로써 상기 세라믹 캐패시터(101)를 상기 코어 보드(11)에 고정한다.
이어지는 높이 정렬 단계에서, 상기 돌출 도전체(51) 각각의 상부(52)의 표면 및 상기 코어 후 표면측 도전체층(62)의 표면을 동일한 높이로 정렬한다(도 18 참조). 특히, 벨트 샌더 장치를 사용함으로써, 상기 코어 후 표면측 도전체층(62)의 표면에 대하여 위쪽으로 위치되는 상기 상부(52)의 표면을 연마함으로써 각각의 돌출 도전체(51)의 높이를 낮추면서, 상기 수지층(92) 및 상기 캐패시터 후 표면(103)을 커버하는 수지 커버층(151)또한 연마한다. 또한, 상기 수지층(92)을 연마함으로써 노출되는 상기 코어 후 표면측 도전체층(62)의 표면 또한 연마한다. 그 결과, 상기 상부(52)의 일부 및 상기 코어 후 표면측 도전체층(62)의 일부가 기계 적으로 제거되며, 각각의 돌출 도전체(51)의 두께는 100㎛로 설정되고 코어 후 표면측 도전체층(62)의 두께는 65㎛로 설정된다. 상기 벨트 샌더 장치에 부착되는 샌드 페이퍼의 연마 표면의 산술적 평균 조도(Ra)는 상기 코어 후 표면측 도전체층(62)의 연마된 표면 및 상기 상부(52)의 연마된 표면의 산술적 평균 조도(Ra)와 동일하고, 구체적으로, 이는 0.8㎛로 설정한다. 더욱이, 상기 벨트 샌더 장치로 연마하는 시간은 30초로 설정한다. 이때에, 상기 접착 테이프(171)는 벗겨낸다. 상기 전극(111,112)의 표면 및 상기 코어 주 표면측 도전체층(61)의 표면은 상기 접착 테이프(171)에 접촉되므로, 연마 없이도 동일한 높이를 갖게 된다.
다음으로, 상기 코어 주 표면(12) 상에 상기 주 표면측 빌드업층(31)을 형성하는 동안, 주지의 종래 방법에 의하여 상기 후 표면측 빌드업층(32)을 상기 코어 후 표면(13) 상에 형성한다. 특히, 상기 코어 주 표면(12) 및 상기 캐패시터 주 표면(102) 상에 감광성 에폭시 수지를 코팅하고 이를 노광 및 현상함으로써, 최저층의 주 표면측 수지 절연층(33)을 형성한다(도 19 참조). 양자택일적으로, 상기 감광성 에폭시 수지를 대신하여 절연성 수지 또는 액정 폴리머(LCP)를 사용할 수도 있다.
다음으로, 상기 후 표면측 중간층 절연층 형성 단계를 수행한다. 상기 코어 후 표면(13) 및 상기 캐패시터 후 표면(103) 상에 감광성 에폭시 수지를 코팅하고 이를 노광 및 현상함으로써, 상기 수지 절연층(34)을 형성한다(도 19 참조). 양자택일적으로, 상기 감광성 에폭시 수지를 대신하여 절연성 수지 또는 액정 폴리머(LCP)를 사용할 수도 있다. 또한, 상기 비아 도전체(47)가 형성될 소정 위치에 YAG 레이저 또는 카본 디옥사이드 레이저를 사용하여 레이저 드릴링에 의하여 비아 홀(181,182)을 형성한다(도 20 참조). 특히, 상기 코어 주 표면측 수지 절연층(33)을 관통하는 비아 홀(181)을 형성하여, 상기 주 표면측 파워 공급 전극(111) 및 상기 주 표면측 접지 전극(112)을 노출시킨다. 마찬가지로, 상기 코어 후 표면측 수지 절연층(34)을 관통하는 비아 홀(182)을 형성하여, 상기 후 표면측 접지 전극(122) 상에 형성되는 상기 돌출 도전체(51)의 상부(52)의 표면 및 상기 후 표면측 접지 전극(121)을 노출시킨다(비아 홀 형성 단계).
또한, 상기 코어 보드(11) 및 상기 수지 절연층(33,34)을 관통하는 관통공(191)을 미리 형성하기 위하여 드릴 장치를 사용하여 보어링 단계를 수행한다(도 20 참조). 수지 절연층(33,34)의 표면, 상기 비아 홀(181,182)의 내측면, 및 상기 관통공(191)의 내측면에 무전해 구리 도금을 수행한 후, 에칭 레지스트를 형성하고, 전해 구리 도금을 수행한다. 에칭 레지스트를 제거하고 소프트 에칭을 수행한다. 그 결과, 상기 주 표면측 수지 절연층(33) 상에 상기 주 표면측 도전체층(41)을 형성하고 상기 후 표면측 수지 절연층(34) 상에 상기 후 표면측 도전체층(42)을 형성한다(도 21 참조). 동시에, 상기 관통공(191) 내에 상기 관통공 도전체(16)를 형성하고 각각의 비아 홀(181,182)의 내측에 비아 도전체(47)를 형성한다(비아 도전체 형성 단계). 다음으로, 플러그체(17)를 형성하기 위하여 상기 관통공 도전체(16) 내에 절연 수지재(에폭시 수지)를 채운다(도 22 참조).
다음으로, 상기 수지 절연층(33,34) 상에 상기 감광성 에폭시 수지를 적층하고 이를 노광 및 현상하여, 상기 비아 도전체(43)가 형성될 소정 위치에 상기 비아 홀(183,184)을 갖는 상기 수지 절연층(35,36)을 형성한다(도 22 참조). 양자택일적으로, 상기 감광성 에폭시 수지를 대신하여 절연 수지 또는 액정 폴리머를 사용할 수도 있다. 이 경우, 상기 비아 도전체(43)가 형성될 소정 위치에는 레이저 처리 장치에 의하여 상기 비아 홀(183,184)을 형성한다. 그리고 나서, 상기 비아 홀(183,184)의 내측에 상기 비아 도전체(43)를 형성할 뿐만 아니라 상기 코어 주 표면측 수지 절연층(35) 상에 상기 단자 패드(44)를 형성하기 위하여 주지의 종래 방법에 의하여 전해 구리 도금을 수행하고, 상기 후 표면측 수지 절연층(36) 상에 상기 BGA패드(48)를 형성한다.
이어서, 상기 감광성 에폭시 수지를 상기 수지 절연층(35,36) 상에 코팅하고 이를 경화하여, 상기 솔더 레지스트(37,38)을 형성한다. 다음으로, 소정의 마스크를 상기 솔더 레지스트(37,38) 상에 배치하여 노광 및 현상을 수행하여, 그 상부에 개구부(40,46)를 패턴 인쇄한다. 더욱이, 상기 단자 패드(44) 상에 솔더 범프(45)를 각각 형성하고, 상기 BGA 패드(48) 상에 상기 솔더 범프(49)를 각각 형성한다. 이 상태의 물품은 다수개의 와이어링 보드(10)용 와이어링 보드이며, 여기에서 후에 와이어링 보드(10)로 사용되는 다수개의 제품 영역은 평면 방향을 따라 수직 및 수평으로 배치된다. 더욱이, 다수개의 와이어링 보드(10)제작용 상기 와이어링 보드를 단일편들로 분할하여 상기 다수개의 와이어링 보드(10)를 동시에 제작한다.
그러므로, 본 실시예에 의하면, 다음의 장점들을 얻을 수 있다.
(1) 본 실시예에 의한 상기 와이어링 보드(10)의 제조방법에 의하면, 상기 다수개의 돌출 도전체(51)의 상부(52)의 표면 및 상기 코어 후 표면(13) 상에 형성 된 상기 코어 후 표면측 도전체층(62)의 표면은 상기 높이 정렬 단계에서 동일한 높이로 정렬되고, 상기 후 표면측 수지 절연층(34)의 두께 편차는 감소된다. 그러므로, 상기 비아 홀 형성 단계에서 상기 후 표면측 수지 절연층(34)을 관통하는 상기 다수개의 비아 홀(182)을 형성할 때 및 상기 비아 도전체 형성 단계에서 각각의 비아 홀(182) 내에 상기 비아 도전체(47)를 형성할 때에서, 상기 비아 홀(182)은 두께 편차가 작다. 그러므로, 상기 후 표면측 수지 절연층(34)에 레이저 보어링 단계를 수행할 때, 레이저 출력량을 균일하게 조정할 수 있고, 따라서 각각의 비아 홀(182)을 용이하고 신뢰성있게 형성하게 된다. 더욱이, 각각의 비아 홀(182) 내에 상기 비아 도전체(47)를 신뢰성있게 형성할 수 있다. 그 결과, 상기 돌출 도전체(51) 및 상기 비아 도전체(47) 사이에 신뢰성 있는 전기적 접속을 제공할 수 있으므로, 불량품의 발생을 방지할 수 있어서, 우수한 신뢰성을 갖는 와이어링 보드(10)의 제작이 가능해진다.
(2) 본 실시예에 의한 상기 높이 정렬 단계에서, 상기 캐패시터 후 표면(103)을 커버하는 상기 수지 커버층(151)이 각각의 돌출 도전체(51) 사이에 배치된 상태에서 상기 상부(52)의 표면을 접지된다. 그러므로, 각각의 돌출 도전체(51)가 상기 수지 커버층(151)에 의하여 고정되므로, 상기 높이 정렬 단계에서 상기 돌출 도전체(51)에 큰 응력이 작용될 때에도 상기 돌출 도전체(51)의 손상을 방지할 수 있다. 더욱이, 상기 돌출 도전체(51) 사이에 상기 수지 커버층(151)을 위치시킴으로써, 상기 돌출 도전체(51) 사이의 오목부가 채워져서 편평하게 된다. 그러므로, 상기 상부(52)의 표면 또는 상기 수지 커버층(151)을 연마할 때 상기 돌출 도 전체(51) 사이에 연마 가루가 잔류하지 않게 된다.
(3) 본 실시예에서, 상기 수지층(92)을 형성함으로써, 상기 코어 후 표면(13) 상에 상기 후 표면측 빌드업층(32)을 형성할 때, 상기 코어 보드(11)의 코어 후 표면(13)이 편평하게 되고 상기 후 표면측 빌드업층(32)의 표면 상에 형성되는 연결 단자부(50)(즉, BGA 패드(48))의 높이가 균일해진다. 그러므로, 상기 와이어링 보드(10)를 마더 보드 상에 신뢰성 있게 장착할 수 있고, 따라서 상기 와이어링 보드(10)의 신뢰성을 개선할 수 있다.
(4) 본 실시예에 의한 상기 높이 정렬 단계에서, 상기 돌출 도전체(51)의 상부(52) 및 상기 코어 후 표면측 도전체층(62)을 모두 제거한다. 따라서, 상기 상부(52)의 표면을 편평하게 될 뿐만 아니라, 상기 수지층(92)으로부터 노출되는 상기 코어 후 표면측 도전체층(62)또한 편평하게 된다. 그러므로, 상기 돌출 도전체(51) 상에 형성되는 상기 후 표면측 수지 절연층(34)또는 상기 코어 후 표면측 도전체층(62)은 두께 편차가 작게 된다. 따라서, 상기 후 표면측 수지 절연층(34)에 상기 다수개의 비아 홀(182)을 형성할 때, 상기 비아 홀(182)은 깊이 편차가 작아지므로, 각각의 비아 홀(182) 내에 상기 비아 도전체(47)를 더욱 더 신뢰성 있게 형성할 수 있고 상기 돌출 도전체(51) 및 상기 비아 도전체(47) 사이에 더욱 신뢰성있는 전기적 접속을 제공할 수 있다. 결과적으로, 더욱 우수한 신뢰성을 갖는 와이어링 보드(10)를 제작할 수 있다.
(5) 본 실시예에서, 상기 세라믹 캐패시터(101)는 상기 IC 칩 장착 영역(23)에 장착되는 상기 IC 칩(21)의 바로 아래에 배치되어, 상기 세라믹 캐패시터(101) 에서 상기 IC 칩 장착 영역(23)까지의 와이어 접속 거리가 짧아지므로, 상기 인덕턴스 부품의 감소를 이룰 수 있다. 그러므로, 상기 세라믹 캐패시터(101)에 의한 상기 IC 칩(21)의 스위칭 잡음을 감소시킬 수 있고, 파워 공급 전압을 안정화할 수 있다. 더욱이, 상기 세라믹 캐패시터(101) 및 상기 IC 칩(21) 사이에 퍼지는 잡음을 실질적으로 감소시킬 수 있다. 그 결과, 오작동과 같은 결함은 거의 발생하지 않으며 신뢰성이 높은 상기 와이어링 보드(10)를 얻을 수 있다.
(6) 더욱이, 본 실시예에서, 상기 IC 칩 장착 영역(23)은 상기 세라믹 캐패시터(101) 바로 위쪽의 영역에 배치되고, 상기 IC 칩 장착 영역(23)에 장착되는 상기 IC 칩(21)은 높은 강도 및 작은 열팽창 계수를 갖는 상기 세라믹 캐패시터(101)에 의하여 지지된다. 상기 제 1 빌드업층(31)은 상기 IC 칩 장착 영역(23) 내에서 거의 변형되지 않으므로, 상기 세라믹 캐패시터(101)는 상기 IC 칩 장착 영역(23)에 장착되는 상기 IC 칩(21)을 안전하게 지지할 수 있다. 따라서, 상기 IC 칩(21)은 그에 가해지는 큰 열 응력에 의하여 균열 또는 접속 실패되는 것이 방지된다. 그러므로, 10㎜ × 10㎜ 이상의 크기를 갖는 대형 IC 칩(21) 및 낮은 k(비유전 상수)를 갖는 부서지기 쉬운 IC 칩도 상기 IC 칩(21)으로서 사용할 수 있다. 상기 대형 IC 칩은 상기 와이어링 보드와 열팽창 계수가 상이하여 변형되기 쉽고 상기 와이어링 보드에 열 응력을 작용시킬 수 있다. 더욱이, 상기 대형 IC 칩은 사용 시 큰 열량의 파워를 발생하므로 상기 와이어링 보드에 열 쇼크를 부여하게 된다.
본 실시예는 다음과 같이 수정가능하다.
상술한 바의 본 실시예에 의한 상기 돌출 도전체(51)는 구리 도금으로 만들 어지는 도전체(구리 포스트)이다. 그러나, 예를 들면, 구리 페이스트를 인쇄함으로써 형성되는 도전체로 될 수도 있다.
상술한 바의 실시예에 의하면, 상기 돌출 도전체(51)는 상기 세라믹 소결체(104)의 캐패시터 후 표면(103) 상에 형성되는 전극(121,122) 상에 배치된다. 그러나, 상기 돌출 도전체(51)는 상기 캐패시터 주 표면(102) 상에 형성되는 전극(111,112) 상에 배치될 수도 있다. 이러한 방식으로, 상기 돌출 도전체(51)는 상기 후 표면측 수지 절연층(34) 내에 형성되는 상기 비아 도전체(47)에 상기 전극(121,122)을 안전하게 접속시킬 뿐만 아니라 상기 주 표면측 수지 절연체(33) 내에 형성되는 비아 도전체(47)에도 상기 전극(111,112)을 안전하게 접속시킬 수 있다. 그 결과, 신뢰성이 우수한 와이어링 보드(10)를 제작할 수 있다. 그러나, 상기 와이어링 보드(10)의 제작 비용을 고려하면, 상기 돌출 도전체(51)는, 바람직하기로는, 상기 코어 주 표면측 도전체층(61)과 같은 높이를 갖는 상기 전극(111,112)보다는 상기 전극(121,122) 상에만 형성한다.
상술한 바의 실시예에 있어서, 상기 코어 후 표면(13) 및 상기 캐패시터 후 표면(103) 상에 상기 수지층(92)을 형성하는 상기 수지층 형성 단계는 상기 세라믹 캐패시터(101) 상에 상기 수지 커버층(151)을 형성하는 수지 커버층 형성단계를 수행하는 동안 수행된다. 그러나, 상기 수지 커버층 형성 단계 또는 상기 수지층 형성 단계 중 어느 하나를 생략할 수도 있다. 상기 수지 커버층 형성 단계를 생략할 경우, 상기 돌출 도전체(51) 사이에 상기 경화된 수지층(92)을 배치한 상태에서 상기 상부(52)의 표면을 상기 높이 정렬 단계에서 연마한다. 한편, 상기 수지층 형성 단계를 생략할 경우, 상기 캐패시터 측면(106)을 커버하는 상기 수지 커버층(151)은 바람직하기로는 상술한 바의 경우에서보다 더 두껍게 형성한다(예를 들면, 900㎛ 정도).
상술한 바의 실시예에 있어서, 상기 주 표면측 빌드업층(31)으로부터 분리되어 형성되는 수지층(92)의 일부분으로 상기 수용홀(90)의 내벽면(91) 및 상기 캐패시터 측면(106)을 커버하는 상기 수지 커버층(151)의 표면 사이의 갭을 채우게 된다. 그러나, 상기 후 표면측 빌드업층(32)을 구성하는 후 표면측 수지 절연층(34)의 일부분으로 상기 수용홀(90)의 내벽면(91) 및 상기 캐패시터 측면(106)을 커버하는 상기 수지 커버층(151)의 표면 사이의 갭을 채울 수도 있다. 이러한 방식에서, 상기 수지층 형성 단계가 불필요하므로, 상기 와이어링 보드(10)를 제작하는 데에 필요한 인력을 감소시킬 수 있고, 따라서 상기 와이어링 보드(10)는 용이하게 저가로 생산할 수 있게 된다.
상술한 바의 실시예에 있어서, 상기 마더 보드 및 상기 솔더 범프(49)에 연결가능한 상기 BGA 패드(48)는 상기 후 표면측 빌드업층(32)의 표면 상에 형성하고, 상기 IC 칩(21)은 상기 주 표면측 빌드업층(31)의 표면(39) 내에 형성되는 상기 IC 칩 장착 영역(23) 상에 장착한다. 그러나, 예를 들면, 상기 마더 보드 및 상기 솔더 범프(49)에 연결가능한 상기 BGA 패드(48)를 상기 주 표면측 빌드업층(31)의 표면(39) 상에 형성하고 상기 IC 칩(21)을 상기 후 표면측 빌드업층(32)의 표면 내에 형성된 IC 칩 장착 영역(23) 상에 장착할 수도 있다. 이 경우, 상기 IC 칩 장착측에 위치되는 전극(121,122)을 상기 마더 보드 연결측에 위치되는 전 극(111,112)에 비교하면, 상기 돌출 도전체(51)의 두께로 인하여 전자가 후자보다 실질적으로 더 두껍다. 그러므로, 상기 IC 칩(21)에 전기적으로 접속되는 상기 세라믹 캐패시터(101)의 도전체 부분은 낮은 저항을 갖게 될 수 있다. 상기 IC 칩(21)을 상기 주 표면측 빌드업층(31)의 표면(39) 및 상기 후 표면측 빌드업층(32)의 표면 모두의 상부에 형성할 수도 있다.
도 1은 본 발명의 일 실시예에 의한 와이어링 보드를 도시하는 개략 단면도
도 2는 세라믹 캐패시터를 도시하는 개략 단면도
도 3은 상기 세라믹 캐패시터의 내부층 내의 연결을 설명하기 위한 설명도
도 4는 상기 세라믹 캐패시터의 내부층 내의 연결을 설명하기 위한 설명도
도 5는 와이어링 보드 제조방법을 도시하는 설명도
도 6은 와이어링 보드 제조방법을 도시하는 설명도
도 7은 와이어링 보드 제조방법을 도시하는 설명도
도 8은 와이어링 보드 제조방법을 도시하는 설명도
도 9는 와이어링 보드 제조방법을 도시하는 설명도
도 10은 와이어링 보드 제조방법을 도시하는 설명도
도 11은 와이어링 보드 제조방법을 도시하는 설명도
도 12는 와이어링 보드 제조방법을 도시하는 설명도
도 13은 와이어링 보드 제조방법을 도시하는 설명도
도 14는 와이어링 보드 제조방법을 도시하는 설명도
도 15는 와이어링 보드 제조방법을 도시하는 설명도
도 16은 와이어링 보드 제조방법을 도시하는 설명도
도 17은 와이어링 보드 제조방법을 도시하는 설명도
도 18은 와이어링 보드 제조방법을 도시하는 설명도
도 19는 와이어링 보드 제조방법을 도시하는 설명도
도 20은 와이어링 보드 제조방법을 도시하는 설명도
도 21은 와이어링 보드 제조방법을 도시하는 설명도
도 22는 와이어링 보드 제조방법을 도시하는 설명도
도 23은 종래 기술에 의한 와이어링 보드 제조방법을 도시하는 설명도
도 24는 종래 기술에 의한 와이어링 보드 제조방법을 도시하는 설명도
도 25는 종래 기술에 의한 와이어링 보드 제조방법을 도시하는 설명도
*도면 중 주요부분에 대한 부호의 설명*
10 - 빌트-인 부품을 갖는 와이어링 보드 (와이어링 보드)
11 - 코어 보드 12 - 코어 주 표면
13 - 코어 후 표면 21 - 집적 회로 부재로서 이용되는 IC 칩
23 - 집적 회로 부재 장착 영역으로 작용하는 IC 칩 장착 영역
31 - 주 표면측 적층 와이어링부로 작용하는 주 표면측 빌드업층
32 - 후 표면측 적층 와이어링부로서 이용되는 후 표면측 빌드업층
33, 35 - 주 표면측 중간층 절연층으로서 이용되는 주 표면측 수지 절연층
34, 36 - 후 표면측 중간층 절연층으로서 이용되는 후 표면측 수지 절연층
39 - 상기 주 표면측 적층 와이어링부의 표면
41 - 주 표면측 도전체층 42 - 후 표면측 도전체층
47 - 비아 도전체 50 - 연결 단자부
51 - 돌출 도전체 52 - 상부
61 - 코어 주 표면측 도전체층
62 - 코어 후 표면 상에 형성되는 도전체층으로서 이용되는 코어 후 표면측 도전체층
90 - 수용홀 91 - 내벽면
92 - 수지층 101 - 부품으로서 이용되는 세라믹 캐패시터
102 - 부품 주 표면으로서 이용되는 캐패시터 주 표면
103 - 부품 후 표면으로서 이용되는 캐패시터 후 표면
104 - 부품 주요 몸체로서 이용되는 세라믹 소결체
106 - 부품 측면으로서 이용되는 캐패시터 측면
121 - 표면 전극으로서 이용되는 후 표면측 파워 공급 전극
122 - 표면 전극으로서 이용되는 후 표면측 접지 전극
151 - 수지재로 작용하는 수지 커버층
182 - 비아 홀

Claims (15)

  1. 코어 주 표면, 코어 후 표면 및 적어도 상기 코어 후 표면에 개방되는 수용홀을 포함하는 코어 보드를 하기 위한 코어 보드 준비 단계;
    부품 주 표면, 부품 후 표면 및 부품 측 표면을 갖는 부품 주 몸체, 및 상기 부품 후 표면 상에 돌출되어 형성되는 다수개의 돌출 도전체로 이루어지는 부품을 준비하기 위한 부품 준비 단계;
    상기 코어 보드 준비 단계 및 상기 부품 준비 단계 이후 상기 부품 후 표면과 마찬가지로 동일 측을 향하는 상기 코어 후 표면으로써 상기 부품을 상기 수용홀 내에 수용하기 위한 수용 단계; 및
    상기 수용 단계 이후, 상기 다수개의 돌출 도전체의 상부 표면과 상기 코어 후 표면 상에 형성되는 도전체층의 표면을 동일한 높이로 정렬하기 위한 높이 정렬 단계; 로 이루어지는 빌트-인 부품을 갖는 와이어링 보드의 제조방법.
  2. 청구항 1에 있어서,
    상기 높이 정렬 단계에서, 상기 상부의 표면 또는 상기 도전체층의 표면 중 적어도 어느 하나는 접지됨을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드의 제조방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 높이 정렬 단계에서, 상기 상부의 표면은 경화된 수지재가 상기 다수개의 돌출 도전체의 사이에 배치되는 상태에서 접지됨을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드의 제조방법.
  4. 청구항 3에 있어서,
    상기 수용 단계 이후 상기 높이 정렬 단계 이전에, 상기 코어 후 표면 및 상기 부품 후 표면의 상부에 수지층을 형성하고 상기 수용 홀의 내벽면과 상기 부품 측면 사이의 갭을 상기 수지층의 일부로써 채우기 위한 수지층 형성 단계를 더욱 포함하며,
    상기 수지층 형성 단계 이후, 상기 수지층을 경화시킴으로써 상기 부품을 고정하기 위한 고정 단계가 수행되며,
    상기 높이 정렬 단계에서, 상기 수지층 및 상기 상부의 표면은 동시에 접지됨을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드의 제조방법.
  5. 청구항 3에 있어서,
    상기 부품 주 표면, 상기 부품 후 표면 및 상기 부품 측면을 적어도 커버하 는 수지 커버층을 형성하기 위한 수지 커버층 형성 단계가 상기 부품 준비 단계에 포함되며,
    상기 높이 정렬 단계에서, 상기 상부의 표면 및 상기 부품 후 표면을 커버하는 수지 커버층은 동시에 접지됨을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드의 제조방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 부품은 상기 코어 보드보다 얇은 두께로 형성되며, 상기 다수개의 돌출 도전체는 상기 부품이 상기 수용 홀 내에 수용될 때 상기 코어 후 표면으로부터 돌출되는 범위의 두께를 갖도록 형성되며,
    상기 높이 정렬 단계에서, 상기 다수개의 돌출 도전체는 낮추어져서 상기 상부의 표면 및 상기 도전체층의 표면이 동일한 높이로 정렬됨을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드의 제조방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 높이 정렬 단계 이후,
    상기 코어 후 표면 및 상기 부품 후 표면 상에 후 표면측 중간층 절연층을 형성하기 위한 후 표면측 중간층 절연층 형성 단계,
    상기 상부의 표면을 노출하기 위하여 레이저 보어링 기술에 의하여 상기 후 표면측 중간층 절연층을 관통하는 비아 홀을 형성하기 위한 비아 홀 형성 단계, 및
    상기 비아 홀 내에 비아 도전체를 형성하기 위한 비아 도전체 형성 단계,가 수행됨을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드의 제조방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 다수개의 돌출 도전체는 다수개의 표면 전극 상에 돌출되어 형성되며,
    상기 다수개의 돌출 도전체는 상기 다수개의 표면 전극의 두께보다 큰 두께를 가짐을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드의 제조방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 다수개의 돌출 도전체는 상기 부품 후 표면 상에 마련되는 상기 다수개의 표면 전극 상에 돌출되어 형성되며,
    상기 다수개의 돌출 도전체의 직경은 상기 다수개의 표면 전극의 직경과 동일함을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드의 제조방법.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 다수개의 돌출 도전체는 도금으로 형성됨을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드의 제조방법.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 부품 준비 단계는;
    부품 주 표면, 부품 후 표면 및 부품 측면을 포함하는 부품 주요 몸체부; 상기 부품 후 표면 상에 배치되는 다수개의 표면 전극; 및 상기 다수개의 표면 전극 상에 각각 돌출되어 형성되는 다수개의 돌출 도전체;로 이루어지는 부품을 준비하기 위한 단계임을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드의 제조방법.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    상기 부품 준비 단계는 비아 어레이형 캐패시터를 준비하기 위한 것으로서, 이는;
    캐패시터 주 표면, 캐패시터 후 표면 및 캐패시터 측면을 포함하며, 다수개의 내부 전극층이 그 사이에 유전체층을 개재하여 적층되는 적층 구조를 갖는 캐패시터 주 몸체;
    상기 다수개의 내부 전극층에 연결되는 다수개의 캐패시터 비아 도전체;
    캐패시터 후 표면측에서 상기 다수개의 캐패시터 비아 도전체의 적어도 일단 부에 각각 연결되는 다수개의 표면 전극; 및
    상기 다수개의 표면 전극 상에 각각 돌출되어 형성되는 다수개의 돌출 도전체;로 이루어지며,
    상기 다수개의 캐패시터 비아 도전체는 전체적으로 어레이 형상으로 형성됨을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드의 제조방법.
  13. 코어 주 표면, 코어 후 표면 및 적어도 상기 코어 후 표면에 개방되는 수용홀을 포함하며, 상기 코어 주 표면 상에는 코어 주 표면측 도전체층이 형성되고, 상기 코어 후 표면 상에는 코어 후 표면측 도전체층이 형성되는 코어 보드;
    부품 주 표면, 부품 후 표면 및 부품 측면을 포함하는 부품 주요 몸체 및 상기 부품 후 표면 상에 돌출되어 형성되는 다수개의 돌출 도전체로 이루어지며, 상기 부품 후 표면과 같이 동일 측을 향하는 상기 코어 후 표면으로써 상기 수용홀 내에 수용되는 부품;
    주 표면측 중간층 절연층 및 주 표면측 도전체층이 상기 코어 주 표면 상에 적층되는 적층 구조를 가지며, 그의 일 표면 상에 집적 회로 부재를 장착하기 위한 집적 회로 부재 장착 영역을 제공하기 위한 주 표면측 적층 와이어링부; 및
    후 표면측 중간층 절연층 및 후 표면측 도전체층이 상기 코어 후 표면 상에 적층되는 적층구조를 가지며, 그의 일 표면 상에, 마더 보드에 연결가능한, 연결 단자부를 제공하기 위한 후 표면측 적층 와이어링부;로 이루어지며,
    코어 후 표면측 도전체층의 일 표면 및 상기 다수개의 돌출 도전체의 상부의 일 표면은 동일한 평면 내에 정렬되며,
    상기 코어 후 표면측 도전체층의 표면 및 상기 상부의 표면의 산술적 평균 조도(arithmetic average coarseness)는 상기 코어 주 표면측 도전체층의 산술적 평균 조도 보다 더 거칠고,
    상기 코어 후 표면측 도전체층은 상기 코어 주 표면측 도전체층보다 얇게 됨을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드.
  14. 코어 주 표면, 코어 후 표면 및 적어도 상기 코어 후 표면에 개방되는 수용홀을 포함하며, 상기 코어 주 표면 상에는 코어 주 표면측 도전체층이 형성되고, 상기 코어 후 표면 상에는 코어 후 표면측 도전체층이 형성되는 코어 보드;
    부품 주 표면, 부품 후 표면 및 부품 측면을 포함하는 부품 주요 몸체 및 상기 부품 후 표면 상에 돌출되어 형성되는 다수개의 돌출 도전체로 이루어지며, 상기 부품 후 표면과 같이 동일 측을 향하는 상기 코어 후 표면으로써 상기 수용홀 내에 수용되는 부품;
    후 표면측 중간층 절연층 및 후 표면측 도전체층이 상기 코어 후 표면 상에 적층되는 적층구조를 가지며, 그의 일 표면 상에 집적 회로 부재를 장착하기 위한 집적 회로 부재 장착 영역을 제공하기 위한 후 표면측 적층 와이어링부; 및
    주 표면측 중간층 절연층 및 주 표면측 도전체층이 상기 코어 주 표면 상에 적층되는 적층 구조를 가지며, 그의 일 표면 상에, 마더 보드에 연결가능한 연결 단자부를 제공하는 제공하기 위한 주 표면측 적층 와이어링부;로 이루어지며,
    코어 후 표면측 도전체층의 일 표면 및 상기 다수개의 돌출 도전체의 상부의 일 표면은 동일한 평면 내에 정렬되며,
    상기 코어 후 표면측 도전체층의 표면 및 상기 상부의 표면의 산술적 평균 조도는 상기 코어 주 표면측 도전체층의 산술적 평균 조도 보다 더 거칠고,
    상기 코어 후 표면측 도전체층은 상기 코어 주 표면측 도전체층보다 얇게 됨을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드.
  15. 청구항 13 또는 청구항 14에 있어서,
    상기 코어 후 표면에 가장 가까이 위치되는 상기 후 표면측 중간층 절연층은 5㎛ 이하의 두께 편차를 가지며, 그 내부에 비아 도전체를 포함함을 특징으로 하는 빌트-인 부품을 갖는 와이어링 보드.
KR1020080042445A 2007-05-07 2008-05-07 빌트-인 부품을 갖는 와이어링 보드 및 그의 제조방법 KR101463995B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00122034 2007-05-07
JP2007122034 2007-05-07

Publications (2)

Publication Number Publication Date
KR20080099192A true KR20080099192A (ko) 2008-11-12
KR101463995B1 KR101463995B1 (ko) 2014-11-20

Family

ID=39968499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080042445A KR101463995B1 (ko) 2007-05-07 2008-05-07 빌트-인 부품을 갖는 와이어링 보드 및 그의 제조방법

Country Status (5)

Country Link
US (1) US7936567B2 (ko)
JP (1) JP5129645B2 (ko)
KR (1) KR101463995B1 (ko)
CN (1) CN101303981B (ko)
TW (1) TWI423745B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101136395B1 (ko) * 2010-05-28 2012-04-18 엘지이노텍 주식회사 매립형 인쇄회로기판 및 그 제조방법

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI316381B (en) * 2007-01-24 2009-10-21 Phoenix Prec Technology Corp Circuit board and fabrication method thereof
KR100969412B1 (ko) * 2008-03-18 2010-07-14 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
TWI443789B (zh) * 2008-07-04 2014-07-01 Unimicron Technology Corp 嵌埋有半導體晶片之電路板及其製法
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP2010171413A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP5306797B2 (ja) * 2008-12-26 2013-10-02 日本特殊陶業株式会社 部品内蔵配線基板の製造方法
JP2010171414A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8395054B2 (en) * 2009-03-12 2013-03-12 Ibiden Co., Ltd. Substrate for mounting semiconductor element and method for manufacturing substrate for mounting semiconductor element
WO2010106839A1 (ja) * 2009-03-19 2010-09-23 株式会社村田製作所 回路基板及びマザー積層体
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101038482B1 (ko) * 2009-07-08 2011-06-02 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
TWI418272B (zh) * 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
JP2011077075A (ja) * 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd 発熱性電子素子内蔵のモジュール基板及びその製造方法
KR101384082B1 (ko) * 2009-12-15 2014-04-09 니혼도꾸슈도교 가부시키가이샤 캐패시터 내장 배선기판 및 부품 내장 배선기판
US8929090B2 (en) * 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
DE102010039417A1 (de) * 2010-08-17 2012-02-23 Bayerische Motoren Werke Aktiengesellschaft Umverdrahtungselement für ein Energiespeichermodul und Energiespeichermodul
TWI451549B (zh) * 2010-11-12 2014-09-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
US20120126399A1 (en) 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8841171B2 (en) 2010-11-22 2014-09-23 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
US8343808B2 (en) 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
JP2012119601A (ja) * 2010-12-03 2012-06-21 Nec Corp インターポーザ及び半導体装置
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
KR20130072608A (ko) * 2011-12-22 2013-07-02 삼성전자주식회사 디스플레이 장치
CN103219306A (zh) * 2012-01-19 2013-07-24 欣兴电子股份有限公司 嵌埋有电子组件的封装结构及其制法
US9204552B2 (en) * 2012-01-26 2015-12-01 Ibiden Co., Ltd. Printed wiring board
US8556159B2 (en) 2012-02-24 2013-10-15 Freescale Semiconductor, Inc. Embedded electronic component
KR20140016081A (ko) * 2012-07-30 2014-02-07 삼성전기주식회사 전자소자 내장기판 제조방법
TWI483365B (zh) * 2012-09-26 2015-05-01 Ind Tech Res Inst 封裝基板及其製法
JP2015038912A (ja) * 2012-10-25 2015-02-26 イビデン株式会社 電子部品内蔵配線板およびその製造方法
US9113574B2 (en) * 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US9653370B2 (en) * 2012-11-30 2017-05-16 Infineon Technologies Austria Ag Systems and methods for embedding devices in printed circuit board structures
KR20140083514A (ko) * 2012-12-26 2014-07-04 삼성전기주식회사 코어기판 및 그 제조방법, 그리고 전자부품 내장기판 및 그 제조방법
KR101497192B1 (ko) * 2012-12-27 2015-02-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
US8877558B2 (en) 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
JP2014179430A (ja) * 2013-03-14 2014-09-25 Ibiden Co Ltd 半導体素子搭載用多層プリント配線板
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
TWI634826B (zh) * 2013-06-17 2018-09-01 味之素股份有限公司 Manufacturing method of built-in component wiring board, built-in component insulating substrate, built-in component two-layer wiring substrate, and semiconductor device
US9293438B2 (en) 2013-07-03 2016-03-22 Harris Corporation Method for making electronic device with cover layer with openings and related devices
KR20150009826A (ko) * 2013-07-17 2015-01-27 삼성전자주식회사 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
JP2015065400A (ja) * 2013-09-25 2015-04-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． 素子内蔵型印刷回路基板及びその製造方法
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
CN106031316B (zh) * 2014-02-21 2019-06-28 三井金属矿业株式会社 内置电容器层形成用覆铜层压板、多层印刷线路板以及多层印刷线路板的制造方法
JP2015211194A (ja) 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US9699921B2 (en) * 2014-08-01 2017-07-04 Fujikura Ltd. Multi-layer wiring board
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
JP6695066B2 (ja) * 2014-11-27 2020-05-20 ツーハイ アクセス セミコンダクター カンパニー リミテッド フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
KR102139755B1 (ko) * 2015-01-22 2020-07-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9627311B2 (en) * 2015-01-22 2017-04-18 Mediatek Inc. Chip package, package substrate and manufacturing method thereof
EP3314648A4 (en) * 2015-06-25 2019-01-09 Intel Corporation INTEGRATED CIRCUIT STRUCTURES WITH INTERPOSERS WITH SAVINGS
CN208597204U (zh) * 2016-01-07 2019-03-12 株式会社村田制作所 多层基板以及电子设备
JP2017123459A (ja) 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP2017157792A (ja) * 2016-03-04 2017-09-07 イビデン株式会社 電子部品内蔵基板及びその製造方法
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
JP2018146511A (ja) * 2017-03-08 2018-09-20 トヨタ自動車株式会社 膜厚測定方法及び自動車の製造方法
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
KR102683289B1 (ko) * 2018-12-17 2024-07-10 삼성전기주식회사 인쇄회로기판
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
JP7279538B2 (ja) * 2019-06-19 2023-05-23 富士フイルムビジネスイノベーション株式会社 発光装置
CN110213907A (zh) * 2019-07-03 2019-09-06 安捷利电子科技（苏州）有限公司 一种在印刷电路板上进行埋容的工艺以及埋容电路板
US10984957B1 (en) 2019-12-03 2021-04-20 International Business Machines Corporation Printed circuit board embedded capacitor
CN111952201B (zh) * 2020-07-14 2022-02-18 珠海越亚半导体股份有限公司 一种嵌入式封装基板的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3672169B2 (ja) * 1999-03-05 2005-07-13 日本特殊陶業株式会社 コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法
JP2001077483A (ja) * 1999-07-06 2001-03-23 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
KR100823767B1 (ko) * 1999-09-02 2008-04-21 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
JP2002043718A (ja) * 2000-05-17 2002-02-08 Ngk Spark Plug Co Ltd 配線基板
JP4108270B2 (ja) * 2000-12-15 2008-06-25 イビデン株式会社 多層プリント配線板およびその製造方法
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
CN1819174A (zh) * 2005-02-09 2006-08-16 日本特殊陶业株式会社 布线基板及布线基板内置用电容器
JP4726546B2 (ja) * 2005-06-03 2011-07-20 日本特殊陶業株式会社 配線基板の製造方法
JP4585923B2 (ja) 2005-06-15 2010-11-24 日本特殊陶業株式会社 配線基板及びその製造方法
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101136395B1 (ko) * 2010-05-28 2012-04-18 엘지이노텍 주식회사 매립형 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
TW200908827A (en) 2009-02-16
KR101463995B1 (ko) 2014-11-20
JP5129645B2 (ja) 2013-01-30
CN101303981B (zh) 2012-02-01
US20080277150A1 (en) 2008-11-13
US7936567B2 (en) 2011-05-03
CN101303981A (zh) 2008-11-12
JP2008306173A (ja) 2008-12-18
TWI423745B (zh) 2014-01-11

Similar Documents

Publication Publication Date Title
KR101463995B1 (ko) 빌트-인 부품을 갖는 와이어링 보드 및 그의 제조방법
US7532453B2 (en) Built-in capacitor type wiring board and method for manufacturing the same
US7932471B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
KR101258713B1 (ko) 배선기판의 제조방법
TWI429350B (zh) 製造具有內建組件之佈線板的方法
US9167702B2 (en) Method of manufacturing wiring substrate having built-in component
KR101638634B1 (ko) 세라믹 캐패시터 제조 방법
EP1761117A1 (en) Wiring board with embedded ceramic capacitors
US20080239685A1 (en) Capacitor built-in wiring board
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP2007258541A (ja) 配線基板の製造方法
JP5512558B2 (ja) 部品内蔵配線基板の製造方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
JP2009152415A (ja) セラミック部品の製造方法
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4668822B2 (ja) 配線基板の製造方法
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP5172410B2 (ja) 部品内蔵配線基板の製造方法
JP2009004458A (ja) コンデンサ内蔵配線基板及びその製造方法
JP2008270776A (ja) 部品内蔵配線基板及びその製造方法、配線基板内蔵用コンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 6