JP2007258541A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2007258541A JP2007258541A JP2006082814A JP2006082814A JP2007258541A JP 2007258541 A JP2007258541 A JP 2007258541A JP 2006082814 A JP2006082814 A JP 2006082814A JP 2006082814 A JP2006082814 A JP 2006082814A JP 2007258541 A JP2007258541 A JP 2007258541A
- Authority
- JP
- Japan
- Prior art keywords
- core
- main surface
- chip
- insulating layer
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】本発明の配線基板10のコア材11は、コア第1主面12及びコア第2主面13にて開口する収容穴部91を有する。セラミックキャパシタ101は、チップ第1主面102をコア第1主面12と同じ側に向け、かつチップ第2主面103をコア第2主面13と同じ側に向けた状態で収容穴部91内に収容される。収容穴部91の内面92とセラミックキャパシタ101の側面106との隙間93を樹脂充填剤95で埋めて、セラミックキャパシタ101がコア材11に固定される。平坦度が良好なチップ第1主面102及びコア第1主面12側に、ICチップ21を実装するためのビルドアップ層31が形成される。
【選択図】 図1
Description
[第2実施形態]
11…コア材
12…コア第1主面
13…コア第2主面
21…半導体素子としてのICチップ
31…ビルドアップ層
33…第1コア側絶縁層
34…第2コア側絶縁層
35…層間絶縁層としての樹脂絶縁層
42…導体層
43…ビア導体
44…接続端子としての端子パッド
53…ビア穴
91…収容穴部
92…収容穴部の内面
93…隙間
95…樹脂充填剤
96…収容穴部の開口
101…埋め込み用セラミックチップとしてのセラミックキャパシタ
102…チップ第1主面
103…チップ第2主面
106…埋め込み用セラミックチップの側面
131,132…内部導体としてのビア導体
141…内部導体としての第1内部電極層
142…内部導体としての第2内部電極層
152…マスキング材として粘着テープ
Claims (5)
- コア第1主面及びコア第2主面を有し、前記コア第1主面及び前記コア第2主面にて開口する収容穴部を有するコア材を準備するコア材準備工程と、
チップ第1主面及びチップ第2主面を有し内部に内部導体が形成された埋め込み用セラミックチップを準備する埋め込み用セラミックチップ準備工程と、
前記コア第1主面側にマスキング材を密着するように配置して、前記収容穴部の開口を塞ぐマスキング工程と、
前記チップ第1主面を前記コア第1主面と同じ側に向け、かつ前記チップ第2主面を前記コア第2主面と同じ側に向けて前記収容穴部内に埋め込み用セラミックチップを収容し、この状態で前記収容穴部の内面と前記埋め込み用セラミックチップの側面との隙間を樹脂充填剤で埋めて、前記埋め込み用セラミックチップを前記コア材に固定する固定工程と、
前記固定工程後に前記マスキング材を除去するマスキング材除去工程と、
前記マスキング材除去工程を経て露出した前記コア第1主面及び前記チップ第1主面の上に、コア側絶縁層を形成する絶縁層形成工程と、
前記コア側絶縁層に複数のビア穴及び複数のビア導体を形成するビア形成工程と、
前記ビア形成工程後において前記コア側絶縁層上に、層間絶縁層及び導体層を交互に積層した構造を有し、表層部に半導体素子が面実装可能な複数の接続端子を有するビルドアップ層を形成するビルドアップ層形成工程と
を含むことを特徴とする配線基板の製造方法。 - 前記マスキング材除去工程後かつ前記絶縁層形成工程前に、前記コア第1主面及び前記チップ第1主面を溶剤洗浄してから研磨する洗浄研磨工程を行うことを特徴とする請求項1に記載の配線基板の製造方法。
- コア第1主面及びコア第2主面を有し、前記コア第1主面及び前記コア第2主面にて開口する収容穴部を有するコア材を準備するコア材準備工程と、
チップ第1主面及びチップ第2主面を有し内部に内部導体が形成された埋め込み用セラミックチップを準備する埋め込み用セラミックチップ準備工程と、
前記コア第1主面側にマスキング材を密着するように配置して、前記収容穴部の開口を塞ぐマスキング工程と、
前記チップ第1主面を前記コア第1主面と同じ側に向け、かつ前記チップ第2主面を前記コア第2主面と同じ側に向けて前記収容穴部内に埋め込み用セラミックチップを収容し、この状態で前記コア第2主面及び前記チップ第2主面の上に第2コア側絶縁層を形成すると同時に、前記収容穴部の内面と前記埋め込み用セラミックチップの側面との隙間を前記第2コア側絶縁層の一部で埋めて前記埋め込み用セラミックチップを前記コア材に固定する第2コア側絶縁層形成工程と、
前記第2コア側絶縁層形成工程後に前記マスキング材を除去するマスキング材除去工程と、
前記マスキング材除去工程を経て露出した前記コア第1主面及び前記チップ第1主面の上に、第1コア側絶縁層を形成する第1コア側絶縁層形成工程と、
前記第1コア側絶縁層に複数のビア穴及び複数のビア導体を形成するビア形成工程と、
前記ビア形成工程後において前記第1コア側絶縁層上に、層間絶縁層及び導体層を交互に積層した構造を有し、表層部に半導体素子が面実装可能な複数の接続端子を有するビルドアップ層を形成するビルドアップ層形成工程と
を含むことを特徴とする配線基板の製造方法。 - 前記マスキング材除去工程後かつ前記第1コア側絶縁層形成工程前に、前記コア第1主面及び前記チップ第1主面を溶剤洗浄してから研磨する洗浄研磨工程を行うことを特徴とする請求項3に記載の配線基板の製造方法。
- 前記ビア形成工程では、レーザー加工によって前記複数のビア穴を形成し、次いで前記複数のビア穴内のスミアを除去するデスミア処理を行った後、めっきを行って前記複数のビア穴内にフィルドビア導体を形成することを特徴とする請求項1乃至4のいずれか1項に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006082814A JP4648230B2 (ja) | 2006-03-24 | 2006-03-24 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006082814A JP4648230B2 (ja) | 2006-03-24 | 2006-03-24 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007258541A true JP2007258541A (ja) | 2007-10-04 |
JP4648230B2 JP4648230B2 (ja) | 2011-03-09 |
Family
ID=38632463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006082814A Expired - Fee Related JP4648230B2 (ja) | 2006-03-24 | 2006-03-24 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4648230B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009105344A (ja) * | 2007-10-25 | 2009-05-14 | Ngk Spark Plug Co Ltd | 板状部品内蔵配線基板及びその製造方法 |
US8299366B2 (en) | 2009-05-29 | 2012-10-30 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP2013197136A (ja) * | 2012-03-16 | 2013-09-30 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
KR20130121028A (ko) | 2012-04-26 | 2013-11-05 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판 및 배선 기판의 제조 방법 |
US8921705B2 (en) | 2008-11-28 | 2014-12-30 | Ibiden Co., Ltd. | Wiring board and fabrication method therefor |
US9049799B2 (en) | 2012-09-27 | 2015-06-02 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
US9119301B2 (en) | 2012-09-24 | 2015-08-25 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
US9420696B2 (en) | 2013-08-09 | 2016-08-16 | Shinko Electric Industries Co., Ltd. | Method of manufacturing wiring substrate |
US10080293B2 (en) | 2016-08-05 | 2018-09-18 | Shinko Electric Industries Co., Ltd. | Electronic component-embedded board and electronic component device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02312296A (ja) * | 1989-05-26 | 1990-12-27 | Japan Radio Co Ltd | 高密度実装モジュールの製造方法 |
JPH0669648A (ja) * | 1992-08-20 | 1994-03-11 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
JPH09321408A (ja) * | 1996-05-31 | 1997-12-12 | Nec Corp | 電子回路基板の高密度実装構造 |
JP2001352141A (ja) * | 2000-04-05 | 2001-12-21 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
JP2002223076A (ja) * | 2001-01-26 | 2002-08-09 | Ngk Spark Plug Co Ltd | 多層配線基板 |
JP2002246757A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP2004111415A (ja) * | 2002-09-13 | 2004-04-08 | Sony Corp | 回路基板およびその製造方法、並びに半導体装置およびその製造方法 |
JP2005039243A (ja) * | 2003-06-24 | 2005-02-10 | Ngk Spark Plug Co Ltd | 中間基板 |
-
2006
- 2006-03-24 JP JP2006082814A patent/JP4648230B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02312296A (ja) * | 1989-05-26 | 1990-12-27 | Japan Radio Co Ltd | 高密度実装モジュールの製造方法 |
JPH0669648A (ja) * | 1992-08-20 | 1994-03-11 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
JPH09321408A (ja) * | 1996-05-31 | 1997-12-12 | Nec Corp | 電子回路基板の高密度実装構造 |
JP2001352141A (ja) * | 2000-04-05 | 2001-12-21 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
JP2002246757A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP2002223076A (ja) * | 2001-01-26 | 2002-08-09 | Ngk Spark Plug Co Ltd | 多層配線基板 |
JP2004111415A (ja) * | 2002-09-13 | 2004-04-08 | Sony Corp | 回路基板およびその製造方法、並びに半導体装置およびその製造方法 |
JP2005039243A (ja) * | 2003-06-24 | 2005-02-10 | Ngk Spark Plug Co Ltd | 中間基板 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009105344A (ja) * | 2007-10-25 | 2009-05-14 | Ngk Spark Plug Co Ltd | 板状部品内蔵配線基板及びその製造方法 |
US8921705B2 (en) | 2008-11-28 | 2014-12-30 | Ibiden Co., Ltd. | Wiring board and fabrication method therefor |
US8299366B2 (en) | 2009-05-29 | 2012-10-30 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP2013197136A (ja) * | 2012-03-16 | 2013-09-30 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
KR20130121028A (ko) | 2012-04-26 | 2013-11-05 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판 및 배선 기판의 제조 방법 |
US9773747B2 (en) | 2012-04-26 | 2017-09-26 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing wiring subtrate |
US9119301B2 (en) | 2012-09-24 | 2015-08-25 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
US9049799B2 (en) | 2012-09-27 | 2015-06-02 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
US9420696B2 (en) | 2013-08-09 | 2016-08-16 | Shinko Electric Industries Co., Ltd. | Method of manufacturing wiring substrate |
US10080293B2 (en) | 2016-08-05 | 2018-09-18 | Shinko Electric Industries Co., Ltd. | Electronic component-embedded board and electronic component device |
Also Published As
Publication number | Publication date |
---|---|
JP4648230B2 (ja) | 2011-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4964481B2 (ja) | 配線基板 | |
JP4509972B2 (ja) | 配線基板、埋め込み用セラミックチップ | |
JP5129645B2 (ja) | 部品内蔵配線基板の製造方法 | |
KR101258713B1 (ko) | 배선기판의 제조방법 | |
US7932471B2 (en) | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment | |
CN1798479B (zh) | 包括嵌入式芯片的印刷电路板及其制造方法 | |
JP5089880B2 (ja) | 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法 | |
JP4648230B2 (ja) | 配線基板の製造方法 | |
JP2010171413A (ja) | 部品内蔵配線基板の製造方法 | |
JP2013074178A (ja) | 部品内蔵配線基板の製造方法 | |
JP4405477B2 (ja) | 配線基板及びその製造方法、埋め込み用セラミックチップ | |
JP4954765B2 (ja) | 配線基板の製造方法 | |
JP2010171414A (ja) | 部品内蔵配線基板の製造方法 | |
JP4954824B2 (ja) | 部品内蔵配線基板、配線基板内蔵用コンデンサ | |
JP2009147178A (ja) | セラミック部品及びその製造方法、配線基板 | |
JP4405478B2 (ja) | 配線基板及びその製造方法、埋め込み用セラミックチップ | |
JP5512558B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP4668940B2 (ja) | 配線基板、埋め込み用セラミックチップ | |
JP5367306B2 (ja) | セラミック部品の製造方法 | |
JP2007318089A (ja) | 配線基板 | |
JP5192864B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP5306797B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP4668822B2 (ja) | 配線基板の製造方法 | |
JP2009147177A (ja) | 配線基板内蔵用コンデンサ及び配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4648230 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |