JP2001352141A - プリント配線板及びプリント配線板の製造方法 - Google Patents

プリント配線板及びプリント配線板の製造方法

Info

Publication number
JP2001352141A
JP2001352141A JP2001023103A JP2001023103A JP2001352141A JP 2001352141 A JP2001352141 A JP 2001352141A JP 2001023103 A JP2001023103 A JP 2001023103A JP 2001023103 A JP2001023103 A JP 2001023103A JP 2001352141 A JP2001352141 A JP 2001352141A
Authority
JP
Japan
Prior art keywords
capacitor
printed wiring
wiring board
resin
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001023103A
Other languages
English (en)
Other versions
JP4945842B2 (ja
Inventor
Motoo Asai
元雄 浅井
Yasushi Inagaki
靖 稲垣
Touto O
東冬 王
Hideo Yahashi
英郎 矢橋
Seiji Shirai
誠二 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2001023103A priority Critical patent/JP4945842B2/ja
Publication of JP2001352141A publication Critical patent/JP2001352141A/ja
Application granted granted Critical
Publication of JP4945842B2 publication Critical patent/JP4945842B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 ループインダクタンスを低減できると共に高
い信頼性を有するプリント配線板、及びその製造方法を
提供する。 【解決手段】 プリント配線板内にコンデンサ20を配
置するため、ICチップ90とコンデンサ20との距離
が短くなり、ループインダクタンスを低減することがで
きる。また、積層コア基板30は、コンデンサを収容す
る第1コア基板の上下に第2コア基板12U、第3のコ
ア基板12Dを積層してなるため、堅牢であり、コンデ
ンサとコア基板との熱膨張率差による応力を層間樹脂絶
縁層144に与え導体回路158にクラックが発生する
ことがない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】ICチップなどの電子部品を
載置するプリント配線板に関し、特にコンデンサを内蔵
するプリント配線板に関するのもである。
【0002】
【従来の技術】通常、コンピュータ内部においては、電
源とICチップ間の配線距離が長く、この配線部分のル
ープインダクタンスは非常に大きいものとなっている。
このため、高速動作時のIC駆動電圧の変動も大きくな
り、ICの誤動作の原因となり得る。また、電源電圧を
安定化させることも困難である。このため、電源供給の
補助として、コンデンサをプリント配線板の表面に実装
している。
【0003】即ち、電圧変動となるループインダクタン
スは、図19(A)に示す電源からプリント配線板30
0内の電源線を介してICチップ270の電源端子27
2Pまでの配線長、及び、ICチップ270のアース端
子272Eから電源からプリント配線板300内のアー
ス線を介して電源までの配線長に依存する。また、逆方
向の電流が流れる配線同志、例えば、電源線とアース線
との間隔を狭くすることでループインダクタンスを低減
できる。このため、図19(B)に示すように、プリン
ト配線板300にチップコンデンサ298を表面実装す
ることで、ICチップ270と電源供給源となるチップ
コンデンサ292とを結んでいるプリント配線板300
内の電源線とアース線との配線長を短くするとともに、
配線間隔を狭くすることで、ループインダクタンスを低
減することが行われていた。
【0004】
【発明が解決しようとする課題】しかしながら、IC駆
動電圧変動の原因となる電圧降下の大きさは周波数に依
存する。このため、ICチップの駆動周波数の増加に伴
い、図19(B)を参照して上述したようにチップコン
デンサを表面に実装させてもなおループインダクタンス
を低減できず、IC駆動電圧の変動を十分に抑えること
が難しくなった。
【0005】このため、本発明者は、プリント配線板内
にチップコンデンサを収容するとの着想を持った。コン
デンサを基板に埋め込む技術としては、特開平6−32
6472号、特開平7−263619号、特開平10−
256429号、特開平11−45955号、特開平1
1−126978号、特開平11−312868号等が
ある。
【0006】特開平6−326472号には、ガラスエ
ポキシからなる樹脂基板に、コンデンサを埋め込む技術
が開示されている。この構成により、電源ノイズを低減
し、かつ、チップコンデンサを実装するスペースが不要
になり、絶縁性基板を小型化できる。また、特開平7−
263619号には、セラミック、アルミナなどの基板
にコンデンサを埋め込む技術が開示されている。この構
成により、電源層及び接地層の間に接続することで、配
線長を短くし、配線のインダクタンスを低減している。
【0007】
【発明が解決しようとする課題】しかしながら、上述し
た技術は、ICチップからコンデンサの距離をあまり短
くできず、ICチップの更なる高周波数領域において
は、現在必要とされるようにインダクタンスを低減する
ことができなかった。特に、樹脂製の多層ビルドアップ
配線板においては、セラミックから成るコンデンサと、
樹脂からなるコア基板及び層間樹脂絶縁層の熱膨張率の
違いから、チップコンデンサの端子とバイアホールとの
間に断線、チップコンデンサと層間樹脂絶縁層との間で
剥離、層間樹脂絶縁層にクラックが発生し、長期に渡り
高い信頼性を達成することができなかった。
【0008】本発明は上述した課題を解決するためなさ
れたものであり、その目的とするところは、ループイン
ダクタンスを低減できると共に高い信頼性を有するプリ
ント配線板、及びその製造方法を提供することにある。
【0009】
【課題を解決するための手段】上述した課題を解決する
ため、請求項1では、コンデンサを収容するコア基板に
樹脂絶縁層と導体回路とを積層してなるプリント配線板
であって、前記コア基板は、前記コンデンサを収容する
通孔の形成された第1のコア基板の上下に第2、第3の
コア基板を積層してなることを技術的特徴とする。
【0010】請求項1では、プリント配線板内にコンデ
ンサを配置するため、ICチップとコンデンサとの距離
が短くなり、ループインダクタンスを低減することがで
きる。また、コア基板は、コンデンサを収容する第1の
コア基板の上下に第2、第3のコア基板を積層してなる
ため、堅牢であり、セラミックからなり熱膨張率の小さ
いコンデンサを収容しても、コンデンサとコア基板との
熱膨張率差による応力を層間樹脂絶縁層に与え導体回路
にクラックが発生することがなく、高い信頼性を備える
プリント配線板を実現できる。また、コア基板は、表面
を研磨して平坦化できるため、コア基板上層の層間樹脂
絶縁層にうねりが生じず、層間樹脂絶縁層上に適正にバ
イアホール、導体回路を形成することができる。
【0011】コア基板の空隙には、樹脂を充填させるこ
とが望ましい。コンデンサ、コア基板間の空隙をなくす
ことによって、内蔵されたコンデンサが、挙動すること
が小さくなるし、コンデンサを起点とする応力が発生し
たとしても、該充填された樹脂により緩和することがで
きる。また、該樹脂には、コンデンサとコア基板との接
着やマイグレーションの低下させるという効果も有す
る。
【0012】充填させる樹脂としては、熱硬化性樹脂、
感光性樹脂、熱可塑性樹脂、あるいはそれらの複合体を
用いる得る。これ以外にも、プリプレグなどの接着性の
ある樹脂シートを予め挟み込んでおいて、基板を圧着さ
せるときにプリプレグからしみ出す樹脂で充填させても
よい。
【0013】また、チップコンデンサの表面に粗化処理
を施すこともできる。これにより、セラミックから成る
チップコンデンサと樹脂からなる接着剤、樹脂充填剤と
の密着性が高くなり、ヒートサイクル試験を実施しても
界面での接着剤、樹脂充填剤の剥離が発生することがな
い。
【0014】請求項2では、第1、第2、第3コア基板
は、芯材に樹脂を含浸させた樹脂基板からなるため、十
分な強度を得ることができる。
【0015】請求項3では、コンデンサの電極の表面に
導電ペーストを塗布してあるため、表面が完全にフラッ
トになる。このため、第2、第3のコア基板にレーザで
開口を穿設した際に、電極の表面に樹脂が残ることが無
くなり、該電極とめっきによるバイアホールとの接続信
頼性を高めることができる。更に、コア基板の両面にバ
イアホールを設けてあるため、ICチップと基板内に収
容したコンデンサとを、また、外部接続基板に配置され
た電源と基板内に収容したコンデンサとを最短の距離で
接続できる。このため、電源からICチップへ瞬時に電
圧を補うことができ、速やかにIC駆動電圧を安定させ
ることができる。
【0016】請求項4では、基板内に収容したコンデン
サに加えて表面にコンデンサを配設してある。プリント
配線板内にコンデンサが収容してあるために、ICチッ
プとコンデンサとの距離が短くなり、ループインダクタ
ンスを低減し、瞬時に電源を供給することができ、一
方、プリント配線板の表面にもコンデンサが配設してあ
るので、大容量のコンデンサを取り付けることができ、
ICチップに大電力を容易に供給することが可能とな
る。
【0017】請求項5では、表面のコンデンサの静電容
量は、内層のコンデンサの静電容量以上であるため、高
周波領域における電源供給の不足がなく、所望のICチ
ップの動作が確保される。
【0018】請求項6では、マトリクス状に電極が形成
されたコンデンサを用いるので、大判のチップコンデン
サをコア基板に収容することが容易になる。そのため、
静電容量を大きくできるので、電気的な問題を解決する
ことができる。さらに、コンデンサがコアとなり、種々
の熱履歴などを経てもプリント配線板に反りが発生し難
くなる。更に、複数の電極から配線を取り回すことが可
能であるため、電源ライン、アースラインの数を増やす
ことで、電源ライン、アースラインのインダクタンス分
を減らすことができ、高周波数性能を高めることが可能
になる。更に、コンデンサの電極をスルーホールとして
用いることが可能になる。
【0019】請求項7、8では、金属膜を形成したチッ
プコンデンサの電極へめっきによりなるバイアホールで
電気的接続を取ってある。ここで、チップコンデンサの
電極は、メタライズからなり表面に凹凸があるが、金属
膜により表面が平滑になり、バイアホールを形成するた
め、電極上に被覆された樹脂に通孔を形成した際に、樹
脂残さが残らず、バイアホールと電極との接続信頼性を
高めることができる。更に、めっきの形成された電極
に、めっきによりバイアホールを形成するため、電極と
バイアホールとの接続性が高く、ヒートサイクル試験を
実施しても、電極とバイアホール間の断線が生じること
がない。
【0020】コンデンサの電極の金属膜には、銅、ニッ
ケル、貴金属のいずれかの金属が配設されているものが
望ましい。内蔵したコンデンサにスズや亜鉛などの層
は、バイアホールとの接続部におけるマイグレーション
を誘発しやすいからである。故に、マイグレーションの
発生を防止することも出来る。
【0021】請求項9では、チップコンデンサの電極の
少なくとも一部が露出したプリント配線板に収容し、被
覆層から露出した電極に電気的接続を取ってある。この
とき、露出した金属は、主成分がCuであることが望ま
しい。接続抵抗を低減することができるからである。
【0022】請求項10のプリント配線板の製造方法
は、少なくとも以下(a)〜(c)の工程を備えること
を特徴とする: (a)通孔にコンデンサを収容した第1のコア基板の上
下に、未硬化樹脂を含浸する樹脂板を介在させて第2、
第3のコア基板を積層する工程;、 (b)第2、第3のコア基板にレーザで前記コンデンサ
の電極へ至る開口を形成する工程; (c)前記開口にめっきを施しバイアホールを形成する
工程。
【0023】請求項10のプリント配線板の製造方法で
は、コア基板内にチップコンデンサを収容することが可
能となり、ループインダクタンスを低減させたプリント
配線板を提供できる。
【0024】充填させる樹脂としては、熱硬化性樹脂、
感光性樹脂、熱可塑性樹脂、あるいはそれらの複合体を
用いる得る。これ以外にも、プリプレグなどの接着性の
ある樹脂シートを予め挟み込んでおいて、基板を圧着さ
せるときにプリプレグからしみ出す樹脂で充填させても
よい。
【0025】請求項11のプリント配線板の製造方法
は、少なくとも以下(a)〜(e)の工程を備えること
を特徴とする: (a)通孔にコンデンサを収容した第1のコア基板の上
下に、未硬化樹脂を含浸する樹脂板を介在させて第2、
第3のコア基板を積層する工程;、 (b)第2、第3のコア基板にレーザで前記コンデンサ
の電極へ至る開口を形成する工程: (c)前記開口にめっきを施しバイアホールを形成する
工程; (d)前記第2、第3のコア基板の表面に樹脂充填剤を
塗布する工程; (e)前記第2、第3のコア基板の表面を研磨して平滑
化する工程。
【0026】請求項11のプリント配線板の製造方法で
は、コア基板内にチップコンデンサを収容することが可
能となり、ループインダクタンスを低減させたプリント
配線板を提供できる。また、コア基板の表面を樹脂充填
剤を塗布してから研磨して平坦化するため、コア基板上
層の層間樹脂絶縁層にうねりが生じず、層間樹脂絶縁層
上に適正にバイアホール、導体回路を形成することがで
きる。
【0027】請求項12のプリント配線板の製造方法で
は、コア基板にレーザで開口を形成する工程において、
第2、第3のコア基板の導体回路に形成された開口をコ
ンフォマルマスクとして用いるため、所望径の開口を形
成することができる。
【0028】本発明では、層間樹脂絶縁層を熱硬化型樹
脂シートを用いて形成することが好適である。熱硬化型
樹脂シートには、難溶性樹脂、可溶性粒子、硬化剤、そ
の他の成分が含有されている。それぞれについて以下に
説明する。
【0029】本発明の製造方法において使用する熱硬化
型樹脂シートは、酸または酸化剤に可溶性の粒子(以
下、可溶性粒子という)が酸または酸化剤に難溶性の樹
脂(以下、難溶性樹脂という)中に分散したものであ
る。なお、本発明で使用する「難溶性」「可溶性」とい
う語は、同一の酸または酸化剤からなる溶液に同一時間
浸漬した場合に、相対的に溶解速度の早いものを便宜上
「可溶性」と呼び、相対的に溶解速度の遅いものを便宜
上「難溶性」と呼ぶ。
【0030】上記可溶性粒子としては、例えば、酸また
は酸化剤に可溶性の樹脂粒子(以下、可溶性樹脂粒
子)、酸または酸化剤に可溶性の無機粒子(以下、可溶
性無機粒子)、酸または酸化剤に可溶性の金属粒子(以
下、可溶性金属粒子)等が挙げられる。これらの可溶性
粒子は、単独で用いても良いし、2種以上併用してもよ
い。
【0031】上記可溶性粒子の形状は特に限定されず、
球状、破砕状等が挙げられる。また、上記可溶性粒子の
形状は、一様な形状であることが望ましい。均一な粗さ
の凹凸を有する粗化面を形成することができるからであ
る。
【0032】上記可溶性粒子の平均粒径としては、0.
1〜10μmが望ましい。この粒径の範囲であれば、2
種類以上の異なる粒径のものを含有してもよい。すなわ
ち、平均粒径が0.1〜0.5μmの可溶性粒子と平均
粒径が1〜3μmの可溶性粒子とを含有する等である。
これにより、より複雑な粗化面を形成することができ、
導体回路との密着性にも優れる。なお、本発明におい
て、可溶性粒子の粒径とは、可溶性粒子の一番長い部分
の長さである。
【0033】上記可溶性樹脂粒子としては、熱硬化性樹
脂、熱可塑性樹脂等からなるものが挙げられ、酸あるい
は酸化剤からなる溶液に浸漬した場合に、上記難溶性樹
脂よりも溶解速度が速いものであれば特に限定されな
い。上記可溶性樹脂粒子の具体例としては、例えば、エ
ポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフ
ェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等から
なるものが挙げられ、これらの樹脂の一種からなるもの
であってもよいし、2種以上の樹脂の混合物からなるも
のであってもよい。
【0034】また、上記可溶性樹脂粒子としては、ゴム
からなる樹脂粒子を用いることもできる。上記ゴムとし
ては、例えば、ポリブタジエンゴム、エポキシ変性、ウ
レタン変性、(メタ)アクリロニトリル変性等の各種変
性ポリブタジエンゴム、カルボキシル基を含有した(メ
タ)アクリロニトリル・ブタジエンゴム等が挙げられ
る。これらのゴムを使用することにより、可溶性樹脂粒
子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸
を用いて可溶性樹脂粒子を溶解する際には、強酸以外の
酸でも溶解することができ、酸化剤を用いて可溶性樹脂
粒子を溶解する際には、比較的酸化力の弱い過マンガン
酸塩でも溶解することができる。また、クロム酸を用い
た場合でも、低濃度で溶解することができる。そのた
め、酸や酸化剤が樹脂表面に残留することがなく、後述
するように、粗化面形成後、塩化パラジウム等の触媒を
付与する際に、触媒が付与されなたかったり、触媒が酸
化されたりすることがない。
【0035】上記可溶性無機粒子としては、例えば、ア
ルミニウム化合物、カルシウム化合物、カリウム化合
物、マグネシウム化合物およびケイ素化合物からなる群
より選択される少なくとも一種からなる粒子等が挙げら
れる。
【0036】上記アルミニウム化合物としては、例え
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられ、上記カリウム化合物と
しては、炭酸カリウム等が挙げられ、上記マグネシウム
化合物としては、マグネシア、ドロマイト、塩基性炭酸
マグネシウム等が挙げられ、上記ケイ素化合物として
は、シリカ、ゼオライト等が挙げられる。これらは単独
で用いても良いし、2種以上併用してもよい。
【0037】上記可溶性金属粒子としては、例えば、
銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、
マグネシウム、カルシウムおよびケイ素からなる群より
選択される少なくとも一種からなる粒子等が挙げられ
る。また、これらの可溶性金属粒子は、絶縁性を確保す
るために、表層が樹脂等により被覆されていてもよい。
【0038】上記可溶性粒子を、2種以上混合して用い
る場合、混合する2種の可溶性粒子の組み合わせとして
は、樹脂粒子と無機粒子との組み合わせが望ましい。両
者とも導電性が低くいため樹脂フィルムの絶縁性を確保
することができるとともに、難溶性樹脂との間で熱膨張
の調整が図りやすく、樹脂フィルムからなる層間樹脂絶
縁層にクラックが発生せず、層間樹脂絶縁層と導体回路
との間で剥離が発生しないからである。
【0039】上記難溶性樹脂としては、層間樹脂絶縁層
に酸または酸化剤を用いて粗化面を形成する際に、粗化
面の形状を保持できるものであれば特に限定されず、例
えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等
が挙げられる。また、これらの樹脂に感光性を付与した
感光性樹脂であってもよい。
【0040】上記難溶性樹脂の具体例としては、例え
ば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、
ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン
樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独
で用いてもよいし、2種以上を併用してもよい。さらに
は、1分子中に、2個以上のエポキシ基を有するエポキ
シ樹脂がより望ましい。前述の粗化面を形成することが
できるばかりでなく、耐熱性等にも優れてるため、ヒー
トサイクル条件下においても、金属層に応力の集中が発
生せず、金属層の剥離などが起きにくいからである。
【0041】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールA型
エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールF型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、2種
以上を併用してもよい。それにより、耐熱性等に優れる
ものとなる。
【0042】本発明で用いる樹脂フィルムにおいて、上
記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散さ
れていることが望ましい。均一な粗さの凹凸を有する粗
化面を形成することができ、樹脂フィルムにビアやスル
ーホールを形成しても、その上に形成する導体回路の金
属層の密着性を確保することができるからである。ま
た、粗化面を形成する表層部だけに可溶性粒子を含有す
る樹脂フィルムを用いてもよい。それによって、樹脂フ
ィルムの表層部以外は酸または酸化剤にさらされること
がないため、層間樹脂絶縁層を介した導体回路間の絶縁
性が確実に保たれる。
【0043】上記樹脂フィルムにおいて、難溶性樹脂中
に分散している可溶性粒子の配合量は、樹脂フィルムに
対して、3〜40重量%が望ましい。可溶性粒子の配合
量が3重量%未満では、所望の凹凸を有する粗化面を形
成することができない場合があり、40重量%を超える
と、酸または酸化剤を用いて可溶性粒子を溶解した際
に、樹脂フィルムの深部まで溶解してしまい、樹脂フィ
ルムからなる層間樹脂絶縁層を介した導体回路間の絶縁
性を維持できず、短絡の原因となる場合がある。
【0044】上記樹脂フィルムは、上記可溶性粒子、上
記難溶性樹脂以外に、硬化剤、その他の成分等を含有し
ていることが望ましい。上記硬化剤としては、例えば、
イミダゾール系硬化剤、アミン系硬化剤、グアニジン系
硬化剤、これらの硬化剤のエポキシアダクトやこれらの
硬化剤をマイクロカプセル化したもの、トリフェニルホ
スフィン、テトラフェニルホスフォニウム・テトラフェ
ニルボレート等の有機ホスフィン系化合物等が挙げられ
る。
【0045】上記硬化剤の含有量は、樹脂フィルムに対
して0.05〜10重量%であることが望ましい。0.
05重量%未満では、樹脂フィルムの硬化が不十分であ
るため、酸や酸化剤が樹脂フィルムに侵入する度合いが
大きくなり、樹脂フィルムの絶縁性が損なわれることが
ある。一方、10重量%を超えると、過剰な硬化剤成分
が樹脂の組成を変性させることがあり、信頼性の低下を
招いたりしてしまうことがある。
【0046】上記その他の成分としては、例えば、粗化
面の形成に影響しない無機化合物あるいは樹脂等のフィ
ラーが挙げられる。上記無機化合物としては、例えば、
シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂
としては、例えば、ポリイミド樹脂、ポリアクリル樹
脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラ
ニン樹脂、オレフィン系樹脂等が挙げられる。これらの
フィラーを含有させることによって、熱膨脹係数の整合
や耐熱性、耐薬品性の向上などを図りプリント配線板の
性能を向上させることができる。
【0047】また、上記樹脂フィルムは、溶剤を含有し
ていてもよい。上記溶剤としては、例えば、アセトン、
メチルエチルケトン、シクロヘキサノン等のケトン類、
酢酸エチル、酢酸ブチル、セロソルブアセテートやトル
エン、キシレン等の芳香族炭化水素等が挙げられる。こ
れらは単独で用いてもよいし、2種類以上併用してもよ
い。
【0048】
【発明の実施の形態】以下、本発明の実施形態について
図を参照して説明する。先ず、本発明の第1実施形態に
係るプリント配線板の構成について図11、図12を参
照して説明する。図11は、パッケージ基板10の断面
を示し、図12は、図11の一部を拡大して示す。図1
1のパッケージ基板10は、ICチップ90を搭載し、
ドータボード95側へ取り付けた状態を示している。
【0049】パッケージ基板10は、チップコンデンサ
20と、チップコンデンサ20を収容する積層コア基板
30と、ビルドアップ層80A、80Bを構成する層間
樹脂絶縁層144、244とからなる。積層コア基板3
0は、コンデンサ20を収容する通孔11Aの形成され
た第1コア基板11と、該第1コア基板11の上層に樹
脂層13Uを介して積層された第2コア基板12Uと、
第1コア基板11の下層に樹脂層13Dを介して積層さ
れた第3コア基板12Dとから成る。第2コア基板12
U及び第3コア基板12Dには、コンデンサ20の電極
21、22と接続するバイアホール60及び導体回路5
8が形成されている。積層コア基板30には、ビルトア
ップ層80Aとビルトアップ層80Bを接続するスルー
ホール36が形成されている。ビルドアップ層80A、
80Bを構成する層間樹脂絶縁層144には、バイアホ
ール160及び導体回路158が形成され、層間樹脂絶
縁層244には、バイアホール260及び導体回路25
8が形成されている。
【0050】層間樹脂絶縁層244の上層には、ソルダ
ーレジスト層70が配設され、ソルダーレジスト層70
に形成された開口71を介して、上側のバイアホール2
60及び導体回路258に、半田バンプ76Uが形成さ
れ、該半田バンプ76UによりICチップ90のパッド
92と接続されている。一方、下側の上側のバイアホー
ル260及び導体回路258に、BGA76Dが形成さ
れ、該BGA76Dによりドータボード95のパッド9
6と接続されている。
【0051】チップコンデンサ20は、図13(A)に
示すように第1電極21と第2電極22と、該第1、第
2電極に挟まれた誘電体23とから成り、該誘電体23
には、第1電極21側に接続された第1導電膜24と、
第2電極22側に接続された第2導電膜25とが複数枚
対向配置されている。第1電極21及び第2電極の表面
には導電性ペースト26が被せてある。
【0052】ここで、第1電極21及び第2電極22
は、Ni、Pb、又は、Ag金属のメタライズからな
る。導電性ペースト26は、Cu、Ni又はAg等の金
属粒子を含むペーストからなる。ここで、金属粒子の粒
径は、0.1〜10μmが望ましく、とくに1〜5μm
が最適である。この導電性ペースト26の厚みは、1〜
30μmが望ましい。1μm未満では、電極表面の凹凸
を無くすことができず、一方、30μmを越えても、特
に効果が向上しないからである。ここで、5〜20μm
の厚みが最も望ましい。なお、2種類以上の径の異なる
粒子を配合したペーストを用いることもでき、更に、2
種類以上の異なる金属ペーストを被覆することも可能で
ある。
【0053】チップコンデンサの電極21,22は、メ
タライズからなり表面に凹凸がある。このため、金属層
を剥き出した状態で用いると、第2コア基板12U、第
3コア基板12Dにレーザで開口34を穿設する工程に
おいて、該凹凸に樹脂が残ることがある。この際には、
当該樹脂残さにより第1、第2電極21,22とバイア
ホール60との接続不良が発生する。本実施形態におい
ては、導電性ペースト26によって第1、第2電極2
1,22の表面が平滑になり、電極上に被覆された開口
34を穿設した際に、樹脂残さが残らず、バイアホール
60を形成した際の電極21,22との接続信頼性を高
めることができる。
【0054】更に、チップコンデンサ20のセラミック
から成る誘電体23の表面には粗化層が設けられてい
る。このため、セラミックから成るチップコンデンサ2
0と樹脂からなる接着剤15及び樹脂充填剤14との密
着性が高く、ヒートサイクル試験を実施しても界面での
接着剤15及び樹脂充填剤14の剥離が発生することが
ない。この粗化層は、焼成後に、チップコンデンサ20
の表面を研磨することにより、また、焼成前に、粗化処
理を施すことにより形成できる。なお、第1実施形態で
は、コンデンサの表面に粗化処理を施し、樹脂との密着
性を高めたが、この代わりに、コンデンサの表面にシラ
ンカップリング処理を施すことも可能である。また、予
めプリイミド膜を形成しておくことで、表面濡れ性と樹
脂との密着性とを高めることもできる。
【0055】一方、図13(B)に示すように、導電性
ペースト26の上に、無電解めっき膜28a及び電解め
っき膜28bからなる複合膜28を形成することも好適
である。複合膜28の厚みは、0.1〜10μmが望ま
しく、1〜5μmが最適である。複合膜28を形成する
ことで、第1、第2電極21,22の表面が完全に平滑
になり、電極上に被覆された開口34を穿設した際に、
樹脂残さが残らず、バイアホール60を形成した際の電
極21,22との接続信頼性を高めることができる。更
に、銅の複合膜28の形成された電極21、22に、銅
めっきによりバイアホール60を形成するため、電極2
1、22とバイアホール60との接続性が高く、ヒート
サイクル試験を実施しても、電極21、22とバイアホ
ール60との間で断線が生じることがない。複合膜の代
わりに、1層の金属膜を形成することも可能である。
【0056】本実施形態のパッケージ基板10では、I
Cチップ90の直下にチップコンデンサ20を配置する
ため、ICチップとコンデンサとの距離が短くなり、電
力を瞬時的にICチップ側へ供給することが可能にな
る。即ち、ループインダクタンスを決定するループ長さ
を短縮することができる。
【0057】更に、チップコンデンサ20とチップコン
デンサ20との間にスルーホール36を設け、チップコ
ンデンサ20を信号線が通過しない。このため、コンデ
ンサを通過させた際に発生する高誘電体によるインピー
ダンス不連続による反射、及び、高誘電体通過による伝
搬遅延を防ぐことができる。
【0058】また、プリント配線板の裏面側に接続され
る外部基板(ドータボード)94とコンデンサ20の第
1電極21,第2電極22とは、ICチップ側の第2コ
ア基板12Uに設けられたバイアホール60及びドータ
ボード側の第3コア基板12Dに設けられたバイアホー
ル60を介して接続される。即ち、コンデンサ20の端
子21,22とICチップ90、ドータボード95とを
直接接続するため、配線長を短縮することができる。
【0059】ひき続き、図11を参照して上述したプリ
ント配線板の製造方法について、図1〜図10を参照し
て説明する。 (1)先ず、厚さ0.06mmのBT(ビスマレイミドー
トリアジン)またはガラスエポキシからなる基材の片面
に12μmの銅箔31がラミネートされてなる銅貼積層
基板(第2コア基板)12Uを出発材料とする(図1
(A))。なお、FR4、FR5、ガラスエポキシ樹脂
などの補強材が含浸された基材などを用いることができ
る。また、これ以外にも熱膨張率を整合させるためにC
TEを低くした樹脂材料を用いてもよい。CTEを低く
するため、樹脂中にシリカ、アルミナなどの無機粒子を
含有させてもよい。
【0060】(2)銅箔31にエッチングを施し、後述
する工程でコンフォマルマスクとするための開口31a
を形成する。その後、チップコンデンサを固定するため
のエポキシ等の熱硬化性接着剤15を所定位置に塗布す
る(図1(B))。熱硬化性接着剤15は、熱膨張率が
コア基板よりも小さいものが望ましい。
【0061】(3)熱硬化性接着剤15に図13(A)
を参照して上述したチップコンデンサ20を張り付け、
加熱して熱硬化性接着剤15を硬化させる(図1
(C)。
【0062】(4)チップコンデンサ20を収容するた
めの通孔11Aの形成された第1コア基板11と、上記
第2コア基板12Uと同様に、銅箔31に開口31aを
形成した第3コア基板12Dとを、開口13Aの形成さ
れたプリプレグ13U、13Dを介して積層させる(図
2(A))。第1コア基板11は、第2コア基板12U
と同じ材質で、厚み0.4mmに形成されている。第3コ
ア基板は、第2コア基板12Uと同様に形成されてい
る。プリプレグ13U、13Dは、ガラスクロス等の芯
材にエポキシ樹脂を含浸させ厚み0.1mmに形成されて
いるが、プリプレグとして、エポキシ以外でも、BT、
フェノール樹脂あるいはガラスクロスなどの強化材を含
有しているもの等、一般的にプリント配線板で使用され
るものを用い得る。なお、ガラスクロスなどの芯材を有
しない樹脂基板を用いることもできる。なお、コア基板
をセラミックやAINなどの基板を用いることはできな
かった。該基板は外形加工性が悪く、コンデンサを収容
することができないことがあり、樹脂で充填させても空
隙が生じてしまうためである。
【0063】(5)上記積層した第2コア基板12U、
第1コア基板11、第3コア基板12Dを、ステンレス
製のプレス板100A、100Bで両面からプレスし、
プリプレグ13U、13Dからしみ出す樹脂充填剤(エ
ポキシ)14により、第2コア基板12の通孔11A、
プリプレグ13U、13Dの開口13Aを充填する。こ
の加圧は、コア基板内での気泡の発生を防ぐため、減圧
して行うことが望ましい。その後、加熱して硬化させる
ことで、チップコンデンサ20を収容する積層コア基板
30を完成する(図2(B))。
【0064】(6)積層コア基板30の所定位置にドリ
ルでスルーホールとなる貫通孔33を穿設する(図2
(C))。
【0065】(7)CO2レーザ、YAGレーザ、エキ
シマレーザあるいはUVレーザにより銅箔31に形成し
た開口31aをコンフォマルマスクとして用いて、チッ
プコンデンサ20の第1、第2電極21,22へ至るバ
イアホールとなる開口34を穿設する(図3(A))。
この開口34を形成する際に、上述したように第1、第
2電極21、22の表面に導電性ペースト26が塗布さ
れ表面が平滑化されているため、第1、第2電極21、
22の表面に樹脂残滓が残ることがない。
【0066】(8)積層コア基板30の表層、バイアホ
ール用非貫通孔(開口)34及びスルーホール用貫通孔
33内に金属膜16を形成させる(図3(B))。この
ために、接続層40の表面にパラジウム触媒を付与して
から、無電解めっき液に積層コア基板30を浸漬し、均
一に無電解銅めっき膜16を析出させる。ここでは、無
電解めっきを用いているが、スパッタにより、銅、ニッ
ケル等の金属層を形成することも可能である。スパッタ
はコスト的には不利であるが、樹脂層との密着性を改善
できる利点がある。また、場合によってはスパッタで形
成した後に、無電解めっき膜を形成させてもよい。樹脂
によっては、触媒付与が安定しないものには有効である
し、無電解めっき膜と形成させた方が電解めっきの析出
性が安定するからである。金属膜16は、0.1〜3mm
の範囲で形成することが望ましい。上述したように、チ
ップコンデンサ20の第1、第2電極21、22の表面
に樹脂が残っていないため、無電解めき膜16により第
1、第2電極21、22へ適正に接続を取ることができ
る。
【0067】(9)その後、金属膜16の表面に感光性
ドライフィルムを張り付け、マスクを載置して、露光・
現像処理し、所定パターンのめっきレジスト17を形成
する(図3(C))。
【0068】(10)そして、電解めっき液に積層コア
基板30を浸漬し、無電解めっき膜16を介して電流を
流し電解銅めっき膜18を析出させる(図4(A))。
【0069】(11)めっきレジスト17を5%のKOH
で剥離した後、レジスト17下の無電解めっき膜16及
び銅箔31を硫酸と過酸化水素混合液でエッチングして
除去し、バイアホール60、導体回路58及びスルーホ
ール36を形成する(図4(B))。
【0070】(12)導体回路58、バイアホール60
及びスルーホール36の導体層の表面に粗化層58α、
粗化層60α、粗化層36αを設ける。酸化(黒化)−
還元処理、Cu−Ni−Pからなる合金などの無電解め
っき膜、あるいは、第二銅錯体と有機酸塩からなるエッ
チング液などのエッチング処理によって粗化層を施す。
粗化層はRa(平均粗度高さ)=0.01〜5μmであ
る。特に望ましいのは、0.5〜3μmの範囲である。
なお、ここでは粗化層を形成しているが、粗化層を形成
せず後述するように直接樹脂を充填、樹脂フィルムを貼
り付けることも可能である。
【0071】(13)下記組成の樹脂充填剤を用意す
る。 〔熱硬化性樹脂〕 ビスフェノールF型エポキシモノマー(油化シェル製、
分子量310 、YL983U)100重量部。 〔硬化剤〕 イミダゾール硬化剤(四国化成製、2E4MZ-CN)6.5 重量
部。 〔無機粒子〕シリカ(アドマテック製、CRS 1101−C
E、ここで、使用するシリカは表面にシランカップリン
グ剤がコーティングされた平均粒径 1.6μmのSiO2
球状粒子、最大粒子の大きさは後述する内層銅パターン
の厚み(15μm)以下とする) 170重量部。第1実施形
態では、樹脂充填剤に添加する無機粒子は、上述したよ
うに10〜80vol%、ここでは、50vol%にする。上
記ビスフェノールF型エポキシモノマー、イミダゾール
硬化剤、シリカにレベリング剤(サンノプコ製、ペレノ
ールS4)1.5 重量部を攪拌混合することにより、その
混合物の粘度を23±1℃で5〜30Pa.Sに調整す
る。第1実施形態では、粘度5Pa.Sに調整して得た
ものを用いる。
【0072】(14)積層コア基板30の表面及びスル
ーホール36内部に、上記調整した樹脂充填剤37を印
刷で充填させる(図5(A))。スルーホール36に上
記Aで調整した樹脂充填剤39を充填することで、クラ
ックの発生を防止して、電気的接続性、信頼性を向上さ
せる。ここで、従来の充填剤(熱硬化性樹脂、熱可塑性
樹脂、もしくはその樹脂複合体)をベースにして、有機
樹脂フィラー、無機フィラー、金属フィラーなどを配合
してコア基板と内層充填剤との熱膨張の整合を行っても
よい。この際、フィラーの配合量は、10〜80vol
%であることが望ましい。80℃、30分で樹脂充填剤
を半硬化させた。半硬化させたのは、研磨し易くするた
めである。
【0073】(15)上記(13)の処理を終えた積層
コア基板30の片面をベルト研磨紙(三共理化学社製)
を用いたベルトサンダー研磨により、導体回路58の表
面やスルーホール36のランド36a表面に樹脂充填剤
39が残らないように研磨を行う。ついで、上記ベルト
サンダー研磨による傷を取り除くためのバフ研磨を行
う。この工程を基板の他方の面についても同様に行う。
そして、充填した樹脂充填剤37を加熱硬化させる(図
5(B))。本実施形態では、積層コア基板30の表面
に第2コア基板12U、第3コア基板12Dを配設する
ため堅牢であり、表面を研磨して平滑にすることができ
る。これにより、後述する工程で形成する層間樹脂絶縁
層144にうねりが発生せず、高い信頼性で導体回路1
58、バイアホール160を形成することができる。
【0074】(16)次に、上記(15)の処理を終え
た積層コア基板30の両面に、上記(4)と同様に一旦
平坦化された下層導体回路58の表面と、スルーホール
36のランド36a表面とをエッチングを施すことによ
り、下層導体回路58の表面及びスルーホール36のラ
ンド36a表面に、粗化面58β、粗化面38βを形成
する(図5(C))。エッチング液は、第1二銅錯体と
有機酸塩からなるものがある。無電解めっきや酸化還元
処理を用いて粗化面を形成することもできる。
【0075】(17)上記(16)工程を終えた積層コ
ア基板30の両面に、厚さ50μmの可溶性フィラーを
含む熱硬化型樹脂シートを温度50〜150℃まで昇温
しながら圧力5kg/cm2で真空圧着ラミネートし、
層間樹脂絶縁層144を設ける(図6(A))。層間樹
脂絶縁層としては、熱硬化性樹脂、熱可塑性樹脂からな
る樹脂あるいは、それらに感光性を有する基を置換した
樹脂でもよい。具体例として、エポキシ樹脂、ポリフェ
ノール樹脂、ポリイミド樹脂等のプリント配線板に使用
されている樹脂がある。また、高周波領域において低誘
電率である樹脂を用いてもよい。樹脂の真空圧着時の真
空度は、10mmHgである。なお、ここでは樹脂フィ
ルムを貼り付けて層間絶縁層を形成したが、印刷機を用
いて、樹脂を塗布することにより層間絶縁層を形成して
もよい。
【0076】(18)次に、層間樹脂絶縁層144に開
口45aの形成されたマスク45を載置し、バイアホー
ルとなる開口146を形成する(図6(B))。ここで
は、炭酸(CO2)ガスレーザにて、ビーム径5mm、
パルス幅15μ秒、マスクの穴径0.8mm、1ショッ
トの条件で層間樹脂絶縁層144に直径80μmのバイ
アホール用開口46を設ける。
【0077】(19)次に、クロム酸、過マンガン酸塩
などの酸化剤等に浸漬させることによって、層間樹脂絶
縁層144の粗化面144αを設ける(図6(C)参
照)。該粗化面144αは、0.1〜5μmの範囲で形
成されることがよい。その一例として、過マンガン酸ナ
トリウム溶液50g/l、温度60℃中に5〜25分間
浸漬させることによって、2〜3μmの粗化面144α
を設ける。上記以外には、層間樹脂絶縁層144にプラ
ズマ処理を行い、層間樹脂絶縁層144の表層を粗化
し、粗化面144αを形成する。この際には、不活性ガ
スとしてアルゴンガスを使用し、電力200W、ガス圧
0.6Pa、温度70℃の条件で(プラズマ装置日本真
空技術株式会社製 SV−4540)、2分間プラズマ
処理を実施する。
【0078】(20)層間樹脂絶縁層144の表層にス
パッタリングでCu(又はNi、P、Pd、Co、W)
の合金をターゲットした金属層52を形成する(図7
(A))。形成条件として、気圧0.6Pa、温度80
℃、電力200W、時間5分(プラズマ装置日本真空技
術株式会社製 SV−4540)で実施する。これによ
り、層間樹脂絶縁層144の表層に合金層を形成させる
ことができる。このときの金属層52の厚みは、0.2
μmである。金属層52の厚みとしては、0.1〜2μ
mがよい。スパッタ以外には、蒸着、スパッタなどを行
わないで、めっき層を形成させてもよい。あるいは、こ
れらの複合体でもよい。
【0079】めっきの一例を説明する。積層コア基板3
0をコンディショニングし、アルカリ触媒液中で触媒付
与を5分間行う。積層コア基板30を活性化処理し、ロ
ッシェル塩タイプの化学銅めっき浴で厚さ0.6μmの
無電解めっき膜52を付ける。 化学銅メッキのメッキ条件: CuSO4 ・5H2O 10g/l HCHO 8g/l NaOH 5g/l ロッシェル塩 45g/l 添加剤 30ml/l 温度 30℃ メッキ時間 18分
【0080】(21)金属膜52上に、厚さ25μmの
感光性フィルム(ドライフィルム)を貼り付けて、マス
クを載置して、100 mJ/cmで露光、0.8 %炭酸ナト
リウムで現像処理し、めっきレジスト54を設ける。次
に、無電解めっき膜52上のめっきレジスト54の非形
成部に下記条件で電解めっきを施し、電解めっき膜56
を形成する(図7(B))。電解めっき膜56の厚みと
しては、5〜20μmがよい。
【0081】〔電解めっき水溶液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l 〔電解めっき条件〕 電流密度 1 A/dm2 時間 65 分 温度 22±2 ℃
【0082】(22)次いで、50℃、40g/lのN
aOH水溶液中でめっきレジスト54を剥離除去する。
その後、硫酸―過酸化水素水溶液を用い、エッチングに
より、めっきレジスト54下の無電解めっき膜52を除
去して、層間樹脂絶縁層144上に導体回路158(バ
イアホール160を含む)を形成する。その後、導体回
路158及びバイアホール160の表面に粗化処理を施
す(図8(A))。
【0083】(23)上記(17)〜(22)の工程を
繰り返し、層間樹脂絶縁層144の上に、バイアホール
260及び導体回路258を備える層間樹脂絶縁層24
4を形成する(図9(A))。
【0084】(24)一方、DMDGに溶解させた60重
量%のクレゾールノボラック型エポキシ樹脂(日本化薬
製)のエポキシ基50%をアクリル化した感光性付与のオ
リゴマー(分子量4000)を 46.67g、メチルエチルケト
ンに溶解させた80重量%のビスフェノールA型エポキシ
樹脂(油化シェル製、エピコート1001)15.0g、イミダ
ゾール硬化剤(四国化成製、商品名:2E4MZ−C
N)16g、感光性モノマーである多価アクリルモノマー
(日本化薬製、R604 )3g、同じく多価アクリルモノ
マー(共栄社化学製、DPE6A ) 1.5g、に分散系消泡剤
(サンノプコ社製、S−65)0.71gを混合し、さらにこ
の混合物に対して光開始剤としてのベンゾフェノン(関
東化学製)を2g、光増感剤としてのミヒラーケトン
(関東化学製)を 0.2g加えて、粘度を25℃で 2.0Pa・
sに調整したソルダーレジスト組成物を得る。なお、粘
度測定は、B型粘度計(東京計器、 DVL-B型)で 60rpm
の場合はローターNo.4、6rpm の場合はローターNo.3に
よる。
【0085】(25)前述(24)で得られたパッケー
ジ基板の両面に、上記ソルダーレジスト組成物を20μm
の厚さで塗布する。次いで、70℃で20分間、70℃で30分
間の乾燥処理を行った後、円パターン(マスクパター
ン)が描画された厚さ5mmのフォトマスクフィルムを密
着させて載置し、1000mJ/cmの紫外線で露光し、DM
TG現像処理する。そしてさらに、80℃で1時間、 100℃
で1時間、 120℃で1時間、 150℃で3時間の条件で加
熱処理し、半田パッド部分(バイアホールとそのランド
部分を含む)に開口71を有するソルダーレジスト層7
0(厚み20μm)を形成する(図9(B))。ICチッ
プ接続の半田バンプを形成させる半田パッドは、開口径
100〜170μmで開口させるのがよい。また外部端
子接続のためBGA/PGAを配設させる半田パッドは
開口径300〜650μmで開口させるのがよい。
【0086】(26)その後、塩化ニッケル2.3 ×10
−1mol/l、次亜リン酸ナトリウム2.8 ×10−1
ol/l、クエン酸ナトリウム1.6 ×10−1mol/
l、からなるpH=4.5の無電解ニッケルめっき液
に、20分間浸漬して、開口部71に厚さ5μmのニッケ
ルめっき層72を形成する。その後、表層には、シアン
化金カリウム7.6 ×10−3mol/l、塩化アンモニウ
ム1.9 ×10−1mol/l、クエン酸ナトリウム1.2 ×
10−1mol/l、次亜リン酸ナトリウム1.7 ×10−1
mol/lからなる無電解金めっき液に80℃の条件で
7.5分間浸漬して、ニッケルめっき層72上に厚さ0.
03μmの金めっき層74を形成する(図10(A))。
【0087】(27)そして、ソルダーレジスト層70
の開口部71へSn/Ag(Sn/Ag/CuまたはS
n/Sb)からなる低融点金属のペーストを充填する。
この低融点金属は、Pbを含まない合金を用いているた
め、環境に悪影響を与えることがない。低融点金属のペ
ーストをリフローして、半田バンプ76U、BGA76
Dを形成する(図10(B))。
【0088】完成したパッケージ基板10の半田バンプ
76Uに、ICチップ90のパッド92が対応するよう
に載置し、リフローを行いICチップ90を搭載する。
このICチップ90を搭載したパッケージ基板10を、
ドータボード95側のパッド96に対応するように載置
してリフローを行い、ドータボード95へ取り付ける
(図11参照)。ここでは、ドータボードとの接続側に
BGA76Dを形成したが、この代わりに半田バンプを
配設することも可能である。
【0089】引き続き、本発明の第1実施形態の改変例
に係るプリント配線板について、図14を参照して説明
する。改変例のプリント配線板は、上述した第1実施形
態とほぼ同様である。但し、この第2改変例のプリント
配線板では、導電性ピン97が配設され、該導電性ピン
97を介してドータボードとの接続を取るように形成さ
れている。
【0090】また、上述した第1実施形態では、積層コ
ア基板30に収容されるチップコンデンサ20のみを備
えていたが、改変例では、表面及び裏面に大容量のチッ
プコンデンサ86が実装されている。
【0091】ICチップは、瞬時的に大電力を消費して
複雑な演算処理を行う。ここで、ICチップ側に大電力
を供給するために、本実施形態では、プリント配線板に
電源用のチップコンデンサ20及びチップコンデンサ8
6を備えてある。このチップコンデンサによる効果につ
いて、図15を参照して説明する。
【0092】図15は、縦軸にICチップへ供給される
電圧を、横軸に時間を取ってある。ここで、二点鎖線C
は、電源用コンデンサを備えないプリント配線板の電圧
変動を示している。電源用コンデンサを備えない場合に
は、大きく電圧が減衰する。破線Aは、表面にチップコ
ンデンサを実装したプリント配線板の電圧変動を示して
いる。上記二点鎖線Cと比較して電圧は大きく落ち込ま
ないが、ループ長さが長くなるので、律速の電源供給が
十分に行えていない。即ち、電力の供給開始時に電圧が
降下している。また、二点鎖線Bは、図11を参照して
上述したチップコンデンサを内蔵するプリント配線板の
電圧降下を示している。ループ長さは短縮できている
が、積層コア基板30に容量の大きなチップコンデンサ
を収容することができないため、電圧が変動している。
ここで、実線Eは、図14を参照して上述したコア基板
内のチップコンデンサ20を、また表面に大容量のチッ
プコンデンサ86を実装する改変例のプリント配線板の
電圧変動を示している。ICチップの近傍にチップコン
デンサ20を、また、大容量(及び相対的に大きなイン
ダクタンス)のチップコンデンサ86を備えることで、
電圧変動を最小に押さえている。
【0093】引き続き、本発明の第2実施形態に係るプ
リント配線板の構成について図16及び図17を参照し
て説明する。この第2実施形態のプリント配線板の構成
は、上述した第1実施形態とほぼ同様である。但し、積
層コア基板30への収容されるチップコンデンサが異な
る。図17(A)はチップコンデンサ120の平面を、
図17(B)は図17(A)のB−B断面を示してい
る。上述した第1実施形態では、複数個の小容量のチッ
プコンデンサをコア基板に収容したが、第2実施形態で
は、大容量の大判のチップコンデンサ120をコア基板
に収容してある。ここで、チップコンデンサ120は、
マトリクス状に多数配設された第1電極121と第2電
極122と、誘電体23と、第1電極121へ接続され
た第1導電膜24と、第2電極122側に接続された第
2導電膜25と、第1導電膜24及び第2導電膜25へ
接続されていないチップコンデンサの上下面の接続用の
電極127とから成る。この電極127を介してICチ
ップ側とドータボード側とが接続されている。電極12
1,122、127の表面には、第1実施形態と同様に
導電性ペースト26が塗布され表面の平滑化がはかられ
ている。
【0094】この改変例のプリント配線板では、大判の
チップコンデンサ20を用いるため、容量の大きなチッ
プコンデンサを用いることができる。また、大判のチッ
プコンデンサ20を用いるため、ヒートサイクルを繰り
返してもプリント配線板に反りが発生することがない。
更に、複数の電極から配線を取り回すことが可能である
ため、電源ライン、アースラインの数を増やすことで、
電源ライン、アースラインのインダクタンス分を減らす
ことができ、高周波数性能を高めることが可能になる。
更に、コンデンサの電極127をスルーホールとして用
いることが可能になる。なお、第2実施形態でも、第1
実施形態の改変例と同様に表面に大容量のコンデンサを
実装することが好適である。
【0095】また、第1、第2実施形態のプリント配線
板では、チップコンデンサ20を図18(A)に示すよ
うに第1、第2電極21,22の被覆層(図示せず)を
完全に剥離した後、銅めっき膜29により被覆すること
もできる。そして、銅めっき膜29で被覆した第1、第
2電極21,22に銅めっきよりなるバイアホール60
で電気的接続を取ってある。ここで、チップコンデンサ
の電極21,22は、メタライズからなり表面に凹凸が
ある。このため、金属層を剥き出した状態で用いると、
第2コア基板12U、第3コア基板12Dにレーザで開
口34を穿設する工程において、該凹凸に樹脂が残るこ
とがある。この際には、当該樹脂残さにより第1、第2
電極21,22とバイアホール60との接続不良が発生
する。これに対して、銅めっき膜29によって被覆する
ことで、第1、第2電極21,22の表面が平滑にな
り、第2コア基板12U、第3コア基板12Dにレーザ
で開口34を穿設した際に、樹脂残さが残らず、バイア
ホール60を形成した際の電極21,22との接続信頼
性を高めることができる。
【0096】更に、銅めっき膜29の形成された電極2
1、22に、めっきによりバイアホール60を形成する
ため、電極21、22とバイアホール60との接続性が
高く、ヒートサイクル試験を実施しても、電極21、2
2とバイアホール60との間で断線が生じることがな
い。マイグレーションの発生もなく、コンデンサのバイ
アホールの接続部での不都合を引き起こさなかった。
【0097】なお、上記銅めっき膜29は、チップコン
デンサの製造段階で金属層26の表面に被覆されたニッ
ケル/スズ層(被覆層)を、プリント配線板への搭載の
段階で剥離してから設ける。この代わりに、チップコン
デンサ20の製造段階で、金属層26の上に直接銅めっ
き膜29を被覆することも可能である。即ち、第2実施
形態では、第1実施形態と同様に、レーザにて電極の銅
めっき膜29へ至る開口を設けた後、デスミヤ処理等を
行い、バイアホールを銅めっきにより形成する。従っ
て、銅めっき膜29の表面に酸化膜が形成されていて
も、上記レーザ及びデスミヤ処理で酸化膜を除去できる
ため、適正に接続を取ることができる。
【0098】また、図18(B)に示すようにチップコ
ンデンサ20のメタライズからなる第1電極21、第2
電極22を露出させてプリント配線板に収容し、露出し
た第1電極21、第2電極22に電気的接続を取ること
もできる。このとき、第1電極21、第2電極22は、
主成分がCuであることが望ましい。接続抵抗を低減す
ることができるからである。
【0099】ここで、第1実施形態のプリント配線板に
ついて、コア基板内に埋め込んだチップコンデンサ20
のインダクタンスと、プリント配線板の裏面(ドータボ
ード側の面)に実装したチップコンデンサのインダクタ
ンスとを測定した値を示す。 コンデンサ単体の場合 埋め込み形 137pH 裏面実装形 287pH コンデンサを8個並列に接続した場合 埋め込み形 60pH 裏面実装形 72pH 以上のように、コンデンサを単体で用いても、容量を増
大させるため並列に接続した場合にも、チップコンデン
サを内蔵することでインダクタンスを低減できる。
【0100】次に、信頼性試験を行った結果について説
明する。ここでは、第1実施形態のプリント配線板にお
いて、1個のチップコンデンサの静電容量の変化率を測
定した。 静電容量変化率 (測定周波数100Hz) (測定周波数1kHz) Steam 168時間: 0.3% 0.4% HAST 100時間: -0.9% -0.9% TS 1000cycles: 1.1% 1.3%
【0101】Steam試験は、蒸気に当て湿度100%に
保った。また、HAST試験では、相対湿度100%、
印加電圧1.3V、温度121℃で100時間放置し
た。TS試験では、−125℃で30分、55℃で30
分放置する試験を1000回線り返した。
【0102】上記信頼性試験において、チップコンデン
サを内蔵するプリント配線板においても、既存のコンデ
ンサ表面実装形と同等の信頼性が達成できていることが
分かった。また、上述したように、TS試験において、
セラミックから成るコンデンサと、樹脂からなるコア基
板及び層間樹脂絶縁層の熱膨張率の違いから、内部応力
が発生しても、チップコンデンサの端子とバイアホール
との間に断線、チップコンデンサと層間樹脂絶縁層との
間で剥離、層間樹脂絶縁層にクラックが発生せず、長期
に渡り高い信頼性を達成できることが判明した。
【0103】
【発明の効果】本願発明では、上述したようにプリント
配線板内にコンデンサを配置するため、ICチップとコ
ンデンサとの距離が短くなり、ループインダクタンスを
低減することができる。また、コア基板は、コンデンサ
を収容する第1のコア基板の上下に第2、第3のコア基
板を積層してなるため、堅牢であり、セラミックからな
り熱膨張率の小さいコンデンサを収容しても、コンデン
サとコア基板との熱膨張率差による応力を層間樹脂絶縁
層に与え導体回路にクラックが発生することがなく、高
い信頼性を備えるプリント配線板を実現できる。また、
コア基板は、表面を研磨して平坦化できるため、コア基
板上層の層間樹脂絶縁層にうねりが生じず、層間樹脂絶
縁層上に適正にバイアホール、導体回路を形成すること
ができる。
【0104】コンデンサの下部からも接続することが可
能となるので、ループインダクタンスの距離を短くし、
配設する自由度を増す構造であるといえる。また、コア
基板とコンデンサの間に樹脂が充填されているので、コ
ンデンサなどが起因する応力が発生しても緩和される
し、マイグレーションの発生がない。そのために、コン
デンサの電極とバイアホールの接続部への剥離や溶解な
どの影響がない。そのために、信頼性試験を実施しても
所望の性能を保つことができるのである。また、コンデ
ンサを銅によって被覆されている場合にも、マイグレー
ションの発生を防止することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係るプリント配線板の
製造工程図である。
【図2】本発明の第1実施形態に係るプリント配線板の
製造工程図である。
【図3】本発明の第1実施形態に係るプリント配線板の
製造工程図である。
【図4】本発明の第1実施形態に係るプリント配線板の
製造工程図である。
【図5】本発明の第1実施形態に係るプリント配線板の
製造工程図である。
【図6】本発明の第1実施形態に係るプリント配線板の
製造工程図である。
【図7】本発明の第1実施形態に係るプリント配線板の
製造工程図である。
【図8】本発明の第1実施形態に係るプリント配線板の
製造工程図である。
【図9】本発明の第1実施形態に係るプリント配線板の
製造工程図である。
【図10】本発明の第1実施形態に係るプリント配線板
の製造工程図である。
【図11】第1実施形態に係るプリント配線板の断面図
である。
【図12】図11のプリント配線板の拡大断面図であ
る。
【図13】(A)及び(B)は、第1実施形態のプリン
ト配線板に収容されるチップコンデンサの断面図であ
る。
【図14】第1実施形態の改変例に係るプリント配線板
の断面図である。
【図15】ICチップへの供給電圧と時間との変化を示
すグラフである。
【図16】第2実施形態に係るプリント配線板の断面図
である。
【図17】(A)は第2実施形態のプリント配線板に収
容されるチップコンデンサの断面図であり、(B)は、
平面図である。
【図18】(A)及び(B)は、第1実施形態のプリン
ト配線板に収容されるチップコンデンサの断面図であ
る。
【図19】(A)及び(B)は、従来技術に係るプリン
ト配線板のループインダクタンスの説明図である。
【符号の説明】
10 プリント配線板 11 第1コア基板 11A 通孔 12A 通孔 12U 第2コア基板 12D 第3コア基板 13U プリプレグ 13D プリプレグ 14 樹脂充填剤 15 接着剤 20 チップコンデンサ 21 第1電極 22 第2電極 26 導電性ペースト 30 積層コア基板 31 導体回路(コンフォマルマスク) 31a 開口 36 スルーホール 37 樹脂充填剤 58 導体回路 60 バイアホール 70 ソルダーレジスト 76U 半田バンプ 76D BGA 86 コンデンサ 90 ICチップ 94 ドータボード 97 導電性接続ピン 144 層間樹脂絶縁層 158 導体回路 160 バイアホール 258 導体回路 260 バイアホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H01G 4/40 A (72)発明者 王 東冬 岐阜県揖斐郡揖斐川町北方1−1 イビデ ン株式会社大垣北工場内 (72)発明者 矢橋 英郎 岐阜県揖斐郡揖斐川町北方1−1 イビデ ン株式会社大垣北工場内 (72)発明者 白井 誠二 岐阜県揖斐郡揖斐川町北方1−1 イビデ ン株式会社大垣北工場内 Fターム(参考) 5E082 BC14 DD11 EE04 EE26 EE39 5E317 AA24 BB02 BB12 CC31 CD05 CD32 GG11 5E319 AA09 AB06 AC02 CC70 CD15 GG20 5E336 AA04 AA07 BB02 BB11 BC12 CC32 CC36 CC43 CC53 CC58 GG11 5E346 AA43 AA60 EE08 EE09 EE31 FF45 HH13

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 コンデンサを収容するコア基板に樹脂絶
    縁層と導体回路とを積層してなるプリント配線板であっ
    て、 前記コア基板は、前記コンデンサを収容する通孔の形成
    された第1のコア基板の上下に第2、第3のコア基板を
    積層してなることを特徴とするプリント配線板。
  2. 【請求項2】 前記第1、第2、第3のコア基板は、芯
    材を含浸してなることを特徴とする請求項1のプリント
    配線板。
  3. 【請求項3】 前記コンデンサの電極に、導電性ペース
    トを塗布し、 前記第2、第3のコア基板に、バイアホールを形成して
    前記コンデンサの電極と電気接続を取ったことを特徴と
    する請求項1又は請求項2のプリント配線板。
  4. 【請求項4】 前記プリント配線板の表面にコンデンサ
    を実装したことを特徴とする請求項1〜3の内1に記載
    のプリント配線板。
  5. 【請求項5】 前記表面のチップコンデンサの静電容量
    は、内層のチップコンデンサの静電容量以上であること
    を特徴とする請求項4に記載のプリント配線板。
  6. 【請求項6】 前記コンデンサとして、マトリクス状に
    電極が形成されたチップコンデンサを用いたことを特徴
    とする請求項1〜請求項5のいずれか1のプリント配線
    板。
  7. 【請求項7】 前記コンデンサの電極に金属膜を形成
    し、前記金属膜を形成させた電極へめっきにより電気的
    接続を取ったことを特徴とする請求項1〜請求項6のい
    ずれか1のプリント配線板。
  8. 【請求項8】 前記コンデンサの電極に形成した金属膜
    は、銅を主とするめっき膜であることを特徴とする請求
    項7に記載のプリント配線板。
  9. 【請求項9】 前記コンデンサの電極の被覆層を少なく
    とも一部を露出させて、前記被覆層から露出した電極に
    めっきにより電気的接続を取ったことを特徴とする請求
    項1〜請求項6の内1に記載のプリント配線板。
  10. 【請求項10】 少なくとも以下(a)〜(c)の工程
    を備えることを特徴とするプリント配線板の製造方法: (a)通孔にコンデンサを収容した第1のコア基板の上
    下に、未硬化樹脂を含浸する樹脂板を介在させて第2、
    第3のコア基板を積層する工程;、 (b)第2、第3のコア基板にレーザで前記コンデンサ
    の電極へ至る開口を形成する工程; (c)前記開口にめっきを施しバイアホールを形成する
    工程。
  11. 【請求項11】 少なくとも以下(a)〜(e)の工程
    を備えることを特徴とするプリント配線板の製造方法: (a)通孔にコンデンサを収容した第1のコア基板の上
    下に、未硬化樹脂を含浸する樹脂板を介在させて第2、
    第3のコア基板を積層する工程;、 (b)第2、第3のコア基板にレーザで前記コンデンサ
    の電極へ至る開口を形成する工程: (c)前記開口にめっきを施しバイアホールを形成する
    工程; (d)前記第2、第3のコア基板の表面に樹脂充填剤を
    塗布する工程; (e)前記第2、第3のコア基板の表面を研磨して平滑
    化する工程。
  12. 【請求項12】 前記コア基板にレーザで開口を形成す
    る工程において、第2、第3のコア基板の導体回路に形
    成された開口をコンフォマルマスクとして用いることを
    特徴とする請求項10又は請求項11のプリント配線板
    の製造方法。
JP2001023103A 2000-04-05 2001-01-31 プリント配線板及びプリント配線板の製造方法 Expired - Lifetime JP4945842B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001023103A JP4945842B2 (ja) 2000-04-05 2001-01-31 プリント配線板及びプリント配線板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000103730 2000-04-05
JP2000-103730 2000-04-05
JP2000103730 2000-04-05
JP2001023103A JP4945842B2 (ja) 2000-04-05 2001-01-31 プリント配線板及びプリント配線板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011214982A Division JP4968404B2 (ja) 2000-04-05 2011-09-29 プリント配線板

Publications (2)

Publication Number Publication Date
JP2001352141A true JP2001352141A (ja) 2001-12-21
JP4945842B2 JP4945842B2 (ja) 2012-06-06

Family

ID=26589523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001023103A Expired - Lifetime JP4945842B2 (ja) 2000-04-05 2001-01-31 プリント配線板及びプリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4945842B2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134914A1 (ja) * 2005-06-13 2006-12-21 Ibiden Co., Ltd. プリント配線板
WO2006134977A1 (ja) * 2005-06-15 2006-12-21 Ibiden Co., Ltd. 多層プリント配線板
JP2007096258A (ja) * 2005-09-01 2007-04-12 Ngk Spark Plug Co Ltd 配線基板、セラミックキャパシタ
JP2007258542A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板
JP2007258541A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2009194382A (ja) * 2008-02-14 2009-08-27 Ibiden Co Ltd プリント配線板の製造方法
JP2010272880A (ja) * 2010-07-13 2010-12-02 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
US7982139B2 (en) 2003-12-05 2011-07-19 Ibiden Co. Ltd. Multilayer printed wiring board
JP2012019247A (ja) * 2007-06-15 2012-01-26 Murata Mfg Co Ltd 部品内蔵基板の製造方法
US8737085B2 (en) 2006-05-24 2014-05-27 Dai Nippon Printing Co., Ltd. Wiring board with a built-in component and method for manufacturing the same
US8754335B2 (en) 2010-07-21 2014-06-17 Murata Manufacturing Co., Ltd. Ceramic electronic component and wiring board
JP2014112723A (ja) * 2014-03-03 2014-06-19 Dainippon Printing Co Ltd 電子部品内蔵配線基板
JP2014112722A (ja) * 2014-03-03 2014-06-19 Dainippon Printing Co Ltd 電子部品内蔵配線基板の製造方法
JP2014131032A (ja) * 2012-12-31 2014-07-10 Samsung Electro-Mechanics Co Ltd 電子部品内蔵基板及びその製造方法
US8819932B2 (en) 2010-07-21 2014-09-02 Murata Manufacturing Co., Ltd. Method of manufacturing a ceramic electronic component
US8921705B2 (en) 2008-11-28 2014-12-30 Ibiden Co., Ltd. Wiring board and fabrication method therefor
US9655249B2 (en) 2014-03-11 2017-05-16 Ibiden Co., Ltd. Substrate with built-in capacitor and method for manufacturing substrate with built-in capacitor
JPWO2019181643A1 (ja) * 2018-03-20 2020-12-10 国立大学法人東北大学 飲み込みセンサ装置およびその製造方法
CN114599154A (zh) * 2022-03-09 2022-06-07 维沃移动通信有限公司 一种电路板组件及电路板制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199319A (ja) * 1984-10-20 1986-05-17 ティーディーケイ株式会社 セラミツク電子部品
JPH04283987A (ja) * 1991-03-13 1992-10-08 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
JPH07235632A (ja) * 1994-02-21 1995-09-05 Hitachi Ltd コンデンサユニットおよびコンデンサユニット内蔵電子回路装置
JPH10149945A (ja) * 1996-11-20 1998-06-02 Tokin Corp 積層セラミックチップ部品及びその製造方法
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JP2000091742A (ja) * 1998-09-16 2000-03-31 Ibiden Co Ltd プリント配線板の製造方法
JP2001244368A (ja) * 2000-02-29 2001-09-07 Kyocera Corp 電気素子内蔵配線基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199319A (ja) * 1984-10-20 1986-05-17 ティーディーケイ株式会社 セラミツク電子部品
JPH04283987A (ja) * 1991-03-13 1992-10-08 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
JPH07235632A (ja) * 1994-02-21 1995-09-05 Hitachi Ltd コンデンサユニットおよびコンデンサユニット内蔵電子回路装置
JPH10149945A (ja) * 1996-11-20 1998-06-02 Tokin Corp 積層セラミックチップ部品及びその製造方法
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JP2000091742A (ja) * 1998-09-16 2000-03-31 Ibiden Co Ltd プリント配線板の製造方法
JP2001244368A (ja) * 2000-02-29 2001-09-07 Kyocera Corp 電気素子内蔵配線基板

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563420B2 (en) 2003-12-05 2013-10-22 Ibiden Co., Ltd. Multilayer printed wiring board
US8253030B2 (en) 2003-12-05 2012-08-28 Ibiden Co., Ltd. Multilayer printed wiring board
US8124882B2 (en) 2003-12-05 2012-02-28 Ibiden Co., Ltd. Multilayer printed wiring board
US7982139B2 (en) 2003-12-05 2011-07-19 Ibiden Co. Ltd. Multilayer printed wiring board
WO2006134914A1 (ja) * 2005-06-13 2006-12-21 Ibiden Co., Ltd. プリント配線板
US8164920B2 (en) 2005-06-13 2012-04-24 Ibiden Co., Ltd. Printed wiring board
US7817440B2 (en) 2005-06-15 2010-10-19 Ibiden Co., Ltd. Multilayer printed wiring board
JP5095398B2 (ja) * 2005-06-15 2012-12-12 イビデン株式会社 多層プリント配線板
US7649748B2 (en) 2005-06-15 2010-01-19 Ibiden Co., Ltd. Multilayer printed wiring board
WO2006134977A1 (ja) * 2005-06-15 2006-12-21 Ibiden Co., Ltd. 多層プリント配線板
KR101046890B1 (ko) * 2005-06-15 2011-07-06 이비덴 가부시키가이샤 다층 프린트 배선판
KR101045505B1 (ko) * 2005-06-15 2011-06-30 이비덴 가부시키가이샤 다층 프린트 배선판
US7889509B2 (en) 2005-09-01 2011-02-15 Ngk Spark Plug Co., Ltd. Ceramic capacitor
JP2007096258A (ja) * 2005-09-01 2007-04-12 Ngk Spark Plug Co Ltd 配線基板、セラミックキャパシタ
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
JP2007258541A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2007258542A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板
JP4648230B2 (ja) * 2006-03-24 2011-03-09 日本特殊陶業株式会社 配線基板の製造方法
US8737085B2 (en) 2006-05-24 2014-05-27 Dai Nippon Printing Co., Ltd. Wiring board with a built-in component and method for manufacturing the same
JP2012019247A (ja) * 2007-06-15 2012-01-26 Murata Mfg Co Ltd 部品内蔵基板の製造方法
JP2009194382A (ja) * 2008-02-14 2009-08-27 Ibiden Co Ltd プリント配線板の製造方法
US8921705B2 (en) 2008-11-28 2014-12-30 Ibiden Co., Ltd. Wiring board and fabrication method therefor
JP2010272880A (ja) * 2010-07-13 2010-12-02 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
US8754335B2 (en) 2010-07-21 2014-06-17 Murata Manufacturing Co., Ltd. Ceramic electronic component and wiring board
US8819932B2 (en) 2010-07-21 2014-09-02 Murata Manufacturing Co., Ltd. Method of manufacturing a ceramic electronic component
JP2014131032A (ja) * 2012-12-31 2014-07-10 Samsung Electro-Mechanics Co Ltd 電子部品内蔵基板及びその製造方法
JP2014112723A (ja) * 2014-03-03 2014-06-19 Dainippon Printing Co Ltd 電子部品内蔵配線基板
JP2014112722A (ja) * 2014-03-03 2014-06-19 Dainippon Printing Co Ltd 電子部品内蔵配線基板の製造方法
US9655249B2 (en) 2014-03-11 2017-05-16 Ibiden Co., Ltd. Substrate with built-in capacitor and method for manufacturing substrate with built-in capacitor
JPWO2019181643A1 (ja) * 2018-03-20 2020-12-10 国立大学法人東北大学 飲み込みセンサ装置およびその製造方法
JP2021192792A (ja) * 2018-03-20 2021-12-23 国立大学法人東北大学 飲み込みセンサ装置およびその製造方法
JP7007772B2 (ja) 2018-03-20 2022-01-25 国立大学法人東北大学 飲み込みセンサ装置およびその製造方法
CN114599154A (zh) * 2022-03-09 2022-06-07 维沃移动通信有限公司 一种电路板组件及电路板制作方法

Also Published As

Publication number Publication date
JP4945842B2 (ja) 2012-06-06

Similar Documents

Publication Publication Date Title
US7307852B2 (en) Printed circuit board and method for manufacturing printed circuit board
JP4953499B2 (ja) プリント配線板
JP4945842B2 (ja) プリント配線板及びプリント配線板の製造方法
JP5505433B2 (ja) プリント配線板
JP4968404B2 (ja) プリント配線板
JP4863563B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4863562B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4646371B2 (ja) プリント配線板及びプリント配線板の製造方法
JP3888943B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4863546B2 (ja) コンデンサ内蔵プリント配線板及びコンデンサ内蔵プリント配線板の製造方法
JP4863559B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4726285B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4863564B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002118367A (ja) プリント配線板及びプリント配線板の製造方法
JP4863561B2 (ja) プリント配線板の製造方法
JP2001284815A (ja) プリント配線板及びプリント配線板の製造方法
JP2001217549A (ja) 多層回路基板
JP4646370B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4554789B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4554790B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4697828B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4863560B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4869486B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002118365A (ja) プリント配線板及びプリント配線板の製造方法
JP2002204075A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4945842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term