CN114599154A - 一种电路板组件及电路板制作方法 - Google Patents

一种电路板组件及电路板制作方法 Download PDF

Info

Publication number
CN114599154A
CN114599154A CN202210223953.9A CN202210223953A CN114599154A CN 114599154 A CN114599154 A CN 114599154A CN 202210223953 A CN202210223953 A CN 202210223953A CN 114599154 A CN114599154 A CN 114599154A
Authority
CN
China
Prior art keywords
circuit board
capacitor
sub
electrode
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210223953.9A
Other languages
English (en)
Inventor
姜南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202210223953.9A priority Critical patent/CN114599154A/zh
Publication of CN114599154A publication Critical patent/CN114599154A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本申请公开了一种电路板组件及电路板制作方法，包括第一电路板，第二电路板，第一电容和第二电容，第一电容的电容值小于第二电容的电容值；第一电路板和第二电路板的第一表面通过第一电容电连接；第二电容与第二电路板的第二表面电连接；第一电容的第一电极通过第一电连接件与第二电容的第一电极电连接；第一电容的第二电极通过第二电连接件与第二电容的第二电极电连接；第一电路板背离第一电容的一侧对应设置有中央处理器。

Description

一种电路板组件及电路板制作方法
技术领域
本申请属于通信技术领域，具体涉及一种电路板组件及电路板制作方法。
背景技术
手机中电源分配网络(Power Delivery Network，PDN)去耦网络的布局现状是，主板上中央处理器的背面布放板级PDN去耦电容，容值较小的电容靠近中央处理器电源管脚布局，容值较大的电容放在周边布局。由于中央处理器电源管脚的限制，目前只能将容值较小的电容元件靠近中央处理器电源管脚布局，大容值电容元件无法靠近摆放，这与平台厂家要求将大容值电容元件尽可能靠近中央处理器电源管脚布局相矛盾，大容值电容元件距离中央处理器电源管脚的投影区域布局较远时，将不能满足中央处理器低频交流阻抗要求，容易与中央处理器电源管脚形成较大的环路，导致环路电感较大，大容值电容元件低频滤波较差，电路板容易形成较大的低频阻抗。
发明内容
本申请旨在提供一种电路板组件及电路板制作方法，至少解决电路板形成的低频阻抗的问题。
为了解决上述技术问题，本申请是这样实现的：
第一方面，本申请实施例提出了一种电路板组件，包括：第一电路板，第二电路板，第一电容和第二电容，所述第一电容的电容值小于所述第二电容的电容值；所述第一电路板和第二电路板的第一表面通过所述第一电容电连接；所述第二电容与第二电路板的第二表面电连接；所述第一电容的第一电极通过第一电连接件与所述第二电容的第一电极电连接；所述第一电容的第二电极通过第二电连接件与所述第二电容的第二电极电连接；所述第一电路板背离所述第一电容的一侧对应设置有中央处理器。
第二方面，本申请实施例提出了一种电子设备，包括：第一方面所述的电路板组件。
第三方面，本申请实施例提出了一种电路板制作方法，包括：在第一电路板上设置第一电容；所述第一电容背离所述第一电路板的一侧设置于第二电路板的第一表面；在第二电路板的第二表面设置第二电容；第一电容的第一电极通过第一电连接件连接于第二电容的第一电极；第一电容的第二电极通过第二电连接件连接于第二电容的第二电极。
在本申请的实施例中，电路板组件包括第一电路板，第二电路板，第一电容和第二电容，第一电容的电容值小于第二电容的电容值；第一电路板和第二电路板的第一表面通过第一电容电连接；第二电容与第二电路板的第二表面电连接；第一电容的第一电极通过第一电连接件与第二电容的第一电极电连接；第一电容的第二电极通过第二电连接件与第二电容的第二电极电连接；第一电路板背离第一电容的一侧对应设置有中央处理器。通过将第一电容和中央处理器对应设置在第一电路板的两侧，且增设第二电路板，由第一电容连接第一电路板和第二电路板，并将第二电容设置于第二电路板，从而将第二电容、第一电容和中央处理器通过第一电路板和第二电路板层叠设置，使得第一电容和第二电容均靠近中央处理器的芯片管脚，解决了大容值的第二电容的空间布局较中央处理器管脚较远的问题，有效避免大容值的第二电容远离中央处理器管脚形成较大环路，导致环路电感大，进而导致电路板形成较大的低频阻抗。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本申请实施例提供的电路板组件一种结构示意图；
图2是本申请实施例提供的一种第二电容与电路板连接方式示意图；
图3是本申请实施例提供的另一种电路板组件示意图；
图4是本申请实施例提供的另一种第二电容与电路板连接方式示意图；
图5是本申请实施例提供的再一种电路板组件示意图；
图6是本申请实施例提供的再一种第二电容与电路板连接方式示意图；
图7是本申请实施例提供的一种第一电容与第二电路板连接方式示意图；
图8是本申请实施例提供的一种阵列式开窗结构走线示意图。
附图标记：
1-第一电路板，2-第二电路板，21-第二电路板的第一表面，22-第二电路板的第二表面，3-第一电容，301-第一电容的第一电极，302-第一电容的第二电极，4-第二电容，401-第二电容的第一电极，402-第二电容的第二电极，41-第一子电容，411-第一子电容的第一电极，412-第一子电容的第二电极，42-第二子电容，421-第二子电容的第一电极，422-第二子电容的第二电极，51-第一电连接件，511-第一子电连接件，512-第二子电连接件，52-第二电连接件，521-第三子电连接件，522-第四子电连接件，6-焊盘，7-金属层，8-中央处理器，9-金属网，10-锡膏，11-阵列式开窗结构走线。
具体实施方式
下面将详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
根据本申请实施例提供的一种电路板组件及电路板制作方法，通过在第一电路板的基础上增设第二电路板，为焊接第二电容提供有效空间，可解决大电容值的电容的空间布局较中央处理器管脚较远的问题，有效避免第二电容远离中央处理器管脚形成较大环路，导致环路电感大，进而导致电路板形成较大的低频阻抗。
下面参见本申请实施例提供的各个附图对本申请实施例提供的电路板组件及电路板制作方法进行示例性说明。
本申请实施例提供了一种电路板组件，可以包括第一电路板1，第二电路板2，第一电容3和第二电容4，第一电容3的电容值小于第二电容4的电容值；第一电路板1和第二电路板的第一表面21通过第一电容3电连接；第二电容4与第二电路板的第二表面22电连接；第一电容的第一电极301通过第一电连接件51与第二电容的第一电极401电连接；第一电容的第二电极302通过第二电连接件52与第二电容的第二电极402电连接；第一电路板1背离第一电容3的一侧对应设置有中央处理器8。通过增设第二电路板2，在临近第一电路板1空间内的增加了容纳第二电容4的空间，解决了第二电容4距离中央处理器8较远的问题，第二电容4通过第二电路板2，第一电容3，第一电路板1和中央处理器8管脚形成一个较小的环路，起到减小环路电感的作用，同时可以将电路板组件紧凑布置，节省电路板组件的布局和布线空间。
可选地，第一电容3和第二电容4在第一电路板1的投影位于中央处理器8在第一电路板1的投影内，将减小电容与中央处理器之间的环路电感，满足中央处理器低频交流阻抗的要求。
第一电容3在第一电路板1的投影可以位于第二电容4在第一电路板1的投影内。
第一电容3可以为小容值电容，第二电容4可以为大容值电容。第一电容的第一电极301与第二电容的第一电极401电连接，第一电容的第二电极302与第二电容的第二电极402电连接。第一电容3的数量可以与第二电容4的数量一致，第一电容3与第二电容4可以为一一对应的关系；第一电容3的数量也可以与第二电容4的数量不一致，第一电容3的数量可以多于第二电容4的数量，第一电容3的数量也可以少于第二电容4的数量，第一电容3与第二电容4之间可以是一对多的关系。
第二电路板的第二表面22可以是第二电路板的第一表面21的背离面，可选地，第一电连接件51和第二电连接件52可以为设置于穿透第二电路板2的通孔的表面的金属层，第一电连接件51和第二电连接件52也可以为穿透第二电路板2的金属柱，还可以是金属环、金属筒等；第一电容3的第一电极301和第二电极302分别通过第一电连接件51和第二电连接件52实现与第二电容4的第一电极401和第二电极402电连接。
图1为本申请实施例提供的一种电路板组件的结构形式，其中，第二电路板的第二表面22是第二电路板的第一表面21的背离面，第一电容的第一电极301通过第一电连接件51与第二电容的第一电极401电连接，第一电容的第二电极302通过第二电连接件52与第二电容的第二电极402电连接；在本实施例中，将第二电容4布置于第二电路板的第一表面21的背离面之上，通过第二电路板2连通第一电容3、第二电容4，将电容朝电路板组件高度方向布局，合理利用电路板组件高度方向的空间，可以解决第二电容4距离中央处理器8较远的问题，同时通过将电容在电路板组件高度方向局部可以节省第一电路板1的布局和布线空间。
图2为本申请实施例提供的一种电容与电路板连接方式示意图，其中，当第二电路板的第二表面22是第二电路板的第一表面21的背离面时，第二电路板的第一表面21设置有焊盘6，第一电容的第一电极301与第一电容的第二电极302通过焊盘6与第二电路板的第一表面21电连接，第二电容4的第一电极401与第二电容4的第二电极402通过焊盘6与第二电路板的第二表面22电连接；第一电连接件51的第一端和第二端分别连接于第一电容的第一电极301和第二电容的第一电极401，第二电连接件52的第一端和第二端分别连接于第一电容的第二电极302和第二电容的第二电极402。
第二电路板的第二表面22也可以是第二电路板的第一表面21的相邻侧面，第一电连接件51和第二电连接件52可以为设置于第二电路板2表面的金属层。第一电容3的第一电极301和第二电极302分别通过第一电连接件51和第二电连接件52实现与第二电容4的第一电极401和第二电极402电连接。
图3为本申请实施例提供的另一种电路板组件的结构形式，具体为第二电容4与第一电容3连接关系示意图，图4是第二电容4与第二电路板2的位置关系示意图。第二电路板的第二表面22是第二电路板的第一表面21的相邻侧面，第一电容的第一电极301通过第一电连接件51与第二电容的第一电极401电连接，第一电容的第二电极302通过第二电连接件52与第二电容的第二电极402电连接，可选地，所述第二电路板的第一表面21设置有焊盘6，第一电容的第一电极301与第一电容的第二电极302通过焊盘6与第二电路板的第一表面21电连接，第二电路板的第一表面21的相邻侧面设置有金属层7，若金属层7为铜层，可通过镀铜工艺设置于第二电路板的第二表面22，第二电容4的第一电极401和第二电极402通过金属层7连接于第二电路板的第二表面22；第一电连接件51和第二电连接件52也可以为金属层；第一电连接件51和第二电连接件52可以贴附于第二电路板的第一表面21和第二电路板的第二表面22，第二电容的第一电极401和第二电极402通过第一电连接件51和第二电连接件52分别与第一电容的第一电极301和第二电极302电连接；第一电连接件51和第二电连接件52也可只贴附于第二电路板的第一表面21，第一电容的第一电极301和第二电极302与第一电连接件51和第二电连接件52连接，第一电连接件51和第二电连接件52分别与金属层7连接为一体的结构可实现第一电容3与第二电容4之间的电连接。第一电连接件51和第二电连接件52可以是铜材质、银材质或锡材质，也可以是包括多种金属材质的合金，金属层7可以是铜材质、银材质或锡材质，也可以是包括多种金属材质的合金，对于第一电连接件51、第二电连接件52和金属层7的材质类型此处不作具体限定。在本实施例中，将第二电容4布置于第二电路板的第一表面21的相邻侧面，通过第二电路板2连通第一电容3、第二电容4，将电容朝第二电路板的侧面方向布局，合理利用电路板侧面方向的空间，可解决第二电容4距离中央处理器8较远的问题，同时可以降低电路板组件的高度，节省第一电路板1的布局和布线空间。
第二电路板的第二表面22还可以包括第二电路板的第一表面21的背离面和第二电路板的第一表面21的相邻侧面，第二电容4包括第一子电容41和第二子电容42，第一电连接件51包括第一子电连接件511、第二子电连接件512，第二电连接件52包括第三子电连接件521和第四子电连接件522；第一子电连接件511和第三子电连接件521可以为设置于穿透第二电路板2的通孔的表面的金属层，第一子电连接件511和第三子电连接件521也可以为穿透第二电路板2的金属柱，还可以是金属环、金属筒等；
第二子电连接件512和第四子电连接件514可以为设置于第二电路板2表面的金属层；第一电连接件51和第二电连接件52可以是铜材质、银材质或锡材质，也可以是包括多种金属材质的合金；第二电路板的第一表面21设置有焊盘6，第一表面21的背离面也设置有焊盘6；第一子电容41设置于第一表面21的背离面，第一电容3的第一电极301通过第一子电连接件511与第一子电容41的第一电极411电连接，第一电容3的第二电极302通过第三子电连接件521与第一子电容41的第二电极412电连接；第二子电容42设置于第一表面21的相邻侧面，第一电容3的第一电极301通过第二子电连接件512与第二子电容42的第一电极421电连接；第一电容3的第二电极302通过第四子电连接件522与第二子电容42的第二电极422电连接。
图5为本申请实施例提供的再一种电路板组件的结构形式，具体为第二电容4与第一电容3连接关系示意图，图6是第二电容4与第二电路板2的位置关系示意图，第二电路板的第二表面22是第二电路板的第一表面21的背离面以及第二电路板的第一表面21的相邻侧面。第一电连接件51包括第一子电连接件511、第二子电连接件512，第二电连接件52包括第三子电连接件521和第四子电连接件522；第二电容4包括位于背离面的第一子电容41和位于相邻侧面的第二子电容42，第二电路板的第一表面21及其背离面均设置有第二子电连接件512和第四子电连接件522，第一子电容41设置于位于背离面的第二子电连接件512和第四子电连接件522上，第一子电容41的第一电极411和第二电极412分别通过第一子电连接件511和第三子电连接件521与第一电容的第一电极301和第二电极302实现电连接，位于相邻侧面的第二子电容42的第一电极421和第二电极422分别通过第二子电连接件512和第四子电连接件522与第一电容的第一电极301和第二电极302实现电连接。可以理解的是，位于第二电路板的第一表面的第二子电连接件512和位于第一表面的背离面的第二子电连接件512可通过第一子电连接件511连通，位于第二电路板第一表面的第四子电连接件522和位于第一表面背离面的第四子电连接件522可通过第三子电连接件521连通，即第一子电连接件511和第三子电连接件521分别连通第二电路板第一表面21及其背离面22的第二子电连接件512和第四子电连接件522。第一电容3通过焊盘6连接于第二电路板的第一表面21，第二电容4通过焊盘6或金属层7连接于第二电路板2的第二表面22，第一电容3和第二电容4通过第一电连接件51和第二电连接件52实现电连接。在本申请实施例中，同时在电子组件的高度方向和第二电路板的侧表面拓展电容的布局空间，可以将更多的电容集中布局，减少大容量的第二电容的环路面积，从而减少环路电感。
本申请提供一种电路板制作方法，该方法包括：在第一电路板1上设置第一电容3，第一电容3背离第一电路板的一侧设置于第二电路板的第一表面21，在第二电路板的第二表面22设置第二电容4。
第一电路板1可通过回流焊接工艺与第一电容3的一侧焊接，第一电容3背离第一电路板的一侧可通过回流焊接工艺与第二电路板的第一表面21焊接，第二电路板的第二表面22可通过回流焊接工艺与第二电容4焊接。
可选地，如图7所示，第一电容3背离第一电路板1的一侧设置第二电路板2具体可包括如下步骤：在第一电容3背离第一电路板1的一侧放置金属网9，金属网9可以为钢网，可以为铜网，也可以是其他材质形式的网状结构；金属网的厚度为80μm-150μm，在第一电容3引脚对应的金属网9位置开口，将金属网9压在焊盘6上，金属网9开口的位置与第一电容3引脚的位置对齐，通过金属网9涂刷锡膏10，可将锡膏刷涂于第一电容3引脚之上，将金属网9移开，通过回流焊接工艺将第一电容3焊接于第二电路板的第一表面21。
第二电路板的第二表面22可以是第二电路板的第一表面21的背离面，第二电路板2设置有第一电连接件51和第二电连接件52，第一电连接件51和第二电连接件52穿透第二电路板2连通第二电路板的第一表面21和第二表面22，在第二电路板的第一表面21侧的第一电连接件51和第二电连接件52处设置第一电容3，在第二电路板的第二表面22侧的第一连接件51和第二连接件52处设置第二电容4，第一电容3和第二电容4分别通过焊盘6与第二电路板的第一表面21和第二电路板的第二表面22焊接，焊盘6与第一电连接件51和第二电连接件52的位置相对应。
第二电路板的第二表面22可以为第二电路板的第一表面21的相邻侧面，第一电容3通过焊盘6焊接于第二电路板的第一表面21，第二电容4通过侧边电镀工艺产生的金属层7连接于第二电路板的第二表面22，第二电路板的第一表面21和第二电路板的第二表面22设置有第一电连接件51和第二电连接件52，第一电连接件51和第二电连接件52两端电连接有电容；可选地，第一电连接件51和第二电连接件52的两端可直接连接于电容，第一电连接件51和第二电连接件52的两端也可连接于焊盘6和金属层7，实现第一电容3与第二电容4间的电连接。
第二电路板的第二表面22可以同时是第二电路板的第一表面21的背离面和第二电路板的第一表面21的相邻侧面，第二电容4包括第一子电容41和第二子电容42，第一电连接件51包括第一子电连接件511、第二子电连接件512，第二电连接件52包括第三子电连接件521和第四子电连接件522；在第二电路板的第一表面21侧设置第一电容3，在位于背离面的第二表面22侧的第一子电连接件511和第三子电连接件521处设置第一子电容41，第一电容3和第一子电容41分别通过焊盘6与第二电路板的第一表面21和第二电路板的第一表面21的背离面焊接，焊盘6与第一子电连接件511和第三子电连接件521的位置相对应。位于相邻侧面的第二子电容42通过侧边电镀工艺产生的金属层7连接于第二电路板的第二表面22，第二电路板的第一表面21和第二电路板的第一表面21的相邻侧面设置有第二子电连接件512和第四子电连接件522，第二子电连接件512和第四子电连接件522两端电连接有电容；第二子电连接件512和第四子电连接件522两端可直接连接于第一电容3和第二子电容42，第二子电连接件512和第四子电连接件522两端也可连接于焊盘6和金属层7，实现第一电容3与第二子电容42间的电连接。
本申请实施例提供一种电路板制作方法，该方法还包括，在第一电路板1的表层设置阵列开窗结构走线11，示例性地，走线形式可如图8所示，在阵列式开窗结构走线11上涂刷锡膏10并进行焊接，可选地，走线11可为铜箔走线，走线的焊接方式为回流焊接。在电源工作电流一定的情况下，对直流电阻提出了尽量小的要求，本实施例中在不改变器件布局和增加铜箔走线宽度的基础上，通过对走线11采用较密的开窗阵列并加锡膏回流的工艺以增加走线铜箔的厚度，从而减小直流电阻，尤其在瓶颈位置，通过增加开窗并加锡膏回流的方式增加走线厚度，可以解决布线瓶颈问题。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (12)

1.一种电路板组件，其特征在于，包括：第一电路板，第二电路板，第一电容和第二电容，所述第一电容的电容值小于所述第二电容的电容值；所述第一电路板和第二电路板的第一表面通过所述第一电容电连接；所述第二电容与第二电路板的第二表面电连接；所述第一电容的第一电极通过第一电连接件与第二电容的第一电极电连接；所述第一电容的第二电极通过第二电连接件与第二电容的第二电极电连接；所述第一电路板背离所述第一电容的一侧对应设置有中央处理器。
2.根据权利要求1所述的电路板组件，其特征在于，所述第一电容和所述第二电容在所述第一电路板的投影位于所述中央处理器在所述第一电路板的投影内。
3.根据权利要求2所述的电路板组件，其特征在于，所述第一电容在所述第一电路板的投影位于所述第二电容在所述第一电路板的投影内。
4.根据权利要求1所述的电路板组件，其特征在于，所述第二电路板的第二表面为所述第二电路板的第一表面的背离面。
5.根据权利要求1所述的电路板组件，其特征在于，所述第二电路板的第二表面为所述第二电路板的第一表面的相邻侧面。
6.根据权利要求1所述的电路板组件，其特征在于，所述第二电路板的第二表面包括所述第二电路板的第一表面的背离面和所述第二电路板的第一表面的相邻侧面，所述第二电容包括第一子电容和第二子电容，所述第一电连接件包括第一子电连接件、第二子电连接件，所述第二电连接件包括第三子电连接件和第四子电连接件；
所述第一子电容设置于所述第一表面的背离面，所述第一电容的第一电极通过所述第一子电连接件与所述第一子电容的第一电极电连接，所述第一电容的第二电极通过所述第三子电连接件与所述第一子电容的第二电极电连接；
所述第二子电容设置于所述第一表面的相邻侧面，所述第一电容的第一电极通过所述第二子电连接件与所述第二子电容的第一电极电连接；所述第一电容的第二电极通过所述第四子电连接件与所述第二子电容的第二电极电连接。
7.根据权利要求4所述的电路板组件，其特征在于，所述第一电连接件和所述第二电连接件分别穿透所述第二电路板。
8.根据权利要求6所述的电路板组件，其特征在于，所述第一子电连接件和所述第三子电连接件分别穿透所述第二电路板。
9.根据权利要求5所述的电路板组件，其特征在于，所述第一电连接件和所述第二电连接件为分别沿所述第二电路板表面设置的金属层。
10.根据权利要求6所述的电路板组件，其特征在于，所述第二子电连接件和所述第四子电连接件为分别沿所述第二电路板表面设置的金属层。
11.一种电子设备，其特征在于，包括权利要求1-10任一项所述的电路板组件。
12.一种电路板制作方法，其特征在于，包括：
在第一电路板上设置第一电容；
所述第一电容背离所述第一电路板的一侧设置于第二电路板的第一表面；
在第二电路板的第二表面设置第二电容；
第一电容的第一电极通过第一电连接件连接于第二电容的第一电极；第一电容的第二电极通过第二电连接件连接于第二电容的第二电极。
CN202210223953.9A 2022-03-09 2022-03-09 一种电路板组件及电路板制作方法 Pending CN114599154A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210223953.9A CN114599154A (zh) 2022-03-09 2022-03-09 一种电路板组件及电路板制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210223953.9A CN114599154A (zh) 2022-03-09 2022-03-09 一种电路板组件及电路板制作方法

Publications (1)

Publication Number Publication Date
CN114599154A true CN114599154A (zh) 2022-06-07

Family

ID=81808073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210223953.9A Pending CN114599154A (zh) 2022-03-09 2022-03-09 一种电路板组件及电路板制作方法

Country Status (1)

Country Link
CN (1) CN114599154A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352141A (ja) * 2000-04-05 2001-12-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US20020195700A1 (en) * 2002-02-01 2002-12-26 Intel Corporation Electronic assembly with vertically connected capacitors and manufacturing method
US6828666B1 (en) * 1998-03-21 2004-12-07 Advanced Micro Devices, Inc. Low inductance power distribution system for an integrated circuit chip
US20100265682A1 (en) * 2009-04-21 2010-10-21 Liane Martinez Semiconductor Chip Package with Undermount Passive Devices
JP2012164817A (ja) * 2011-02-07 2012-08-30 Murata Mfg Co Ltd 多層配線基板
US20200411495A1 (en) * 2019-06-25 2020-12-31 Microsoft Technology Licensing, Llc Through-board decoupling capacitance arrangements for integrated circuit devices
CN113519049A (zh) * 2019-03-05 2021-10-19 株式会社爱信 半导体装置
CN113891556A (zh) * 2021-10-13 2022-01-04 Oppo广东移动通信有限公司 电子设备及其电路板组件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828666B1 (en) * 1998-03-21 2004-12-07 Advanced Micro Devices, Inc. Low inductance power distribution system for an integrated circuit chip
JP2001352141A (ja) * 2000-04-05 2001-12-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US20020195700A1 (en) * 2002-02-01 2002-12-26 Intel Corporation Electronic assembly with vertically connected capacitors and manufacturing method
US20100265682A1 (en) * 2009-04-21 2010-10-21 Liane Martinez Semiconductor Chip Package with Undermount Passive Devices
JP2012164817A (ja) * 2011-02-07 2012-08-30 Murata Mfg Co Ltd 多層配線基板
CN113519049A (zh) * 2019-03-05 2021-10-19 株式会社爱信 半导体装置
US20200411495A1 (en) * 2019-06-25 2020-12-31 Microsoft Technology Licensing, Llc Through-board decoupling capacitance arrangements for integrated circuit devices
CN113891556A (zh) * 2021-10-13 2022-01-04 Oppo广东移动通信有限公司 电子设备及其电路板组件

Similar Documents

Publication Publication Date Title
JP3995596B2 (ja) 多段アレイキャパシター及びその製造方法
KR20040015760A (ko) 수직 접속된 캐패시터를 구비하는 전자 어셈블리 및 제조방법
JP2007096272A (ja) 電気素子および電気回路
KR20120008982A (ko) 다층 회로 기판 및 다층 회로 기판의 제조 방법
US10264676B2 (en) Passive element array and printed wiring board
JPWO2008044483A1 (ja) 複合電気素子
CN102858086A (zh) 提高了抗蚀性和成品率的印刷电路板
JP3035492B2 (ja) 積層セラミック部品
CN114599154A (zh) 一种电路板组件及电路板制作方法
JP2007202103A (ja) 電気回路装置
JP3198661B2 (ja) 誘電体共振器装置およびその実装構造
JPH11238994A (ja) 表面実装用基板
JP2873645B2 (ja) セラミック多層配線基板の製造方法
US6859352B1 (en) Capacitor sheet
CN115050716A (zh) 一种高频高功率密度模块电源及其制作方法
EP1605477A1 (en) Multilayer ceramic capacitor for three-dimensional mounting
CN219642833U (zh) 半导体封装件
JPH01216591A (ja) プリント基板
CN217849775U (zh) 电路板和电子设备
CN210781529U (zh) 电容并联走线结构
JP4491338B2 (ja) 半導体装置用基板および半導体装置
CN220543765U (zh) 一种钽电容封装结构
JP2000340956A (ja) 多層配線基板
CN115066094A (zh) 电路板结构和电子设备
US20020166697A1 (en) Circuit board construction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination