CN210781529U - 电容并联走线结构 - Google Patents

Abstract

本实用新型涉及一种电容并联走线结构，包括第一走线和第二走线，第一走线包括多个第一电容焊接区，第二走线包括多个第二电容焊接区。各第一电容焊接区与各第二电容焊接区一一对应；第一电容焊接区用于连接电容器件的一端，对应的第二电容焊接区用于连接所述电容器件的另一端，以实现各电容器件的并联连接。同时，各第一电容焊接区内走线的纹波电流相同，各第二电容焊接区内走线的纹波电流相同，使得各电容器件上流经的电流相同，有效地防止电流差异导致的电容器件的寿命差异，保证整体电路的性能。

Description

电容并联走线结构

技术领域

本实用新型涉及电子电路技术领域，特别是涉及一种电容并联走线结构。

背景技术

电容作为一种用于容纳电荷的器件，常用于各种电路中。传统的电路板例如PCB板中，为实现电容器件的并联，会在同一基板上设计两条用于连接电容器件的走线。在这两条走线中，一走线连接各电容器件的一端，另一走线连接各电容器件的另一端。基于此，实现各电容器件的并联连接。

传统的电容器件并联电路，若在电路的一侧出现噪音或纹波时，噪音或纹波会先经过第一个电容器件，再到第二个电容器件，再到第三个电容器件，以此类推，导致流经第一个电容器件的电流大于流经第二个电容器件的电流，流经第二个电容器件的电流大于流经第三个电容器件的电流，以此类推，导致各电容器件的寿命出现较大差异，影响整体电路的性能。

综上，传统的电容并联走线结构导致各电容器件存在寿命差异，影响整体电路的性能的缺陷。

实用新型内容

基于此，有必要针对传统的电容并联走线结构导致各电容器件存在寿命差异，影响整体电路的性能的缺陷，提供一种电容并联走线结构。

一种电容并联走线结构，包括第一走线和第二走线；

第一走线包括多个第一电容焊接区；

第二走线包括多个第二电容焊接区；

其中，各第一电容焊接区与各第二电容焊接区一一对应；第一电容焊接区用于连接电容器件的一端，对应的第二电容焊接区用于连接电容器件的另一端；各第一电容焊接区内走线的纹波电流相同，各第二电容焊接区内走线的纹波电流相同。

上述电容并联走线结构，包括第一走线和第二走线，第一走线包括多个第一电容焊接区，第二走线包括多个第二电容焊接区。各第一电容焊接区与各第二电容焊接区一一对应；第一电容焊接区用于连接电容器件的一端，对应的第二电容焊接区用于连接电容器件的另一端，以实现各电容器件的并联连接。同时，各第一电容焊接区内走线的纹波电流相同，各第二电容焊接区内走线的纹波电流相同，使得各电容器件上流经的电流相同，有效地防止电流差异导致的电容器件的寿命差异，保证整体电路的性能。

在其中一个实施例中，还包括第一基板；第一走线和第二走线设置在第一基板的表面；

各第一电容焊接区依次排列；其中，任一第一电容焊接区内包括阻抗大于任一第一电容焊接区的前一第一电容焊接区内走线阻抗的走线；

各第二电容焊接区依次排列；其中，任一第二电容焊接区内包括阻抗大于任一第二电容焊接区的前一第二电容焊接区内走线阻抗的走线；

其中，第一电容焊接区内包括阻抗与对应的第二电容焊接区内走线阻抗相同的走线。

在其中一个实施例中，任一第一电容焊接区内包括平均宽度大于任一第一电容焊接区的前一第一电容焊接区内走线的平均宽度的走线；

任一第二电容焊接区内包括平均宽度大于任一第二电容焊接区的前一第二电容焊接区内走线的平均宽度的走线；

其中，第一电容焊接区内包括平均宽度与对应的第二电容焊接区内走线的平均宽度相同的走线。

在其中一个实施例中，任一第一电容焊接区内包括电阻率大于任一第一电容焊接区的前一第一电容焊接区内走线的电阻率的走线；

任一第二电容焊接区内包括电阻率大于任一第二电容焊接区的前一第二电容焊接区内走线的电阻率的走线；

其中，第一电容焊接区内包括电阻率与对应的第二电容焊接区内走线的电阻率相同的走线。

在其中一个实施例中，任一第一电容焊接区内走线设置有面积大于任一第一电容焊接区的前一第一电容焊接区内走线的缺口面积的缺口；

任一第二电容焊接区内走线设置有面积大于任一第二电容焊接区的前一第二电容焊接区内走线的缺口面积的缺口；

其中，第一电容焊接区内走线设置有面积与对应的第二电容焊接区内走线的缺口面积相同的缺口。

在其中一个实施例中，第一电容焊接区内走线设置的缺口与第二电容焊接区内走线设置的缺口均为特定形状的缺口。

在其中一个实施例中，还包括第二基板和第三基板；第一走线设置在第二基板的表面，第二走线设置在第三基板的表面；

第一走线包括一个或多个第一开孔，各第一开孔中心的连线垂直于第一走线；第一电容焊接区包括相邻两第一开孔间的走线或第一开孔与第一走线边缘间的走线；其中，各相邻两第一开孔间的走线、各第一开孔与第一走线边缘间的走线阻抗相同；

第二走线包括一个或多个第二开孔，各第二开孔中心的连线垂直于第二走线；第二电容焊接区包括相邻两第二开孔间的走线或第二开孔与第二走线边缘间的走线；其中，各相邻两第二开孔间的走线、各第二开孔与第二走线边缘间的走线阻抗相同。

在其中一个实施例中，各相邻两第一开孔间的走线以及各第一开孔与第一走线边缘间的走线大小形状相同；

各相邻两第二开孔间的走线以及各第二开孔与第二走线边缘间的走线大小形状相同。

在其中一个实施例中，各相邻两第一开孔间的走线、各第一开孔与第一走线边缘间的走线、各相邻两第二开孔间的走线以及各第二开孔与第二走线边缘间的走线大小形状相同。

在其中一个实施例中，第一开孔与第二开孔均包括方孔。

附图说明

图1为一实施方式的电容并联走线结构示意图；

图2为另一实施方式的电容并联走线结构示意图；

图3为一具体实施方式的电容并联走线结构示意图；

图4为又一实施方式的电容并联走线结构示意图。

具体实施方式

为了更好地理解本实用新型的目的、技术方案以及技术效果，以下结合附图和实施例对本实用新型进行进一步的讲解说明。同时声明，以下所描述的实施例仅用于解释本实用新型，并不用于限定本实用新型。

本实用新型实施例提供一种电容并联走线结构。

图1为一实施方式的电容并联走线结构示意图，如图1所示，一实施方式的电容并联走线结构包括第一走线L1和第二走线L2；

第一走线L1包括多个第一电容焊接区Z1；

第二走线L2包括多个第二电容焊接区Z2；

其中，各第一电容焊接区Z1与各第二电容焊接区Z2一一对应；第一电容焊接区Z1用于连接电容器件(EC1、EC2、EC3...)的一端1，对应的第二电容焊接区Z2用于连接电容器件(EC1、EC2、EC3...)的另一端2；各第一电容焊接区Z1内走线的纹波电流相同，各第二电容焊接区Z2内走线的纹波电流相同。

其中，第一走线L1和第二走线L2均为导电材质的走线，包括银线、铜线或铝线。在其中一个实施例中，第一走线L1和第二走线L2为相同材质的走线。作为一个较优的实施方式，第一走线L1和第二走线L2均为铜线。以在PCB板上实现第一走线L1和第二走线L2为例，如图1所示，第一走线L1和第二走线 L2均为呈一定宽度覆铜，铜箔的宽度即为第一走线L1和第二走线L2的宽度。

其中，由于第一走线L1和第二走线L2具有一定的宽度，在第一走线L1 和第二走线L2的长宽构成的矩形走线的范围内，划分为多个分区。即，在第一走线L1中，包括多个第一电容焊接区Z1；在第二走线L2中，包括多个第二电容焊接区Z2。如图1所示，电容器件(EC1、EC2、EC3...)的一端连接一第一电容焊接区Z1，电容器件(EC1、EC2、EC3...)的另一端连接一第二电容焊接区Z2，同一电容器件(EC1、EC2、EC3...)的两端连接的第一电容焊接区Z1和第二电容焊接区Z2，即为相对应的第一电容焊接区Z1和第二电容焊接区Z2。

在其中一个实施例中，第一电容焊接区Z1与第二电容焊接区Z2大小形状相同。作为一个较优的实施方式，第一电容焊接区Z1与第二电容焊接区Z2均为特定形状的矩形区域。

在其中一个实施例中，图2为另一实施方式的电容并联走线结构示意图，如图2所示，另一实施方式的电容并联走线结构还包括第一基板B1；第一走线 L1和第二走线L2设置在第一基板B1的表面；

各第一电容焊接区Z1依次排列；其中，任一第一电容焊接区Z1内包括阻抗大于任一第一电容焊接区Z1的前一第一电容焊接区内Z1走线阻抗的走线；

各第二电容焊接区Z2依次排列；其中，任一第二电容焊接区Z2内包括阻抗大于任一第二电容焊接区Z2的前一第二电容焊接区Z2内走线阻抗的走线；

其中，第一电容焊接区Z1内包括阻抗与对应的第二电容焊接区Z2内走线阻抗相同的走线。

在其中一个实施例中，第一走线L1与第二走线L2平行设置在第一基板B1 表面。作为一个较优的实施方式，第一电容焊接区Z1的中心与第二电容焊接区 Z2的中心的连线垂直于第一走线L1与第二走线L2。作为一个较优的实施方式，第一电容焊接区Z1与第二电容焊接区Z2均为相同的矩形区域。如图2所示，第一电容焊接区Z1和第二电容焊接区Z2内均包括一段走线。

如图2所示，第一电容焊接区Z1依次排列的排列方向和第一电容焊接区 Z1依次排列的排列方向均为V。以排列方向V为例，第一走线L1上依次包括了m1至m3等三个第一电容焊接区Z1。同理，第二走线L2上依次包括了n1 至n3等三个第二电容焊接区Z2。任一第一电容焊接区Z1内包括阻抗大于任一第一电容焊接区Z1的前一第一电容焊接区内Z1走线阻抗的走线，即第一电容焊接区Z1自m1至m3，第一电容焊接区Z1内的走线的阻抗逐渐增大；任一第二电容焊接区Z2内包括阻抗大于任一第二电容焊接区Z2的前一第二电容焊接区Z2内走线阻抗的走线，即第二电容焊接区Z2自n1至n3，第二电容焊接区Z2内的走线的阻抗逐渐增大。其中，相对应的第一电容焊接区Z1和第二电容焊接区Z2分别为：m1对应n1，m2对应n2，m3对应n3，m3对应n3。需要注意的是，图2给出第一电容焊接区Z1m1至m3、第二电容焊接区Z2自n1至n3 仅是为了便于解释，不代表对第一电容焊接区Z1和第二电容焊接区Z2数量的限定。

其中，纹波电流的方向以排列方向V依次流经m1至m3等三个第一电容焊接区Z1，以及n1至n3等三个第二电容焊接区Z2。通过第一电容焊接区Z1内的走线的阻抗逐渐增大，且第二电容焊接区Z2内的走线的阻抗逐渐增大，使得先承受纹波电流处的第一电容焊接区Z1或第二电容焊接区Z2的阻抗较小，以使各第一电容焊接区Z1处的纹波电流相同，且各第二电容焊接区Z2的第一电容焊接区Z1处的纹波电流相同，使得每个电容器件(EC1、EC2、EC3...)承受相同的纹波电流，降低电流承受差异导致的电容器件(EC1、EC2、EC3...)寿命差异。

在其中一个实施例中，任一第一电容焊接区Z1内包括电阻率大于任一第一电容焊接区Z1的前一第一电容焊接区Z1内走线的电阻率的走线；

任一第二电容焊接区Z2内包括电阻率大于任一第二电容焊接区Z2的前一第二电容焊接区Z2内走线的电阻率的走线；

其中，第一电容焊接区Z1内包括电阻率与对应的第二电容焊接区Z2内走线的电阻率相同的走线。

如图2所示，自m1至m3等三个第一电容焊接区Z1中，第一电容焊接区 Z1采用的走线材料的电阻率逐渐增大。同理，自n1至n3等三个第二电容焊接区Z2，第二电容焊接区Z2采用的走线材料的电阻率逐渐增大。以使第一电容焊接区Z1自m1至m3，第一电容焊接区Z1内的走线的阻抗逐渐增大；第二电容焊接区Z2自n1至n3，第二电容焊接区Z2内的走线的阻抗逐渐增大。在其中一个实施例中，第一电容焊接区Z1m1内的走线选用银走线，第一电容焊接区 Z1m2内的走线选用铜走线，第一电容焊接区Z1m3内的走线选用铝走线，以此类推，第二电容焊接区Z2内的走线选型同理。

在其中一个实施例中，任一第一电容焊接区Z1内包括平均宽度大于任一第一电容焊接区Z1的前一第一电容焊接区Z1内走线的平均宽度的走线；

任一第二电容焊接区Z2内包括平均宽度大于任一第二电容焊接区Z2的前一第二电容焊接区内Z2走线的平均宽度的走线；

其中，第一电容焊接区Z1内包括平均宽度与对应的第二电容焊接区Z2内走线的平均宽度相同的走线。

在其中一个实施例中，第一电容焊接区Z1与第二电容焊接区内Z2的长度一致。以适应主要的电容器件(EC1、EC2、EC3...)的两端一致的端子规格。如图2所示，第一电容焊接区Z1内的走线自m1至m3的平均宽度为d1至d4，平均宽度d1至d4逐渐减小，以使第一电容焊接区Z1自m1至m3内走线的阻抗逐渐增大。第二电容焊接区Z2内的走线自n1至n3的平均宽度为d5至d8，平均宽度d5至d8逐渐减小，以使第二电容焊接区Z2自n1至n3内走线的阻抗逐渐增大。

为使平均宽度d1至d4逐渐减小，且平均宽度d5至d8逐渐减小。在其中一个实施例中，图3为一具体实施方式的电容并联走线结构示意图，如图3所示，任一第一电容焊接区Z1内走线设置有面积大于任一第一电容焊接区Z1的前一第一电容焊接区Z1内走线的缺口面积的缺口；

任一第二电容焊接区Z2内走线设置有面积大于任一第二电容焊接区Z2的前一第二电容焊接区Z2内走线的缺口面积的缺口；

其中，第一电容焊接区Z1内走线设置有面积与对应的第二电容焊接区Z2 内走线的缺口面积相同的缺口。

如图3所示，各第一电容焊接区Z1内走线均包括一个或多个缺口，自m1 至m3，第一电容焊接区Z1内走线缺口的面积逐渐增大，以降低第一电容焊接区Z1内走线的面积，提高第一电容焊接区Z1内走线的阻抗。同理，各第二电容焊接区Z2内走线均包括一个或多个缺口，自n1至n3，第二电容焊接区Z2 内走线缺口的面积逐渐增大。在其中一个实施例中，各第一电容焊接区Z1内走线的缺口均为同一形状的缺口，各第二电容焊接区Z2内走线的缺口均为同一形状的缺口，以便于各第一电容焊接区Z1阻抗和第二电容焊接区Z2的线性调整。

在其中一个实施例中，第一电容焊接区Z1内走线设置的缺口与第二电容焊接区Z2内走线设置的缺口均为特定形状的缺口。

在其中一个实施例中，第一电容焊接区Z1内走线的缺口包括三角形缺口或方形缺口，第二电容焊接区Z2内走线的缺口包括三角形缺口或方形缺口。作为一个较优的实施方式，第一电容焊接区Z1内走线的缺口为三角形缺口，第二电容焊接区Z2内走线的缺口为三角形缺口。需要注意的是，图3以三角形缺口为例，仅为便于解释本实施方式，不代表对缺口类型和个数的限定。

在其中一个实施例中，排列方向V中起始的第一电容焊接区Z1内走线的缺口的面积为零。

作为一个较优的实施方式，对应的第一电容焊接区Z1和第二电容焊接区 Z2内走线的缺口大小形状相同。

另一实施方式的电容并联走线结构，通过调整第一电容焊接区Z1和第二电容焊接区Z2内走线的阻抗，以排列方向V逐渐增大第一电容焊接区Z1和第二电容焊接区Z2内走线的阻抗。同时，在接收纹波电流时，纹波电流流经第一电容焊接区Z1或第二电容焊接区Z2的方向与排列方向V相同。基于此，阻抗大第一电容焊接区Z1或第二电容焊接区Z2内的走线承受更多的纹波电流，以抵消纹波电流流经顺序带来的纹波电流承受不平衡，使各第一电容焊接区Z1内走线承受的纹波电流相同，各第二电容焊接区Z2内走线承受的纹波电流相同，使得各电容器件(EC1、EC2、EC3...)承受的纹波电流相同，防止因纹波电流不导致的同电容器件(EC1、EC2、EC3...)寿命差异。

图4为又一实施方式的电容并联走线结构示意图，如图4所示，另一实施方式的电容并联走线结构还包括第二基板B2和第三基板B3；第一走线L1设置在第二基板B2的表面，第二走线L2设置在第三基板B3的表面；

其中，第二基板B2与第三基板B3相互独立，第二基板B2上的第一走线 L1与第三基板B3上的第二走线L2互不导通。作为一个较优的实施方式，第二基板B2与第三基板B3上下分层设置，第三基板B3在第二基板B2的正上方，或第二基板B2在第三基板B3的正上方。

第一走线L1包括一个或多个第一开孔H1，各第一开孔H1中心的连线垂直于第一走线L1；第一电容焊接区Z1包括相邻两第一开孔H1间的走线或第一开孔H1与第一走线L1边缘间的走线；其中，各相邻两第一开孔H1间的走线、各第一开孔H1与第一走线L1边缘间的走线阻抗相同；

第二走线L2包括一个或多个第二开孔H2，各第二开孔H2中心的连线垂直于第二走线L2；第二电容焊接区Z2包括相邻两第二开孔H2间的走线或第二开孔H2与第二走线L2边缘间的走线；其中，各相邻两第二开孔H2间的走线、各第二开孔H2与第二走线L2边缘间的走线阻抗相同。

如图4所示，图4以一第一开孔H1和第二开孔H2为例，第一开孔H1与第一走线L1边缘构成k1和k2两第一电容焊接区Z1，k1和k2两第一电容焊接区Z1内走线的阻抗相同；第二开孔H2与第二走线L2边缘构成j1和j2两第二电容焊接区Z2，j1和j2两第二电容焊接区Z2内走线的阻抗相同。其中，相对应的第一电容焊接区Z1和第二电容焊接区Z2分别为：k1对应j1，k 2对应j2。需要注意的是，图4给出第一电容焊接区Z1 k1和k2、第二电容焊接区Z2自j1和j2仅是为了便于解释，不代表对第一电容焊接区Z1和第二电容焊接区Z2数量的限定。

通过各第一电容焊接区Z1的阻抗相同，使得各第一电容焊接区Z1承受的纹波电流相同。同理，通过各第二电容焊接区Z2的阻抗相同，使得各第二电容焊接区Z2承受的纹波电流也相同。使得各电容器件(EC1、EC2、EC3...)承受的纹波电流，防止因纹波电流不同导致的寿命差异。

在其中一个实施例中，各相邻两第一开孔H1间的走线以及各第一开孔H1 与第一走线L1边缘间的走线大小形状相同；

其中，如图4所示，k1和k2两第一电容焊接区Z1依第一开孔H1中心呈轴对称，即k1和k2两第一电容焊接区Z1大小形状完全相同，k1和k2两第一电容焊接区Z1内走线材料相同，k1和k2两第一电容焊接区Z1的阻抗相同。

各相邻两第二开孔H2间的走线以及各第二开孔H2与第二走线L2边缘间的走线大小形状相同。

其中，如图4所示，j1和j2两第二电容焊接区Z2依第二开孔H2中心呈轴对称，即j1和j2两第二电容焊接区Z2大小形状完全相同，j1和j2两第二电容焊接区Z2内走线材料相同，j1和j2两第二电容焊接区Z2的阻抗相同。

在其中一个实施例中，各相邻两第一开孔H1间的走线、各第一开孔H1与第一走线L1边缘间的走线、各相邻两第二开孔H2间的走线以及各第二开孔H2 与第二走线L2边缘间的走线大小形状相同。

如图4所示，k1和k2两第一电容焊接区Z1和j1和j2两第二电容焊接区 Z2大小形状均相同，在便于连接电容器件(EC1、EC2、EC3...)，更好的消除纹波电流差异。

在其中一个实施例中，第一开孔H1与第二开孔H2包括方孔或圆孔。作为一个较优的实施方式，如图4所示，第一开孔H1与第二开孔H2包括方孔。

上述任一实施例的电容并联走线结构，包括第一走线L1和第二走线L2，第一走线L1包括多个第一电容焊接区Z1，第二走线L2包括多个第二电容焊接区Z2。各第一电容焊接区Z1与各第二电容焊接区Z2一一对应；第一电容焊接区Z1用于连接电容器件(EC1、EC2、EC3...)的一端，对应的第二电容焊接区 Z2用于连接电容器件(EC1、EC2、EC3...)的另一端，以实现各电容器件(EC1、 EC2、EC3...)的并联连接。同时，各第一电容焊接区Z1内走线的纹波电流相同，各第二电容焊接区Z2内走线的纹波电流相同，使得各电容器件(EC1、EC2、EC3...)上流经的电流相同，有效地防止电流差异导致的电容器件(EC1、EC2、 EC3...)的寿命差异，保证整体电路的性能。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种电容并联走线结构，其特征在于，包括第一走线和第二走线；

所述第一走线包括多个第一电容焊接区；

所述第二走线包括多个第二电容焊接区；

其中，各所述第一电容焊接区与各所述第二电容焊接区一一对应；所述第一电容焊接区用于连接电容器件的一端，对应的所述第二电容焊接区用于连接所述电容器件的另一端；各所述第一电容焊接区内走线的纹波电流相同，各所述第二电容焊接区内走线的纹波电流相同。

2.根据权利要求1所述的电容并联走线结构，其特征在于，还包括第一基板；所述第一走线和所述第二走线设置在所述第一基板的表面；

各所述第一电容焊接区依次排列；其中，任一第一电容焊接区内包括阻抗大于所述任一第一电容焊接区的前一所述第一电容焊接区内走线阻抗的走线；

各所述第二电容焊接区依次排列；其中，任一第二电容焊接区内包括阻抗大于所述任一第二电容焊接区的前一所述第二电容焊接区内走线阻抗的走线；

其中，所述第一电容焊接区内包括阻抗与对应的所述第二电容焊接区内走线阻抗相同的走线。

3.根据权利要求2所述的电容并联走线结构，其特征在于，任一第一电容焊接区内包括平均宽度大于所述任一第一电容焊接区的前一所述第一电容焊接区内走线的平均宽度的走线；

任一第二电容焊接区内包括平均宽度大于所述任一第二电容焊接区的前一所述第二电容焊接区内走线的平均宽度的走线；

其中，所述第一电容焊接区内包括平均宽度与对应的所述第二电容焊接区内走线的平均宽度相同的走线。

4.根据权利要求2所述的电容并联走线结构，其特征在于，任一第一电容焊接区内包括电阻率大于所述任一第一电容焊接区的前一所述第一电容焊接区内走线的电阻率的走线；

任一第二电容焊接区内包括电阻率大于所述任一第二电容焊接区的前一所述第二电容焊接区内走线的电阻率的走线；

其中，所述第一电容焊接区内包括电阻率与对应的所述第二电容焊接区内走线的电阻率相同的走线。

5.根据权利要求3所述的电容并联走线结构，其特征在于，任一第一电容焊接区内走线设置有面积大于所述任一第一电容焊接区的前一所述第一电容焊接区内走线的缺口面积的缺口；

任一第二电容焊接区内走线设置有面积大于所述任一第二电容焊接区的前一所述第二电容焊接区内走线的缺口面积的缺口；

其中，所述第一电容焊接区内走线设置有面积与对应的所述第二电容焊接区内走线的缺口面积相同的缺口。

6.根据权利要求5所述的电容并联走线结构，其特征在于，所述第一电容焊接区内走线设置的缺口与所述第二电容焊接区内走线设置的缺口均为三角形缺口或方形缺口。

7.根据权利要求1所述的电容并联走线结构，其特征在于，还包括第二基板和第三基板；所述第一走线设置在所述第二基板的表面，所述第二走线设置在所述第三基板的表面；

所述第一走线包括一个或多个第一开孔，各所述第一开孔中心的连线垂直于所述第一走线；所述第一电容焊接区包括相邻两所述第一开孔间的走线或所述第一开孔与第一走线边缘间的走线；其中，各所述相邻两所述第一开孔间的走线、各所述第一开孔与第一走线边缘间的走线阻抗相同；

所述第二走线包括一个或多个第二开孔，各所述第二开孔中心的连线垂直于所述第二走线；所述第二电容焊接区包括相邻两所述第二开孔间的走线或所述第二开孔与第二走线边缘间的走线；其中，各所述相邻两所述第二开孔间的走线、各所述第二开孔与第二走线边缘间的走线阻抗相同。

8.根据权利要求7所述的电容并联走线结构，其特征在于，各所述相邻两所述第一开孔间的走线以及各所述第一开孔与第一走线边缘间的走线大小形状相同；

各所述相邻两所述第二开孔间的走线以及各所述第二开孔与第二走线边缘间的走线大小形状相同。

9.根据权利要求7所述的电容并联走线结构，其特征在于，各所述相邻两所述第一开孔间的走线、各所述第一开孔与第一走线边缘间的走线、各所述相邻两所述第二开孔间的走线以及各所述第二开孔与第二走线边缘间的走线大小形状相同。

10.根据权利要求7至9任意一项所述的电容并联走线结构，其特征在于，所述第一开孔与所述第二开孔均包括方孔。

Images