JP4933318B2 - 印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用するインバーター - Google Patents

Description

本発明は、印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用するインバーターに関するものである。

インバーターの主な機能は低電圧の直流電流を高電圧の交流電流に変換することであり、液晶ディスプレイなどに用いられる。そのため、従来のインバーターは二層配線基板または多層配線基板に低圧の直流回路と高圧の交流回路を配線する。

しかし、前記高圧の交流回路と前記低圧の直流回路が干渉し、インバーターの性能に影響を与える。例えば、該高圧の交流回路が大量の電磁波を放出するため、印刷回路基板の他の電子素子の機能に影響を与え、更に、該高圧の交流回路からの放電により、他の電子素子が壊れる可能性もある。

伝統的な解決方案は、インバーターの印刷回路基板の層数を増やし、印刷回路基板の回路のレイアウトを設計することによって、前記高圧の交流回路と前記低圧の直流回路を仕切ることである。しかし、この方案は、インバーターの印刷回路基板のコストを増加させる。

もう一つの伝統的な解決方案は、インバーターの印刷回路基板の寸法を増やし、前記印刷回路基板の高圧の交流回路と前記低圧の直流回路を新たにレイアウトすることによって、該高圧の交流回路と該低圧の直流回路を仕切り、該高圧の交流回路と該低圧の直流回路との干渉現象を防止することである。しかし、この方案がインバーターの寸法を大きくし、電子製品の空間利用率を低下させるため、電子製品を軽く、薄く、短く、小さくすることができない。

従って、本発明は、この問題を解決し、且つ低コストの印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用するインバーターを提供することを目的とする。

本発明の印刷回路基板アセンブリーは、第一印刷回路基板及び第二印刷回路基板を含む。該第一印刷回路基板は、各電子素子が電気的に接続することに用いられる複数の第一コンダクターパターンをその表面に有する。第二印刷回路基板は、各電子素子が電気的に接続することに用いられる複数の第二コンダクターパターンをその表面に有する。該第二印刷回路基板が該第一印刷回路基板の上方に垂直に配置され、該複数の第一コンダクターパターンと該複数の第二コンダクターパターンが電気的に接続される。

本発明のインバーターは、第一印刷回路基板及び第二印刷回路基板を含む。該第一印刷回路基板は、各電子素子が電気的に接続することに用いられる複数の第一コンダクターパターンをその表面に有する。第二印刷回路基板は、各電子素子が電気的に接続することに用いられる複数の第二コンダクターパターンをその表面に有する。該第二印刷回路基板が該第一印刷回路基板の上方に垂直に配置され、該複数の第一コンダクターパターンと該複数の第二コンダクターパターンが電気的に接続される。該インバーターの複雑な回路または高圧の交流回路は、該第二印刷回路基板に配線される。

従来技術と比べて、本発明に係る印刷回路基板アセンブリーは、コストが低減できる。本発明においては、インバーターの複雑な回路または高圧の交流回路は第二印刷回路基板に配線されるから、該高圧の交流回路と低圧の直流回路が仕切られ、該高圧の交流回路と該低圧の直流回路との干渉現象を防止でき、回路の性能が高まる。そして、該印刷回路基板アセンブリーは、該電子製品の体積を増加させない。

次に、本発明の印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用するインバーターを詳しく説明する。

図１は、本発明の印刷回路基板アセンブリーの第一実施形態の概略図である。該印刷回路基板アセンブリーは、第一印刷回路基板１００と、第二印刷回路基板２００とを含む。該第二印刷回路基板２００は、該第一印刷回路基板１００の表面に垂直に配置される。

本実施形態において、第一印刷回路基板１００は、単面配線基板であり、第二印刷回路基板２００は、両面配線基板である。該第一印刷回路基板１００は、各電子素子が電気的に接続することに用いられる複数の第一コンダクターパターン１０２をその表面に有する。該第二印刷回路基板２００は、各電子素子を電気的に接続することに用いられる複数の第二コンダクターパターン２０２をその両面に有する。該第二印刷回路基板２００は更に、複数の内壁に金属層を電気鍍金するビア（図に示せず）加工がなされ、該第二印刷回路基板２００の両面に配置される第二コンダクターパターン２０２と各層のリード線（図に示せず）を電気的に接続させることに用いられる。前記第一コンダクターパターン１０２と前記第二コンダクターパターン２０２を電気的に接続させるために、印刷回路基板アセンブリーが更に、少なくとも、前記第一印刷回路基板１００の表面に配置され、前記複数の第一コンダクターパターン１０２と電気的に接続するパッド（ｐａｄ）３００を含む。該パッド３００と前記第二コンダクターパターン２０２の間に半田材料３２０を充填することによって、該パッド３００と該第二コンダクターパターン２０２を電気的に接続させる。これによって、前記第一コンダクターパターン１０２と前記第二コンダクターパターン２０２がお互いに電気的に接続できる。該第一コンダクターパターン１０２と該第二コンダクターパターン２０２は、印刷回路基板の表面をエッチングして形成する銅箔である。

図２は、本発明の印刷回路基板アセンブリーの第二実施形態の概略図である。本実施形態の第一印刷回路基板１００の第一コンダクターパターン１０２と、第二印刷回路基板２００の第二コンダクターパターン２０２とを電気的に接続する方式と、図１に示すような第一実施形態との相違点は、本実施形態の第一印刷回路基板１００の第一コンダクターパターン１０２と、第二印刷回路基板２００の第二コンダクターパターン２０２がリード線４００を半田付けすることによって電気的な接続を実現している点である。

図３は、本発明の印刷回路基板アセンブリーの第三実施形態の概略図である。本実施形態の第一印刷回路基板１００の第一コネクターパターン１０２と、第二印刷回路基板２００の第二コネクターパターン２０２とは、コネクターによって、電気的な接続を実現する。本実施形態において、該第一印刷回路基板１００は、その表面に前記第一コネクターパターン１０２と電気的に接続する第一コネクター１０４を有する。該第二印刷回路基板２００は、そのある表面に前記第二コネクターパターン２０２と電気的に接続する第二コネクター２０４を有する。該第二印刷回路基板２００は、該第一印刷回路基板１００の表面に垂直に配置される。前記第二コネクター２０４は、該第一印刷回路基板１００の表面に平行な方向に沿って該第一コネクター１０４に挿入し、該第一印刷回路基板１００の第一コネクターパターン１０２と、第二印刷回路基板２００の第二コネクターパターン２０２との電気的な接続を実現する。

図４は、本発明の印刷回路基板アセンブリーの第四実施形態の概略図である。本実施形態の第一印刷回路基板１００の第一コンダクターパターン１０２と、第二印刷回路基板２００の第二コンダクターパターン２０２とを電気的に接続する方式は、図３に示すような第三実施形態と大体において同じである。その相違点は、本実施形態において、前記第二印刷回路基板２００が前記第一印刷回路基板１００に垂直に配置される時には、前記第二コネクター２０４が該第一印刷回路基板１００の表面に垂直な方向に沿って前記第一コネクター１０４に挿入され、該第一印刷回路基板１００の第一コネクターパターン１０２と、該第二印刷回路基板２００の第二コネクターパターン２０２との電気的な接続を実現している点である。

本発明の他の実施形態において、回路配線のニーズによって、第一印刷回路基板１００は、前記実施形態に選ばれる単面配線基板に限らず、ビアを有しない二層配線基板またはビアを有する二層配線基板または多層配線基板を選んでもよい。第二印刷回路基板２００も、多層配線基板に限らず、単面配線基板、ビアを有しない二層配線基板またはビアを有する二層配線基板を選んでもよい。該第一印刷回路基板１００と該第二印刷回路基板２００との電気的な接続方式は、前記実施形態の方式の他に前記各種実施形態の組み合わせを使ってもよく、電気的な接続が実現する。

本発明のインバーターは、本発明の第一実施形態の印刷回路基板アセンブリーを採用して、部分的に複雑な回路または高圧交流回路を第二印刷回路基板２００に配線し、他の回路を第一印刷回路基板１００に配線する。該第一印刷回路基板１００が低コストの単面配線基板であり、且つ回路を配線する時には、該第一印刷回路基板１００を主体にし、部分的に必要な複雑な回路または高圧の交流回路だけを多層配線基板の第二印刷回路基板２００に配線する。従って、この印刷回路基板アセンブリーは、複雑な回路配線に適する多層配線基板に取って代わることができるだけではなく、第二印刷回路基板２００は、具体的な応用のニーズによって、できるだけ寸法が小さい印刷回路基板を使用できる。本実施形態において、該第二印刷回路基板２００の寸法は、該第一印刷回路基板１００のもっとも背の高い電子素子の高さ以下である。これによって、インバーターの印刷回路基板アセンブリーの体積が増加することなく、高圧の交流回路と他の回路または電子素子との間隔を拡大でき、お互いに干渉現象を防止し、回路を安定に保つことができる。同時に回路の性能に影響を与えずに、製造コストを大幅に低減できる。

また、本発明のインバーターも、本発明の他の実施形態の印刷回路基板アセンブリーを採用してもよい。

本発明の印刷回路基板アセンブリーの第一実施形態の概略図である。 本発明の印刷回路基板アセンブリーの第二実施形態の概略図である。 本発明の印刷回路基板アセンブリーの第三実施形態の概略図である。 本発明の印刷回路基板アセンブリーの第四実施形態の概略図である。

符号の説明

１００ 第一印刷回路基板
１０２ 第一コネクターパターン
１０４ 第一コネクター
２００ 第二印刷回路基板
２０２ 第二コネクターパターン
２０４ 第二コネクター
３００ パッド
３２０ 半田材料
４００ リード線

Claims (11)

1. 第一印刷回路基板の表面に配置され、各電子素子が電気的に接続することに用いられる複数の第一導体パターンを有する第一印刷回路基板、及び、第二印刷回路基板の表面に配置され、各電子素子が電気的に接続することに用いられる複数の第二導体パターンを有する第二印刷回路基板を含む印刷回路基板アセンブリーにおいて、
   前記第二印刷回路基板が、前記第一印刷回路基板の上方に垂直に配置され、
   前記複数の第一導体パターンと前記複数の第二導体パターンとが電気的に接続され、
   印刷回路基板に配線される回路のうちでより高密な回路部分または高周波数高電圧の回路部分が前記第二印刷回路基板に配線されることを特徴とする印刷回路基板アセンブリー。
2. 前記第一印刷回路基板は、単面配線基板であることを特徴とする請求項１記載の印刷回路基板アセンブリー。
3. 前記第二印刷回路基板は、多層配線基板、二層配線基板または単面配線基板であることを特徴とする請求項２記載の印刷回路基板アセンブリー。
4. 前記第二印刷回路基板の寸法は、前記第一印刷回路基板のもっとも背が高い電子素子の高さ以下であることを特徴とする請求項１記載の印刷回路基板アセンブリー。
5. 更に、少なくとも、前記第一印刷回路基板の表面に配置され、前記複数の第一導体パターンと電気的に接続するパッドを含むことを特徴とする請求項１記載の印刷回路基板アセンブリー。
6. 前記パッドと前記第二導体パターンの間に半田材料を充填し、前記複数の第一導体パターンと前記複数の第二導体パターンを電気的に接続させることを特徴とする請求項５記載の印刷回路基板アセンブリー。
7. 更に、少なくとも、前記複数の第一導体パターンと前記複数の第二導体パターンを接続することに用いられるリード線を含むことを特徴とする請求項１記載の印刷回路基板アセンブリー。
8. 前記第一印刷回路基板は、少なくとも、該第一印刷回路基板の表面に配置され、前記複数の第一導体パターンと電気的に接続する第一コネクターを含むことを特徴とする請求項１記載の印刷回路基板アセンブリー。
9. 前記第二印刷回路基板は、少なくとも、該第二印刷回路基板の周縁に配置され、前記第一コネクターに対応し、前記複数の第二導体パターンと電気的に接続する第二コネクターを含むことを特徴とする請求項８記載の印刷回路基板アセンブリー。
10. 前記第二コネクターが前記第一コネクターに挿入する方向は、前記第一印刷回路基板に平行することを特徴とする請求項９記載の印刷回路基板アセンブリー。
11. 前記第二コネクターが前記第一コネクターに挿入する方向は、前記第一印刷回路基板に直交することを特徴とする請求項９記載の印刷回路基板アセンブリー。

Images