JP2001332830A - ハイブリッドｉｃ及び電子回路板ユニット - Google Patents
ハイブリッドｉｃ及び電子回路板ユニットInfo
- Publication number
- JP2001332830A JP2001332830A JP2000152606A JP2000152606A JP2001332830A JP 2001332830 A JP2001332830 A JP 2001332830A JP 2000152606 A JP2000152606 A JP 2000152606A JP 2000152606 A JP2000152606 A JP 2000152606A JP 2001332830 A JP2001332830 A JP 2001332830A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid
- edge
- terminal patterns
- motherboard
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims description 33
- 238000005476 soldering Methods 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 102100022749 Aminopeptidase N Human genes 0.000 description 1
- 101000757160 Homo sapiens Aminopeptidase N Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010397 one-hybrid screening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Abstract
(57)【要約】
【課題】 リード端子を持たず、しかも誤接続を防止で
きるハイブリッドＩＣを得る。 【解決手段】 ＩＣ基板５の１つの縁部５Ｅの板面に複
数の端子パターン１１をこの縁部５Ｅの端面に直交する
向きで相互に平行に設ける。このＩＣ基板５の１つの縁
部５Ｅの特定の位置に誤接続防止用凹部１２を設ける。
きるハイブリッドＩＣを得る。 【解決手段】 ＩＣ基板５の１つの縁部５Ｅの板面に複
数の端子パターン１１をこの縁部５Ｅの端面に直交する
向きで相互に平行に設ける。このＩＣ基板５の１つの縁
部５Ｅの特定の位置に誤接続防止用凹部１２を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、ハイブリッドＩＣ
（集積回路）及びこれを組み込んだ電子回路板ユニット
に関するものである。
（集積回路）及びこれを組み込んだ電子回路板ユニット
に関するものである。
【０００２】
【従来の技術】従来、例えばエンジン用コントローラま
たはモータ用コントローラ等を搭載した電子回路板ユニ
ットは、図８に示すように、１枚の回路基板１の板面に
総ての機能を構成する第１〜第４の回路２Ａ〜２Ｄと、
これらを制御するＣＰＵ（中央処理部）３を設け、且つ
外部との接続のためのダイレクトカプラ４を設けた構造
であった。
たはモータ用コントローラ等を搭載した電子回路板ユニ
ットは、図８に示すように、１枚の回路基板１の板面に
総ての機能を構成する第１〜第４の回路２Ａ〜２Ｄと、
これらを制御するＣＰＵ（中央処理部）３を設け、且つ
外部との接続のためのダイレクトカプラ４を設けた構造
であった。
【０００３】しかしながら、このような構造の電子回路
板ユニットでは、第１〜第４の回路２Ａ〜２Ｄの形成に
大きな占有面積を必要とし、このため回路基板１の大き
さが大きくなる問題点があった。
板ユニットでは、第１〜第４の回路２Ａ〜２Ｄの形成に
大きな占有面積を必要とし、このため回路基板１の大き
さが大きくなる問題点があった。
【０００４】そこで、図８の第１〜第４の回路２Ａ〜２
Ｄを、図９に示すように、各ＩＣ基板５ａ〜５ｄに形成
し、その各リード端子６ａ〜６ｄを各ＩＣ基板５ａ〜５
ｄの１つの縁部に平行に突設して第１〜第４のハイブリ
ッドＩＣ７Ａ´〜７Ｄ´として構成し、これら第１〜第
４のハイブリッドＩＣ７Ａ´〜７Ｄ´を図１０に示すよ
うに縦向きにしてその各リード端子６ａ〜６ｄをマザー
ボード８の各スルーホールに挿入して半田付け接続した
電子回路板ユニットが提案されている。
Ｄを、図９に示すように、各ＩＣ基板５ａ〜５ｄに形成
し、その各リード端子６ａ〜６ｄを各ＩＣ基板５ａ〜５
ｄの１つの縁部に平行に突設して第１〜第４のハイブリ
ッドＩＣ７Ａ´〜７Ｄ´として構成し、これら第１〜第
４のハイブリッドＩＣ７Ａ´〜７Ｄ´を図１０に示すよ
うに縦向きにしてその各リード端子６ａ〜６ｄをマザー
ボード８の各スルーホールに挿入して半田付け接続した
電子回路板ユニットが提案されている。
【０００５】このような電子回路板ユニットによれば、
第１〜第４の回路２Ａ〜２Ｄが第１〜第４のハイブリッ
ドＩＣ７Ａ´〜７Ｄ´として別部品に形成されていて、
これら第１〜第４のハイブリッドＩＣ７Ａ´〜７Ｄ´を
縦向きにしてその各リード端子６ａ〜６ｄをマザーボー
ド８の各スルーホールに挿入して半田付け接続するの
で、マザーボード８の大きさを図８の回路基板１に比べ
て小型化することができる。
第１〜第４の回路２Ａ〜２Ｄが第１〜第４のハイブリッ
ドＩＣ７Ａ´〜７Ｄ´として別部品に形成されていて、
これら第１〜第４のハイブリッドＩＣ７Ａ´〜７Ｄ´を
縦向きにしてその各リード端子６ａ〜６ｄをマザーボー
ド８の各スルーホールに挿入して半田付け接続するの
で、マザーボード８の大きさを図８の回路基板１に比べ
て小型化することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、図９及
び図１０に示すような構造の電子回路板ユニットでは、
次のような問題点があった。
び図１０に示すような構造の電子回路板ユニットでは、
次のような問題点があった。
【０００７】（ａ）第１〜第４のハイブリッドＩＣ７Ａ
´〜７Ｄ´は多数のリード端子６ａ〜６ｄを取付けた構
造なので、リード端子６ａ〜６ｄの半田付けのために専
用の設備が必要となり、専門メーカーに製作依頼しない
と製作することが困難であり、コスト高になる。
´〜７Ｄ´は多数のリード端子６ａ〜６ｄを取付けた構
造なので、リード端子６ａ〜６ｄの半田付けのために専
用の設備が必要となり、専門メーカーに製作依頼しない
と製作することが困難であり、コスト高になる。
【０００８】（ｂ）部品供給のリードタイムが長い。
【０００９】（ｃ）第１〜第４のハイブリッドＩＣ７Ａ
´〜７Ｄ´には多数のリード端子６ａ〜６ｄが取付けら
れているので、振動でこれらリード端子６ａ〜６ｄが破
損し易い。
´〜７Ｄ´には多数のリード端子６ａ〜６ｄが取付けら
れているので、振動でこれらリード端子６ａ〜６ｄが破
損し易い。
【００１０】本発明の目的は、リード端子を持たず、し
かも誤接続を防止できるハイブリッドＩＣを提供するこ
とにある。
かも誤接続を防止できるハイブリッドＩＣを提供するこ
とにある。
【００１１】本発明の他の目的は、縦向きに接続される
ものであっても端子数を増加できるハイブリッドＩＣを
提供することにある。
ものであっても端子数を増加できるハイブリッドＩＣを
提供することにある。
【００１２】本発明の他の目的は、端子の電気的接続の
安全性を高めることができるハイブリッドＩＣを提供す
ることにある。
安全性を高めることができるハイブリッドＩＣを提供す
ることにある。
【００１３】本発明の他の目的は、コストの低減とハイ
ブリッドＩＣの誤接続の防止ができる電子回路板ユニッ
トを提供することにある。
ブリッドＩＣの誤接続の防止ができる電子回路板ユニッ
トを提供することにある。
【００１４】本発明の他の目的は、縦向きに接続される
ものであっても端子数を増加したハイブリッドＩＣを組
み込んでいる電子回路板ユニットを提供することにあ
る。
ものであっても端子数を増加したハイブリッドＩＣを組
み込んでいる電子回路板ユニットを提供することにあ
る。
【００１５】本発明の他の目的は、ハイブリッドＩＣの
各端子のマザーボードに対する電気的接続の安全性を高
めることができる電子回路板ユニットを提供することに
ある。
各端子のマザーボードに対する電気的接続の安全性を高
めることができる電子回路板ユニットを提供することに
ある。
【００１６】
【課題を解決するための手段】請求項１に記載のハイブ
リッドＩＣは、ＩＣ基板の１つの縁部の板面に複数の端
子パターンが該縁部の端面に直交する向きで相互に平行
に設けられ、またこのＩＣ基板の該１つの縁部の特定の
位置に誤接続防止用凹部が設けられていることを特徴と
する。
リッドＩＣは、ＩＣ基板の１つの縁部の板面に複数の端
子パターンが該縁部の端面に直交する向きで相互に平行
に設けられ、またこのＩＣ基板の該１つの縁部の特定の
位置に誤接続防止用凹部が設けられていることを特徴と
する。
【００１７】このようなハイブリッドＩＣは、端子が端
子パターンとして形成されていて、リード端子を使用し
ていないので、専門メーカーに製作を依頼しないで自社
で製作することが可能になり、コストの低減を図ること
ができる。また、このハイブリッドＩＣは、縦向きにし
て挿入する方の縁部の特定の位置に誤接続防止用凹部が
設けられているので、誤接続も確実に防止することがで
きる。
子パターンとして形成されていて、リード端子を使用し
ていないので、専門メーカーに製作を依頼しないで自社
で製作することが可能になり、コストの低減を図ること
ができる。また、このハイブリッドＩＣは、縦向きにし
て挿入する方の縁部の特定の位置に誤接続防止用凹部が
設けられているので、誤接続も確実に防止することがで
きる。
【００１８】請求項２に記載のハイブリッドＩＣは、請
求項１に記載のＩＣ基板の１つの縁部の両方の板面に、
それぞれ複数の端子パターンが該縁部の端面に直交する
向きで相互に平行に設けられていることを特徴とする。
求項１に記載のＩＣ基板の１つの縁部の両方の板面に、
それぞれ複数の端子パターンが該縁部の端面に直交する
向きで相互に平行に設けられていることを特徴とする。
【００１９】このようなハイブリッドＩＣによれば、Ｉ
Ｃ基板の１つの縁部の両方の板面に端子パターンがそれ
ぞれ設けられているので、縦向きに接続されるタイプで
あっても、端子数を必要に応じて容易に増加させること
ができる。
Ｃ基板の１つの縁部の両方の板面に端子パターンがそれ
ぞれ設けられているので、縦向きに接続されるタイプで
あっても、端子数を必要に応じて容易に増加させること
ができる。
【００２０】請求項３に記載のハイブリッドＩＣは、請
求項１に記載のＩＣ基板の１つの縁部の両方の板面に、
それぞれ複数の端子パターンが該縁部の端面に直交する
向きで相互に平行に且つ両方の板面で相互に位置を一致
させて設けられ、両方の板面の対応する端子パターンは
該縁部を貫通するスルーホールで相互に電気的に接続さ
れていることを特徴とする。
求項１に記載のＩＣ基板の１つの縁部の両方の板面に、
それぞれ複数の端子パターンが該縁部の端面に直交する
向きで相互に平行に且つ両方の板面で相互に位置を一致
させて設けられ、両方の板面の対応する端子パターンは
該縁部を貫通するスルーホールで相互に電気的に接続さ
れていることを特徴とする。
【００２１】このようなハイブリッドＩＣによれば、Ｉ
Ｃ基板の１つの縁部の両方の板面の端子パターンが該縁
部を貫通するスルーホールで相互に電気的に接続されて
いるので、実質的に１つの端子が２箇所でマザーボード
に半田付け接続されることになって、端子の電気的接続
の安全性を高めることができる。
Ｃ基板の１つの縁部の両方の板面の端子パターンが該縁
部を貫通するスルーホールで相互に電気的に接続されて
いるので、実質的に１つの端子が２箇所でマザーボード
に半田付け接続されることになって、端子の電気的接続
の安全性を高めることができる。
【００２２】請求項４〜６に記載の発明は、マザーボー
ドにハイブリッドＩＣが実装されている電子回路板ユニ
ットを改良するものである。
ドにハイブリッドＩＣが実装されている電子回路板ユニ
ットを改良するものである。
【００２３】請求項４に記載の電子回路板ユニットで
は、ハイブリッドＩＣはそのＩＣ基板の１つの縁部の板
面に複数の端子パターンが該縁部の端面に直交する向き
で相互に平行に設けられ、また、このＩＣ基板の該１つ
の縁部の特定の位置に誤接続防止用凹部が設けられてい
る。マザーボードには、ハイブリッドＩＣを取付ける位
置に該ハイブリッドＩＣの１つの縁部を縦向きに挿入す
る複数のスリットが、ハイブリッドＩＣの誤接続防止用
凹部に対応する支持部分を除いて形成されている。
は、ハイブリッドＩＣはそのＩＣ基板の１つの縁部の板
面に複数の端子パターンが該縁部の端面に直交する向き
で相互に平行に設けられ、また、このＩＣ基板の該１つ
の縁部の特定の位置に誤接続防止用凹部が設けられてい
る。マザーボードには、ハイブリッドＩＣを取付ける位
置に該ハイブリッドＩＣの１つの縁部を縦向きに挿入す
る複数のスリットが、ハイブリッドＩＣの誤接続防止用
凹部に対応する支持部分を除いて形成されている。
【００２４】マザーボードの少なくとも一方の板面に
は、ハイブリッドＩＣの各端子パターンに対応して複数
の端子パターンが設けられている。ハイブリッドＩＣ
は、マザーボードの各スリットに対応する縁部の各分割
部分を挿入して縦向きに配置されている。ハイブリッド
ＩＣの各端子パターンとマザーボードの各端子パターン
との対応するものは、相互に半田付け接続されている。
は、ハイブリッドＩＣの各端子パターンに対応して複数
の端子パターンが設けられている。ハイブリッドＩＣ
は、マザーボードの各スリットに対応する縁部の各分割
部分を挿入して縦向きに配置されている。ハイブリッド
ＩＣの各端子パターンとマザーボードの各端子パターン
との対応するものは、相互に半田付け接続されている。
【００２５】このような電子回路板ユニットは、ハイブ
リッドＩＣの端子が端子パターンとして形成されてい
て、リード端子を使用していないので、専門メーカーに
製作を依頼しないで自社で製作することが可能になり、
コストの低減を図ることができる。また、このハイブリ
ッドＩＣはその縁部の特定の位置に誤接続防止用凹部が
設けられ、マザーボードにはこのハイブリッドＩＣの取
付位置に、誤接続防止用凹部に対応する支持部分を除い
て該ハイブリッドＩＣの１つの縁部を縦向きに挿入する
複数のスリットが設けられているので、その位置に挿入
すべきものであれば該ハイブリッドＩＣの１つの縁部を
縦向きに挿入できるが、違うものであれば誤接続防止用
凹部の位置の違いにより該ハイブリッドＩＣの１つの縁
部を縦向きに挿入することができず、このためハイブリ
ッドＩＣの誤接続を確実に防止することができる。更
に、マザーボードには、ハイブリッドＩＣの１つの縁部
において誤接続防止用凹部で分割された各分割部分を挿
入するための複数のスリットが設けられ、これらスリッ
トの間に支持部分が設けられていて、この支持部分で誤
接続防止用凹部の底部を支えるので、ハイブリッドＩＣ
の挿入時にこのハイブリッドＩＣがマザーボードを通り
抜けて落下することがなく、所要の挿入位置で停止させ
ることができ、挿入深さの位置決めを容易に行なうこと
ができる。
リッドＩＣの端子が端子パターンとして形成されてい
て、リード端子を使用していないので、専門メーカーに
製作を依頼しないで自社で製作することが可能になり、
コストの低減を図ることができる。また、このハイブリ
ッドＩＣはその縁部の特定の位置に誤接続防止用凹部が
設けられ、マザーボードにはこのハイブリッドＩＣの取
付位置に、誤接続防止用凹部に対応する支持部分を除い
て該ハイブリッドＩＣの１つの縁部を縦向きに挿入する
複数のスリットが設けられているので、その位置に挿入
すべきものであれば該ハイブリッドＩＣの１つの縁部を
縦向きに挿入できるが、違うものであれば誤接続防止用
凹部の位置の違いにより該ハイブリッドＩＣの１つの縁
部を縦向きに挿入することができず、このためハイブリ
ッドＩＣの誤接続を確実に防止することができる。更
に、マザーボードには、ハイブリッドＩＣの１つの縁部
において誤接続防止用凹部で分割された各分割部分を挿
入するための複数のスリットが設けられ、これらスリッ
トの間に支持部分が設けられていて、この支持部分で誤
接続防止用凹部の底部を支えるので、ハイブリッドＩＣ
の挿入時にこのハイブリッドＩＣがマザーボードを通り
抜けて落下することがなく、所要の挿入位置で停止させ
ることができ、挿入深さの位置決めを容易に行なうこと
ができる。
【００２６】請求項５に記載の電子回路板ユニットは、
請求項４に記載のＩＣ基板の１つの縁部の両方の板面
に、それぞれ複数の端子パターンが該縁部の端面に直交
する向きで相互に平行に設けられ、マザーボードの少な
くとも一方の板面にはハイブリッドＩＣの両面の各端子
パターンに対応して複数の端子パターンがそれぞれ設け
られ、ハイブリッドＩＣの各端子パターンとマザーボー
ドの各端子パターンとの対応するものが相互に半田付け
接続されていることを特徴とする。
請求項４に記載のＩＣ基板の１つの縁部の両方の板面
に、それぞれ複数の端子パターンが該縁部の端面に直交
する向きで相互に平行に設けられ、マザーボードの少な
くとも一方の板面にはハイブリッドＩＣの両面の各端子
パターンに対応して複数の端子パターンがそれぞれ設け
られ、ハイブリッドＩＣの各端子パターンとマザーボー
ドの各端子パターンとの対応するものが相互に半田付け
接続されていることを特徴とする。
【００２７】このような電子回路板ユニットでは、ハイ
ブリッドＩＣのＩＣ基板の１つの縁部の両方の板面にそ
れぞれ複数の端子パターンが設けられているので、縦向
きに接続されるハイブリッドＩＣでも端子数を必要に応
じて増加させることができてマザーボードの各端子パタ
ーンに容易に半田付け接続することができる。
ブリッドＩＣのＩＣ基板の１つの縁部の両方の板面にそ
れぞれ複数の端子パターンが設けられているので、縦向
きに接続されるハイブリッドＩＣでも端子数を必要に応
じて増加させることができてマザーボードの各端子パタ
ーンに容易に半田付け接続することができる。
【００２８】請求項６に記載の電子回路板ユニットは、
請求項４に記載のＩＣ基板の１つの縁部の両方の板面
に、それぞれ複数の端子パターンが該縁部の端面に直交
する向きで相互に平行に設けられ、両方の板面の対応す
る端子パターンは該縁部を貫通するスルーホールで相互
に電気的に接続され、マザーボードの少なくとも一方の
板面にはハイブリッドＩＣの両面の各端子パターンに対
応して複数の端子パターンがそれぞれ設けられ、ハイブ
リッドＩＣの各端子パターンとマザーボードの各端子パ
ターンとの対応するものが相互に半田付け接続されてい
ることを特徴とする。
請求項４に記載のＩＣ基板の１つの縁部の両方の板面
に、それぞれ複数の端子パターンが該縁部の端面に直交
する向きで相互に平行に設けられ、両方の板面の対応す
る端子パターンは該縁部を貫通するスルーホールで相互
に電気的に接続され、マザーボードの少なくとも一方の
板面にはハイブリッドＩＣの両面の各端子パターンに対
応して複数の端子パターンがそれぞれ設けられ、ハイブ
リッドＩＣの各端子パターンとマザーボードの各端子パ
ターンとの対応するものが相互に半田付け接続されてい
ることを特徴とする。
【００２９】このような電子回路板ユニットによれば、
ハイブリッドＩＣのＩＣ基板の１つの縁部の両方の板面
の端子パターンが該縁部を貫通するスルーホールで相互
に電気的に接続されているので、実質的に１つの端子が
２箇所でマザーボードに半田付け接続されることになっ
て、端子の電気的接続の安全性を高めることができる。
ハイブリッドＩＣのＩＣ基板の１つの縁部の両方の板面
の端子パターンが該縁部を貫通するスルーホールで相互
に電気的に接続されているので、実質的に１つの端子が
２箇所でマザーボードに半田付け接続されることになっ
て、端子の電気的接続の安全性を高めることができる。
【００３０】
【発明の実施の形態】図１（Ａ）（Ｂ）〜図４は本発明
に係るハイブリッドＩＣ及び電子回路板ユニットにおけ
る実施の形態の第１例を示したもので、図１（Ａ）
（Ｂ）は本例のハイブリッドＩＣの正面図及び背面図、
図２（Ａ）（Ｂ）は図１（Ａ）（Ｂ）に示すハイブリッ
ドＩＣが接続される本例の電子回路板ユニットで用いる
マザーボードの平面図及び裏面図、図３は本例の電子回
路板ユニットにおける実施の形態の第１例を示した要部
斜視図、図４は図３のＭ部のＺ方向矢視図である。
に係るハイブリッドＩＣ及び電子回路板ユニットにおけ
る実施の形態の第１例を示したもので、図１（Ａ）
（Ｂ）は本例のハイブリッドＩＣの正面図及び背面図、
図２（Ａ）（Ｂ）は図１（Ａ）（Ｂ）に示すハイブリッ
ドＩＣが接続される本例の電子回路板ユニットで用いる
マザーボードの平面図及び裏面図、図３は本例の電子回
路板ユニットにおける実施の形態の第１例を示した要部
斜視図、図４は図３のＭ部のＺ方向矢視図である。
【００３１】本例のハイブリッドＩＣ７は、図１（Ａ）
（Ｂ）に示すように、ＩＣ基板５の正面と背面に所要の
回路パターン９が印刷され、これら回路パターン９に複
数の電子部品１０が半田付け接続されている。このＩＣ
基板５の１つの縁部５Ｅの両方の板面には、回路パター
ン９に接続されて複数の端子パターン１１が該縁部５Ｅ
の端面に直交する向きで相互に平行にそれぞれ設けられ
ている。また、このＩＣ基板５の該１つの縁部５Ｅの特
定の位置には、誤接続防止用凹部１２が設けられてい
る。この誤接続防止用凹部１２は、ＩＣ基板５の縁部５
Ｅの長さが同じであれば、ハイブリッドＩＣ７が異なる
毎に該縁部５Ｅの長手方向に位置を違えて設けられてい
る。このため誤接続防止用凹部１２で区分された縁部５
Ｅの２つの分割部分５Ｅａ，５Ｅｂの長さは、縁部５Ｅ
の長さが同じであれば、ハイブリッドＩＣ７が異なる毎
に異なるようになっている。
（Ｂ）に示すように、ＩＣ基板５の正面と背面に所要の
回路パターン９が印刷され、これら回路パターン９に複
数の電子部品１０が半田付け接続されている。このＩＣ
基板５の１つの縁部５Ｅの両方の板面には、回路パター
ン９に接続されて複数の端子パターン１１が該縁部５Ｅ
の端面に直交する向きで相互に平行にそれぞれ設けられ
ている。また、このＩＣ基板５の該１つの縁部５Ｅの特
定の位置には、誤接続防止用凹部１２が設けられてい
る。この誤接続防止用凹部１２は、ＩＣ基板５の縁部５
Ｅの長さが同じであれば、ハイブリッドＩＣ７が異なる
毎に該縁部５Ｅの長手方向に位置を違えて設けられてい
る。このため誤接続防止用凹部１２で区分された縁部５
Ｅの２つの分割部分５Ｅａ，５Ｅｂの長さは、縁部５Ｅ
の長さが同じであれば、ハイブリッドＩＣ７が異なる毎
に異なるようになっている。
【００３２】このようなハイブリッドＩＣ７は、端子が
端子パターン１１として形成されていて、リード端子を
使用していないので、専門メーカーに製作を依頼しない
で自社で製作することが可能になり、コストの低減を図
ることができる。また、このハイブリッドＩＣ７は、縦
向きにして挿入する方の縁部５Ｅの特定の位置に誤接続
防止用凹部１２が設けられているので、誤接続も確実に
防止することができる。
端子パターン１１として形成されていて、リード端子を
使用していないので、専門メーカーに製作を依頼しない
で自社で製作することが可能になり、コストの低減を図
ることができる。また、このハイブリッドＩＣ７は、縦
向きにして挿入する方の縁部５Ｅの特定の位置に誤接続
防止用凹部１２が設けられているので、誤接続も確実に
防止することができる。
【００３３】さらに、このハイブリッドＩＣ７によれ
ば、ＩＣ基板５の１つの縁部５Ｅの両方の板面に端子パ
ターン１１がそれぞれ設けられているので、縦向きに接
続されるタイプであっても、端子数を必要に応じて容易
に増加させることができる。
ば、ＩＣ基板５の１つの縁部５Ｅの両方の板面に端子パ
ターン１１がそれぞれ設けられているので、縦向きに接
続されるタイプであっても、端子数を必要に応じて容易
に増加させることができる。
【００３４】本例の電子回路板ユニットで用いるマザー
ボード８は、図２（Ａ）（Ｂ）に示すように、前述した
ハイブリッドＩＣ７を取付ける位置には、該ハイブリッ
ドＩＣ７の１つの縁部５Ｅの２つ（複数）の分割部分５
Ｅａ，５Ｅｂを縦向きに挿入する２つ（複数）のスリッ
ト１３ａ，１３ｂがハイブリッドＩＣ７の誤接続防止用
凹部１２に対応する支持部分１４を除いて形成されてい
る。スリット１３ａ，１３ｂの長さと幅は、対応する分
割部分５Ｅａ，５Ｅｂを挿入できる長さと幅で形成され
ている。マザーボード５の表と裏の板面には、各スリッ
ト１３ａ，１３ｂに直交する向きでハイブリッドＩＣ７
の各端子パターン１１に対応して複数の端子パターン１
５が設けられている。これらマザーボード５の表と裏の
板面の端子パターン１５は上下が対応して設けられ、こ
れら端子パターン１５の位置でマザーボード８を貫通す
るスルーホール１６内の導体で相互に電気的に接続され
ている。
ボード８は、図２（Ａ）（Ｂ）に示すように、前述した
ハイブリッドＩＣ７を取付ける位置には、該ハイブリッ
ドＩＣ７の１つの縁部５Ｅの２つ（複数）の分割部分５
Ｅａ，５Ｅｂを縦向きに挿入する２つ（複数）のスリッ
ト１３ａ，１３ｂがハイブリッドＩＣ７の誤接続防止用
凹部１２に対応する支持部分１４を除いて形成されてい
る。スリット１３ａ，１３ｂの長さと幅は、対応する分
割部分５Ｅａ，５Ｅｂを挿入できる長さと幅で形成され
ている。マザーボード５の表と裏の板面には、各スリッ
ト１３ａ，１３ｂに直交する向きでハイブリッドＩＣ７
の各端子パターン１１に対応して複数の端子パターン１
５が設けられている。これらマザーボード５の表と裏の
板面の端子パターン１５は上下が対応して設けられ、こ
れら端子パターン１５の位置でマザーボード８を貫通す
るスルーホール１６内の導体で相互に電気的に接続され
ている。
【００３５】本例の電子回路板ユニットでは、図３及び
図４に示すように、ハイブリッドＩＣ７がマザーボード
８の各スリット１３ａ，１３ｂに対応する縁部５Ｅの各
分割部分５Ｅａ，５Ｅｂを挿入して縦向きに配置されて
いる。この場合、ハイブリッドＩＣ７の誤接続防止用凹
部１２の底部は、マザーボード８の支持部分１４の上に
載ってマザーボード８で支持されている。ハイブリッド
ＩＣ７の各端子パターン１１とマザーボード８の各端子
パターン１５との対応するものは、相互に半田１７付け
接続されている。
図４に示すように、ハイブリッドＩＣ７がマザーボード
８の各スリット１３ａ，１３ｂに対応する縁部５Ｅの各
分割部分５Ｅａ，５Ｅｂを挿入して縦向きに配置されて
いる。この場合、ハイブリッドＩＣ７の誤接続防止用凹
部１２の底部は、マザーボード８の支持部分１４の上に
載ってマザーボード８で支持されている。ハイブリッド
ＩＣ７の各端子パターン１１とマザーボード８の各端子
パターン１５との対応するものは、相互に半田１７付け
接続されている。
【００３６】このような電子回路板ユニットは、ハイブ
リッドＩＣ７の端子が端子パターン１１として形成され
ていて、リード端子を使用していないので、専門メーカ
ーに製作を依頼しないで自社で製作することが可能にな
り、コストの低減を図ることができる。また、このハイ
ブリッドＩＣ７のＩＣ基板５の１つの縁部５Ｅの両方の
板面にそれぞれ複数の端子パターン１１が設けられてい
るので、縦向きに接続されるハイブリッドＩＣ７でも端
子数を必要に応じて増加させることができてマザーボー
ド８の各端子パターン１５に容易に半田付け接続するこ
とができる。また、このハイブリッドＩＣ７はその縁部
５Ｅの特定の位置に誤接続防止用凹部１２が設けられ、
マザーボード８にはこのハイブリッドＩＣ７の取付位置
に、誤接続防止用凹部１２に対応する支持部分を除いて
該ハイブリッドＩＣ７の１つの縁部５Ｅを縦向きに挿入
する複数のスリット１３ａ，１３ｂが設けられているの
で、その位置に挿入すべきものであれば該ハイブリッド
ＩＣ７の１つの縁部５Ｅを縦向きに挿入できるが、違う
ものであれば誤接続防止用凹部１２の位置の違いにより
該ハイブリッドＩＣ７の１つの縁部５Ｅを縦向きに挿入
することができず、このためハイブリッドＩＣ７の誤接
続を確実に防止することができる。更に、マザーボード
８には、ハイブリッドＩＣ７の１つの縁部５Ｅにおいて
誤接続防止用凹部１２で分割された各分割部分５Ｅａ，
５Ｅｂを挿入するための複数のスリット１３ａ，１３ｂ
が設けられ、これらスリット１３ａ，１３ｂの間に支持
部分１４が設けられていて、この支持部分１４で誤接続
防止用凹部１２の底部を支えるので、ハイブリッドＩＣ
７の挿入時にこのハイブリッドＩＣ７がマザーボード８
を通り抜けて落下することがなく、所要の挿入位置で停
止させることができ、挿入深さの位置決めを容易に行な
うことができる。
リッドＩＣ７の端子が端子パターン１１として形成され
ていて、リード端子を使用していないので、専門メーカ
ーに製作を依頼しないで自社で製作することが可能にな
り、コストの低減を図ることができる。また、このハイ
ブリッドＩＣ７のＩＣ基板５の１つの縁部５Ｅの両方の
板面にそれぞれ複数の端子パターン１１が設けられてい
るので、縦向きに接続されるハイブリッドＩＣ７でも端
子数を必要に応じて増加させることができてマザーボー
ド８の各端子パターン１５に容易に半田付け接続するこ
とができる。また、このハイブリッドＩＣ７はその縁部
５Ｅの特定の位置に誤接続防止用凹部１２が設けられ、
マザーボード８にはこのハイブリッドＩＣ７の取付位置
に、誤接続防止用凹部１２に対応する支持部分を除いて
該ハイブリッドＩＣ７の１つの縁部５Ｅを縦向きに挿入
する複数のスリット１３ａ，１３ｂが設けられているの
で、その位置に挿入すべきものであれば該ハイブリッド
ＩＣ７の１つの縁部５Ｅを縦向きに挿入できるが、違う
ものであれば誤接続防止用凹部１２の位置の違いにより
該ハイブリッドＩＣ７の１つの縁部５Ｅを縦向きに挿入
することができず、このためハイブリッドＩＣ７の誤接
続を確実に防止することができる。更に、マザーボード
８には、ハイブリッドＩＣ７の１つの縁部５Ｅにおいて
誤接続防止用凹部１２で分割された各分割部分５Ｅａ，
５Ｅｂを挿入するための複数のスリット１３ａ，１３ｂ
が設けられ、これらスリット１３ａ，１３ｂの間に支持
部分１４が設けられていて、この支持部分１４で誤接続
防止用凹部１２の底部を支えるので、ハイブリッドＩＣ
７の挿入時にこのハイブリッドＩＣ７がマザーボード８
を通り抜けて落下することがなく、所要の挿入位置で停
止させることができ、挿入深さの位置決めを容易に行な
うことができる。
【００３７】図５及び図６は、図９に示す第１〜第４の
ハイブリッドＩＣ７Ａ´〜７Ｄ´と図１０に示す電子回
路板ユニットに本発明を適用した本発明に係る実施の形
態の第２例を示したもので、図５は本例の第１〜第４の
ハイブリッドＩＣ７Ａ〜７Ｄの正面図、図６は本例の電
子回路板ユニットの斜視図である。
ハイブリッドＩＣ７Ａ´〜７Ｄ´と図１０に示す電子回
路板ユニットに本発明を適用した本発明に係る実施の形
態の第２例を示したもので、図５は本例の第１〜第４の
ハイブリッドＩＣ７Ａ〜７Ｄの正面図、図６は本例の電
子回路板ユニットの斜視図である。
【００３８】本例の第１〜第４のハイブリッドＩＣ７Ａ
〜７Ｄは、各ＩＣ基板５ａ〜５ｄの表面と裏面に図１
（Ａ）（Ｂ）に示したと同様に回路パターンが印刷さ
れ、これら回路パターンに電子部品が接続され、これら
回路パターンに接続されて複数の端子パターンが各ＩＣ
基板５ａ〜５ｄの１つの縁部５Ｅａ〜５Ｅｄの端面に直
交する向きで相互に平行にそれぞれ設けられ、これら縁
部５Ｅａ〜５Ｅｄにはその長さ方向に位置を違えて誤接
続防止用凹部１２ａ〜１２ｄが設けられた構造になって
いる。
〜７Ｄは、各ＩＣ基板５ａ〜５ｄの表面と裏面に図１
（Ａ）（Ｂ）に示したと同様に回路パターンが印刷さ
れ、これら回路パターンに電子部品が接続され、これら
回路パターンに接続されて複数の端子パターンが各ＩＣ
基板５ａ〜５ｄの１つの縁部５Ｅａ〜５Ｅｄの端面に直
交する向きで相互に平行にそれぞれ設けられ、これら縁
部５Ｅａ〜５Ｅｄにはその長さ方向に位置を違えて誤接
続防止用凹部１２ａ〜１２ｄが設けられた構造になって
いる。
【００３９】これら第１〜第４のハイブリッドＩＣ７Ａ
〜７Ｄを取付けるマザーボード８の取付け位置には、図
２（Ａ）（Ｂ）で示したと同様に、それぞれ対形にスリ
ットが設けられ、これら対のスリットの間には第１〜第
４のハイブリッドＩＣ７Ａ〜７Ｄの誤接続防止用凹部１
２ａ〜１２ｄに対応する支持部分が設けられ、マザーボ
ード８の表面と裏面の板面には各スリットに直交する向
きで第１〜第４のハイブリッドＩＣ７Ａ〜７Ｄの両面の
各端子パターンに対応して複数の端子パターンがそれぞ
れ設けられ、マザーボード８の表面と裏面の端子パター
ンは該マザーボード８を貫通するスルーホール内の導体
で相互に電気的に接続されている。
〜７Ｄを取付けるマザーボード８の取付け位置には、図
２（Ａ）（Ｂ）で示したと同様に、それぞれ対形にスリ
ットが設けられ、これら対のスリットの間には第１〜第
４のハイブリッドＩＣ７Ａ〜７Ｄの誤接続防止用凹部１
２ａ〜１２ｄに対応する支持部分が設けられ、マザーボ
ード８の表面と裏面の板面には各スリットに直交する向
きで第１〜第４のハイブリッドＩＣ７Ａ〜７Ｄの両面の
各端子パターンに対応して複数の端子パターンがそれぞ
れ設けられ、マザーボード８の表面と裏面の端子パター
ンは該マザーボード８を貫通するスルーホール内の導体
で相互に電気的に接続されている。
【００４０】第１〜第４のハイブリッドＩＣ７Ａ〜７Ｄ
は、マザーボード８の対形の各スリットに対応する縁部
５Ｅａ〜５Ｅｄの各分割部分を挿入して縦向きに配置さ
れている。この場合、第１〜第４のハイブリッドＩＣ７
Ａ〜７Ｄの誤接続防止用凹部１２ａ〜１２ｄの底部は、
マザーボード８の各支持部分の上に載ってマザーボード
８で支持されている。第１〜第４のハイブリッドＩＣ７
Ａ〜７Ｄの各端子パターンとマザーボード８の各端子パ
ターンとの対応するものは、相互に半田付け接続されて
いる。
は、マザーボード８の対形の各スリットに対応する縁部
５Ｅａ〜５Ｅｄの各分割部分を挿入して縦向きに配置さ
れている。この場合、第１〜第４のハイブリッドＩＣ７
Ａ〜７Ｄの誤接続防止用凹部１２ａ〜１２ｄの底部は、
マザーボード８の各支持部分の上に載ってマザーボード
８で支持されている。第１〜第４のハイブリッドＩＣ７
Ａ〜７Ｄの各端子パターンとマザーボード８の各端子パ
ターンとの対応するものは、相互に半田付け接続されて
いる。
【００４１】このように構成すると、第１例と同様の効
果を得ることができる。
果を得ることができる。
【００４２】図７（Ａ）（Ｂ）は本発明に係るハイブリ
ッドＩＣにおける実施の形態の第３例を示したものであ
る。なお、図１（Ａ）（Ｂ）に示す第１例と対応する部
分には、同一符号を付けて示している。
ッドＩＣにおける実施の形態の第３例を示したものであ
る。なお、図１（Ａ）（Ｂ）に示す第１例と対応する部
分には、同一符号を付けて示している。
【００４３】本例のハイブリッドＩＣ７においては、回
路基板５の１つの縁部５Ｅの板面の表面と裏面に設けら
れている端子パターン１１が表面と裏面とで位置がそれ
ぞれ一致して設けられていて、これら表面と裏面の端子
パターン１１はその端子パターン１１の位置でマザーボ
ード８を貫通するスルーホール１８内の導体で相互に電
気的に接続されている。
路基板５の１つの縁部５Ｅの板面の表面と裏面に設けら
れている端子パターン１１が表面と裏面とで位置がそれ
ぞれ一致して設けられていて、これら表面と裏面の端子
パターン１１はその端子パターン１１の位置でマザーボ
ード８を貫通するスルーホール１８内の導体で相互に電
気的に接続されている。
【００４４】このようなハイブリッドＩＣ７によれば、
ＩＣ基板５の１つの縁部５Ｅの両方の板面の端子パター
ン１１が該縁部５Ｅを貫通するスルーホールで相互に電
気的に接続されているので、実質的に１つの端子が２箇
所でマザーボードに半田付け接続されることになって、
端子の電気的接続の安全性を高めることができる。
ＩＣ基板５の１つの縁部５Ｅの両方の板面の端子パター
ン１１が該縁部５Ｅを貫通するスルーホールで相互に電
気的に接続されているので、実質的に１つの端子が２箇
所でマザーボードに半田付け接続されることになって、
端子の電気的接続の安全性を高めることができる。
【００４５】上記例のハイブリッドＩＣのＩＣ基板の表
面と裏面の両方にそれぞれ回路を設けたが、場合によっ
てはＩＣ基板の一方の面にだけ回路を設けることもあ
る。
面と裏面の両方にそれぞれ回路を設けたが、場合によっ
てはＩＣ基板の一方の面にだけ回路を設けることもあ
る。
【００４６】
【発明の効果】請求項１に記載のハイブリッドＩＣは、
ＩＣ基板に端子が端子パターンとして形成されていて、
リード端子を使用していないので、専門メーカーに製作
を依頼しないで自社で製作することが可能になり、コス
トの低減を図ることができる。また、このハイブリッド
ＩＣは、縦向きにして挿入する方の縁部の特定の位置に
誤接続防止用凹部が設けられているので、誤接続も確実
に防止することができる。
ＩＣ基板に端子が端子パターンとして形成されていて、
リード端子を使用していないので、専門メーカーに製作
を依頼しないで自社で製作することが可能になり、コス
トの低減を図ることができる。また、このハイブリッド
ＩＣは、縦向きにして挿入する方の縁部の特定の位置に
誤接続防止用凹部が設けられているので、誤接続も確実
に防止することができる。
【００４７】請求項２に記載のハイブリッドＩＣは、Ｉ
Ｃ基板の１つの縁部の両方の板面に端子パターンがそれ
ぞれ設けられているので、縦向きに接続されるタイプで
あっても、端子数を必要に応じて容易に増加させること
ができる。
Ｃ基板の１つの縁部の両方の板面に端子パターンがそれ
ぞれ設けられているので、縦向きに接続されるタイプで
あっても、端子数を必要に応じて容易に増加させること
ができる。
【００４８】請求項３に記載のハイブリッドＩＣは、Ｉ
Ｃ基板の１つの縁部の両方の板面の端子パターンが該縁
部を貫通するスルーホールで相互に電気的に接続されて
いるので、実質的に１つの端子が２箇所でマザーボード
に半田付け接続されることになって、端子の電気的接続
の安全性を高めることができる。
Ｃ基板の１つの縁部の両方の板面の端子パターンが該縁
部を貫通するスルーホールで相互に電気的に接続されて
いるので、実質的に１つの端子が２箇所でマザーボード
に半田付け接続されることになって、端子の電気的接続
の安全性を高めることができる。
【００４９】請求項４に記載の電子回路板ユニットで
は、ハイブリッドＩＣの端子が端子パターンとして形成
されていて、リード端子を使用していないので、専門メ
ーカーに製作を依頼しないで自社で製作することが可能
になり、コストの低減を図ることができる。また、この
ハイブリッドＩＣはその縁部の特定の位置に誤接続防止
用凹部が設けられ、マザーボードにはこのハイブリッド
ＩＣの取付位置に、誤接続防止用凹部に対応する支持部
分を除いて該ハイブリッドＩＣの１つの縁部を縦向きに
挿入する複数のスリットが設けられているので、その位
置に挿入すべきものであれば該ハイブリッドＩＣの１つ
の縁部を縦向きに挿入できるが、違うものであれば誤接
続防止用凹部の位置の違いにより該ハイブリッドＩＣの
１つの縁部を縦向きに挿入することができず、このため
ハイブリッドＩＣの誤接続を確実に防止することができ
る。更に、マザーボードには、ハイブリッドＩＣの１つ
の縁部において誤接続防止用凹部で分割された各分割部
分を挿入するための複数のスリットが設けられ、これら
スリットの間に支持部分が設けられていて、この支持部
分で誤接続防止用凹部の底部を支えるので、ハイブリッ
ドＩＣの挿入時にこのハイブリッドＩＣがマザーボード
を通り抜けて落下することがなく、所要の挿入位置で停
止させることができ、挿入深さの位置決めを容易に行な
うことができる。
は、ハイブリッドＩＣの端子が端子パターンとして形成
されていて、リード端子を使用していないので、専門メ
ーカーに製作を依頼しないで自社で製作することが可能
になり、コストの低減を図ることができる。また、この
ハイブリッドＩＣはその縁部の特定の位置に誤接続防止
用凹部が設けられ、マザーボードにはこのハイブリッド
ＩＣの取付位置に、誤接続防止用凹部に対応する支持部
分を除いて該ハイブリッドＩＣの１つの縁部を縦向きに
挿入する複数のスリットが設けられているので、その位
置に挿入すべきものであれば該ハイブリッドＩＣの１つ
の縁部を縦向きに挿入できるが、違うものであれば誤接
続防止用凹部の位置の違いにより該ハイブリッドＩＣの
１つの縁部を縦向きに挿入することができず、このため
ハイブリッドＩＣの誤接続を確実に防止することができ
る。更に、マザーボードには、ハイブリッドＩＣの１つ
の縁部において誤接続防止用凹部で分割された各分割部
分を挿入するための複数のスリットが設けられ、これら
スリットの間に支持部分が設けられていて、この支持部
分で誤接続防止用凹部の底部を支えるので、ハイブリッ
ドＩＣの挿入時にこのハイブリッドＩＣがマザーボード
を通り抜けて落下することがなく、所要の挿入位置で停
止させることができ、挿入深さの位置決めを容易に行な
うことができる。
【００５０】請求項５に記載の電子回路板ユニットは、
ハイブリッドＩＣのＩＣ基板の１つの縁部の両方の板面
にそれぞれ複数の端子パターンが設けられているので、
縦向きに接続されるハイブリッドＩＣでも端子数を必要
に応じて増加させることができてマザーボードの各端子
パターンに容易に半田付け接続することができる。
ハイブリッドＩＣのＩＣ基板の１つの縁部の両方の板面
にそれぞれ複数の端子パターンが設けられているので、
縦向きに接続されるハイブリッドＩＣでも端子数を必要
に応じて増加させることができてマザーボードの各端子
パターンに容易に半田付け接続することができる。
【００５１】請求項６に記載の電子回路板ユニットは、
ハイブリッドＩＣのＩＣ基板の１つの縁部の両方の板面
の端子パターンが該縁部を貫通するスルーホールで相互
に電気的に接続されているので、実質的に１つの端子が
２箇所でマザーボードに半田付け接続されることになっ
て、端子の電気的接続の安全性を高めることができる。
ハイブリッドＩＣのＩＣ基板の１つの縁部の両方の板面
の端子パターンが該縁部を貫通するスルーホールで相互
に電気的に接続されているので、実質的に１つの端子が
２箇所でマザーボードに半田付け接続されることになっ
て、端子の電気的接続の安全性を高めることができる。
【図１】（Ａ）（Ｂ）は本発明に係るハイブリッドＩＣ
及び電子回路板ユニットにおける実施の形態の第１例の
正面図及び背面図である。
及び電子回路板ユニットにおける実施の形態の第１例の
正面図及び背面図である。
【図２】（Ａ）（Ｂ）は図１（Ａ）（Ｂ）に示すハイブ
リッドＩＣが接続される本例の電子回路板ユニットで用
いるマザーボードの平面図及び裏面図である。
リッドＩＣが接続される本例の電子回路板ユニットで用
いるマザーボードの平面図及び裏面図である。
【図３】本例の電子回路板ユニットにおける実施の形態
の第１例を示した要部斜視図である。
の第１例を示した要部斜視図である。
【図４】図３のＭ部のＺ方向矢視図である。
【図５】本発明に係る実施の形態の第２例のハイブリッ
ドＩＣの正面図である。
ドＩＣの正面図である。
【図６】本発明に係る実施の形態の第２例の電子回路板
ユニットの斜視図である。
ユニットの斜視図である。
【図７】（Ａ）（Ｂ）は本発明に係るハイブリッドＩＣ
における実施の形態の第３例の正面図及び背面図であ
る。
における実施の形態の第３例の正面図及び背面図であ
る。
【図８】従来の電子回路板ユニットの一例の斜視図であ
る。
る。
【図９】従来のハイブリッドＩＣの一例の正面図であ
る。
る。
【図１０】従来の電子回路板ユニットの他の例の斜視図
である。
である。
１ 回路基板 ２Ａ〜２Ｄ 第１〜第４の回路 ３ ＣＰＵ（中央処理部） ４ ダイレクトカプラ ５，５ａ〜５ｄ ＩＣ基板 ５Ｅ，５Ｅａ〜５Ｅｄ 縁部 ５Ｅａ，５Ｅｂ 分割部分 ６ａ〜６ｄ リード端子 ７Ａ´〜７Ｄ´，７Ａ〜７Ｄ 第１〜第４のハイブリッ
ドＩＣ ８ マザーボード ９ 回路パターン １０ 電子部品 １１ 端子パターン １２ 誤接続防止用凹部 １３ａ，１３ｂ スリット １４ 支持部分 １５ 端子パターン １６ スルーホール １７ 半田 １８ スルーホール
ドＩＣ ８ マザーボード ９ 回路パターン １０ 電子部品 １１ 端子パターン １２ 誤接続防止用凹部 １３ａ，１３ｂ スリット １４ 支持部分 １５ 端子パターン １６ スルーホール １７ 半田 １８ スルーホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚田 賢和 静岡県沼津市大岡3744番地 国産電機株式 会社内 (72)発明者 上村 清 静岡県沼津市大岡3744番地 国産電機株式 会社内 Ｆターム(参考） 5E317 AA04 AA22 CC15 5E338 AA02 BB65 CC01 CD13 DD01 EE22 EE43 EE44 5E344 AA09 AA26 BB02 BB06 CC05 CC07 CC25 DD02 EE21 EE24
Claims (6)
- 【請求項１】 ＩＣ基板の１つの縁部の板面に複数の端
子パターンが該縁部の端面に直交する向きで相互に平行
に設けられ、またこのＩＣ基板の該１つの縁部の特定の
位置に誤接続防止用凹部が設けられていることを特徴と
するハイブリッドＩＣ。 - 【請求項２】 前記ＩＣ基板の１つの縁部の両方の板面
に、それぞれ複数の端子パターンが該縁部の端面に直交
する向きで相互に平行に設けられていることを特徴とす
る請求項１に記載のハイブリッドＩＣ。 - 【請求項３】 前記ＩＣ基板の１つの縁部の両方の板面
に、それぞれ複数の端子パターンが該縁部の端面に直交
する向きで相互に平行に且つ両方の板面で相互に位置を
一致させて設けられ、前記両方の板面の対応する前記端
子パターンは該縁部を貫通するスルーホールで相互に電
気的に接続されていることを特徴とする請求項１に記載
のハイブリッドＩＣ。 - 【請求項４】 マザーボードにハイブリッドＩＣが実装
されている電子回路板ユニットにおいて、 前記ハイブリッドＩＣはそのＩＣ基板の１つの縁部の板
面に複数の端子パターンが該縁部の端面に直交する向き
で相互に平行に設けられ、また、このＩＣ基板の該１つ
の縁部の特定の位置に誤接続防止用凹部が設けられてお
り、 前記マザーボードには前記ハイブリッドＩＣを取付ける
位置に該ハイブリッドＩＣの１つの縁部を縦向きに挿入
する複数のスリットが前記ハイブリッドＩＣの前記誤接
続防止用凹部に対応する支持部分を除いて形成され、前
記マザーボードの少なくとも一方の板面には前記ハイブ
リッドＩＣの前記各端子パターンに対応して複数の端子
パターンが設けられ、 前記ハイブリッドＩＣは前記マザーボードの前記各スリ
ットに対応する前記縁部の各分割部分を挿入して縦向き
に配置され、前記ハイブリッドＩＣの前記各端子パター
ンと前記マザーボードの前記各端子パターンとの対応す
るものが相互に半田付け接続されていることを特徴とす
る電子回路板ユニット。 - 【請求項５】 前記ＩＣ基板の１つの縁部の両方の板面
に、それぞれ複数の端子パターンが該縁部の端面に直交
する向きで相互に平行に設けられ、前記マザーボードの
少なくとも一方の板面には前記ハイブリッドＩＣの両面
の前記各端子パターンに対応して複数の端子パターンが
それぞれ設けられ、前記ハイブリッドＩＣの前記各端子
パターンと前記マザーボードの前記各端子パターンとの
対応するものが相互に半田付け接続されていることを特
徴とする請求項４に記載の電子回路板ユニット。 - 【請求項６】 前記ＩＣ基板の１つの縁部の両方の板面
に、それぞれ複数の端子パターンが該縁部の端面に直交
する向きで相互に平行に設けられ、前記両方の板面の対
応する前記端子パターンは該縁部を貫通するスルーホー
ルで相互に電気的に接続され、前記マザーボードの少な
くとも一方の板面には前記ハイブリッドＩＣの両面の前
記各端子パターンに対応して複数の端子パターンがそれ
ぞれ設けられ、前記ハイブリッドＩＣの前記各端子パタ
ーンと前記マザーボードの前記各端子パターンとの対応
するものが相互に半田付け接続されていることを特徴と
する請求項４に記載の電子回路板ユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000152606A JP2001332830A (ja) | 2000-05-24 | 2000-05-24 | ハイブリッドｉｃ及び電子回路板ユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000152606A JP2001332830A (ja) | 2000-05-24 | 2000-05-24 | ハイブリッドｉｃ及び電子回路板ユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001332830A true JP2001332830A (ja) | 2001-11-30 |
Family
ID=18658004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000152606A Withdrawn JP2001332830A (ja) | 2000-05-24 | 2000-05-24 | ハイブリッドｉｃ及び電子回路板ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001332830A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004247065A (ja) * | 2003-02-10 | 2004-09-02 | Rinnai Corp | 制御装置 |
| JP2007258723A (ja) * | 2006-03-23 | 2007-10-04 | Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi | 印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用するインバーター |
| JP2008140916A (ja) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | 回路モジュールおよびデジタル放送受信装置 |
| JP2008140915A (ja) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | 回路装置およびデジタル放送受信装置 |
| JP2008166428A (ja) * | 2006-12-27 | 2008-07-17 | Sanyo Electric Co Ltd | 回路装置及びデジタル放送受信装置 |
| JP2008166620A (ja) * | 2006-12-29 | 2008-07-17 | Sanyo Electric Co Ltd | 回路装置およびデジタル放送受信装置 |
| JP2016046402A (ja) * | 2014-08-25 | 2016-04-04 | アズビル株式会社 | プリント基板の接続構造 |
| JP2020150042A (ja) * | 2019-03-12 | 2020-09-17 | 三菱電機株式会社 | プリント配線装置 |
-
2000
- 2000-05-24 JP JP2000152606A patent/JP2001332830A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004247065A (ja) * | 2003-02-10 | 2004-09-02 | Rinnai Corp | 制御装置 |
| JP2007258723A (ja) * | 2006-03-23 | 2007-10-04 | Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi | 印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用するインバーター |
| JP2008140916A (ja) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | 回路モジュールおよびデジタル放送受信装置 |
| JP2008140915A (ja) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | 回路装置およびデジタル放送受信装置 |
| JP2008166428A (ja) * | 2006-12-27 | 2008-07-17 | Sanyo Electric Co Ltd | 回路装置及びデジタル放送受信装置 |
| JP2008166620A (ja) * | 2006-12-29 | 2008-07-17 | Sanyo Electric Co Ltd | 回路装置およびデジタル放送受信装置 |
| JP2016046402A (ja) * | 2014-08-25 | 2016-04-04 | アズビル株式会社 | プリント基板の接続構造 |
| JP2020150042A (ja) * | 2019-03-12 | 2020-09-17 | 三菱電機株式会社 | プリント配線装置 |
| JP7366557B2 (ja) | 2019-03-12 | 2023-10-23 | 三菱電機株式会社 | プリント配線装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030186590A1 (en) | Card-edge connector | |
| JP2001332830A (ja) | ハイブリッドｉｃ及び電子回路板ユニット | |
| JP2000269667A (ja) | 電気接続箱 | |
| JPH0738290A (ja) | 半導体実装装置 | |
| JPH06310827A (ja) | 表面実装部品配置構造 | |
| JP2002042926A (ja) | 積層型電子回路パッケージ構造 | |
| JPH04130763A (ja) | 薄型メモリモジュール | |
| JP6590443B2 (ja) | 基板端子構造及び基板端子台 | |
| JP2004111546A (ja) | プリント基板構造体 | |
| KR100239687B1 (ko) | 초박형 메모리 모듈 | |
| JPH04369891A (ja) | フレキシブルモジュール | |
| JP2004311478A (ja) | 電子基板 | |
| JPS60143697A (ja) | 印刷配線基板へのリード線固定方法 | |
| JPH10294154A (ja) | 電気コネクタ | |
| JPS5986285A (ja) | プリント基板接続装置 | |
| JPH043431Y2 (ja) | ||
| JPH11112120A (ja) | プリント配線板ユニット | |
| KR20070082136A (ko) | 보조 기판을 갖는 반도체 모듈 | |
| JPH0312986A (ja) | マザーボードレス実装プリント基板 | |
| JPH02199856A (ja) | Ｉｃ用パッケージ | |
| JPH06268342A (ja) | 回路基板 | |
| JPH04253362A (ja) | リード部品 | |
| JPS6356984A (ja) | プリント基板の製造方法 | |
| JPH0550768U (ja) | 回路基板の接続構造 | |
| JPH04239166A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061129 |