JPH0738290A - 半導体実装装置 - Google Patents
半導体実装装置Info
- Publication number
- JPH0738290A JPH0738290A JP5155861A JP15586193A JPH0738290A JP H0738290 A JPH0738290 A JP H0738290A JP 5155861 A JP5155861 A JP 5155861A JP 15586193 A JP15586193 A JP 15586193A JP H0738290 A JPH0738290 A JP H0738290A
- Authority
- JP
- Japan
- Prior art keywords
- plug terminals
- substrate
- insulating substrate
- terminals
- connection plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【構成】 表面および裏面にそれぞれ複数個の半導体装
置が接合され、これらの半導体装置の外部端子と上記接
栓端子との間を接続するための配線パターンが、上記絶
縁基板の表面および裏面もしくは基板内部に形成されて
なる絶縁基板の表裏に設けられる接栓端子を、互いに電
気的に絶縁された別個の接栓端子となるように形成する
ようにした。 【効果】 従来と同一の大きさの絶縁基板にピッチを変
えることなく２倍の数の接栓端子を設けることができ
る。あるいは、接栓端子の数が同一ならば絶縁基板の大
きさをおよそ半分にすることができる。
置が接合され、これらの半導体装置の外部端子と上記接
栓端子との間を接続するための配線パターンが、上記絶
縁基板の表面および裏面もしくは基板内部に形成されて
なる絶縁基板の表裏に設けられる接栓端子を、互いに電
気的に絶縁された別個の接栓端子となるように形成する
ようにした。 【効果】 従来と同一の大きさの絶縁基板にピッチを変
えることなく２倍の数の接栓端子を設けることができ
る。あるいは、接栓端子の数が同一ならば絶縁基板の大
きさをおよそ半分にすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ実装技術さらには
に接栓端子列を有する半導体実装絶縁基板に適用して特
に有効な技術に関し、例えば複数個のメモリＩＣを高密
度に搭載したソケット実装タイプのメモリモジュールに
利用して有効な技術に関する。
に接栓端子列を有する半導体実装絶縁基板に適用して特
に有効な技術に関し、例えば複数個のメモリＩＣを高密
度に搭載したソケット実装タイプのメモリモジュールに
利用して有効な技術に関する。
【０００２】
【従来の技術】近年、一辺に接栓端子列を有する絶縁基
板上に複数個のメモリＩＣを高密度に実装してなるメモ
リモジュールが、ノートパソコン等の小型電子機器向け
に開発されている。従来のメモリモジュールにおける接
栓端子列は、実装用絶縁基板１０の表裏に銅めっきを施
した後、エッチングにより図８に示すように、基板の一
辺に沿って同一形状の接栓端子１１ａ，１１ｂ………お
よび１１ａ’，１１ｂ’………を基板表裏にそれぞれ形
成し、各接栓端子１１の基端部と基板を貫通するように
ドリルで穴あけを行なってスルーホール１５を形成し、
各接栓端子１１の表面から上記スルーホール１５の内面
にかけて銅めっきを施すことで、基板表裏の対応する接
栓端子１１間を電気的に接続した構造とされていた。
板上に複数個のメモリＩＣを高密度に実装してなるメモ
リモジュールが、ノートパソコン等の小型電子機器向け
に開発されている。従来のメモリモジュールにおける接
栓端子列は、実装用絶縁基板１０の表裏に銅めっきを施
した後、エッチングにより図８に示すように、基板の一
辺に沿って同一形状の接栓端子１１ａ，１１ｂ………お
よび１１ａ’，１１ｂ’………を基板表裏にそれぞれ形
成し、各接栓端子１１の基端部と基板を貫通するように
ドリルで穴あけを行なってスルーホール１５を形成し、
各接栓端子１１の表面から上記スルーホール１５の内面
にかけて銅めっきを施すことで、基板表裏の対応する接
栓端子１１間を電気的に接続した構造とされていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、従来のソケット実
装タイプのメモリモジュールでは、実装用絶縁基板に設
けられる接栓端子のピッチが２．５４ｍｍあるいは１．
２７ｍｍで標準化されていたため、ある大きさの基板に
設けることができる接栓端子の数に制約があった。ま
た、必要な接栓端子数を確保しようとすると、基板の外
形寸法が接栓端子数によって律速されてしまう。さら
に、従来のメモリモジュールは、実装されるメモリのリ
ード端子が内側に折曲されたＳＯＪ（スモール・アウト
ライン・Ｊベンド）構造のパッケージであったため、基
板に実装したときのメモリの高さが高くなる。そのた
め、メモリモジュールの小型化が図りにくい等の問題点
があった。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、従来のソケット実
装タイプのメモリモジュールでは、実装用絶縁基板に設
けられる接栓端子のピッチが２．５４ｍｍあるいは１．
２７ｍｍで標準化されていたため、ある大きさの基板に
設けることができる接栓端子の数に制約があった。ま
た、必要な接栓端子数を確保しようとすると、基板の外
形寸法が接栓端子数によって律速されてしまう。さら
に、従来のメモリモジュールは、実装されるメモリのリ
ード端子が内側に折曲されたＳＯＪ（スモール・アウト
ライン・Ｊベンド）構造のパッケージであったため、基
板に実装したときのメモリの高さが高くなる。そのた
め、メモリモジュールの小型化が図りにくい等の問題点
があった。
【０００４】本発明の目的は、従来と同一の大きさの絶
縁基板にピッチを変えることなく２倍の数の接栓端子を
設けることができるような構造の基板を用いたモジュー
ルを提供する。あるいは、接栓端子の数が同一ならば絶
縁基板の大きさをおよそ半分にすることができるような
基板構造およびそのような構造の基板を用いたモジュー
ルを提供することにある。本発明の他の目的は、絶縁基
板に実装された状態でのＩＣの高さを低くしてモジュー
ルの小型化を図ることが可能な実装基板またはそのよう
な構造の基板を用いたモジュールを提供することにあ
る。この発明の前記ならびにそのほかの目的と新規な特
徴については、本明細書の記述および添附図面から明ら
かになるであろう。
縁基板にピッチを変えることなく２倍の数の接栓端子を
設けることができるような構造の基板を用いたモジュー
ルを提供する。あるいは、接栓端子の数が同一ならば絶
縁基板の大きさをおよそ半分にすることができるような
基板構造およびそのような構造の基板を用いたモジュー
ルを提供することにある。本発明の他の目的は、絶縁基
板に実装された状態でのＩＣの高さを低くしてモジュー
ルの小型化を図ることが可能な実装基板またはそのよう
な構造の基板を用いたモジュールを提供することにあ
る。この発明の前記ならびにそのほかの目的と新規な特
徴については、本明細書の記述および添附図面から明ら
かになるであろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、絶縁基板の表裏に設けられる接
栓端子を、互いに電気的に絶縁された別個の接栓端子と
なるように形成するようにしたものである。また、絶縁
基板の材料として低熱膨張率の材料を使用するととも
に、ＴＳＯＰ（薄型スモール・アウトライン・パッケー
ジ）構造のＩＣを実装させるようにした。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、絶縁基板の表裏に設けられる接
栓端子を、互いに電気的に絶縁された別個の接栓端子と
なるように形成するようにしたものである。また、絶縁
基板の材料として低熱膨張率の材料を使用するととも
に、ＴＳＯＰ（薄型スモール・アウトライン・パッケー
ジ）構造のＩＣを実装させるようにした。
【０００６】
【作用】上記した手段によれば、従来と同一の大きさの
絶縁基板にピッチを変えることなく２倍の数の接栓端子
を設けることができ、あるいは、接栓端子の数が同一な
らば絶縁基板の大きさをおよそ半分にすることができ
る。また、絶縁基板の材料として低熱膨張率の材料を使
用したため、リード端子が外側に拡がるように折曲され
たＴＳＯＰ（薄型スモール・アウトライン・パッケー
ジ）構造のＩＣをはんだ接続信頼性を低下させることな
く実装することができるようになり、これによって基板
に実装された状態でのＩＣの高さを低くしてモジュール
の小型化を図ることができる。
絶縁基板にピッチを変えることなく２倍の数の接栓端子
を設けることができ、あるいは、接栓端子の数が同一な
らば絶縁基板の大きさをおよそ半分にすることができ
る。また、絶縁基板の材料として低熱膨張率の材料を使
用したため、リード端子が外側に拡がるように折曲され
たＴＳＯＰ（薄型スモール・アウトライン・パッケー
ジ）構造のＩＣをはんだ接続信頼性を低下させることな
く実装することができるようになり、これによって基板
に実装された状態でのＩＣの高さを低くしてモジュール
の小型化を図ることができる。
【０００７】
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。図１〜図３には、本発明を適用したメモリ
モジュールの一実施例が示されている。この実施例のメ
モリモジュールは、絶縁基板１０の表面と裏面にそれぞ
れ８個のメモリＩＣ２０と１個のドライバＩＣ３０が搭
載されており、上記絶縁基板１０の表裏には基板の一辺
に沿って同一形状の接栓端子１１ａ，１１ｂ，１１ｃ…
……が、等ピッチＰでそれぞれ形成されている。絶縁基
板１０の表側の接栓端子１１ａ，１１ｂ，１１ｃ………
と、裏側の接栓端子１１ａ’，１１ｂ’，１１ｃ’……
…とは、互いに電気的に絶縁されている。しかもこの実
施例では、特に制限されないが、絶縁基板１０の表側の
接栓端子１１ａ，１１ｂ，１１ｃ………と、裏側の接栓
端子１１ａ’，１１ｂ’，１１ｃ’………とは、図２に
示すごとく、互いに位置が半ピッチＰ／２だけずれるよ
うに形成されている。
て説明する。図１〜図３には、本発明を適用したメモリ
モジュールの一実施例が示されている。この実施例のメ
モリモジュールは、絶縁基板１０の表面と裏面にそれぞ
れ８個のメモリＩＣ２０と１個のドライバＩＣ３０が搭
載されており、上記絶縁基板１０の表裏には基板の一辺
に沿って同一形状の接栓端子１１ａ，１１ｂ，１１ｃ…
……が、等ピッチＰでそれぞれ形成されている。絶縁基
板１０の表側の接栓端子１１ａ，１１ｂ，１１ｃ………
と、裏側の接栓端子１１ａ’，１１ｂ’，１１ｃ’……
…とは、互いに電気的に絶縁されている。しかもこの実
施例では、特に制限されないが、絶縁基板１０の表側の
接栓端子１１ａ，１１ｂ，１１ｃ………と、裏側の接栓
端子１１ａ’，１１ｂ’，１１ｃ’………とは、図２に
示すごとく、互いに位置が半ピッチＰ／２だけずれるよ
うに形成されている。
【０００８】上記絶縁基板１０は、それぞれ表面に導電
層からなる配線パターンが形成されてなる複数（例えば
６枚）の絶縁性基板が積層された多層構造とされてい
る。また、この実施例では、上記絶縁基板１０の材料と
してＦＲ−５と呼ばれる熱膨張率が１０ｐｐｍ程度の高
ＴＧ材料（軟化温度の高いガラス）が使用されている。
これによって、ＴＳＯＰ（薄型スモール・アウトライン
・パッケージ）構造のメモリＩＣ２０が実装可能にされ
る。すなわち、従来一般的に使用されていたＦＲ−４と
呼ばれるガラスエポキシ等からなる基板にあっては、熱
膨張率が１６ｐｐｍ程度であるため、はんだ接合部の熱
膨張率が５ｐｐｍ程度であるＴＳＯＰ（薄型スモール・
アウトライン・パッケージ）構造のメモリＩＣを使用す
ると、熱サイクル等によりはんだ接合部が剥がれたりす
るおそれがあるため、はんだ接合部の熱膨張率が１０ｐ
ｐｍ程度であるＳＯＪ構造のメモリＩＣを実装せざるを
得なかった。
層からなる配線パターンが形成されてなる複数（例えば
６枚）の絶縁性基板が積層された多層構造とされてい
る。また、この実施例では、上記絶縁基板１０の材料と
してＦＲ−５と呼ばれる熱膨張率が１０ｐｐｍ程度の高
ＴＧ材料（軟化温度の高いガラス）が使用されている。
これによって、ＴＳＯＰ（薄型スモール・アウトライン
・パッケージ）構造のメモリＩＣ２０が実装可能にされ
る。すなわち、従来一般的に使用されていたＦＲ−４と
呼ばれるガラスエポキシ等からなる基板にあっては、熱
膨張率が１６ｐｐｍ程度であるため、はんだ接合部の熱
膨張率が５ｐｐｍ程度であるＴＳＯＰ（薄型スモール・
アウトライン・パッケージ）構造のメモリＩＣを使用す
ると、熱サイクル等によりはんだ接合部が剥がれたりす
るおそれがあるため、はんだ接合部の熱膨張率が１０ｐ
ｐｍ程度であるＳＯＪ構造のメモリＩＣを実装せざるを
得なかった。
【０００９】しかるに、本実施例では、基板１０の材料
として熱膨張率が１０ｐｐｍ程度の高ＴＧ材料を使用し
ているため、リード端子が外側に拡がるように折曲され
た熱膨張率が５ｐｐｍ程度のＴＳＯＰ（薄型スモール・
アウトライン・パッケージ）構造のメモリＩＣを使用す
ることができるようになった。その結果、基板に実装さ
れた状態でのＩＣの高さが低くなって、モジュールが小
型化できるようになった。
として熱膨張率が１０ｐｐｍ程度の高ＴＧ材料を使用し
ているため、リード端子が外側に拡がるように折曲され
た熱膨張率が５ｐｐｍ程度のＴＳＯＰ（薄型スモール・
アウトライン・パッケージ）構造のメモリＩＣを使用す
ることができるようになった。その結果、基板に実装さ
れた状態でのＩＣの高さが低くなって、モジュールが小
型化できるようになった。
【００１０】さらに、この実施例では、絶縁基板１０の
所定の位置に、互いにリード端子が逆方向に曲げられた
メモリＩＣ２０がはんだ付けされている。すなわち、絶
縁基板１０の表側に実装されたメモリＩＣ２０は、図３
に示すように、リード端子２１がＩＣの腹の側に向かっ
て曲げられており、絶縁基板１０の裏側に実装されたメ
モリＩＣ２０’はリード端子２１’がＩＣの背の側に向
かって曲げられている。これによって、表面のＩＣと裏
面のＩＣの信号端子が同一位置に来るようになるので、
基板１０の表面に形成すべき配線パターンの共用化が可
能になるとともに、最短距離の配線形成が容易となる。
そのため、配線パターンの設計が容易となるとともに、
配線同士の交差箇所を減らすことができ、配線が簡素化
されてモジュールの特性および品質が向上する。
所定の位置に、互いにリード端子が逆方向に曲げられた
メモリＩＣ２０がはんだ付けされている。すなわち、絶
縁基板１０の表側に実装されたメモリＩＣ２０は、図３
に示すように、リード端子２１がＩＣの腹の側に向かっ
て曲げられており、絶縁基板１０の裏側に実装されたメ
モリＩＣ２０’はリード端子２１’がＩＣの背の側に向
かって曲げられている。これによって、表面のＩＣと裏
面のＩＣの信号端子が同一位置に来るようになるので、
基板１０の表面に形成すべき配線パターンの共用化が可
能になるとともに、最短距離の配線形成が容易となる。
そのため、配線パターンの設計が容易となるとともに、
配線同士の交差箇所を減らすことができ、配線が簡素化
されてモジュールの特性および品質が向上する。
【００１１】上記絶縁基板１０の接栓端子１１が形成さ
れた辺とこれに直交する２辺には、図１に示すように、
それぞれノッチ１２ａ，１２ｂおよび１３ａ，１３ｂが
形成されている。このうち接栓端子が形成された辺上の
ノッチ１２ａと１２ｂは、誤挿入を防止するためのメカ
ニカルキーイン用のノッチ（凹部）とされ、１３ａ，１
３ｂは抜け止め用のノッチとされる。すなわち、この実
施例の絶縁基板１０は、図４に示されているようなソケ
ット４０に装着される適した構造とされている。
れた辺とこれに直交する２辺には、図１に示すように、
それぞれノッチ１２ａ，１２ｂおよび１３ａ，１３ｂが
形成されている。このうち接栓端子が形成された辺上の
ノッチ１２ａと１２ｂは、誤挿入を防止するためのメカ
ニカルキーイン用のノッチ（凹部）とされ、１３ａ，１
３ｂは抜け止め用のノッチとされる。すなわち、この実
施例の絶縁基板１０は、図４に示されているようなソケ
ット４０に装着される適した構造とされている。
【００１２】次に、ソケット４０の一実施例について説
明する。絶縁基板１０が装着されるソケット４０は、前
記接栓端子１１ａ，１１ｂ，１１ｃ………および１１
ａ，１１ｂ，１１ｃ………と１１ａ’，１１ｂ’，１１
ｃ’………の数に対応した端子ピン４１ａ，４１ｂ，４
１ｃ………を外側に有し、内側には上記ノッチ１２ａ，
１２ｂに対応した位置にそれぞれ上記ノッチと係合可能
な突起４２ａ，４２ｂを有している。
明する。絶縁基板１０が装着されるソケット４０は、前
記接栓端子１１ａ，１１ｂ，１１ｃ………および１１
ａ，１１ｂ，１１ｃ………と１１ａ’，１１ｂ’，１１
ｃ’………の数に対応した端子ピン４１ａ，４１ｂ，４
１ｃ………を外側に有し、内側には上記ノッチ１２ａ，
１２ｂに対応した位置にそれぞれ上記ノッチと係合可能
な突起４２ａ，４２ｂを有している。
【００１３】また、上記各端子ピン４１ａ，４１ｂ，４
１ｃ………には、図５に示すように、上記各接栓端子１
１と接触可能な弾性片からなるリード４３がそれぞれ一
体に形成されており、それらがソケットのハウジング４
４内に接栓端子のピッチＰの半分のピッチＰ／２で保持
されている。各リード４３は互いに離間されているとと
もに、リード４３は、図５に実線Ａで示されているよう
なやや下向きのリードと二点鎖線Ｂで示されているよう
なやや上向きのリードとが交互に配置されることによ
り、互いに基板１０の厚みとより少し狭い間隔をおいて
向き合う係合部を構成している。絶縁基板１０は、矢印
Ｃ方向から接栓端子部を上記リード４３により構成され
る係合部に挿入し、矢印Ｄ方向へ回動させることにより
装着される。
１ｃ………には、図５に示すように、上記各接栓端子１
１と接触可能な弾性片からなるリード４３がそれぞれ一
体に形成されており、それらがソケットのハウジング４
４内に接栓端子のピッチＰの半分のピッチＰ／２で保持
されている。各リード４３は互いに離間されているとと
もに、リード４３は、図５に実線Ａで示されているよう
なやや下向きのリードと二点鎖線Ｂで示されているよう
なやや上向きのリードとが交互に配置されることによ
り、互いに基板１０の厚みとより少し狭い間隔をおいて
向き合う係合部を構成している。絶縁基板１０は、矢印
Ｃ方向から接栓端子部を上記リード４３により構成され
る係合部に挿入し、矢印Ｄ方向へ回動させることにより
装着される。
【００１４】ソケット４０の両端には、図４に示すよう
に、先端部にそれぞれ突起４７ａ，４７ｂを有する一対
の保持アーム４５ａ，４５ｂがピン４６ａ，４６ｂを支
点として回転自在に取り付けられており、上記リード４
３に上記絶縁基板１０を装着した後に、上記保持アーム
４５ａ，４５ｂを内側に回動させ、基板１０の側面のノ
ッチ１３ａ，１３ｂに突起４７ａ，４７ｂを係合させる
ことで、基板の抜け止めを行なえるようになっている。
さらに、保持アーム４５ａ，４５ｂには内側に向けて作
動片４８ａ，４８ｂが形成されており、上記ピン４６
ａ，４６ｂを支点としてそれぞれ外側へ回動させたと
き、上記作動片４８ａ，４８ｂが装着されている基板１
０を押し出して離脱させるように構成されている。これ
によって、端子密度が増大し取外しが困難になった基板
１０とソケット４０との結合を、保持アーム４５ａ，４
５ｂの操作によるてこの原理で簡単に外すことができる
ようになる。
に、先端部にそれぞれ突起４７ａ，４７ｂを有する一対
の保持アーム４５ａ，４５ｂがピン４６ａ，４６ｂを支
点として回転自在に取り付けられており、上記リード４
３に上記絶縁基板１０を装着した後に、上記保持アーム
４５ａ，４５ｂを内側に回動させ、基板１０の側面のノ
ッチ１３ａ，１３ｂに突起４７ａ，４７ｂを係合させる
ことで、基板の抜け止めを行なえるようになっている。
さらに、保持アーム４５ａ，４５ｂには内側に向けて作
動片４８ａ，４８ｂが形成されており、上記ピン４６
ａ，４６ｂを支点としてそれぞれ外側へ回動させたと
き、上記作動片４８ａ，４８ｂが装着されている基板１
０を押し出して離脱させるように構成されている。これ
によって、端子密度が増大し取外しが困難になった基板
１０とソケット４０との結合を、保持アーム４５ａ，４
５ｂの操作によるてこの原理で簡単に外すことができる
ようになる。
【００１５】さらに、この実施例の絶縁基板１０には、
基板識別用のＰＤ端子１７ａ，１７ｂ，１７ｃ，１７ｄ
と、ジャンパーチップ接続端子１８ａ，１８ｂ，１８
ｃ，１８ｄと、グランド端子（もしくはＶｃｃ端子）１
９ａ，１９ｂ，１９ｃ，１９ｄが基板表面に、また上記
ＰＤ端子１７ａ，１７ｂ，１７ｃ，１７ｄをジャンパー
チップ接続端子１８ａ，１８ｂ，１８ｃ，１８ｄに接続
するための配線パターン５０が、図１に破線で示すよう
に、内部配線層に設けられており、上記ＰＤ端子１７
ａ，１７ｂ，１７ｃ，１７ｄおよびグランド端子（もし
くはＶｃｃ端子）１９ａ，１９ｂ，１９ｃ，１９ｄ間
に、それらを短絡するための導電体（０Ωの抵抗）を有
するジャンパーチップ５０ａ，５０ｃ………が選択的に
接続されるようになっている。ジャンパーチップ５０
ａ，５０ｃ………は、仕様の異なるモジュールを識別す
るためのコードを発生するために使用される。
基板識別用のＰＤ端子１７ａ，１７ｂ，１７ｃ，１７ｄ
と、ジャンパーチップ接続端子１８ａ，１８ｂ，１８
ｃ，１８ｄと、グランド端子（もしくはＶｃｃ端子）１
９ａ，１９ｂ，１９ｃ，１９ｄが基板表面に、また上記
ＰＤ端子１７ａ，１７ｂ，１７ｃ，１７ｄをジャンパー
チップ接続端子１８ａ，１８ｂ，１８ｃ，１８ｄに接続
するための配線パターン５０が、図１に破線で示すよう
に、内部配線層に設けられており、上記ＰＤ端子１７
ａ，１７ｂ，１７ｃ，１７ｄおよびグランド端子（もし
くはＶｃｃ端子）１９ａ，１９ｂ，１９ｃ，１９ｄ間
に、それらを短絡するための導電体（０Ωの抵抗）を有
するジャンパーチップ５０ａ，５０ｃ………が選択的に
接続されるようになっている。ジャンパーチップ５０
ａ，５０ｃ………は、仕様の異なるモジュールを識別す
るためのコードを発生するために使用される。
【００１６】すなわち、図６に示すように、ジャンパー
チップ５０ａ，５０ｃが接続されたＰＤ端子１７ａ，１
７ｃはグランド電位（もしくはＶｃｃ電位）に固定さ
れ、ジャンパーチップが接続されないＰＤ端子１７ｂ，
１７ｄはＮＣ端子（ノオ・コネクション端子）となるた
め、これらのＰＤ端子１７ａ〜１７ｄの状態をマイクロ
プロセッサが読み込むことでどのような仕様のモジュー
ルであるか、つまりモジュールの記憶容量や電気的特性
を例えば自己の保有するテーブル（メモリ）を参照する
ことで知ることができる。上記ＰＤ端子が４個あれば１
６種類、ｎ個あれば２のｎ乗種類のモジュールを識別す
ることができる。
チップ５０ａ，５０ｃが接続されたＰＤ端子１７ａ，１
７ｃはグランド電位（もしくはＶｃｃ電位）に固定さ
れ、ジャンパーチップが接続されないＰＤ端子１７ｂ，
１７ｄはＮＣ端子（ノオ・コネクション端子）となるた
め、これらのＰＤ端子１７ａ〜１７ｄの状態をマイクロ
プロセッサが読み込むことでどのような仕様のモジュー
ルであるか、つまりモジュールの記憶容量や電気的特性
を例えば自己の保有するテーブル（メモリ）を参照する
ことで知ることができる。上記ＰＤ端子が４個あれば１
６種類、ｎ個あれば２のｎ乗種類のモジュールを識別す
ることができる。
【００１７】図７には、上記メモリモジュールのブロッ
ク構成例を示す。この実施例のモジュールは、１６個の
ダイナミックＲＡＭ Ｄ０〜Ｄ１５（メモリＩＣ２０）
と、ドライバＢ０〜Ｂ２６とにより構成されている。上
記ドライバＢ０〜Ｂ２６は、半数ずつそれぞれ一つの半
導体チップ上に形成されてＩＣ化され、基板１０上に実
装される（図１のＩＣ３０）。上記ドライバＢ０〜Ｂ２
６は、複数のダイナミックＲＡＭに共通の信号（ＯＥ，
ＷＥ，ＣＡＳ等）を各チップに伝達するのに使用され
る。
ク構成例を示す。この実施例のモジュールは、１６個の
ダイナミックＲＡＭ Ｄ０〜Ｄ１５（メモリＩＣ２０）
と、ドライバＢ０〜Ｂ２６とにより構成されている。上
記ドライバＢ０〜Ｂ２６は、半数ずつそれぞれ一つの半
導体チップ上に形成されてＩＣ化され、基板１０上に実
装される（図１のＩＣ３０）。上記ドライバＢ０〜Ｂ２
６は、複数のダイナミックＲＡＭに共通の信号（ＯＥ，
ＷＥ，ＣＡＳ等）を各チップに伝達するのに使用され
る。
【００１８】このように、ドライバがモジュール側に設
けられていることにより、これを駆動するＣＰＵの側の
ドライバが不要となり、ユーザーはモジュールの種類ご
とにドライバを設計する必要がなくなる。すなわち、仮
にモジュール側にドライバがないとすると、使用するモ
ジュールが変わるとそれを駆動するのに必要な駆動力も
変わるので、いちいち最適なドライバを設計し直す必要
があるが、上記実施例ではドライバがモジュール側に設
けられているため、ＣＰＵの側のドライバが不要とな
る。
けられていることにより、これを駆動するＣＰＵの側の
ドライバが不要となり、ユーザーはモジュールの種類ご
とにドライバを設計する必要がなくなる。すなわち、仮
にモジュール側にドライバがないとすると、使用するモ
ジュールが変わるとそれを駆動するのに必要な駆動力も
変わるので、いちいち最適なドライバを設計し直す必要
があるが、上記実施例ではドライバがモジュール側に設
けられているため、ＣＰＵの側のドライバが不要とな
る。
【００１９】以上説明したように上記実施例は、絶縁基
板の表裏に設けられる接栓端子を、互いに電気的に絶縁
された別個の接栓端子となるように形成するようにした
ので、従来と同一の大きさの絶縁基板にピッチを変える
ことなく２倍の数の接栓端子を設けることができる。あ
るいは、接栓端子の数が同一ならば絶縁基板の大きさを
およそ半分にすることができるという効果がある。さら
に、絶縁基板の材料として低熱膨張率の材料を使用する
とともに、ＴＳＯＰ（薄型スモール・アウトライン・パ
ッケージ）構造のＩＣとして実装させるようにしたの
で、ＳＯＪ構造のＩＣに比べて絶縁基板に実装された状
態でのＩＣの高さを低くなってモジュールが小型化され
るという効果がある。
板の表裏に設けられる接栓端子を、互いに電気的に絶縁
された別個の接栓端子となるように形成するようにした
ので、従来と同一の大きさの絶縁基板にピッチを変える
ことなく２倍の数の接栓端子を設けることができる。あ
るいは、接栓端子の数が同一ならば絶縁基板の大きさを
およそ半分にすることができるという効果がある。さら
に、絶縁基板の材料として低熱膨張率の材料を使用する
とともに、ＴＳＯＰ（薄型スモール・アウトライン・パ
ッケージ）構造のＩＣとして実装させるようにしたの
で、ＳＯＪ構造のＩＣに比べて絶縁基板に実装された状
態でのＩＣの高さを低くなってモジュールが小型化され
るという効果がある。
【００２０】また、絶縁基板の表面側の接栓端子列と、
裏面側の接栓端子列とを互いに半ピッチ分ずらして形成
するようにしたので、それぞれの接栓端子列と接触する
リード（コネクタ）を有するソケットを作りやすくなる
という効果がある。さらに、絶縁基板の接栓端子列側の
端面にノッチを設け、ソケットの対応する位置には上記
ノッチに係合可能な突起を設けるようにしたので、誤っ
た基板（モジュール）に挿入されてシステムが誤動作し
たり、モジュール内のＩＣが破損されるのを防止するこ
とができる。また、絶縁基板の接栓端子列の一部に、複
数の基板識別用端子（ＰＤ端子）を設けるとともに、こ
れらの端子と電源端子間を選択的に短絡させるためのジ
ャンパーチップを実装可能な接続端子を設けるようにし
たので、異なる仕様の複数種のモジュールに対して基板
の標準化を可能とし、トータルコストを低減することが
できるようになる。
裏面側の接栓端子列とを互いに半ピッチ分ずらして形成
するようにしたので、それぞれの接栓端子列と接触する
リード（コネクタ）を有するソケットを作りやすくなる
という効果がある。さらに、絶縁基板の接栓端子列側の
端面にノッチを設け、ソケットの対応する位置には上記
ノッチに係合可能な突起を設けるようにしたので、誤っ
た基板（モジュール）に挿入されてシステムが誤動作し
たり、モジュール内のＩＣが破損されるのを防止するこ
とができる。また、絶縁基板の接栓端子列の一部に、複
数の基板識別用端子（ＰＤ端子）を設けるとともに、こ
れらの端子と電源端子間を選択的に短絡させるためのジ
ャンパーチップを実装可能な接続端子を設けるようにし
たので、異なる仕様の複数種のモジュールに対して基板
の標準化を可能とし、トータルコストを低減することが
できるようになる。
【００２１】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば上記
実施例では、絶縁基板の表面および裏面にそれぞれ複数
のメモリＩＣが実装されているが、複数のＩＣが絶縁基
板の表面または裏面の一方にのみ実装されたものであっ
てもよい。以上の説明では主として本発明者によってな
された発明をその背景となった利用分野であるメモリモ
ジュールに適用した場合について説明したがこの発明は
それに限定されるものでなく、メモリカードその他一枚
の絶縁基板上に複数のＩＣが実装された半導体実装基板
に広く利用することができる。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば上記
実施例では、絶縁基板の表面および裏面にそれぞれ複数
のメモリＩＣが実装されているが、複数のＩＣが絶縁基
板の表面または裏面の一方にのみ実装されたものであっ
てもよい。以上の説明では主として本発明者によってな
された発明をその背景となった利用分野であるメモリモ
ジュールに適用した場合について説明したがこの発明は
それに限定されるものでなく、メモリカードその他一枚
の絶縁基板上に複数のＩＣが実装された半導体実装基板
に広く利用することができる。
【００２２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、ＩＣが実装される絶縁基板
に、ピッチを変えることなく従来の２倍の数の接栓端子
を設けることができ、あるいは、接栓端子の数が同一な
らば絶縁基板の大きさをおよそ半分にすることができ
る。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、ＩＣが実装される絶縁基板
に、ピッチを変えることなく従来の２倍の数の接栓端子
を設けることができ、あるいは、接栓端子の数が同一な
らば絶縁基板の大きさをおよそ半分にすることができ
る。
【図１】本発明を適用したメモリモジュールの一実施例
を示す平面図である。
を示す平面図である。
【図２】図１のメモリモジュールの接栓端子部の拡大説
明図である。
明図である。
【図３】図１のメモリモジュールのＩＣ実装状態を示す
拡大説明図である。
拡大説明図である。
【図４】図１のメモリモジュールが装着されるソケット
の一実施例を示す側面図である。
の一実施例を示す側面図である。
【図５】図３のソケットの構造を示す拡大断面図であ
る。
る。
【図６】ＰＤ端子とジャンパーチップとの関係を示す等
化回路図である。
化回路図である。
【図７】図１のメモリモジュールの構成例を示すブロッ
ク図である。
ク図である。
【図８】従来のメモリモジュールの接栓端子部の拡大説
明図である。
明図である。
１０ 絶縁基板 １１ａ，１１ｂ，１１ｃ 接栓端子 １２ａ，１２ｂ メカニカルキーイン用のノッ
チ １３ａ，１３ｂ 抜け止め用のノッチ １７ａ〜１７ｄ ＰＤ端子 ２０ メモリＩＣ ３０ ドライバＩＣ ４０ ソケット ５０ａ，５０ｃ ジャンパーチップ
チ １３ａ，１３ｂ 抜け止め用のノッチ １７ａ〜１７ｄ ＰＤ端子 ２０ メモリＩＣ ３０ ドライバＩＣ ４０ ソケット ５０ａ，５０ｃ ジャンパーチップ
Claims (3)
- 【請求項１】 絶縁基板の表面および裏面の一辺に沿っ
てそれぞれ複数の接栓端子が互いに電気的に絶縁された
状態で形成されているとともに、その表面および裏面に
はそれぞれ複数個の半導体装置が接合され、これらの半
導体装置の外部端子と上記接栓端子との間を接続するた
めの配線パターンが、上記絶縁基板の表面および裏面も
しくは基板内部に形成されてなることを特徴とする半導
体実装装置。 - 【請求項２】 上記絶縁基板は低熱膨張率の材料により
構成されているとともに、その表面の所定位置には、Ｔ
ＳＯＰ（薄型スモール・アウトライン・パッケージ）構
造の半導体装置がそれぞれはんだ付けされていることを
特徴とする請求項１記載の半導体実装装置。 - 【請求項３】 上記絶縁基板の接栓端子列側の端面に、
１または２以上のメカニカルキーイン用凹部が形成され
ていることを特徴とする請求項１または２記載の半導体
実装装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05155861A JP3099051B2 (ja) | 1993-06-25 | 1993-06-25 | 半導体実装装置 |
| JP10293237A JPH11195749A (ja) | 1993-06-25 | 1998-10-15 | 半導体実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05155861A JP3099051B2 (ja) | 1993-06-25 | 1993-06-25 | 半導体実装装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10293237A Division JPH11195749A (ja) | 1993-06-25 | 1998-10-15 | 半導体実装装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0738290A true JPH0738290A (ja) | 1995-02-07 |
| JP3099051B2 JP3099051B2 (ja) | 2000-10-16 |
Family
ID=15615117
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05155861A Expired - Lifetime JP3099051B2 (ja) | 1993-06-25 | 1993-06-25 | 半導体実装装置 |
| JP10293237A Pending JPH11195749A (ja) | 1993-06-25 | 1998-10-15 | 半導体実装装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10293237A Pending JPH11195749A (ja) | 1993-06-25 | 1998-10-15 | 半導体実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP3099051B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290445B1 (ko) * | 1998-09-03 | 2001-06-01 | 윤종용 | 메모리모듈과 이 메모리모듈이 삽입되는 소켓 |
| US6392897B1 (en) | 1998-03-06 | 2002-05-21 | Mitsubishi Denki Kabushiki Kaisha | Circuit module |
| JP2002246505A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | プリント配線板 |
| KR100513422B1 (ko) * | 2003-11-13 | 2005-09-09 | 삼성전자주식회사 | 집적회로 모듈의 구조 |
| WO2006059412A1 (ja) * | 2004-11-30 | 2006-06-08 | Sharp Kabushiki Kaisha | 配線基板、接続構造及び装置 |
| JP2008251768A (ja) * | 2007-03-30 | 2008-10-16 | Buffalo Inc | モジュール装着システム、モジュール、マザーボード及びモジュールの制御方法 |
| US8338557B2 (en) | 2000-01-26 | 2012-12-25 | Mitsui Chemicals, Inc. | Olefin polymer and process for preparing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004019724A1 (de) * | 2004-04-20 | 2005-08-04 | Infineon Technologies Ag | Speichermodul mit Versteifungselement zur Reduzierung der Biegebelastung |
| KR100665840B1 (ko) * | 2004-12-10 | 2007-01-09 | 삼성전자주식회사 | 데이지 체인 구조의 메모리 모듈 및 그의 형성 방법 |
-
1993
- 1993-06-25 JP JP05155861A patent/JP3099051B2/ja not_active Expired - Lifetime
-
1998
- 1998-10-15 JP JP10293237A patent/JPH11195749A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392897B1 (en) | 1998-03-06 | 2002-05-21 | Mitsubishi Denki Kabushiki Kaisha | Circuit module |
| KR100332518B1 (ko) * | 1998-03-06 | 2002-06-20 | 다니구찌 이찌로오, 기타오카 다카시 | 회로 모듈 |
| KR100290445B1 (ko) * | 1998-09-03 | 2001-06-01 | 윤종용 | 메모리모듈과 이 메모리모듈이 삽입되는 소켓 |
| US8338557B2 (en) | 2000-01-26 | 2012-12-25 | Mitsui Chemicals, Inc. | Olefin polymer and process for preparing the same |
| JP2002246505A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | プリント配線板 |
| KR100513422B1 (ko) * | 2003-11-13 | 2005-09-09 | 삼성전자주식회사 | 집적회로 모듈의 구조 |
| WO2006059412A1 (ja) * | 2004-11-30 | 2006-06-08 | Sharp Kabushiki Kaisha | 配線基板、接続構造及び装置 |
| US7916486B2 (en) | 2004-11-30 | 2011-03-29 | Sharp Kabushiki Kaisha | Circuit board, connection structure, and apparatus |
| JP2008251768A (ja) * | 2007-03-30 | 2008-10-16 | Buffalo Inc | モジュール装着システム、モジュール、マザーボード及びモジュールの制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11195749A (ja) | 1999-07-21 |
| JP3099051B2 (ja) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508061B2 (en) | Three-dimensional semiconductor module having multi-sided ground block | |
| JP3718039B2 (ja) | 半導体装置およびそれを用いた電子装置 | |
| EP0767495B1 (en) | Surface-mounting type semiconductor device | |
| EP1264347B1 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| JP3713034B2 (ja) | メモリモジュール | |
| EP1327265B1 (en) | Electronic module having canopy-type carriers | |
| US20080278924A1 (en) | Die module system | |
| US20070099443A1 (en) | Memory modules and methods for manufacturing memory modules | |
| JP2008541293A (ja) | メモリモジュールシステム及び方法 | |
| JP2002151648A (ja) | 半導体モジュール | |
| JPH0831667B2 (ja) | パッケージ化電子ハードウェア・ユニット | |
| JPH0654695B2 (ja) | コネクタ | |
| US6933209B2 (en) | Stacking memory chips using flat lead-frame with breakaway insertion pins and pin-to-pin bridges | |
| JP3099051B2 (ja) | 半導体実装装置 | |
| JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
| JPH09289052A (ja) | モジュールの実装構造 | |
| JPS61259470A (ja) | 半導体チツプに直接相互連結させるための圧着式電気ソケツト | |
| US20080157334A1 (en) | Memory module for improving impact resistance | |
| US6837721B2 (en) | Detachable connector device | |
| JP4402806B2 (ja) | 半導体装置 | |
| JPH113955A (ja) | 半導体チップ搭載ボード | |
| US6297542B1 (en) | Connecting a die in an integrated circuit module | |
| KR0163868B1 (ko) | 단차가 형성된 회로 기판 및 이를 이용한 고밀도 실장형 반도체 모듈 | |
| JPS62104149A (ja) | 集積回路チツプ・モジユ−ル | |
| KR20070082136A (ko) | 보조 기판을 갖는 반도체 모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070818 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |