JPH06268342A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH06268342A JPH06268342A JP5623793A JP5623793A JPH06268342A JP H06268342 A JPH06268342 A JP H06268342A JP 5623793 A JP5623793 A JP 5623793A JP 5623793 A JP5623793 A JP 5623793A JP H06268342 A JPH06268342 A JP H06268342A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- positioning
- notches
- accuracy
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 現状の位置決め精度や電気検査時のチェック
用ピン当たり精度等を損なうことなく高密度実装化を実
現すると共に、ハンダクラックやパターン配線切れの発
生が少ない回路基板を提供する。 【構成】 回路基板１の一方のエッジと、このエッジに
相対する他方のエッジに、それぞれ位置決め用の半円形
切欠き２，３を形成した。 【効果】 切欠き２，３の周囲の部品実装禁止区域２
ａ，３ａが従来よりも約半減する。
用ピン当たり精度等を損なうことなく高密度実装化を実
現すると共に、ハンダクラックやパターン配線切れの発
生が少ない回路基板を提供する。 【構成】 回路基板１の一方のエッジと、このエッジに
相対する他方のエッジに、それぞれ位置決め用の半円形
切欠き２，３を形成した。 【効果】 切欠き２，３の周囲の部品実装禁止区域２
ａ，３ａが従来よりも約半減する。
Description
【０００１】
【産業上の利用分野】本発明は、各種電子部品を実装す
る回路基板に関する。
る回路基板に関する。
【０００２】
【従来の技術】プリント基板、セラミック基板、ハイブ
リッド基板等の基板には、電子部品からなる回路が実装
されるが、この回路基板は１枚のシート基板から個片に
分割された後、電気検査や機能トリミング等を実施する
際、回路基板に穿設した位置決め用の基準穴に、位置決
め用治具に突設してある基準ピンを挿入することで、正
確な位置決めを行っている。
リッド基板等の基板には、電子部品からなる回路が実装
されるが、この回路基板は１枚のシート基板から個片に
分割された後、電気検査や機能トリミング等を実施する
際、回路基板に穿設した位置決め用の基準穴に、位置決
め用治具に突設してある基準ピンを挿入することで、正
確な位置決めを行っている。
【０００３】例えば図５に示す回路基板３０では、パタ
ーン配線４０に従って電子部品４１，４２が実装され、
位置決め用として２個の基準穴３１，３２が回路基板３
０の面内に穿孔されている。このような回路基板３０の
位置決めは、図６に示すように位置決め用治具５０に突
設された基準ピン５１，５２を、回路基板３０の基準穴
３１，３２に挿通することで行われる。
ーン配線４０に従って電子部品４１，４２が実装され、
位置決め用として２個の基準穴３１，３２が回路基板３
０の面内に穿孔されている。このような回路基板３０の
位置決めは、図６に示すように位置決め用治具５０に突
設された基準ピン５１，５２を、回路基板３０の基準穴
３１，３２に挿通することで行われる。
【０００４】
【発明が解決しようとする課題】ところで、上記回路基
板３０に限らず、一般に回路基板の位置決め用の基準穴
は回路基板の面内に形成されており、その基準穴の近辺
には通常は電子部品を実装せず、またパターン配線も基
準穴の近辺を避けて引き回す必要がある。図５に示す例
では、基準穴３１，３２の周囲領域３１ａ，３２ａが部
品実装禁止区域であり、この区域３１ａ，３２ａに電子
部品やパターン配線を設けるのはできるだけ避けなけれ
ばならない。これは、電子部品の実装面積が低下する要
因となり、近年益々高まる電子部品の高密度実装化の大
きな支障ともなる。又、仮に部品実装禁止区域３１ａ，
３２ａに電子部品を取付けた場合、回路基板３０に応力
が掛かり、ハンダクラックやパターン配線切れが起こ
る。
板３０に限らず、一般に回路基板の位置決め用の基準穴
は回路基板の面内に形成されており、その基準穴の近辺
には通常は電子部品を実装せず、またパターン配線も基
準穴の近辺を避けて引き回す必要がある。図５に示す例
では、基準穴３１，３２の周囲領域３１ａ，３２ａが部
品実装禁止区域であり、この区域３１ａ，３２ａに電子
部品やパターン配線を設けるのはできるだけ避けなけれ
ばならない。これは、電子部品の実装面積が低下する要
因となり、近年益々高まる電子部品の高密度実装化の大
きな支障ともなる。又、仮に部品実装禁止区域３１ａ，
３２ａに電子部品を取付けた場合、回路基板３０に応力
が掛かり、ハンダクラックやパターン配線切れが起こ
る。
【０００５】従って、本発明の目的は、現状の位置決め
精度や電気検査時のチェック用ピン当たり精度等を損な
うことなく高密度実装化を実現すると共に、ハンダクラ
ックやパターン配線切れの発生が少ない回路基板を提供
することにある。
精度や電気検査時のチェック用ピン当たり精度等を損な
うことなく高密度実装化を実現すると共に、ハンダクラ
ックやパターン配線切れの発生が少ない回路基板を提供
することにある。
【０００６】
【課題を解決するための手段及び作用】前記目的を達成
するために、本発明の回路基板は、少なくとも２つの異
なるエッジにそれぞれ少なくとも１個の位置決め用の切
欠きが形成されてなることを特徴とする。位置決め用の
切欠きを回路基板のエッジに形成することに当たって、
従来のように回路基板の面内に基準穴を設けると実装禁
止区域により回路設計が制約を受けるため、基準穴を無
くせば設計上の回路レイアウトの困難性は解決するが、
位置決め精度の問題に直面する。このため、回路基板の
外形（輪郭）で位置決めを行ってもよいのであるが、そ
れだと高密度実装基板やファインパターン基板等では精
度が悪すぎ、十分な位置決め精度を確保できない。しか
し、前記エッジに切欠きを設けた回路基板であれば、部
品実装禁止区域が少なくなって部品実装面積を増やせる
上に、位置決め精度を損なうことなく高密度化を図るこ
とができるのである。
するために、本発明の回路基板は、少なくとも２つの異
なるエッジにそれぞれ少なくとも１個の位置決め用の切
欠きが形成されてなることを特徴とする。位置決め用の
切欠きを回路基板のエッジに形成することに当たって、
従来のように回路基板の面内に基準穴を設けると実装禁
止区域により回路設計が制約を受けるため、基準穴を無
くせば設計上の回路レイアウトの困難性は解決するが、
位置決め精度の問題に直面する。このため、回路基板の
外形（輪郭）で位置決めを行ってもよいのであるが、そ
れだと高密度実装基板やファインパターン基板等では精
度が悪すぎ、十分な位置決め精度を確保できない。しか
し、前記エッジに切欠きを設けた回路基板であれば、部
品実装禁止区域が少なくなって部品実装面積を増やせる
上に、位置決め精度を損なうことなく高密度化を図るこ
とができるのである。
【０００７】つまり、位置決め用の切欠きを回路基板の
エッジに形成することにより、同一相当サイズ及び個数
の基準穴を形成した同一サイズの基板で比較した場合、
実質的に電子部品の実装禁止区域が少なくなり、電子部
品の実装面積が増え、高密度化を図ることが可能とな
る。又、切欠きは少なくとも２つの異なるエッジにそれ
ぞれ少なくとも１個形成されているため、回路基板の面
内に形成される従来の基準穴に比べて、位置決め精度や
電気検査時のチェック用ピン当たり精度等は同等であ
る。
エッジに形成することにより、同一相当サイズ及び個数
の基準穴を形成した同一サイズの基板で比較した場合、
実質的に電子部品の実装禁止区域が少なくなり、電子部
品の実装面積が増え、高密度化を図ることが可能とな
る。又、切欠きは少なくとも２つの異なるエッジにそれ
ぞれ少なくとも１個形成されているため、回路基板の面
内に形成される従来の基準穴に比べて、位置決め精度や
電気検査時のチェック用ピン当たり精度等は同等であ
る。
【０００８】なお、切欠きの位置や個数は、以下の実施
例で述べるように、回路基板の作製時に取れ数を減らさ
ないようにすること、位置決め精度をできるだけ良くす
ること等を勘案した上、適宜設定するのが好ましい。例
えば、位置決め精度を高めるには、全てのエッジに切欠
きを設けるのがよい。特に、回路基板は左右方向（図１
の左右方向参照）に加わる力に弱いため、この方向の位
置決め精度を十分に確保するのが望ましい。又、取れ数
の低下を防ぐには、左右及び／又は上下対称の位置に切
欠きを設けるのがよい。
例で述べるように、回路基板の作製時に取れ数を減らさ
ないようにすること、位置決め精度をできるだけ良くす
ること等を勘案した上、適宜設定するのが好ましい。例
えば、位置決め精度を高めるには、全てのエッジに切欠
きを設けるのがよい。特に、回路基板は左右方向（図１
の左右方向参照）に加わる力に弱いため、この方向の位
置決め精度を十分に確保するのが望ましい。又、取れ数
の低下を防ぐには、左右及び／又は上下対称の位置に切
欠きを設けるのがよい。
【０００９】
【実施例】以下、本発明の回路基板を実施例に基づいて
説明する。その一実施例に係る回路基板を図１に示す。
この回路基板１の一方のエッジの端部寄りと、このエッ
ジに相対する他方のエッジの端部寄りには、それぞれ位
置決め用の半円形切欠き２，３が形成されている。この
切欠き２，３は、回路基板を複数枚取りする際に回路基
板のエッジに円形の穴を打ち抜き加工することにより形
成されたものである。
説明する。その一実施例に係る回路基板を図１に示す。
この回路基板１の一方のエッジの端部寄りと、このエッ
ジに相対する他方のエッジの端部寄りには、それぞれ位
置決め用の半円形切欠き２，３が形成されている。この
切欠き２，３は、回路基板を複数枚取りする際に回路基
板のエッジに円形の穴を打ち抜き加工することにより形
成されたものである。
【００１０】このような回路基板１では、切欠き２，３
の周囲の部品実装禁止区域２ａ，３ａは、従来の円形の
同一相当サイズの基準穴に比べて実質上約半減し、実装
禁止区域２ａ，３ａによる回路設計の制約が少なくなる
ため、回路レイアウトの自由度が向上する。その上、実
装禁止区域２ａ，３ａが少なくなるため、たとえ実装禁
止区域２ａ，３ａに電子部品を取付けたとしても、回路
基板１に発生する応力が減少し、ハンダクラックやパタ
ーン配線切れが起こる可能性が相当低くなる。
の周囲の部品実装禁止区域２ａ，３ａは、従来の円形の
同一相当サイズの基準穴に比べて実質上約半減し、実装
禁止区域２ａ，３ａによる回路設計の制約が少なくなる
ため、回路レイアウトの自由度が向上する。その上、実
装禁止区域２ａ，３ａが少なくなるため、たとえ実装禁
止区域２ａ，３ａに電子部品を取付けたとしても、回路
基板１に発生する応力が減少し、ハンダクラックやパタ
ーン配線切れが起こる可能性が相当低くなる。
【００１１】又、位置決め精度にしても、切欠き２，３
が相対する一対のエッジに設けられているため、回路基
板の面内に基準穴を設けた従来の場合と同等の精度が得
られる。しかも、位置決めに際しては、例えば図６に示
すような位置決め用治具５０に突設された基準ピン５
１，５２に、回路基板１のエッジ（即ち切欠き２，３）
を当てるだけでよいため、位置決め作業が容易であるば
かりか、位置決め作業時に回路基板１を傷付ける可能性
が少ない。
が相対する一対のエッジに設けられているため、回路基
板の面内に基準穴を設けた従来の場合と同等の精度が得
られる。しかも、位置決めに際しては、例えば図６に示
すような位置決め用治具５０に突設された基準ピン５
１，５２に、回路基板１のエッジ（即ち切欠き２，３）
を当てるだけでよいため、位置決め作業が容易であるば
かりか、位置決め作業時に回路基板１を傷付ける可能性
が少ない。
【００１２】別実施例に係る回路基板を図２に示す。こ
の回路基板５は、一方のエッジの両端部寄りに形成され
た２個の半円形切欠き６，７と、相対する他方のエッジ
のほぼ中央に形成された１個の半円形切欠き８とを有す
る。回路基板５上にはパターン配線９が設けられ、この
パターン配線９に各種電子部品１０〜１３が実装されて
いる。勿論、パターン配線９のレイアウトは切欠き６，
７，８の周囲の実装禁止区域を避けるものである。
の回路基板５は、一方のエッジの両端部寄りに形成され
た２個の半円形切欠き６，７と、相対する他方のエッジ
のほぼ中央に形成された１個の半円形切欠き８とを有す
る。回路基板５上にはパターン配線９が設けられ、この
パターン配線９に各種電子部品１０〜１３が実装されて
いる。勿論、パターン配線９のレイアウトは切欠き６，
７，８の周囲の実装禁止区域を避けるものである。
【００１３】この回路基板５でも、切欠き６，７，８の
周囲の実装禁止区域（図示せず）は、基板面内に同一相
当サイズの３個の基準穴を設けた場合よりもほぼ半減す
ることになる。又、切欠きが３個設けられているため、
前述の実施例よりも位置決め精度は更に良くなる。図３
は、図４に示す回路基板を複数枚作製する例を示したも
のである。図４に示す回路基板１５は、４つのエッジに
それぞれ半円形切欠き１６，１７，１８，１９が形成さ
れたものである。この回路基板１５を得るには、図３に
示すように、１枚のシート基板２０に各回路基板１５を
リピート配列し、回路基板１５の縦の境界線に円形の穴
２１を、横の境界線に円形の穴２２を、それぞれ穿孔す
ればよい。
周囲の実装禁止区域（図示せず）は、基板面内に同一相
当サイズの３個の基準穴を設けた場合よりもほぼ半減す
ることになる。又、切欠きが３個設けられているため、
前述の実施例よりも位置決め精度は更に良くなる。図３
は、図４に示す回路基板を複数枚作製する例を示したも
のである。図４に示す回路基板１５は、４つのエッジに
それぞれ半円形切欠き１６，１７，１８，１９が形成さ
れたものである。この回路基板１５を得るには、図３に
示すように、１枚のシート基板２０に各回路基板１５を
リピート配列し、回路基板１５の縦の境界線に円形の穴
２１を、横の境界線に円形の穴２２を、それぞれ穿孔す
ればよい。
【００１４】図４のように切欠きの位置を設定した場
合、リピート配列に際して回路基板間にリピート間隔は
不要であり、１枚のシート基板から得られる回路基板の
取れ数に無駄が無くなり、コスト（特に材料費）の高騰
を抑えることができる。因みに、図２のような切欠きの
設定であると、左右の切欠きが対称ではないため、リピ
ート間隔を取る必要があり、その分だけ取れ数が減少す
ることになる。従って、回路基板の取れ数を減らさない
ようにするためには、切欠きの位置をうまく設定するこ
とが望ましく、それには、図４のように切欠きを上下及
び／又は左右対称に設ければよい。
合、リピート配列に際して回路基板間にリピート間隔は
不要であり、１枚のシート基板から得られる回路基板の
取れ数に無駄が無くなり、コスト（特に材料費）の高騰
を抑えることができる。因みに、図２のような切欠きの
設定であると、左右の切欠きが対称ではないため、リピ
ート間隔を取る必要があり、その分だけ取れ数が減少す
ることになる。従って、回路基板の取れ数を減らさない
ようにするためには、切欠きの位置をうまく設定するこ
とが望ましく、それには、図４のように切欠きを上下及
び／又は左右対称に設ければよい。
【００１５】
【発明の効果】以上説明したように、本発明の回路基板
は、切欠きが回路基板の少なくとも２つの異なるエッジ
にそれぞれ少なくとも１個形成されてなるため、下記の
効果を有する。 （１）同一サイズの回路基板の面内に同一相当サイズ及
び個数の基準穴を設ける場合に比べて、切欠きの周囲の
部品実装禁止区域が少なくなるため、回路レイアウトの
自由度が大きくなる。 （２）回路レイアウトの自由度が大きくなることに伴っ
て、パターン配線の面積が減って、電子部品の実装面積
が増え、高密度実装化を図ることができる。 （３）切欠きが回路基板の少なくとも２つの異なるエッ
ジにそれぞれ少なくとも１個形成されているため、回路
基板の面内に基準穴を設ける従来の場合と同等の位置決
め精度が確保され、電気検査時のチェック用ピン当たり
精度も遜色がない。 （４）部品実装禁止区域が少なくなるため、この区域に
電子部品を取付け場合に起こり得るハンダクラックやパ
ターン配線切れの発生が減少する。 （５）切欠きの位置を左右及び／又は上下対称に設定す
ることで、回路基板の作製時にリピート配列する場合、
回路基板の取れ数を減らさずに済む。
は、切欠きが回路基板の少なくとも２つの異なるエッジ
にそれぞれ少なくとも１個形成されてなるため、下記の
効果を有する。 （１）同一サイズの回路基板の面内に同一相当サイズ及
び個数の基準穴を設ける場合に比べて、切欠きの周囲の
部品実装禁止区域が少なくなるため、回路レイアウトの
自由度が大きくなる。 （２）回路レイアウトの自由度が大きくなることに伴っ
て、パターン配線の面積が減って、電子部品の実装面積
が増え、高密度実装化を図ることができる。 （３）切欠きが回路基板の少なくとも２つの異なるエッ
ジにそれぞれ少なくとも１個形成されているため、回路
基板の面内に基準穴を設ける従来の場合と同等の位置決
め精度が確保され、電気検査時のチェック用ピン当たり
精度も遜色がない。 （４）部品実装禁止区域が少なくなるため、この区域に
電子部品を取付け場合に起こり得るハンダクラックやパ
ターン配線切れの発生が減少する。 （５）切欠きの位置を左右及び／又は上下対称に設定す
ることで、回路基板の作製時にリピート配列する場合、
回路基板の取れ数を減らさずに済む。
【図１】一実施例に係る回路基板の斜視図である。
【図２】別実施例に係る回路基板の斜視図である。
【図３】図４に示す回路基板を複数枚作製する場合のリ
ピート配列を示す平面図である。
ピート配列を示す平面図である。
【図４】更に別実施例に係る回路基板の平面図である。
【図５】従来例に係る回路基板の斜視図である。
【図６】図５に示す回路基板を位置決めする時の様子を
示す説明図である。
示す説明図である。
１，５，１５ 回路基板 ２，３ 切欠き ６〜８ 切欠き １６〜１９ 切欠き ２ａ，３ａ 部品実装禁止区域 ９ パターン配線 １０〜１３ 電子部品
Claims (1)
- 【請求項１】パターン配線に電子部品が実装され、少な
くとも２つの異なるエッジにそれぞれ少なくとも１個の
位置決め用の切欠きが形成されてなることを特徴とする
回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5623793A JPH06268342A (ja) | 1993-03-17 | 1993-03-17 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5623793A JPH06268342A (ja) | 1993-03-17 | 1993-03-17 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268342A true JPH06268342A (ja) | 1994-09-22 |
Family
ID=13021495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5623793A Pending JPH06268342A (ja) | 1993-03-17 | 1993-03-17 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268342A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1107347A2 (en) * | 1999-11-30 | 2001-06-13 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device, communication apparatus, and method for manufacturing nonreciprocal circuit device |
| JP2019211605A (ja) * | 2018-06-04 | 2019-12-12 | エネックス株式会社 | プリンタ用メモリ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02138786A (ja) * | 1988-08-19 | 1990-05-28 | Matsushita Electric Ind Co Ltd | 電子部品用セラミック基板とその製造方法 |
-
1993
- 1993-03-17 JP JP5623793A patent/JPH06268342A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02138786A (ja) * | 1988-08-19 | 1990-05-28 | Matsushita Electric Ind Co Ltd | 電子部品用セラミック基板とその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1107347A2 (en) * | 1999-11-30 | 2001-06-13 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device, communication apparatus, and method for manufacturing nonreciprocal circuit device |
| US6710672B2 (en) | 1999-11-30 | 2004-03-23 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device, communication apparatus, and method for manufacturing nonreciprocal circuit device |
| JP2019211605A (ja) * | 2018-06-04 | 2019-12-12 | エネックス株式会社 | プリンタ用メモリ装置 |
| JP2021179643A (ja) * | 2018-06-04 | 2021-11-18 | エネックス株式会社 | プリンタ用メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06268342A (ja) | 回路基板 | |
| JPH06236959A (ja) | リードフレーム及び電子部品搭載基板 | |
| KR970025320A (ko) | 회로기판 | |
| JPH0766543A (ja) | プリント基板 | |
| JPH03151686A (ja) | プリント配線基板 | |
| JP2001210921A (ja) | プリント基板 | |
| JP2938010B1 (ja) | 半導体装置実装位置決め治具及び半導体装置の実装位置決め方法 | |
| JP2755255B2 (ja) | 半導体搭載用基板 | |
| JP2001284491A (ja) | プラスチック基板 | |
| JP3896613B2 (ja) | 電子装置 | |
| JPS6017915Y2 (ja) | 多端子電気素子の実装用治具 | |
| JPH0737329Y2 (ja) | 印刷配線板 | |
| JPH04105390A (ja) | 基板機構 | |
| JPH0645718A (ja) | 印刷配線基板 | |
| JPH0714673U (ja) | 混成集積回路基板 | |
| JPH062276Y2 (ja) | 電子部品実装構造 | |
| JPH04225545A (ja) | 表面実装形集積回路 | |
| JPH0529746A (ja) | 半導体実装基板 | |
| JPH1126893A (ja) | プリント配線板 | |
| JPH03228393A (ja) | プリント配線板 | |
| JPH04369893A (ja) | 電子部品の支持装置 | |
| JP2000012995A (ja) | 回路基板に対する端子部品の取付け装置 | |
| JPH07147481A (ja) | 電子部品の実装方法 | |
| JPH0350889A (ja) | プリント配線基板 | |
| JPH0787221B2 (ja) | 半導体搭載用基板 |