JPH06236959A - リードフレーム及び電子部品搭載基板 - Google Patents
リードフレーム及び電子部品搭載基板Info
- Publication number
- JPH06236959A JPH06236959A JP2292793A JP2292793A JPH06236959A JP H06236959 A JPH06236959 A JP H06236959A JP 2292793 A JP2292793 A JP 2292793A JP 2292793 A JP2292793 A JP 2292793A JP H06236959 A JPH06236959 A JP H06236959A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- component mounting
- islands
- electronic component
- mounting board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 複数に分割されたアイランドのばたつきを確
実に防止でき、もって電子部品搭載装置の高機能化及び
多層化等の要求に確実に対応可能にすること。 【構成】 リードフレームＬf1は３つに分割されたアイ
ランド５ａ〜５ｃを有する。隣接する各アイランド５ａ
〜５ｃ同士は、積層後に除去される一時的な連結部６に
よって三か所で連結されている。電子部品搭載基板９
は、リードフレームＬf1と絶縁基材１，２とを積層した
後に、ドリル加工によって連結部６を除去することによ
って得られる。
実に防止でき、もって電子部品搭載装置の高機能化及び
多層化等の要求に確実に対応可能にすること。 【構成】 リードフレームＬf1は３つに分割されたアイ
ランド５ａ〜５ｃを有する。隣接する各アイランド５ａ
〜５ｃ同士は、積層後に除去される一時的な連結部６に
よって三か所で連結されている。電子部品搭載基板９
は、リードフレームＬf1と絶縁基材１，２とを積層した
後に、ドリル加工によって連結部６を除去することによ
って得られる。
Description
【０００１】
【産業上の利用分野】本発明は、リードフレーム及び電
子部品搭載基板に関するものである。
子部品搭載基板に関するものである。
【０００２】
【従来の技術】近年、半導体チップ（ＩＣチップ）等の
電子部品の小型化・高性能化に伴って、それを搭載する
ための電子部品搭載装置（いわゆる半導体パッケージ）
の多ピン化・小型化・表面実装化が進んでいる。
電子部品の小型化・高性能化に伴って、それを搭載する
ための電子部品搭載装置（いわゆる半導体パッケージ）
の多ピン化・小型化・表面実装化が進んでいる。
【０００３】この種の表面実装用の電子部品搭載装置と
しては、ＱＦＰ（クアッド・フラット・パッケージ）や
ＰＬＣＣ（プラスティック・リーデッド・チップ・キャ
リア）と呼ばれるものが一般に知られている。そして、
ＱＦＰやＰＬＣＣを作製する際には、いわゆるリードフ
レームと呼ばれる金属板材が使用される。
しては、ＱＦＰ（クアッド・フラット・パッケージ）や
ＰＬＣＣ（プラスティック・リーデッド・チップ・キャ
リア）と呼ばれるものが一般に知られている。そして、
ＱＦＰやＰＬＣＣを作製する際には、いわゆるリードフ
レームと呼ばれる金属板材が使用される。
【０００４】図１０には、従来のリードフレーム３０の
一例が示されている。同図によると、複数のリード３１
に囲まれた領域には、積層時のボイド対策として、いわ
ゆるアイランド３２と呼ばれる比較的広面積の部分が設
けられている。そして、このアイランド３２は、通常グ
ランド層（ＧＮＤ層）として使用されていた。
一例が示されている。同図によると、複数のリード３１
に囲まれた領域には、積層時のボイド対策として、いわ
ゆるアイランド３２と呼ばれる比較的広面積の部分が設
けられている。そして、このアイランド３２は、通常グ
ランド層（ＧＮＤ層）として使用されていた。
【０００５】また、近年における電子部品搭載装置の高
機能化に応ずるため、前記アイランド３２をＧＮＤ層ば
かりでなく電源層として機能させることも提案されてい
る。そのためには、図１１に示されるリードフレーム３
８のように、予めアイランド３４を複数に分割してお
き、各アイランド３４にそれぞれ異なる機能を負わせる
ようにしたものがある。
機能化に応ずるため、前記アイランド３２をＧＮＤ層ば
かりでなく電源層として機能させることも提案されてい
る。そのためには、図１１に示されるリードフレーム３
８のように、予めアイランド３４を複数に分割してお
き、各アイランド３４にそれぞれ異なる機能を負わせる
ようにしたものがある。
【０００６】
【発明が解決しようとする課題】ところが、図１１のよ
うに周縁支持部３３ａとリード３３のうちのいくつか３
３ｂとによって各アイランド３４を片持ち支持した場
合、構造上、アイランド３４における非支持側が不安定
で変形し易い状態となる。
うに周縁支持部３３ａとリード３３のうちのいくつか３
３ｂとによって各アイランド３４を片持ち支持した場
合、構造上、アイランド３４における非支持側が不安定
で変形し易い状態となる。
【０００７】このため、エッチング加工時等にアイラン
ド３４がリードフレーム３８と同一平面内に保持されな
くなった状態、即ちアイランド３４がばたついた状態と
なってしまう（図１２参照）。
ド３４がリードフレーム３８と同一平面内に保持されな
くなった状態、即ちアイランド３４がばたついた状態と
なってしまう（図１２参照）。
【０００８】このようなリードフレーム３８と絶縁基材
３５とを積層して電子部品搭載用基板３６を製造する
と、外層の導体回路３７と内層に位置するアイランド３
４との距離（層間距離）が場所によって異なる結果とな
る。このため、インピーダンスの整合が充分にとれなく
なってしまう。
３５とを積層して電子部品搭載用基板３６を製造する
と、外層の導体回路３７と内層に位置するアイランド３
４との距離（層間距離）が場所によって異なる結果とな
る。このため、インピーダンスの整合が充分にとれなく
なってしまう。
【０００９】また、アイランド３４上に直にチップ部品
を搭載するために図１２にて二点鎖線で示すようなザグ
リ加工を行った場合、アイランド３４が傾いていると、
その表面を絶縁基材３５から確実に露出させることが困
難となる。
を搭載するために図１２にて二点鎖線で示すようなザグ
リ加工を行った場合、アイランド３４が傾いていると、
その表面を絶縁基材３５から確実に露出させることが困
難となる。
【００１０】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、複数に分割されたアイランドのば
たつきを確実に防止でき、もって電子部品搭載装置の高
機能化及び多層化等の要求に確実に応ずることができる
リードフレーム及び電子部品搭載基板を提供することに
ある。
であり、その目的は、複数に分割されたアイランドのば
たつきを確実に防止でき、もって電子部品搭載装置の高
機能化及び多層化等の要求に確実に応ずることができる
リードフレーム及び電子部品搭載基板を提供することに
ある。
【００１１】
【課題を解決するための手段】上記の課題を解決するた
めに、第一の発明では、複数に分割されたアイランドを
有するリードフレームにおいて、隣接する各アイランド
同士を後に除去される一時的な連結部によって連結した
ことをその要旨としている。
めに、第一の発明では、複数に分割されたアイランドを
有するリードフレームにおいて、隣接する各アイランド
同士を後に除去される一時的な連結部によって連結した
ことをその要旨としている。
【００１２】また、第二の発明では、複数に分割された
アイランドを有しかつ隣接する各アイランド同士が一時
的な連結部によって連結されているリードフレームと、
絶縁基材とを積層した後、前記連結部を除去したことを
その要旨としている。
アイランドを有しかつ隣接する各アイランド同士が一時
的な連結部によって連結されているリードフレームと、
絶縁基材とを積層した後、前記連結部を除去したことを
その要旨としている。
【００１３】
【作用】本発明の構成にすると、各アイランドが周囲の
リードによって支持されるばかりでなく連結部によって
も支持された状態となるため、リードフレームの剛性が
向上する。その結果、リードフレームに変形が生じ難く
なり、アイランドのばたつきが確実に防止される。
リードによって支持されるばかりでなく連結部によって
も支持された状態となるため、リードフレームの剛性が
向上する。その結果、リードフレームに変形が生じ難く
なり、アイランドのばたつきが確実に防止される。
【００１４】
〔実施例１〕以下、本発明をリードフレームを用いた電
子部品搭載基板に具体化した一実施例を図１及び図２に
基づき詳細に説明する。
子部品搭載基板に具体化した一実施例を図１及び図２に
基づき詳細に説明する。
【００１５】図２に示されるように、電子部品搭載基板
９は、１枚のリードフレームＬf1とそのリードフレーム
Ｌf1を上下両面から挟持する絶縁基材１，２とによって
構成されている。絶縁基材１，２表面の所定位置には、
外層の導体回路１ａ，２ａが形成されている。また、前
記導体回路１ａ，２ａのうちのいくつかは、基板表裏を
貫通する図示しないめっきスルーホールを介して電気的
に接続されている。
９は、１枚のリードフレームＬf1とそのリードフレーム
Ｌf1を上下両面から挟持する絶縁基材１，２とによって
構成されている。絶縁基材１，２表面の所定位置には、
外層の導体回路１ａ，２ａが形成されている。また、前
記導体回路１ａ，２ａのうちのいくつかは、基板表裏を
貫通する図示しないめっきスルーホールを介して電気的
に接続されている。
【００１６】まず、本実施例１にて用いられるリードフ
レームＬf1の構成等について説明する。図１に示される
ように、本実施例１のリードフレームＬf1は、外枠部３
と、複数本のリード４，４ａ，４ｂ，４ｃと、外縁支持
部４ｄと、各アイランド５ａ〜５ｃと、一時的な連結部
６とを備えている。なお、リードフレームＬf1は、例え
ば鉄／ニッケル合金、銅合金、コバルト合金等の金属板
材をエッチング加工または金型等にて打ち抜き加工する
ことによって作製される。
レームＬf1の構成等について説明する。図１に示される
ように、本実施例１のリードフレームＬf1は、外枠部３
と、複数本のリード４，４ａ，４ｂ，４ｃと、外縁支持
部４ｄと、各アイランド５ａ〜５ｃと、一時的な連結部
６とを備えている。なお、リードフレームＬf1は、例え
ば鉄／ニッケル合金、銅合金、コバルト合金等の金属板
材をエッチング加工または金型等にて打ち抜き加工する
ことによって作製される。
【００１７】リードフレームＬf1を構成している外枠部
３は、図１に示されるように略正方形状を呈している。
外枠部３の四辺からはそれぞれ複数本のリード４，４
ａ，４ｂ，４ｃが延設され、外枠部３の四隅からは外縁
支持部４ｄが延設されている。また、前記各リード４，
４ａ，４ｂ，４ｃの自由端には、略円形状のターミナル
Ｔが形成されている。
３は、図１に示されるように略正方形状を呈している。
外枠部３の四辺からはそれぞれ複数本のリード４，４
ａ，４ｂ，４ｃが延設され、外枠部３の四隅からは外縁
支持部４ｄが延設されている。また、前記各リード４，
４ａ，４ｂ，４ｃの自由端には、略円形状のターミナル
Ｔが形成されている。
【００１８】外枠部３内の領域の略中央部には、略正方
形状の外形を有する平坦部５が配置されており、その平
坦部５は異なる機能を備えた３つのアイランド５ａ，５
ｂ，５ｃに分割されている。本実施例では、前記各アイ
ランド５ａ〜５ｃのうち、最も広面積を有するアイラン
ド５ａが電子部品搭載基板におけるＧＮＤ層として機能
するようになっている。また、他のアイランド５ｂ，５
ｃは、それぞれ電子部品搭載基板における第一の電源層
及び第二の電源層として機能するようになっている。
形状の外形を有する平坦部５が配置されており、その平
坦部５は異なる機能を備えた３つのアイランド５ａ，５
ｂ，５ｃに分割されている。本実施例では、前記各アイ
ランド５ａ〜５ｃのうち、最も広面積を有するアイラン
ド５ａが電子部品搭載基板におけるＧＮＤ層として機能
するようになっている。また、他のアイランド５ｂ，５
ｃは、それぞれ電子部品搭載基板における第一の電源層
及び第二の電源層として機能するようになっている。
【００１９】ＧＮＤ層として機能するアイランド５ａ
は、ＧＮＤ層用リード４ａと外縁支持部４ｄとを介して
外枠部３に接続されている。第一の電源層として機能す
るアイランド５ｂは、第一の電源層用リード４ｂと外縁
支持部４ｄとを介して外枠部３に接続されている。第二
の電源層として機能するアイランド５ｃは、第二の電源
層用リード４ｃと外縁支持部４ｄとを介して外枠部３に
接続されている。
は、ＧＮＤ層用リード４ａと外縁支持部４ｄとを介して
外枠部３に接続されている。第一の電源層として機能す
るアイランド５ｂは、第一の電源層用リード４ｂと外縁
支持部４ｄとを介して外枠部３に接続されている。第二
の電源層として機能するアイランド５ｃは、第二の電源
層用リード４ｃと外縁支持部４ｄとを介して外枠部３に
接続されている。
【００２０】そして、隣接する各アイランド５ａ〜５ｃ
同士は、後に除去される一時的な連結部６によって互い
に連結される。図１に示されるように、本実施例１の各
連結部６は、５ａ−５ｂ間、５ａ−５ｃ間及び５ｂ−５
ｃ間の三か所に設けられている。なお、図１にて破線で
示された円形状の部分は、後にドリル加工等によって除
去されるべき領域Ｒ1 を示している。
同士は、後に除去される一時的な連結部６によって互い
に連結される。図１に示されるように、本実施例１の各
連結部６は、５ａ−５ｂ間、５ａ−５ｃ間及び５ｂ−５
ｃ間の三か所に設けられている。なお、図１にて破線で
示された円形状の部分は、後にドリル加工等によって除
去されるべき領域Ｒ1 を示している。
【００２１】次に、このリードフレームＬf1を用いて電
子部品搭載基板９を製造する手順について述べる。リー
ドフレームＬf1と共に積層される絶縁基材１，２として
は、例えばポリイミド樹脂、エポキシ樹脂、ビスマレイ
ミド・トリアジン樹脂等の熱硬化性樹脂をガラスクロス
等に含浸させたプリプレグ等が使用される。積層工程を
経て一体化されたリードフレームＬf1及び絶縁基材１，
２にはドリル加工が施され、基板９の三か所に貫通孔７
が形成される。その結果、各アイランド５ａ〜５ｃを連
結していた各連結部６は除去され、各アイランド５ａ〜
５ｃが互いに電気的に独立した状態となる。なお、この
ときには各連結部６の幅よりも大きな径のドリルが用い
られる。
子部品搭載基板９を製造する手順について述べる。リー
ドフレームＬf1と共に積層される絶縁基材１，２として
は、例えばポリイミド樹脂、エポキシ樹脂、ビスマレイ
ミド・トリアジン樹脂等の熱硬化性樹脂をガラスクロス
等に含浸させたプリプレグ等が使用される。積層工程を
経て一体化されたリードフレームＬf1及び絶縁基材１，
２にはドリル加工が施され、基板９の三か所に貫通孔７
が形成される。その結果、各アイランド５ａ〜５ｃを連
結していた各連結部６は除去され、各アイランド５ａ〜
５ｃが互いに電気的に独立した状態となる。なお、この
ときには各連結部６の幅よりも大きな径のドリルが用い
られる。
【００２２】さて、本実施例１のリードフレームＬf1の
ような構成にすると、各アイランド５ａ〜５ｃは外縁支
持部４ｄ及びリード４ａ〜４ｃによって周囲から支持さ
れるのみならず、各連結部６によっても支持された状態
となる。従って、外縁支持部及びリードのみによって片
持ち支持された従来のリードフレームに比較して、剛性
が改善される。このため、エッチング加工時等のような
ハンドリングの際においても、リードフレームＬf1に変
形が生じ難くなる。そして、アイランド５ａ〜５ｃのば
たつきも確実に防止され、各アイランド５ａ〜５ｃはリ
ードフレームＬf1と同一平面内に確実に保持されること
となる。
ような構成にすると、各アイランド５ａ〜５ｃは外縁支
持部４ｄ及びリード４ａ〜４ｃによって周囲から支持さ
れるのみならず、各連結部６によっても支持された状態
となる。従って、外縁支持部及びリードのみによって片
持ち支持された従来のリードフレームに比較して、剛性
が改善される。このため、エッチング加工時等のような
ハンドリングの際においても、リードフレームＬf1に変
形が生じ難くなる。そして、アイランド５ａ〜５ｃのば
たつきも確実に防止され、各アイランド５ａ〜５ｃはリ
ードフレームＬf1と同一平面内に確実に保持されること
となる。
【００２３】しかも、上述のようなドリル加工を施せ
ば、役目を終えて不要となった各連結部６を容易にかつ
確実に除去することができるという利点がある。以上の
ようなことから、実施例１のリードフレームＬf1及び電
子部品搭載基板９によれば、電子部品搭載装置の高機能
化及び多層化等の要求に確実に応ずることが可能とな
る。 〔実施例２〕次に、実施例２におけるリードフレームを
用いた電子部品搭載基板を図３及び図４に基づき詳細に
説明する。
ば、役目を終えて不要となった各連結部６を容易にかつ
確実に除去することができるという利点がある。以上の
ようなことから、実施例１のリードフレームＬf1及び電
子部品搭載基板９によれば、電子部品搭載装置の高機能
化及び多層化等の要求に確実に応ずることが可能とな
る。 〔実施例２〕次に、実施例２におけるリードフレームを
用いた電子部品搭載基板を図３及び図４に基づき詳細に
説明する。
【００２４】図４に示されるように、実施例２の電子部
品搭載基板１０も１枚のリードフレームＬf2と絶縁基材
１，２とからなり、絶縁基材１，２表面の所定位置には
外層の導体回路１ａ，２ａが形成されている。図３に
は、実施例２のリードフレームＬf2が示されている。な
お、リードフレームＬf2は前記実施例１のリードフレー
ムＬf1とほぼ等しい構成を有しているため、ここでは両
者Ｌf2，Ｌf1の相違点を中心に説明する。
品搭載基板１０も１枚のリードフレームＬf2と絶縁基材
１，２とからなり、絶縁基材１，２表面の所定位置には
外層の導体回路１ａ，２ａが形成されている。図３に
は、実施例２のリードフレームＬf2が示されている。な
お、リードフレームＬf2は前記実施例１のリードフレー
ムＬf1とほぼ等しい構成を有しているため、ここでは両
者Ｌf2，Ｌf1の相違点を中心に説明する。
【００２５】リードフレームＬf2の隣接する各アイラン
ド５ａ〜５ｃ同士も、後に除去される一時的な連結部１
１によって互いに連結される。但し、本実施例２では、
連結部１１は３つのアイランド５ａ〜５ｃ間を接続する
ような位置に１つだけ設けられる。
ド５ａ〜５ｃ同士も、後に除去される一時的な連結部１
１によって互いに連結される。但し、本実施例２では、
連結部１１は３つのアイランド５ａ〜５ｃ間を接続する
ような位置に１つだけ設けられる。
【００２６】このような構成にした場合でも、前記実施
例１のときと同様の作用・効果を奏することは明白であ
る。加えて、この構成であると、図３にて破線で示され
た領域Ｒ2 のみを後にドリル加工等によって除去すれば
良いことになるため、製造工程上有利になり、生産性も
向上する。 〔実施例３〕次に、実施例３におけるリードフレームを
用いた電子部品搭載基板を図５〜図９に基づき詳細に説
明する。
例１のときと同様の作用・効果を奏することは明白であ
る。加えて、この構成であると、図３にて破線で示され
た領域Ｒ2 のみを後にドリル加工等によって除去すれば
良いことになるため、製造工程上有利になり、生産性も
向上する。 〔実施例３〕次に、実施例３におけるリードフレームを
用いた電子部品搭載基板を図５〜図９に基づき詳細に説
明する。
【００２７】図７〜図９に示されるように、実施例３の
電子部品搭載基板２０は１枚のリードフレームＬf3と絶
縁基材２１，２２とによって構成されている。前記基板
２０は、コンデンサ等のチップ部品を搭載するためのチ
ップ部品搭載部Ｃ2 と、ＩＣチップ等を搭載するための
チップ部品搭載部Ｃ1 とを備えている。絶縁基材２１，
２２の所定位置には、配線パターンやボンディングパッ
ド等といった外層の導体回路２１ａ，２２ａが形成され
ている。また、前記導体回路２１ａ，２２ａのうちのい
くつかは、基板表裏を貫通するめっきスルーホール２９
を介して電気的に接続されている。
電子部品搭載基板２０は１枚のリードフレームＬf3と絶
縁基材２１，２２とによって構成されている。前記基板
２０は、コンデンサ等のチップ部品を搭載するためのチ
ップ部品搭載部Ｃ2 と、ＩＣチップ等を搭載するための
チップ部品搭載部Ｃ1 とを備えている。絶縁基材２１，
２２の所定位置には、配線パターンやボンディングパッ
ド等といった外層の導体回路２１ａ，２２ａが形成され
ている。また、前記導体回路２１ａ，２２ａのうちのい
くつかは、基板表裏を貫通するめっきスルーホール２９
を介して電気的に接続されている。
【００２８】図５及び図６に示されるように、実施例３
のリードフレームＬf3は、外枠部２３と、複数本のリー
ド２４，２４ａ，２４ｂと、各アイランド２５ａ，２５
ｂと、一時的な連結部２６とを備えている。
のリードフレームＬf3は、外枠部２３と、複数本のリー
ド２４，２４ａ，２４ｂと、各アイランド２５ａ，２５
ｂと、一時的な連結部２６とを備えている。
【００２９】外枠部２３内の領域の略中央部には、略正
方形状の外形を有する平坦部２５が配置されており、そ
の平坦部２５は２つのアイランド２５ａ，２５ｂに分割
されている。本実施例では、大きめのアイランド２５ａ
が電子部品搭載基板におけるＧＮＤ層として機能し、小
さめのアイランド５ｂが第一の電源層として機能するよ
うになっている。なお、ＧＮＤ層として機能するアイラ
ンド２５ａは、ＧＮＤ層用リード２４ａを介して外枠部
２３に接続されている。第一の電源層として機能するア
イランド２５ｂは、第一の電源層用リード２４ｂを介し
て外枠部２３に接続されている。
方形状の外形を有する平坦部２５が配置されており、そ
の平坦部２５は２つのアイランド２５ａ，２５ｂに分割
されている。本実施例では、大きめのアイランド２５ａ
が電子部品搭載基板におけるＧＮＤ層として機能し、小
さめのアイランド５ｂが第一の電源層として機能するよ
うになっている。なお、ＧＮＤ層として機能するアイラ
ンド２５ａは、ＧＮＤ層用リード２４ａを介して外枠部
２３に接続されている。第一の電源層として機能するア
イランド２５ｂは、第一の電源層用リード２４ｂを介し
て外枠部２３に接続されている。
【００３０】そして、図５及び図６に示されるように、
隣接する各アイランド２５ａ，２５ｂ同士は、後に除去
される一時的な連結部２６によって互いに連結されてい
る。なお、本実施例３では連結部２６はハーフエッチ等
によって作製され、その厚さはリードフレームＬf3の他
の部分よりも薄くなるように設定されている（図６参
照）。また、リードフレームＬf3の剛性を良くするため
に、連結部２６の幅は前記実施例１，２の連結部６，１
１よりも広めにとられている。
隣接する各アイランド２５ａ，２５ｂ同士は、後に除去
される一時的な連結部２６によって互いに連結されてい
る。なお、本実施例３では連結部２６はハーフエッチ等
によって作製され、その厚さはリードフレームＬf3の他
の部分よりも薄くなるように設定されている（図６参
照）。また、リードフレームＬf3の剛性を良くするため
に、連結部２６の幅は前記実施例１，２の連結部６，１
１よりも広めにとられている。
【００３１】次に、このリードフレームＬf3を用いて電
子部品搭載基板２０を製造する手順について述べる。積
層工程を経て一体化された基板２０には、まず前記チッ
プ部品搭載部Ｃ1 となる凹部がザグリ加工によって形成
される。そして、このとき基板２０から露出する金属面
がＩＣチップ等を搭載するためのダイパッド２５a2とな
る（図９参照）。なお、この場合のザグリ加工の深さ
は、リードフレームＬf3を完全に貫通しない程度に調節
される。
子部品搭載基板２０を製造する手順について述べる。積
層工程を経て一体化された基板２０には、まず前記チッ
プ部品搭載部Ｃ1 となる凹部がザグリ加工によって形成
される。そして、このとき基板２０から露出する金属面
がＩＣチップ等を搭載するためのダイパッド２５a2とな
る（図９参照）。なお、この場合のザグリ加工の深さ
は、リードフレームＬf3を完全に貫通しない程度に調節
される。
【００３２】そして、常法に従ってめっき等を施すこと
により外層の導体回路２１ａ，２２ａを形成した後、今
度は前記チップ部品搭載部Ｃ2 となる凹部がザグリ加工
によって形成される。このとき、２つのアイランド２５
ａ，２５ｂを連結していた連結部２６は除去され、両者
２５ａ，２５ｂは電気的に独立した状態となる（図８参
照）。そして、上記のザグリ加工によって基板２０から
露出する部分が、それぞれチップ部品の各端子をはんだ
付けするときのパッド２５a1，２５b1となる。
により外層の導体回路２１ａ，２２ａを形成した後、今
度は前記チップ部品搭載部Ｃ2 となる凹部がザグリ加工
によって形成される。このとき、２つのアイランド２５
ａ，２５ｂを連結していた連結部２６は除去され、両者
２５ａ，２５ｂは電気的に独立した状態となる（図８参
照）。そして、上記のザグリ加工によって基板２０から
露出する部分が、それぞれチップ部品の各端子をはんだ
付けするときのパッド２５a1，２５b1となる。
【００３３】さて、以上のような実施例３の構成にした
場合でも、前記実施例１，２のときと同様の作用・効果
を奏することは明白である。加えて、この構成による
と、ザグリ加工を行うと同時に連結部２６も除去される
という利点がある。
場合でも、前記実施例１，２のときと同様の作用・効果
を奏することは明白である。加えて、この構成による
と、ザグリ加工を行うと同時に連結部２６も除去される
という利点がある。
【００３４】また、アイランド２５ａ，２５ｂに傾斜が
生じないため、ザグリ加工の精度が向上する。よって、
基板２０から確実にアイランド２５ａ，２５ｂの所定部
分を露出させることができ、もってチップ部品搭載部Ｃ
1 ，Ｃ2 を確実に形成することができる。
生じないため、ザグリ加工の精度が向上する。よって、
基板２０から確実にアイランド２５ａ，２５ｂの所定部
分を露出させることができ、もってチップ部品搭載部Ｃ
1 ，Ｃ2 を確実に形成することができる。
【００３５】なお、本発明は上記実施例のみに限定され
ることはなく、以下のように変更することが可能であ
る。例えば、 （ａ）リードフレームＬf1〜Ｌf3における各アイランド
５ａ〜５ｃ，２５ａ，２５ｂのレイアウトは、前記各実
施例１〜３にて示されたもののみに限定されることはな
い。また、アイランド５ａ〜５ｃ，２５ａ，２５ｂの分
割数も、その基板に必要とされる機能の種類・数等に応
じて適宜変更することが可能である。
ることはなく、以下のように変更することが可能であ
る。例えば、 （ａ）リードフレームＬf1〜Ｌf3における各アイランド
５ａ〜５ｃ，２５ａ，２５ｂのレイアウトは、前記各実
施例１〜３にて示されたもののみに限定されることはな
い。また、アイランド５ａ〜５ｃ，２５ａ，２５ｂの分
割数も、その基板に必要とされる機能の種類・数等に応
じて適宜変更することが可能である。
【００３６】（ｂ）連結部６，１１，２６を除去し得る
方法としては前記ドリル加工及びザグリ加工のほかに
も、例えばパンチング加工等がある。また、実施例１，
２のような場合であっても必ずしも貫通孔７とする必要
はなく、リードフレームＬf1〜Ｌf2より深い部分に達す
る非貫通孔であっても良い。
方法としては前記ドリル加工及びザグリ加工のほかに
も、例えばパンチング加工等がある。また、実施例１，
２のような場合であっても必ずしも貫通孔７とする必要
はなく、リードフレームＬf1〜Ｌf2より深い部分に達す
る非貫通孔であっても良い。
【００３７】（ｃ）勿論、ハーフエッチされた実施例３
のような連結部２６であってもドリル加工等によって除
去することは可能である。 （ｄ）一枚のリードフレームＬf1〜Ｌf3に二枚の絶縁基
材１，２，２１，２２を積層した実施例１〜３の電子部
品搭載基板の構成に限定されることはなく、複数枚のリ
ードフレームＬf1〜Ｌf3を用いて更なる多層化を図って
も良い。
のような連結部２６であってもドリル加工等によって除
去することは可能である。 （ｄ）一枚のリードフレームＬf1〜Ｌf3に二枚の絶縁基
材１，２，２１，２２を積層した実施例１〜３の電子部
品搭載基板の構成に限定されることはなく、複数枚のリ
ードフレームＬf1〜Ｌf3を用いて更なる多層化を図って
も良い。
【００３８】
【発明の効果】以上詳述したように、本発明のリードフ
レーム及び電子部品搭載基板によれば、隣接するアイラ
ンド間に上述のような連結部を設けているため、複数に
分割されたアイランドのばたつきを確実に防止でき、も
って電子部品搭載装置の高機能化及び多層化等の要求に
確実に対応できるという優れた効果を奏する。
レーム及び電子部品搭載基板によれば、隣接するアイラ
ンド間に上述のような連結部を設けているため、複数に
分割されたアイランドのばたつきを確実に防止でき、も
って電子部品搭載装置の高機能化及び多層化等の要求に
確実に対応できるという優れた効果を奏する。
【図１】実施例１のリードフレームを示す部分拡大平面
図である。
図である。
【図２】図１のリードフレームを用いた電子部品搭載基
板を示す部分拡大概略正断面図である。
板を示す部分拡大概略正断面図である。
【図３】実施例２のリードフレームを示す部分拡大平面
図である。
図である。
【図４】図３のリードフレームを用いた電子部品搭載基
板を示す部分拡大概略正断面図である。
板を示す部分拡大概略正断面図である。
【図５】実施例３のリードフレームを示す部分拡大平面
図である。
図である。
【図６】図５のリードフレームのアイランドのＡ−Ａ線
における断面拡大図である。
における断面拡大図である。
【図７】図５のリードフレームを用いた電子部品搭載基
板を示す部分拡大平面図である。
板を示す部分拡大平面図である。
【図８】図７のＣ−Ｃ線における概略断面拡大図であ
る。
る。
【図９】図７のＢ−Ｂ線における概略断面拡大図でる。
【図１０】従来のリードフレームを示す部分拡大平面図
である。
である。
【図１１】複数に分割されたアイランドを持つ従来のリ
ードフレームを示す部分拡大平面図である。
ードフレームを示す部分拡大平面図である。
【図１２】図１１のリードフレームを用いた従来の電子
部品搭載基板を示す部分拡大概略正断面図である。
部品搭載基板を示す部分拡大概略正断面図である。
５ａ，２５ａ…（ＧＮＤ層として機能する）アイラン
ド、５ｂ，２５ｂ…（第一の電源層として機能する）ア
イランド、５ｃ…（第二の電源層として機能する）アイ
ランド、Ｌf1，Ｌf2，Ｌf3…リードフレーム、６，１
１，２６…（一時的な）連結部、１，２，２１，２２…
絶縁基材、９，１０，２０…電子部品搭載基板。
ド、５ｂ，２５ｂ…（第一の電源層として機能する）ア
イランド、５ｃ…（第二の電源層として機能する）アイ
ランド、Ｌf1，Ｌf2，Ｌf3…リードフレーム、６，１
１，２６…（一時的な）連結部、１，２，２１，２２…
絶縁基材、９，１０，２０…電子部品搭載基板。
Claims (2)
- 【請求項１】複数に分割されたアイランドを有するリー
ドフレームにおいて、隣接する各アイランド同士を後に
除去される一時的な連結部によって連結したことを特徴
とするリードフレーム。 - 【請求項２】複数に分割されたアイランドを有しかつ隣
接する各アイランド同士が一時的な連結部によって連結
されているリードフレームと、絶縁基材とを積層した
後、前記連結部を除去したことを特徴する電子部品搭載
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2292793A JPH06236959A (ja) | 1993-02-10 | 1993-02-10 | リードフレーム及び電子部品搭載基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2292793A JPH06236959A (ja) | 1993-02-10 | 1993-02-10 | リードフレーム及び電子部品搭載基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236959A true JPH06236959A (ja) | 1994-08-23 |
Family
ID=12096269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2292793A Pending JPH06236959A (ja) | 1993-02-10 | 1993-02-10 | リードフレーム及び電子部品搭載基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06236959A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773878A (en) * | 1995-10-28 | 1998-06-30 | Institute Of Microelectronics National University Of Singapore | IC packaging lead frame for reducing chip stress and deformation |
| WO1999057763A1 (en) * | 1998-05-06 | 1999-11-11 | Conexant Systems, Inc. | Leadframe having a paddle with an isolated area and a single paddle having a semiconductor device and a passive electronic component |
| US6384478B1 (en) | 1998-05-06 | 2002-05-07 | Conexant Systems, Inc. | Leadframe having a paddle with an isolated area |
| US6583501B2 (en) * | 1999-02-09 | 2003-06-24 | Institute Of Microelectronics | Lead frame for an integrated circuit chip (integrated circuit peripheral support) |
| US6900527B1 (en) * | 2001-09-19 | 2005-05-31 | Amkor Technology, Inc. | Lead-frame method and assembly for interconnecting circuits within a circuit module |
| US7187063B2 (en) | 2002-07-29 | 2007-03-06 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
| CN104465596A (zh) * | 2014-12-05 | 2015-03-25 | 苏州日月新半导体有限公司 | 引线框架、半导体封装体及其制造方法 |
| US9349628B2 (en) | 2013-02-25 | 2016-05-24 | Advanced Micro Devices, Inc. | Method and an alignment plate for engaging a stiffener frame and a circuit board |
| JP2019075430A (ja) * | 2017-10-13 | 2019-05-16 | 株式会社三井ハイテック | リードフレームの製造方法及びリードフレーム |
-
1993
- 1993-02-10 JP JP2292793A patent/JPH06236959A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773878A (en) * | 1995-10-28 | 1998-06-30 | Institute Of Microelectronics National University Of Singapore | IC packaging lead frame for reducing chip stress and deformation |
| WO1999057763A1 (en) * | 1998-05-06 | 1999-11-11 | Conexant Systems, Inc. | Leadframe having a paddle with an isolated area and a single paddle having a semiconductor device and a passive electronic component |
| US6335564B1 (en) | 1998-05-06 | 2002-01-01 | Conexant Systems, Inc. | Single Paddle having a semiconductor device and a passive electronic component |
| US6384478B1 (en) | 1998-05-06 | 2002-05-07 | Conexant Systems, Inc. | Leadframe having a paddle with an isolated area |
| US6583501B2 (en) * | 1999-02-09 | 2003-06-24 | Institute Of Microelectronics | Lead frame for an integrated circuit chip (integrated circuit peripheral support) |
| US6900527B1 (en) * | 2001-09-19 | 2005-05-31 | Amkor Technology, Inc. | Lead-frame method and assembly for interconnecting circuits within a circuit module |
| US7187063B2 (en) | 2002-07-29 | 2007-03-06 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
| US7494838B2 (en) | 2002-07-29 | 2009-02-24 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
| US7541665B2 (en) | 2002-07-29 | 2009-06-02 | Yamaha Corporation | Lead frame for a magnetic sensor |
| US8138757B2 (en) | 2002-07-29 | 2012-03-20 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
| US9349628B2 (en) | 2013-02-25 | 2016-05-24 | Advanced Micro Devices, Inc. | Method and an alignment plate for engaging a stiffener frame and a circuit board |
| CN104465596A (zh) * | 2014-12-05 | 2015-03-25 | 苏州日月新半导体有限公司 | 引线框架、半导体封装体及其制造方法 |
| JP2019075430A (ja) * | 2017-10-13 | 2019-05-16 | 株式会社三井ハイテック | リードフレームの製造方法及びリードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098407B2 (en) | Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate | |
| US7639473B2 (en) | Circuit board structure with embedded electronic components | |
| CN1329968C (zh) | 利用无引线电镀工艺制造的封装基片及其制造方法 | |
| KR100499003B1 (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| US20040150080A1 (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| JP2000216289A (ja) | 半導体装置用パッケ―ジ | |
| US20070096271A1 (en) | Substrate frame | |
| JPH06236959A (ja) | リードフレーム及び電子部品搭載基板 | |
| JP2001358257A (ja) | 半導体装置用基板の製造方法 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| JP2002334953A (ja) | 配線基板の加工方法 | |
| KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP3994312B2 (ja) | プリント配線板およびその製造方法およびインターポーザ基板 | |
| JPH06112395A (ja) | 混成集積回路装置 | |
| JPH01795A (ja) | 多層プリント配線板 | |
| JP2755255B2 (ja) | 半導体搭載用基板 | |
| JPH0669662A (ja) | 多層プリント配線板 | |
| JP2006294825A (ja) | 半導体集積回路装置 | |
| JP4137295B2 (ja) | Ｃｓｐ用テープキャリアの製造方法 | |
| JPH0590764A (ja) | 電子部品搭載用基板の製造方法 | |
| JPH0722756A (ja) | 多層プリント配線板の製造方法 |