JP5367319B2 - キャパシタおよびその製造方法 - Google Patents

キャパシタおよびその製造方法 Download PDF

Info

Publication number
JP5367319B2
JP5367319B2 JP2008179744A JP2008179744A JP5367319B2 JP 5367319 B2 JP5367319 B2 JP 5367319B2 JP 2008179744 A JP2008179744 A JP 2008179744A JP 2008179744 A JP2008179744 A JP 2008179744A JP 5367319 B2 JP5367319 B2 JP 5367319B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
metal coating
paste
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008179744A
Other languages
English (en)
Other versions
JP2010086974A (ja
Inventor
本 雅 郎 宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2008179744A priority Critical patent/JP5367319B2/ja
Publication of JP2010086974A publication Critical patent/JP2010086974A/ja
Application granted granted Critical
Publication of JP5367319B2 publication Critical patent/JP5367319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は印刷法により形成するキャパシタおよびその製造方法に係わり、特に電気特性を改善したキャパシタの構造およびその製造方法に関する。
近年、電子装置の高性能化のために、高集積の受動素子に対する市場ニーズが増大している。また、プリント配線板上に搭載されていた各種の受動素子は、電子装置を小型化するのに大きな障害要因として一般に認識されている。
特に、半導体能動素子の入出力端子数が増加することによって、その能動素子の周囲により多くの受動素子の確保空間が要求されているが、これは簡単に解決できる問題ではない。
代表的な受動素子には、キャパシタがある。キャパシタには、稼動周波数の高周波化によりインダクタンス成分を減少させるための適切な配置が要求される。たとえば、安定的な電源供給に使用されるデカップリングキャパシタは、高周波化による誘導インダクタンスを低減させるために、入力端子と最近接距離の位置に配置されることが要求される。
このような小型化および高周波化の要求を満たすために、多様な形態の低ESL積層型キャパシタが開発されてきたが、従来のMLCC(多層セラミックキャパシタ)は、ディスクリート素子として上記問題を克服するのに根本的な限界がある。
ところでキャパシタは、電気回路の素子として多く使用されるので、仮にこれらがプリント配線板内に内蔵できると、その基板の面積を効果的に減らすことが可能となる。したがって、最近は内蔵型キャパシタの開発が活発に行われている。
内蔵型キャパシタは、プリント配線板に内蔵された形態として、製品の大きさを減少させることができる。また、能動素子の入力端子に近接した位置に配置することができるので、配線長さを最短化して寄生インダクタンス成分を大きく低減することができる。
このようにキャパシタを内蔵する効果としては、基板の小型化のみならず、電気特性の向上が見込まれる。ただし、内蔵したとしても、形成方法によっては電気特性が向上しない場合がある。
スクリーン印刷法によりキャパシタを形成する際、第1の電極の上に誘電体層を形成し、その後、誘電体層の上に第2の電極を形成する。この平行平板構造のキャパシタを形成する際、容量を増加させるためには、誘電体層の誘電率の増加、電極面積の増加、電極間距離の縮小が挙げられる。そして、高密度化を進める製法の観点からは、電極面積を増やすことよりも電極間距離を小さくすることが有効である。
しかし、電極間距離を小さくすることで、電極間のマイグレーション耐性が低下することから、この電極間マイグレーション耐性を向上するために電極に銅ペーストを用いている。
銅ペーストは、銅粒子が酸化され易いことから酸化還元剤がペースト中に混合されている。しかし、銅粒子の酸化を完全に防止できないため、酸化膜で覆われた銅粒子により形成された電極にはキャパシタ成分が寄生し、なお且つ銅ペーストと回路との接点部にもキャパシタ成分が寄生している。
このことから、電気特性の安定化に向けては、ペースト自体に寄生するキャパシタ成分の低減に加え、第2電極と回路との接点部に寄生するキャパシタ成分も低減させる必要がある。
特許文献1(P2)に記載のキャパシタ内蔵プリント配線板は、回路と第2電極ペーストとの接点部に寄生するキャパシタ成分に着目し、誘電体層を形成する前に第2電極の接点部となる回路に、予め銀ペーストを印刷形成することで課題を解決している。
しかし、この手法は、電極ペースト自体に寄生するキャパシタ成分を考慮していないことから、電気特性が不安定である。これらのことから、電気特性が安定したキャパシタを安価に作り込む技術が望まれていた。
図2(1)ないし(4)は、従来のキャパシタを内蔵したプリント配線板の製造方法を示す断面図である。図2(1)に示すように、先ずポリイミド等の絶縁ベース材の両面に銅箔等の第1の導体層、第2の導体層を有する、所謂、両面銅張積層板21を用意し、第1の導体層にキャパシタの第1電極22と、第2電極との接点部とビア用のランドおよび所要の配線からなる回路23を形成する。
その第2電極との接点部に銀ペースト層24を印刷形成した(図2(2))後に、第1電極22上に誘電体層25を形成し(図2(3))、その後、誘電体層25上および電極接点部に形成した銀ペースト層24上に第2電極26を形成することで、キャパシタ27を得る(図2(4))。
特開昭63-222413号公報
このように、基板の小型化、および電気特性の向上を目的として受動部品の基板への内蔵化が求められている。しかし、従来の印刷による方法では、電気特性が安定したキャパシタを形成することは困難である。
本発明は上述の点を考慮してなされたもので、印刷法により電気特性の安定したキャパシタを提供すること、および安価に歩留まり良く製造する方法を提供することを目的とする。
上記目的達成のため、本願では、次の各発明を提供する。
第1の発明によれば、
高誘電率の誘電体層を挟んで第1および第2の電極が積層されてなるキャパシタにおいて、
前記第2の電極に接続される電極接点用配線が、前記誘電体層上に前記第1の電極の周囲を取り囲むように配され、
前記第2の電極は、前記誘電体層に接するように配される、マイグレーション耐性のある第1の金属塗装膜と、前記第1の金属塗装膜の上に配されて前記電極接点用配線と接続される、寄生キャパシタ成分が少ない第2の金属塗装膜とが積層されて構成された
ことを特徴とするキャパシタ、
が提供される。
また第2の発明によれば、
基板表面に、第1の電極、誘電体層および第2の電極を順次積層してキャパシタを製造する方法において、
前記第2の電極に接続される前記基板上の電極接点用配線が、前記第1の電極の周囲を取り囲むように配された配線基板を用意し、
前記第1の電極を覆うように高誘電率の誘電体ペーストを印刷し熱硬化して誘電体層を形成し、
前記誘電体層の上に、マイグレーション耐性のある第1の導電体ペーストを、前記第1の電極よりも大きな広がりを持ち、前記誘電体層よりも小さな広がりを持つように塗布して第1の金属塗装膜を形成し、
寄生キャパシタ成分の少ない第2の導電体ペーストを、前記第1の金属塗装膜を覆い、かつ前記電極接点用配線と接続されるように塗布して第2の金属塗装膜を形成する
ことを特徴とするキャパシタの製造方法、
が提供される。
これらの特徴により、本発明は次のような効果を奏する。
本発明によれば、キャパシタの第2電極にマイグレーション耐性のある導電性ペースト、例えば銅ペーストを用いることにより、電極間マイグレーション耐性を向上させることができる。そして、キャパシタの第2電極の銅ペースト上に、ペースト中の寄生キャパシタ成分が少ない銀ペーストを形成し、回路との接点部を電極周囲の配線にも広げることで、銅ペースト中での電荷の移動量が低減されることから、ペースト中の寄生キャパシタ成分の影響を低減できるためにキャパシタの電気特性を安定化することができる。
また、本発明によれば、キャパシタの第2電極の銅ペースト上に銀ペーストを形成し、回路との接点部を電極周囲の配線にも広げることで、銅ペースト中での電荷の移動量が低減されることから、ペースト中の寄生キャパシタ成分の影響を低減できるためにキャパシタの電気特性を安定化することができる。
以下、図1Aおよび図1Bを参照して本発明の実施例を説明する。
図1Aおよび図1Bは、本発明の1実施例を示す断面工程図である。先ず、図1A(1a)、図1A(1b)に示すように、ポリイミド等の絶縁ベース材1の両面に銅箔等の第1の金属箔2、第2の金属箔3を有する、所謂、両面銅張積層板4を用意し、第1の金属箔2の所要位置に通常のフォトファブリケーション手法によるエッチング手法を用いて、キャパシタの第1電極5を形成すると同時に、電極接点用ランド6、電極接点用配線7、および所要の配線パターンを形成する。
なお、ベース材には25μm厚のポリイミドを用い、金属箔は12μmの電解銅箔を用いた。キャパシタの容量は、電極面積、電極間距離および電極間に形成する材料を適宜選定することによって決定するが、ここでの電極面積は100mmとした。
次に、図1A(1b)のA−A線に沿う断面図である図1A(2)に示すように、キャパシタの電極接点用ランド6および電極接点用配線7の上に、銀ペーストの塗布により銀ペースト層8を形成した。
用いたペーストは、アサヒ化研製銀ペースト「LS-506J」で、250メッシュの平織りステンレススクリーン版を用いて印刷し、ボックス型熱風オーブンにより150℃、30minの熱硬化を行った。
この銀ペースト層8の形成には、スクリーン印刷法を用いたが、金を始めとする各種貴金属のめっき法を適用して銀ペースト層8に相当するものを形成することもできる。
次いで、図1A(3)に示すように、誘電体層9をキャパシタの第1電極5上に形成した。ここでの高誘電ペーストの形成にはスクリーン印刷法を用いたが、インクジェット等の印刷法も適用することができる。
用いたペーストはアサヒ化研製「CX−16」であり、500メッシュの平織りステンレススクリーン版を用いて印刷し、ボックス型熱風オーブンにより150℃、30minの熱硬化を行った。誘電体層9の膜厚は、熱硬化後で6μmであった。
続いて、図1B(4)に示すように、誘電体層9の上に、キャパシタの第2電極10を銅ペーストの塗布により形成した。この第2電極10の形成にはスクリーン印刷法を用いたが、インクジェット印刷法またはディスペンス印刷法等を適用することもできる。
用いた導電ペーストは、アサヒ化研製銅ペースト「ACP-060」で、250メッシュの平織りステンレススクリーン版を用いて印刷し、ボックス型熱風オーブンにより150℃、30minの熱硬化を行った。第2電極10には、他の銅ペースト、カーボンペースト等の電極間マイグレーションが発生し難いペーストであれば、何れも適用可能である。
この後、図1B(5a)および図1B(5a)のB-B線に沿う断面である図1B(5b)に示すように、キャパシタの第2電極10、電極接点用ランド6、電極接点用配線7上に銀ペースト11を形成した。
用いたペーストは、アサヒ化研製銀ペースト「LS-506J」で、250メッシュの平織りステンレススクリーン版を用いて印刷し、ボックス型熱風オーブンにより150℃、30minの熱硬化を行うことで、電気特性が安定したキャパシタ12を得ることができた。
この工程により形成したキャパシタの容量は7.5nFであり、容量のばらつきは5%以内に収まっていることを確認した。
これまでキャパシタは、回路と点で接続していたが、本発明の手法を用いれば配線により回路とキャパシタとの接続を行うことができる。マイグレーション耐性を向上させるために電極ペーストに銅ペーストを適用するが、銅ペースト中にはキャパシタ成分が寄生することから、その銅ペースト層の上に銀ペースト層を形成し、その銀ペースト層により回路と接続させることで、回路およびキャパシタの接点に寄生するキャパシタ成分、ならびに銅ペースト中のキャパシタ成分の影響を低減することができる。
このことから、印刷法により電気特性の安定したキャパシタを安価に歩留まり良く製造することができる。
本発明の1実施例におけるキャパシタの製造工程図。 本発明の1実施例におけるキャパシタの製造工程図。 従来工法によるキャパシタの断面図。
符号の説明
1 絶縁ベース材
2 第1の金属箔
3 第2の金属箔
4 両面銅張積層板
5 第1電極
6 電極接点用ランド
7 電極接点用配線
8 銀ペースト
9 誘電体層
10 第2電極(第1の金属塗膜層)
11 銀ペースト(第2の金属塗膜層)
12 本発明によるキャパシタ
21 両面銅張積層板
22 第1電極
23 回路
24 銀ペースト
25 誘電体層
26 第2電極
27 従来工法によるキャパシタ

Claims (4)

  1. 高誘電率の誘電体層を挟んで第1および第2の電極が積層されてなるキャパシタにおいて、
    前記第2の電極に接続される電極接点用配線が、前記誘電体層上に前記第1の電極の周囲を取り囲むように配され、
    前記第2の電極は、前記誘電体層に接するように配される、マイグレーション耐性のある第1の金属塗装膜と、前記第1の金属塗装膜の上に配されて前記電極接点用配線と接続される、寄生キャパシタ成分が少ない第2の金属塗装膜とが積層されて構成された
    ことを特徴とするキャパシタ。
  2. 請求項1記載のキャパシタにおいて、
    前記第1の金属塗装膜は銅の塗装膜であり、
    前記第2の金属塗装膜は銀の塗装膜であることを特徴とするキャパシタ。
  3. 基板表面に、第1の電極、誘電体層および第2の電極を順次積層してキャパシタを製造する方法において、
    前記第2の電極に接続される前記基板上の電極接点用配線が、前記第1の電極の周囲を取り囲むように配された配線基板を用意し、
    前記第1の電極を覆うように高誘電率の誘電体ペーストを印刷し熱硬化して誘電体層を形成し、
    前記誘電体層の上に、マイグレーション耐性のある第1の導電体ペーストを、前記第1の電極よりも大きな広がりを持ち、前記誘電体層よりも小さな広がりを持つように塗布して第1の金属塗装膜を形成し、
    寄生キャパシタ成分の少ない第2の導電体ペーストを、前記第1の金属塗装膜を覆い、かつ前記電極接点用配線と接続されるように塗布して第2の金属塗装膜を形成する
    ことを特徴とするキャパシタの製造方法。
  4. 請求項記載のキャパシタの製造方法において、
    前記第1の金属塗装膜は銅ペーストであり、
    前記第2の金属塗装膜は銀ペーストである
    ことを特徴とするキャパシタの製造方法。
JP2008179744A 2008-07-10 2008-07-10 キャパシタおよびその製造方法 Active JP5367319B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008179744A JP5367319B2 (ja) 2008-07-10 2008-07-10 キャパシタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008179744A JP5367319B2 (ja) 2008-07-10 2008-07-10 キャパシタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2010086974A JP2010086974A (ja) 2010-04-15
JP5367319B2 true JP5367319B2 (ja) 2013-12-11

Family

ID=42250693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008179744A Active JP5367319B2 (ja) 2008-07-10 2008-07-10 キャパシタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5367319B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58107656A (ja) * 1981-12-21 1983-06-27 Kyocera Corp 金の層を有する電子部品
JPH08125302A (ja) * 1994-10-20 1996-05-17 Hokuriku Electric Ind Co Ltd コンデンサ付き回路基板及び該回路基板を用いた多層回路基板
JPH0917689A (ja) * 1995-06-28 1997-01-17 Hokuriku Electric Ind Co Ltd 印刷コンデンサとその製造方法

Also Published As

Publication number Publication date
JP2010086974A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
JP2009094333A (ja) キャパシタを内蔵したプリント配線板およびその製造方法
JP5404312B2 (ja) 電子装置
US8053673B2 (en) Capacitor embedded printed circuit board
JP4760789B2 (ja) 積層コンデンサ、回路基板及び回路モジュール
US20160042857A1 (en) Chip electronic component and board having the same
KR102298381B1 (ko) 적층 세라믹 콘덴서
JP2009054973A (ja) 積層コンデンサおよびコンデンサ実装基板
JP2015037177A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JPWO2005067359A1 (ja) セラミック多層基板
US20150021077A1 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JP2006237520A (ja) 薄型多端子コンデンサおよびその製造方法
JPWO2008044483A1 (ja) 複合電気素子
JP4839824B2 (ja) コンデンサ内蔵基板およびその製造方法
JPWO2018221131A1 (ja) 電子部品
JP4933318B2 (ja) 印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用するインバーター
JP2011103385A (ja) 電子部品実装構造
JP2006121046A (ja) 回路基板
JP2001155953A (ja) 三次元搭載用多端子積層セラミックコンデンサ
JP2009054974A (ja) 積層コンデンサおよびコンデンサ実装基板
JP5367319B2 (ja) キャパシタおよびその製造方法
CN106341945B (zh) 一种柔性线路板及其制作方法
JP2008098487A (ja) 固体電解コンデンサおよび固体電解コンデンサ内蔵基板と、それらの製造方法
JP2009252764A (ja) 電子部品内蔵配線基板
JP2001244367A (ja) 電気素子内蔵配線基板
JP2005158903A (ja) 固体電解コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130911

R150 Certificate of patent or registration of utility model

Ref document number: 5367319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250