JPH08125302A - コンデンサ付き回路基板及び該回路基板を用いた多層回路基板 - Google Patents

コンデンサ付き回路基板及び該回路基板を用いた多層回路基板

Info

Publication number
JPH08125302A
JPH08125302A JP6255252A JP25525294A JPH08125302A JP H08125302 A JPH08125302 A JP H08125302A JP 6255252 A JP6255252 A JP 6255252A JP 25525294 A JP25525294 A JP 25525294A JP H08125302 A JPH08125302 A JP H08125302A
Authority
JP
Japan
Prior art keywords
circuit board
capacitor
electrode
printed
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6255252A
Other languages
English (en)
Inventor
Ichiro Ishiyama
一郎 石山
Ichiro Nagare
一郎 流
Hiroyuki Kurokawa
寛幸 黒川
Masaki Kato
雅記 嘉藤
Koji Azuma
紘二 東
Kazuo Nomura
和雄 野村
Nobutsugu Nakanuma
展次 中沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Priority to JP6255252A priority Critical patent/JPH08125302A/ja
Publication of JPH08125302A publication Critical patent/JPH08125302A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】プリント基板上に形成する印刷コンデンサの高
容量化を図ることができる印刷コンデンサ付き回路基板
を提供する。 【構成】絶縁基板として銅張積層板1を用いる。印刷コ
ンデンサ3の第1の電極2aを、銅張積層板の表面に銅
箔によって形成する。第1の電極2aの上には、誘電ペ
ーストを用いて誘電層4aを形成し、誘電層4aの上に
導電塗料を用いて第2の電極5aを形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、基板上にコンデンサが
印刷されてなる印刷コンデンサ付き回路基板に関するも
のである。
【0002】
【従来の技術】一般的な印刷コンデンサは、セラミック
(基板)のグリーンシートに銀電極(第1の電極)を形
成するためのガラス銀塗料を印刷し、更にその上に誘電
ペーストを塗布し、例えば900℃程度の高温によりグ
リーンシートと銀塗料と誘電ペーストとを一緒に焼成し
て、セラミック基板と第1の電極と誘電層とを形成し、
誘電層の上に更に銀電極(第2の電極)を形成して製造
する。このように基板としてセラミックを使用する場合
には、高温で焼結しなければならないが、誘電層の誘電
率を高くできるために、比較的大きな容量のコンデンサ
を得ることができる。これに対してガラス・エポキシ基
板等のプリント基板上に、印刷コンデンサを形成する技
術もある。この技術では、プリント基板の上にレジン銀
ペースト等の導電ペーストを塗布して第1の電極を形成
し、この第1の電極の上に誘電ペーストを塗布して誘電
層を形成し、更に誘電層の上に導電ペーストを塗布して
第2の電極を形成して印刷コンデンサ付き回路基板を形
成する。
【0003】
【発明が解決しようとする課題】セラミック基板上に印
刷コンデンサを形成すれば、印刷コンデンサを高容量化
することができるものの、印刷コンデンサ付き回路基板
の価格が非常に高くなる。特にセラミック基板を大型化
した場合には、回路基板の価格は非常に高くなる。その
上、セラミック基板の回路基板の多層化には不向きであ
る。
【0004】これに対してプリント基板に印刷コンデン
サを形成した印刷コンデンサ付き回路基板は、印刷コン
デンサの容量はあまり高くできないものの、印刷コンデ
ンサ付き回路基板の価格を安価なものとすることができ
る上、回路基板の多層化が容易である。しかしながら従
来の印刷コンデンサ付き回路基板のように、第1の電極
を導電ペーストを用いて形成した場合には、第1の電極
の表面から突出する導電性粉末または導電性粒子が誘電
層の内部に食い込んで、印刷コンデンサの高容量化を阻
害する問題があった。
【0005】本発明の目的は、プリント基板を用いてし
かも印刷コンデンサの高容量化を図ることができる印刷
コンデンサ付き回路基板及び該回路基板を用いた多層回
路基板を提供することにある。
【0006】本発明の他の目的は、銅張積層板を用いて
も接続線の断線が生じることのない印刷コンデンサ付き
回路基板を提供することにある。
【0007】本発明の更に他の目的は、印刷コンデンサ
の第2の電極に接続される接続線の断線を少ない印刷回
数で防止できる印刷コンデンサ付き回路基板を提供する
ことにある。
【0008】本発明の別の目的は、印刷コンデンサの第
2の電極に接続される接続線のアンダーコートを簡単に
形成できる印刷コンデンサ付き回路基板を提供すること
にある。
【0009】本発明の更に別の目的は、マイグレーショ
ンの発生が少ない印刷コンデンサ付き回路基板を提供す
ることにある。
【0010】本発明の他の目的は、容量の大きな印刷コ
ンデンサを備えた印刷コンデンサ付き回路基板を提供す
ることにある。
【0011】本発明の他の目的は、印刷コンデンサの容
量の変化が少ない印刷コンデンサ付き回路基板を用いた
多層回路基板を提供することにある。
【0012】
【課題を解決するための手段】本発明は、絶縁基板の表
面に印刷コンデンサが形成されてなるコンデンサ付き回
路基板を改良の対象とする。
【0013】本発明においては、絶縁基板として銅張積
層板を用いる。銅張積層板は、少なくとも一方の面に銅
箔回路を有していればよく、両面に銅箔回路が形成され
ていてもよい。そして印刷コンデンサの第1の電極を、
銅張積層板の表面に銅箔によって形成する。第1の電極
の上には、誘電ペーストを用いて誘電層を形成し、誘電
層の上に導電塗料を用いて第2の電極を形成する。誘電
層及び第2の電極の形成方法並びに誘電ペースト及び導
電塗料の材料は任意であるが、銅張積層板の基材はガラ
スエポキシ基板やポリイミド基板のように耐熱性が低い
基材が多いため、銅張積層板の基材の耐熱温度の範囲内
で形成できる方法と材料とを選択する必要がある。
【0014】銅箔により第1の電極を形成した場合に、
第2の電極と銅張積層板の表面に銅箔によって形成され
た接続部とを導電塗料を用いて形成する接続線によって
接続する場合、接続線が銅箔の端部の角部によって切断
または断線されるおそれがある。そこで本発明では、銅
箔の端部の角部による接続線の切断または断線の防止の
ために、接続線が第1の電極の端部の角部により切断さ
れるのを防止するように誘電層が第1の電極の端部を越
えて延びる延長部を有している。即ち、誘電層を形成す
る際に、誘電ペーストを用いて第1の電極の端部を越え
て延びる延長部を同時に形成する。この延長部は、第1
の電極の端部の角部を覆って、この角部を緩やかなもの
とする。別の見方をすると、延長部は接続線と第1の電
極の端部の角部との間に緩衝層を形成する。このような
延長部を設けると、銅箔からなる第1の電極の端部の角
部によって接続線が切断されることはなくなる。特に本
発明のように、誘電層によって延長部を形成すると、延
長部を形成するための印刷作業を別に行う必要がないた
め、少ない製造工数でしかも安価に回路基板を製造でき
る。
【0015】また導電塗料により形成する接続線の下に
は、アンダーコートを施すことが好ましい。その場合、
前述の誘電層の延長部を更に接続線のアンダーコートを
構成するように形成すると、延長部及びアンダーコート
の両方を形成するための印刷作業を別に行う必要がない
ため、少ない製造工数でしかも安価に回路基板を製造で
きる。
【0016】印刷コンデンサ付き回路基板の上には、印
刷抵抗体及び銅箔からなるインダクタンスの少なくとも
一方を更に形成してもよいのは勿論である。なお印刷抵
抗体を形成する場合には、印刷コンデンサの第2の電極
を形成するための導電塗料を用いて印刷抵抗体が接続さ
れる銅箔からなる接続部の角部を覆う緩衝層を形成し、
誘電層を形成する誘電ペーストを用いて印刷抵抗体のア
ンダーコートを形成すれば、製造工数を大幅に少なくす
ることができる。
【0017】第2の電極を形成するために用いる導電塗
料としては、銀レジンペースト塗料等を用いることがで
きるが、この導電塗料として特に導電材の主材料として
銅を用い副材料として銀を用いた銅銀ペースト塗料を用
いると、銀マイグレーションの発生を有効に防止できる
だけでなく、回路基板を安価に製造できる。
【0018】また前述の通り、誘電層を形成するために
用いる誘電ペーストの材料も任意であるが、誘電ペース
トを焼成して誘電層を形成する際の焼成温度は、銅張積
層板の耐熱温度によって制限を受けるため、焼成温度を
あまり高くすることはできない。ちなみに焼成は、例え
ば200℃以下低温焼成となる。そのために誘電層の高
容量化が難しい。特に、既存の技術で低温焼成により誘
電層を形成するためには、誘電ペースト中にレジンバイ
ンダを含ませる必要がある。レジンバインダは、焼成後
も誘電層内に残留するため、印刷コンデンサの容量及び
誘電特性(特に周波数特性)は、誘電粉末とバインダの
それぞれの容量及び誘電特性によって左右される。発明
者の研究の結果、現段階では種々の誘電材料の中でもチ
タン酸バリウム,チタン酸ストロンチウム等のチタン酸
塩を用いると、低温焼成でも比較的高い誘電率が得られ
る上、優れた周波数特性が得られることが判った。また
誘電層の誘電率を高くするために、バインダとして誘電
率の高いものを用いたところ、誘電率は高くなってもコ
ンデンサの周波数特性が悪くなることを見出した。そこ
でバインダを用いる場合には、チタン酸塩よりも誘電率
の低いレジン系バインダを用いることが好ましいことが
判った。このようなバインダとしては、例えばシアノレ
ジンバインダを用いることができる。
【0019】本発明の印刷コンデンサ付き回路基板を用
いて多層回路基板を製造することもできる。印刷コンデ
ンサ付き回路基板に形成される印刷コンデンサは、容量
は余り大きくない。そのため印刷コンデンサ付き回路基
板の用途は必ずしも広くなく、現状ではマイクロコンピ
ュータのCPUやMPU等を搭載するデジタル用の回路
基板等に用いることができる。このような用途では、回
路基板の多層化が行われており、印刷コンデンサ付き回
路基板を用いて多層回路基板を構成する必要がある。多
層回路基板を製造する場合には、内層板の上にエポキシ
樹脂等の熱硬化性樹脂を含浸した少なくとも1枚のプリ
プレグを置き、更にその上にリジッドな基板(外装板)
を置き、加圧下で加熱して多層回路基板を製造する。多
層化の際に印刷コンデンサに加わる熱とプリプレグに含
浸した樹脂から出て多層回路板内に残る水分または湿気
が、印刷コンデンサの特性に影響を与える。そこで多層
化する場合には、多層化の前にコンデンサ付き回路基板
の少なくとも印刷コンデンサを覆うようにエポキシ樹脂
のオーバーコートを施しておく。このオーバコートに用
いるエポキシ樹脂は、印刷コンデンサの誘電層の焼成温
度よりも低い温度で硬化するものを用いるのが好まし
い。このようなオーバコートを形成しておくと、多層化
の際に、このオーバコートが印刷コンデンサに対する熱
緩衝層となる上、水分または湿気を遮る防湿層となるた
め、多層化が容易になる。
【0020】
【作用】銅箔の表面は平面であって凹凸がない。そのた
め第1の電極を銅箔により形成すると、第1の電極が誘
電層の内部に入り込むことはなく、印刷コンデンサの容
量が低下するのを防止することができ、比較的容量の大
きな印刷コンデンサを形成することができる。
【0021】
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。図1は、本発明の印刷コンデンサ付き回路基
板の一実施例の要部の拡大断面図であり、図2は、図1
に示した要部の平面図である。これらの図において、1
は表面に銅箔の回路パターン2を備えた銅張積層板であ
り、3は印刷コンデンサであり、4は誘電塗料または誘
電ペーストによって形成された誘電塗料層であり、5は
導電塗料によって形成された導電塗料層である。なお銅
張積層板1の上には、複数の印刷コンデンサが形成され
ている。
【0022】本実施例ではガラスエポキシ基板の片面上
に銅箔が積層され、この銅箔がエッチングされて回路パ
ターン2が形成された銅張積層板1を用いている。回路
パンターン2中の2aで示した部分は印刷コンデンサ3
の第1の電極を構成しており、2bで示した部分は印刷
コンデンサ3の後述する第2の電極5aが接続される接
続部である。
【0023】本実施例の第1の電極2aは矩形状をなし
ているが、その形状は任意である。誘電塗料層4は、第
1の電極2aと接続部2bの両者に跨がるようにして誘
電塗料または誘電ペーストを用いて形成されている。こ
の誘電塗料層4のうち、第1の電極2aの上に形成され
た部分が印刷コンデンサ3の誘電層4aを形成してお
り、第1の電極2aの端部の角部を越えて接続部2b側
に延びる部分が延長部4bを構成しており、その他の部
分が接続線5bのアンダーコート4cを構成している。
アンダーコート4cは、接続部2bの角部を覆うように
形成されている。このようにすることにより、接続線5
bが銅箔からなる接続部2bの角部によって切断される
のを防止している。
【0024】誘電塗料層4は、レジンバインダと高誘電
材料と溶媒とを混練して作った誘電ペーストを銅張積層
板1の上にスクリーン印刷したのち、所定の温度で焼成
して形成する。高誘電材料としてチタン酸バリウム、チ
タン酸ストロンチウム等のチタン酸塩を用い、レジンバ
インダとしてチタン酸塩よりも誘電率の低いレジン系バ
インダを用いることが好ましい。このようなレジン系バ
インダとしては、例えばシアノレジンバインダ等を用い
ることができる。
【0025】例えば、具体的に試験例では、チタン酸バ
リウム76重量%、シアノレジン19重量%、溶媒(ジ
メチルホルムアミド)5重量%を混練して誘電ペースト
を作った。この誘電ペースと用いて、150℃で焼成し
て得た誘電層4aの誘電率は約70であった。同じ配合
比率で、チタン酸バリウムにチタン酸ストロンチウムを
加えて焼成した誘電体粉末を用いた場合の誘電率は73
であった。ちなみにシアノレジンの誘電率は、約10で
ある。そして誘電塗料層4の厚みは、10〜30μmで
ある。
【0026】導電塗料層5は、第2の電極5aと接続線
5bとを構成する。第2の電極5aは、銅箔からなる第
1の電極2aの上に位置する部分であり、第1の電極2
aから外れた部分が第2の電極5aを接続部2bに接続
するための接続線5bを構成している。本実施例では、
第1の電極2aはエッチングにより形成されるため、第
2の電極5aの塗布面積によりコンデンサの容量調整を
行う。所望の容量を得るためには、第2の電極5aの塗
布面積を変えればよい。第2の電極5aの形状パターン
は任意である。本実施例では、この導電塗料層5を銅銀
塗料即ち銅銀ペーストにより形成している。銅銀ペース
トは、導電材の主成分が銅からなり、副成分として銀を
用いるものである。銅と銀の比率は、95:5である。
このような比率の銅銀塗料を用いると、銀マイグレーシ
ョンの発生を大幅に抑制することができる。なお導電塗
料層5の焼成温度または硬化温度は、誘電塗料層4の焼
成温度または硬化温度よりも低い温度になるように、導
電塗料層5を形成する導電ペーストに用いる熱硬化性樹
脂を選択する。このようにすると導電塗料層5を形成す
る際に熱で、誘電層4aの特性が大幅な影響を受けるこ
とがない。なお熱の影響を考慮して設計する場合には、
導電塗料層5の焼成温度を誘電塗料層4の焼成温度より
高くしてもよいのは勿論である。
【0027】なお本実施例では、第1の電極2aが誘電
層4aよりもかなり大きくなっている。図1及び図2で
見て、誘電層4aの左側にある第1の電極2aの露出部
分は、この回路基板の上に更に他の回路基板を積層する
場合に、上の回路基板と下の回路基板とを電気的に接続
する際に利用する接続ランドとなるものである。
【0028】上記実施例には、印刷コンデンサのみを示
してあるが、同じ銅張積層板1上に印刷抵抗やインダク
タンスを形成してもよいのは勿論である。インダクタン
スは、銅箔で形成してもよいし、また導電塗料により形
成してもよい。
【0029】また銅張積層板1の裏面に銅箔または導電
塗料により形成された回路パターンを形成し、表面の銅
箔かならなる回路パターンと裏面の回路パターンとを、
銅張積層板1を厚み方向に貫通するスルーホール導体に
より接続して、回路の高密度化を図るようにしてもよ
い。
【0030】本実施例では、誘電塗料層4の延長部4b
のにみよって、銅箔からなる第1の電極2aの端部の角
部による導電塗料層5の切断の防止を図っているが、図
3に示すように第1の電極2aの端部の角部を絶縁塗料
により覆って緩衝層6を形成しもよい。このような緩衝
層6は、印刷コンデンサ3の容量の関係で、誘電塗料層
4の厚みが薄くなる場合に特に効果を発揮する。したが
って誘電塗料層4の厚みが厚い場合には、このような緩
衝層6は不要である。
【0031】図4は本発明の他の実施例を示している。
この実施例では、銅張積層板1の上に印刷抵抗体8を形
成する。図4において、2cは印刷抵抗体が接続される
接続部であり、9は導電塗料層であり、10はアンダー
コートであり、11は抵抗調整用の上部電極であり、1
2はオーバーコートである。導電塗料層9は、銅箔かか
らなる接続部2cと第1の電極2aの接続表面の酸化防
止機能と、銅箔の角部で導電塗料層9が切断されるのを
防止する緩衝層を形成する機能とを備えている。本実施
例においては、この導電塗料層9を、印刷コンデンサの
第2の電極5aを形成する導電塗料層5を形成する際に
同じ導電塗料によって同時に形成する。また印刷抵抗体
8のアンダーコート10も誘電層4aを形成する誘電塗
料層4と形成する誘電ペーストによって同時に形成す
る。このようにすると、印刷回数が減るため、回路基板
の製造コストを大幅に下げることができる。
【0032】また本実施例においては、回路基板の表面
に印刷抵抗体8及び印刷コンデンサ3の表面を覆うよう
に、エポキシ樹脂等の熱硬化性樹脂からなるオーバーコ
ート12を形成する。このオーバーコートは各素子の機
械的な保護の他に、この回路基板を内装として多層回路
基板を形成する場合の熱緩衝層または防湿層として機能
する。多層回路基板を製造する場合には、内層板として
用いるこの回路基板の上に熱硬化性樹脂を含浸した少な
くとも1枚のプリプレグを置き、更にその上にリジッド
な基板(外装板)を置き、加圧下で加熱して多層回路基
板を製造する。多層化の際に印刷コンデンサに加わる熱
とプリプレグに含浸した樹脂から出て多層回路基板内に
残る水分または湿気の影響は、オーバーコート12によ
って抑制される。
【0033】
【発明の効果】本発明によれば、第1の電極を銅箔によ
り形成するため、第1の電極が誘電層の内部に入り込む
ことはなく、印刷コンデンサの容量が低下するのを防止
することができ、比較的容量の大きな印刷コンデンサを
形成することができる利点がある。
【0034】また誘電層に延長部を設けると、銅箔から
なる第1の電極の端部の角部によって接続線が切断され
ることがなくなる。その上、誘電層によって延長部を形
成すると、延長部を形成するための印刷作業を別に行う
必要がないため、少ない製造工数でしかも安価に回路基
板を製造できる利点がある。
【0035】更に誘電層の延長部を延ばして接続線のア
ンダーコートを構成するように形成すると、延長部及び
アンダーコートの両方を形成するための印刷作業を別に
行う必要がなくなるため、少ない製造工数でしかも安価
に回路基板を製造できる利点がある。
【図面の簡単な説明】
【図1】本発明の印刷コンデンサ付き回路基板の一実施
例の要部の拡大断面図である。
【図2】図1に示した要部の平面図である。
【図3】本発明の変形例を示す拡大断面図である。
【図4】本発明の他の実施例の要部拡大断面図である。
【符号の説明】
1 銅張積層板 2 回路パターン 2a 第1の電極 2b,2c 接続部 3 印刷コンデンサ 4 誘電塗料層 4a 誘電層 4b 延長部 4c アンダーコート 5 導電塗料層 5a 第2の電極 5b 接続線 6 緩衝層 8 印刷抵抗体 9 導電塗料層 10 アンダーコート 11 上部電極 12 オーバーコート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 嘉藤 雅記 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内 (72)発明者 東 紘二 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内 (72)発明者 野村 和雄 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内 (72)発明者 中沼 展次 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板の表面に印刷コンデンサが形成さ
    れてなるコンデンサ付き回路基板であって、 前記絶縁基板は銅張積層板からなり、 前記印刷コンデンサは、 前記銅張積層板の表面に銅箔によって形成された第1の
    電極と、 前記第1の電極の上に誘電ペーストを用いて形成された
    誘電層と、 前記誘電層の上に導電塗料を用いて形成された第2の電
    極とからなることを特徴とするコンデンサ付き回路基
    板。
  2. 【請求項2】前記銅張積層板の表面に銅箔によって形成
    された接続部と前記第2の電極とが導電塗料を用いて形
    成された接続線によって接続されており、 前記誘電層は前記接続線が前記第1の電極の端部の角部
    により切断されるのを防止するように前記第1の電極の
    端部を越えて延びる延長部を有していることを特徴とす
    る請求項1に記載のコンデンサ付き回路基板。
  3. 【請求項3】前記誘電層の前記延長部は前記接続線のア
    ンダーコートを構成するように形成されている請求項2
    に記載のコンデンサ付き回路基板。
  4. 【請求項4】前記銅張積層板上には印刷抵抗体及び銅箔
    からなるインダクタンスの少なくと一方が形成されてい
    る請求項2または3に記載のコンデンサ付き回路基板。
  5. 【請求項5】印刷コンデンサの第2の電極を形成するた
    めの導電塗料を用いて前記印刷抵抗体が接続される銅箔
    からなる接続部の角部の上に緩衝層が形成され、前記誘
    電層を形成する誘電ペーストを用いて前記印刷抵抗体の
    アンダーコートが形成されている請求項4に記載のコン
    デンサ付き回路基板。
  6. 【請求項6】前記第2の電極は銅銀ペースト塗料を用い
    て形成されている請求項1に記載のコンデンサ付き回路
    基板。
  7. 【請求項7】前記誘電ペーストはバインダとチタン酸バ
    リウム、チタン酸ストロンチウム等のチタン酸塩とを混
    練したものからなり、 前記バインダとして前記チタン酸塩よりも誘電率の低い
    レジン系バインダを用いることを特徴とする請求項1に
    記載のコンデンサ付き回路基板。
  8. 【請求項8】複数の回路基板がプリプレグを介して積層
    されてなる多層回路基板であって、 前記複数の回路基板の内層に用いられる回路基板として
    請求項1乃至7のいずれか1つに記載のコンデンサ付き
    回路基板が用いられ、 前記コンデンサ付き回路基板の少なくとも前記印刷コン
    デンサを覆うようにエポキシ樹脂のオーバーコートが施
    されていることを特徴とする多層回路基板。
JP6255252A 1994-10-20 1994-10-20 コンデンサ付き回路基板及び該回路基板を用いた多層回路基板 Withdrawn JPH08125302A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6255252A JPH08125302A (ja) 1994-10-20 1994-10-20 コンデンサ付き回路基板及び該回路基板を用いた多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6255252A JPH08125302A (ja) 1994-10-20 1994-10-20 コンデンサ付き回路基板及び該回路基板を用いた多層回路基板

Publications (1)

Publication Number Publication Date
JPH08125302A true JPH08125302A (ja) 1996-05-17

Family

ID=17276163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6255252A Withdrawn JPH08125302A (ja) 1994-10-20 1994-10-20 コンデンサ付き回路基板及び該回路基板を用いた多層回路基板

Country Status (1)

Country Link
JP (1) JPH08125302A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303282A (ja) * 2004-03-16 2005-10-27 E I Du Pont De Nemours & Co 厚膜誘電性組成物および厚膜導電性組成物
JP2006147683A (ja) * 2004-11-17 2006-06-08 Toppan Printing Co Ltd 部品を内蔵した多層配線基板の製造方法
JP2006324477A (ja) * 2005-05-19 2006-11-30 Toppan Printing Co Ltd 受動素子内蔵配線板およびその製造方法
JP2007005593A (ja) * 2005-06-24 2007-01-11 Toppan Printing Co Ltd 配線基板及び配線基板の製造方法
JP2010086974A (ja) * 2008-07-10 2010-04-15 Nippon Mektron Ltd キャパシタおよびその製造方法
US8062539B2 (en) 2004-08-10 2011-11-22 Mitsui Mining & Smelting Co., Ltd. Method for manufacturing multilayer printed wiring board and multilayer printed wiring board obtained by the same
US8205329B2 (en) 2004-08-11 2012-06-26 Mitsuimining & Smelting Co., Ltd. Method for manufacturing dielectric layer constituting material, dielectric layer constituting material obtained thereby; method for manufacturing capacitor circuit forming piece using dielectric layer constituting material, capacitor circuit forming piece obtained thereby; and multi-layer printed wiring board obtained by using dielectric layer constituting material and/or capacitor circuit forming piece
US9113546B2 (en) 2012-09-10 2015-08-18 Kabushiki Kaisha Nihon Micronics Method for manufacturing electric film body

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303282A (ja) * 2004-03-16 2005-10-27 E I Du Pont De Nemours & Co 厚膜誘電性組成物および厚膜導電性組成物
US8062539B2 (en) 2004-08-10 2011-11-22 Mitsui Mining & Smelting Co., Ltd. Method for manufacturing multilayer printed wiring board and multilayer printed wiring board obtained by the same
US8205329B2 (en) 2004-08-11 2012-06-26 Mitsuimining & Smelting Co., Ltd. Method for manufacturing dielectric layer constituting material, dielectric layer constituting material obtained thereby; method for manufacturing capacitor circuit forming piece using dielectric layer constituting material, capacitor circuit forming piece obtained thereby; and multi-layer printed wiring board obtained by using dielectric layer constituting material and/or capacitor circuit forming piece
JP2006147683A (ja) * 2004-11-17 2006-06-08 Toppan Printing Co Ltd 部品を内蔵した多層配線基板の製造方法
JP2006324477A (ja) * 2005-05-19 2006-11-30 Toppan Printing Co Ltd 受動素子内蔵配線板およびその製造方法
JP4661351B2 (ja) * 2005-05-19 2011-03-30 凸版印刷株式会社 受動素子内蔵配線板およびその製造方法
JP2007005593A (ja) * 2005-06-24 2007-01-11 Toppan Printing Co Ltd 配線基板及び配線基板の製造方法
JP2010086974A (ja) * 2008-07-10 2010-04-15 Nippon Mektron Ltd キャパシタおよびその製造方法
US9113546B2 (en) 2012-09-10 2015-08-18 Kabushiki Kaisha Nihon Micronics Method for manufacturing electric film body

Similar Documents

Publication Publication Date Title
JP3322199B2 (ja) 多層セラミック基板およびその製造方法
US6631551B1 (en) Method of forming integral passive electrical components on organic circuit board substrates
KR100585549B1 (ko) 적층 세라믹 전자부품
US5920454A (en) Capacitor-mounted circuit board
JP2001030419A (ja) 複合積層体およびその製造方法
JPH08125302A (ja) コンデンサ付き回路基板及び該回路基板を用いた多層回路基板
JPH0632378B2 (ja) 電子部品内蔵多層セラミック基板
JP2003188538A (ja) 多層基板、および多層モジュール
JP2003022929A (ja) 積層セラミックコンデンサ
JP4207517B2 (ja) 素子内蔵基板
JP2767014B2 (ja) ノイズフィルタ
JPH1167583A (ja) 積層型電子部品
JPH1197256A (ja) 積層型チップインダクタ
JPS63300593A (ja) セラミック複合基板
JPH0548271A (ja) 機能性多層回路基板
JP2712295B2 (ja) 混成集積回路
JP3669404B2 (ja) 多層セラミック基板の製造方法
JPS6221260B2 (ja)
JPS63278399A (ja) 混成厚膜回路の構成方法
JP2000151104A (ja) 多層基板
JP3199584B2 (ja) 多層配線基板
JPS6092697A (ja) 複合積層セラミツク部品
JPS5827302A (ja) 抵抗を含むチツプ形素子
JPH0216004B2 (ja)
JP2009027044A (ja) 積層コンデンサ及びコンデンサ内蔵配線基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115