JP2003188538A - 多層基板、および多層モジュール - Google Patents
多層基板、および多層モジュールInfo
- Publication number
- JP2003188538A JP2003188538A JP2001384699A JP2001384699A JP2003188538A JP 2003188538 A JP2003188538 A JP 2003188538A JP 2001384699 A JP2001384699 A JP 2001384699A JP 2001384699 A JP2001384699 A JP 2001384699A JP 2003188538 A JP2003188538 A JP 2003188538A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- ceramic
- multilayer substrate
- electrically connected
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 基板の小型化および平坦化を図ると同時に、
耐候性に優れ、抵抗値や容量の調整を行いやすい多層基
板を提供する。 【解決手段】 複数のセラミック層１０２ａからなるセ
ラミック多層基板１０２と、セラミック多層基板１０２
の上側主面上に積層された樹脂層１０３ａ、１０３ｂと
からなる多層基板１０１において、セラミック多層基板
１０２内部に第１のビア導体１０４を形成し、セラミッ
ク多層基板１０２の上側主面上に第１の表面導体１０５
を形成し、セラミック多層基板１０２のセラミック層１
０２ａ間に第１の内部導体１０６を形成し、樹脂層１０
３ａ、１０３ｂ内部に第２のビア導体１１４を形成し、
樹脂層１０３ｂの上側主面上に第２の表面導体１１５を
形成し、樹脂層１０３ａ、１０３ｂ内部に回路部品１１
０ａ〜１１０ｃを設ける。
耐候性に優れ、抵抗値や容量の調整を行いやすい多層基
板を提供する。 【解決手段】 複数のセラミック層１０２ａからなるセ
ラミック多層基板１０２と、セラミック多層基板１０２
の上側主面上に積層された樹脂層１０３ａ、１０３ｂと
からなる多層基板１０１において、セラミック多層基板
１０２内部に第１のビア導体１０４を形成し、セラミッ
ク多層基板１０２の上側主面上に第１の表面導体１０５
を形成し、セラミック多層基板１０２のセラミック層１
０２ａ間に第１の内部導体１０６を形成し、樹脂層１０
３ａ、１０３ｂ内部に第２のビア導体１１４を形成し、
樹脂層１０３ｂの上側主面上に第２の表面導体１１５を
形成し、樹脂層１０３ａ、１０３ｂ内部に回路部品１１
０ａ〜１１０ｃを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミック多層基
板と樹脂基板とを接合してなる多層基板、およびそれを
用いた多層モジュールに関し、詳しくは、樹脂基板に回
路部品が内蔵された多層基板、およびそれを用いた多層
モジュールに関する。
板と樹脂基板とを接合してなる多層基板、およびそれを
用いた多層モジュールに関し、詳しくは、樹脂基板に回
路部品が内蔵された多層基板、およびそれを用いた多層
モジュールに関する。
【０００２】
【従来の技術】近年、電子機器の小型化に伴い、電子機
器に用いられる多層基板についても同様に小型化が望ま
れている。これを受けて、従来より、基板上に実装され
ていた抵抗、コンデンサ、インダクタ等の回路要素を多
層基板に内蔵させて、基板の実装面積を小さくすること
により、多層基板の小型化を図ることが行われている。
器に用いられる多層基板についても同様に小型化が望ま
れている。これを受けて、従来より、基板上に実装され
ていた抵抗、コンデンサ、インダクタ等の回路要素を多
層基板に内蔵させて、基板の実装面積を小さくすること
により、多層基板の小型化を図ることが行われている。
【０００３】このように多層基板に回路要素を内蔵させ
る手段の一つとして、セラミック多層基板の内部に３次
元的に導体を配線することにより、コンデンサやインダ
クタを形成するという手段がある。このセラミック多層
基板は、導体が充填されたビアホールを有するセラミッ
クグリーンシート上に配線導体を所定のパターンで形成
し、このセラミックグリーンシートを複数枚積層して圧
着し、得られた積層体を焼成することにより得られる。
る手段の一つとして、セラミック多層基板の内部に３次
元的に導体を配線することにより、コンデンサやインダ
クタを形成するという手段がある。このセラミック多層
基板は、導体が充填されたビアホールを有するセラミッ
クグリーンシート上に配線導体を所定のパターンで形成
し、このセラミックグリーンシートを複数枚積層して圧
着し、得られた積層体を焼成することにより得られる。
【０００４】また、他の手段としては、特開昭６１−２
８８４９８号公報に開示されているように、セラミック
多層基板内部にチップ状の回路部品を埋め込むという手
段がある。このセラミック多層基板は、あらかじめセラ
ミックグリーンシートに貫通孔を形成しておき、セラミ
ックグリーンシートを積層する過程で、上記貫通孔が積
層方向に連結されて形成される空間に回路部品を埋め込
み、積層された複数のグリーンシートを圧着、焼成する
ことにより得られる。
８８４９８号公報に開示されているように、セラミック
多層基板内部にチップ状の回路部品を埋め込むという手
段がある。このセラミック多層基板は、あらかじめセラ
ミックグリーンシートに貫通孔を形成しておき、セラミ
ックグリーンシートを積層する過程で、上記貫通孔が積
層方向に連結されて形成される空間に回路部品を埋め込
み、積層された複数のグリーンシートを圧着、焼成する
ことにより得られる。
【０００５】さらに、他の手段としては、特開平１１−
２２０２６２号公報に開示されているように、樹脂多層
基板内部にチップ状の回路部品を埋め込むという手段が
ある。この樹脂多層基板は、銅箔の一主面上に回路部品
を実装し、その上に無機フィラーと未硬化状態の熱硬化
性樹脂とを含む板状体を重ねて加圧し、板状体を加熱し
て熱硬化性樹脂を硬化させる工程を繰り返すことにより
得られる。
２２０２６２号公報に開示されているように、樹脂多層
基板内部にチップ状の回路部品を埋め込むという手段が
ある。この樹脂多層基板は、銅箔の一主面上に回路部品
を実装し、その上に無機フィラーと未硬化状態の熱硬化
性樹脂とを含む板状体を重ねて加圧し、板状体を加熱し
て熱硬化性樹脂を硬化させる工程を繰り返すことにより
得られる。
【０００６】
【発明が解決しようとする課題】セラミック多層基板の
内部に３次元的に導体を配線して、容量の大きいコンデ
ンサを形成する場合は、セラミック多層基板の材料とし
て比誘電率の高いセラミック材料を選択する必要があ
る。しかし、基板材料の比誘電率が高くなると、セラミ
ック多層基板上に実装される半導体デバイス間の信号伝
搬遅延が大きくなってしまう。このため、基板材料の比
誘電率を低くして、セラミック多層基板上にチップコン
デンサを実装しなければならず、セラミック多層基板を
小型化できないという問題点があった。
内部に３次元的に導体を配線して、容量の大きいコンデ
ンサを形成する場合は、セラミック多層基板の材料とし
て比誘電率の高いセラミック材料を選択する必要があ
る。しかし、基板材料の比誘電率が高くなると、セラミ
ック多層基板上に実装される半導体デバイス間の信号伝
搬遅延が大きくなってしまう。このため、基板材料の比
誘電率を低くして、セラミック多層基板上にチップコン
デンサを実装しなければならず、セラミック多層基板を
小型化できないという問題点があった。
【０００７】また、セラミック多層基板に回路部品を埋
め込む場合は、セラミックグリーンシートのＸ、Ｙ、Ｚ
方向の収縮挙動を厳しく制御しなければならず、セラミ
ックとして使用できる材料が制限されてしまう。また、
現実的には、このようにセラミックグリーンシートの収
縮挙動を制御するのは困難であり、基板の平坦性を確保
できないという問題点があった。
め込む場合は、セラミックグリーンシートのＸ、Ｙ、Ｚ
方向の収縮挙動を厳しく制御しなければならず、セラミ
ックとして使用できる材料が制限されてしまう。また、
現実的には、このようにセラミックグリーンシートの収
縮挙動を制御するのは困難であり、基板の平坦性を確保
できないという問題点があった。
【０００８】これに対して、樹脂多層基板内部にチップ
状の回路部品を埋め込む場合は、上述したような問題は
生じない。
状の回路部品を埋め込む場合は、上述したような問題は
生じない。
【０００９】しかし、樹脂多層基板は、セラミック基板
に比べて耐候性が悪いとともに、基板としての強度も十
分なものが期待できない。
に比べて耐候性が悪いとともに、基板としての強度も十
分なものが期待できない。
【００１０】さらに、樹脂多層基板においては、層間ま
たは主面上に抵抗膜を形成したり、内部導体の対向部分
でコンデンサを形成する場合、抵抗値や容量を調整する
ためにレーザートリミングを行うと、樹脂の一部がレー
ザーの熱によって焼損して、電気的特性や機械的強度に
影響を与えるという問題があった。
たは主面上に抵抗膜を形成したり、内部導体の対向部分
でコンデンサを形成する場合、抵抗値や容量を調整する
ためにレーザートリミングを行うと、樹脂の一部がレー
ザーの熱によって焼損して、電気的特性や機械的強度に
影響を与えるという問題があった。
【００１１】本発明は、上記問題点を解決し、基板の小
型化および平坦化を図ると同時に、耐候性に優れ、抵抗
値や容量の調整を行いやすい多層基板を提供することを
目的とする。
型化および平坦化を図ると同時に、耐候性に優れ、抵抗
値や容量の調整を行いやすい多層基板を提供することを
目的とする。
【００１２】
【課題を解決するための手段】本発明に係る多層基板
は、積層された複数のセラミック層からなるセラミック
多層基板と、セラミック多層基板の上側主面上に積層さ
れた少なくとも１層の樹脂層とからなる多層基板であっ
て、セラミック多層基板は、セラミック層の積層方向に
延びるようにセラミック多層基板内部に形成された第１
のビア導体と、セラミック多層基板の上側主面上に形成
され、第１のビア導体に電気的に接続された第１の表面
導体と、セラミック多層基板のセラミック層間に形成さ
れ、第１のビア導体に電気的に接続された第１の内部導
体と、を備え、樹脂層は、樹脂層の積層方向に延びるよ
うに樹脂層内部に形成された第２のビア導体と、樹脂層
最上層の上側主面上に形成され、第２のビア導体に電気
的に接続された第２の表面導体と、樹脂層内部に設けら
れ、第１の表面導体に電気的に接続された回路部品と、
を備え、セラミック多層基板の第１のビア導体または第
１の表面導体と、樹脂層の第２のビア導体とが電気的に
接続されていることを特徴とする。
は、積層された複数のセラミック層からなるセラミック
多層基板と、セラミック多層基板の上側主面上に積層さ
れた少なくとも１層の樹脂層とからなる多層基板であっ
て、セラミック多層基板は、セラミック層の積層方向に
延びるようにセラミック多層基板内部に形成された第１
のビア導体と、セラミック多層基板の上側主面上に形成
され、第１のビア導体に電気的に接続された第１の表面
導体と、セラミック多層基板のセラミック層間に形成さ
れ、第１のビア導体に電気的に接続された第１の内部導
体と、を備え、樹脂層は、樹脂層の積層方向に延びるよ
うに樹脂層内部に形成された第２のビア導体と、樹脂層
最上層の上側主面上に形成され、第２のビア導体に電気
的に接続された第２の表面導体と、樹脂層内部に設けら
れ、第１の表面導体に電気的に接続された回路部品と、
を備え、セラミック多層基板の第１のビア導体または第
１の表面導体と、樹脂層の第２のビア導体とが電気的に
接続されていることを特徴とする。
【００１３】また、本発明に係る多層基板は、複数の樹
脂層は、樹脂層間に形成され、第２のビア導体に電気的
に接続された第２の内部導体と、第２の内部導体に電気
的に接続された回路部品と、を備えることを特徴とす
る。
脂層は、樹脂層間に形成され、第２のビア導体に電気的
に接続された第２の内部導体と、第２の内部導体に電気
的に接続された回路部品と、を備えることを特徴とす
る。
【００１４】また、本発明に係る多層基板は、上記セラ
ミック多層基板が、セラミック多層基板の下側主面上に
形成され、第１のビア導体に電気的に接続された第３の
表面導体を備えることを特徴とする。
ミック多層基板が、セラミック多層基板の下側主面上に
形成され、第１のビア導体に電気的に接続された第３の
表面導体を備えることを特徴とする。
【００１５】また、本発明に係る多層基板は、上記セラ
ミック多層基板が、セラミック層間に形成され、第１の
内部導体と電気的に接続された抵抗膜を備えることを特
徴とする。
ミック多層基板が、セラミック層間に形成され、第１の
内部導体と電気的に接続された抵抗膜を備えることを特
徴とする。
【００１６】また、本発明に係る多層基板は、上記セラ
ミック多層基板が、セラミック多層基板の主面上に形成
され、第１の表面導体または第３の表面導体に電気的に
接続された抵抗膜を備えることを特徴とする。
ミック多層基板が、セラミック多層基板の主面上に形成
され、第１の表面導体または第３の表面導体に電気的に
接続された抵抗膜を備えることを特徴とする。
【００１７】また、本発明に係る多層基板は、上記第１
の内部導体は、異なる電位に接続されセラミック層を挟
んで対向している少なくとも２つの第１の内部導体を備
えることを特徴とする。
の内部導体は、異なる電位に接続されセラミック層を挟
んで対向している少なくとも２つの第１の内部導体を備
えることを特徴とする。
【００１８】また、本発明に係る多層モジュールは、多
層基板と、多層基板の樹脂層の上側主面上に実装され、
第２の表面導体に電気的に接続された回路部品とからな
ることを特徴とする。
層基板と、多層基板の樹脂層の上側主面上に実装され、
第２の表面導体に電気的に接続された回路部品とからな
ることを特徴とする。
【００１９】
【発明の実施の形態】図１は、本発明に係る多層基板の
断面図である。図１に示すように、多層基板１０１は、
セラミック多層基板１０２の上側主面上に樹脂層１０３
ａ、１０３ｂが積層された構成になっている。
断面図である。図１に示すように、多層基板１０１は、
セラミック多層基板１０２の上側主面上に樹脂層１０３
ａ、１０３ｂが積層された構成になっている。
【００２０】セラミック多層基板１０２は、複数のセラ
ミック層１０２ａが積層されたものである。セラミック
多層基板１０２内部には、セラミック層１０２ａの積層
方向に延びるように複数の第１のビア導体１０４が形成
されている。また、セラミック多層基板１０２の上側主
面上には、第１のビア導体１０４に電気的に接続された
第１の表面導体１０５が複数形成されている。また、セ
ラミック多層基板１０２の内部には、第１のビア導体１
０４に電気的に接続された内部導体１０６が複数形成さ
れている。また、セラミック多層基板１０２の下側主面
上には、第１のビア導体１０４に電気的に接続された第
３の表面導体１０７が複数形成されている。
ミック層１０２ａが積層されたものである。セラミック
多層基板１０２内部には、セラミック層１０２ａの積層
方向に延びるように複数の第１のビア導体１０４が形成
されている。また、セラミック多層基板１０２の上側主
面上には、第１のビア導体１０４に電気的に接続された
第１の表面導体１０５が複数形成されている。また、セ
ラミック多層基板１０２の内部には、第１のビア導体１
０４に電気的に接続された内部導体１０６が複数形成さ
れている。また、セラミック多層基板１０２の下側主面
上には、第１のビア導体１０４に電気的に接続された第
３の表面導体１０７が複数形成されている。
【００２１】セラミック多層基板１０２のセラミック層
１０２ａ間には、第１の内部導体１０６に電気的に接続
された抵抗膜１０８ａが形成され、セラミック多層基板
１０２の上側主面上には、第１の表面導体１０５に電気
的に接続された抵抗膜１０８ｂが形成されている。
１０２ａ間には、第１の内部導体１０６に電気的に接続
された抵抗膜１０８ａが形成され、セラミック多層基板
１０２の上側主面上には、第１の表面導体１０５に電気
的に接続された抵抗膜１０８ｂが形成されている。
【００２２】セラミック層１０２ａとしては、例えば、
ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系などの絶縁体材料を用い
ることができる。
ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系などの絶縁体材料を用い
ることができる。
【００２３】第１のビア導体１０４、第１の表面導体１
０５、第１の内部導体１０６、および第３の表面導体１
０７としては、例えば、Ｃｕ、Ａｇ、Ａｕ、Ａｇ−Ｐ
ｔ、Ａｇ−Ｐｄなどを用いることができる。
０５、第１の内部導体１０６、および第３の表面導体１
０７としては、例えば、Ｃｕ、Ａｇ、Ａｕ、Ａｇ−Ｐ
ｔ、Ａｇ−Ｐｄなどを用いることができる。
【００２４】図１に示すように、一方の電位に接続され
た第１の内部導体１０６ａと、他方の電位に接続された
第１の内部導体１０６ｂとは、セラミック層１０２ａを
挟んで対向することによりコンデンサを形成している。
た第１の内部導体１０６ａと、他方の電位に接続された
第１の内部導体１０６ｂとは、セラミック層１０２ａを
挟んで対向することによりコンデンサを形成している。
【００２５】図２は、第１の内部導体１０６ａと第１の
内部導体１０６ｂとが対向している部分を拡大して示し
た断面図である。図２に示すように、セラミック層１０
２ａを貫通する貫通溝１０９を形成し、第１の内部導体
１０６ｂの一部を除去することにより、コンデンサの容
量を調整することができる。貫通溝１０９を形成するた
めには、例えば、レーザーなどを用いることができる。
内部導体１０６ｂとが対向している部分を拡大して示し
た断面図である。図２に示すように、セラミック層１０
２ａを貫通する貫通溝１０９を形成し、第１の内部導体
１０６ｂの一部を除去することにより、コンデンサの容
量を調整することができる。貫通溝１０９を形成するた
めには、例えば、レーザーなどを用いることができる。
【００２６】第３の表面導体１０７は、そのままプリン
ト基板（図示せず）の配線パターンと接続されてもよい
し、例えば、ピンなどの外部接続用端子（図示せず）と
接続されてもよい。
ト基板（図示せず）の配線パターンと接続されてもよい
し、例えば、ピンなどの外部接続用端子（図示せず）と
接続されてもよい。
【００２７】抵抗膜１０８ａ、１０８ｂとしては、例え
ば、ＲｕＯ2とガラスとの混合材料などを用いることが
できる。また、多層基板１０１完成後に、レーザーなど
によって抵抗膜１０８ａ、１０８ｂの一部を除去し、抵
抗値を調整することができる。抵抗膜１０８ａについて
は、コンデンサの容量を調整するときと同様に、セラミ
ック層１０２ａを貫通してレーザートリミングを行い、
抵抗値を調整することができる。 樹脂層１０３ａ、１
０３ｂ内部には、樹脂層１０３ａ、１０３ｂの積層方向
に延びるように第２のビア導体１１４が複数形成されて
いる。また、樹脂層１０３ｂの上側主面上には第２の表
面導体１１５が複数形成されており、その一部は第２の
ビア導体１１４に電気的に接続されている。また、樹脂
層１０３ａと樹脂層１０３ｂとの間には第２の内部導体
１１６が複数形成されており、その一部は第２のビア導
体１１４に電気的に接続されている。
ば、ＲｕＯ2とガラスとの混合材料などを用いることが
できる。また、多層基板１０１完成後に、レーザーなど
によって抵抗膜１０８ａ、１０８ｂの一部を除去し、抵
抗値を調整することができる。抵抗膜１０８ａについて
は、コンデンサの容量を調整するときと同様に、セラミ
ック層１０２ａを貫通してレーザートリミングを行い、
抵抗値を調整することができる。 樹脂層１０３ａ、１
０３ｂ内部には、樹脂層１０３ａ、１０３ｂの積層方向
に延びるように第２のビア導体１１４が複数形成されて
いる。また、樹脂層１０３ｂの上側主面上には第２の表
面導体１１５が複数形成されており、その一部は第２の
ビア導体１１４に電気的に接続されている。また、樹脂
層１０３ａと樹脂層１０３ｂとの間には第２の内部導体
１１６が複数形成されており、その一部は第２のビア導
体１１４に電気的に接続されている。
【００２８】また、樹脂層１０３ａ内部には、第１の表
面導体１０５に電気的に接続された回路部品１１０ａ、
１１０ｂが設けられ、樹脂層１０３ｂ内部には、第２の
内部導体１１６に電気的に接続された回路部品１１０ｃ
が設けられている。
面導体１０５に電気的に接続された回路部品１１０ａ、
１１０ｂが設けられ、樹脂層１０３ｂ内部には、第２の
内部導体１１６に電気的に接続された回路部品１１０ｃ
が設けられている。
【００２９】樹脂層１０３ａ、１０３ｂは、無機フィラ
ーと熱硬化性樹脂とを混合したものからなる。無機フィ
ラーとしては、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＴｉＯ2な
どを用いることができる。これらの無機フィラーを用い
ることにより、放熱性を向上させるとともに、樹脂層１
０３ａ、１０３ｂの流動性、充填性を制御することがで
きる。また、熱硬化性樹脂としては、例えば、エポキシ
樹脂、フェノール樹脂、シアネート樹脂などを用いるこ
とができる。
ーと熱硬化性樹脂とを混合したものからなる。無機フィ
ラーとしては、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＴｉＯ2な
どを用いることができる。これらの無機フィラーを用い
ることにより、放熱性を向上させるとともに、樹脂層１
０３ａ、１０３ｂの流動性、充填性を制御することがで
きる。また、熱硬化性樹脂としては、例えば、エポキシ
樹脂、フェノール樹脂、シアネート樹脂などを用いるこ
とができる。
【００３０】上記無機フィラーおよび熱硬化性樹脂とし
ては、樹脂層１０３ｂの上側主面上に実装される高周波
用回路部品との関係から、誘電率が低いものを選択する
ことが好ましい。また、上記無機フィラーおよび熱硬化
性樹脂としては、セラミック多層基板１０２に用いられ
るセラミックスと熱膨張係数の近いものを選択すること
が好ましい。
ては、樹脂層１０３ｂの上側主面上に実装される高周波
用回路部品との関係から、誘電率が低いものを選択する
ことが好ましい。また、上記無機フィラーおよび熱硬化
性樹脂としては、セラミック多層基板１０２に用いられ
るセラミックスと熱膨張係数の近いものを選択すること
が好ましい。
【００３１】本実施形態のように複数の樹脂層を形成し
た場合、回路部品１１０ａ〜１１０ｃを立体的に内蔵す
ることができるため、回路部品の実装面積を小さくでき
る。その結果、多層基板１０１の面積を小さくして、多
層基板１０１の小型化を図ることができる。なお、樹脂
層の層数は、回路部品の点数や大きさなどによって、適
宜調整することができる。
た場合、回路部品１１０ａ〜１１０ｃを立体的に内蔵す
ることができるため、回路部品の実装面積を小さくでき
る。その結果、多層基板１０１の面積を小さくして、多
層基板１０１の小型化を図ることができる。なお、樹脂
層の層数は、回路部品の点数や大きさなどによって、適
宜調整することができる。
【００３２】第２のビア導体１１４は、図１では、第１
の表面導体１０５と電気的に接続されているが、第１の
ビア導体１０４にも電気的に接続されていてよい。すな
わち、第２のビア導体１１４は、セラミック多層基板１
０２における回路と樹脂層１０３ａ、１０３ｂにおける
回路とを電気的に接続していればよい。
の表面導体１０５と電気的に接続されているが、第１の
ビア導体１０４にも電気的に接続されていてよい。すな
わち、第２のビア導体１１４は、セラミック多層基板１
０２における回路と樹脂層１０３ａ、１０３ｂにおける
回路とを電気的に接続していればよい。
【００３３】第２のビア導体１１４としては、例えば、
金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物
を用いることができる。金属粒子としては、Ａｕ、Ａ
ｇ、Ｃｕ、Ｎｉなどを用いることができる。熱硬化性樹
脂としては、エポキシ樹脂、フェノール樹脂、シアネー
ト樹脂などを用いることができる。
金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物
を用いることができる。金属粒子としては、Ａｕ、Ａ
ｇ、Ｃｕ、Ｎｉなどを用いることができる。熱硬化性樹
脂としては、エポキシ樹脂、フェノール樹脂、シアネー
ト樹脂などを用いることができる。
【００３４】第２の表面導体１１５、および第２の内部
導体１１６としては、例えば、Ａｇ、Ｃｕ、Ａｕ、Ａｇ
−Ｐｔ、Ａｇ−Ｐｄなどを用いることができる。
導体１１６としては、例えば、Ａｇ、Ｃｕ、Ａｕ、Ａｇ
−Ｐｔ、Ａｇ−Ｐｄなどを用いることができる。
【００３５】回路部品１１０ａ〜１１０ｃとしては、形
成される回路に応じて種々のものを用いることができ
る。例えば、トランジスタ、ＩＣ、ＬＳＩなどの能動素
子や、チップコンデンサ、チップ抵抗、チップサーミス
タ、チップインダクタなどの受動素子を用いることがで
きる。
成される回路に応じて種々のものを用いることができ
る。例えば、トランジスタ、ＩＣ、ＬＳＩなどの能動素
子や、チップコンデンサ、チップ抵抗、チップサーミス
タ、チップインダクタなどの受動素子を用いることがで
きる。
【００３６】図３は、本発明に係る多層モジュールの断
面図である。図３に示すように、多層モジュール１００
は、多層基板１０１の樹脂層１０３ｂに形成された第２
の表面導体１１５上に、回路部品１１０ｄ、１１０ｅを
実装したものである。
面図である。図３に示すように、多層モジュール１００
は、多層基板１０１の樹脂層１０３ｂに形成された第２
の表面導体１１５上に、回路部品１１０ｄ、１１０ｅを
実装したものである。
【００３７】回路部品１１０ｄ、１１０ｅとしては、上
述した回路部品１１０ａ〜１１０ｃと同様のものを用い
ることができるが、特に、樹脂層１０３ａ、１０３ｂ内
部に設けにくい性質の回路部品を用いることが好まし
い。例えば、ベアチップ状のトランジスタなどを樹脂層
１０３ａ、１０３ｂ内部に設けると、放熱性が悪くなり
正常に動作しないおそれがある。このような部品に関し
ては、樹脂層１０３ｂの上側主面上に実装したほうが好
ましい。
述した回路部品１１０ａ〜１１０ｃと同様のものを用い
ることができるが、特に、樹脂層１０３ａ、１０３ｂ内
部に設けにくい性質の回路部品を用いることが好まし
い。例えば、ベアチップ状のトランジスタなどを樹脂層
１０３ａ、１０３ｂ内部に設けると、放熱性が悪くなり
正常に動作しないおそれがある。このような部品に関し
ては、樹脂層１０３ｂの上側主面上に実装したほうが好
ましい。
【００３８】
【実施例】（実施例１）以下に、本発明に係る多層基
板、および多層モジュールを作製した一実施例を示す。
板、および多層モジュールを作製した一実施例を示す。
【００３９】まず、出発原料として、ＢａＯ、Ｓｉ
Ｏ2、Ａｌ2Ｏ3、Ｂ2Ｏ3、ＣａＯを準備し、各出発原料
を所定量秤量し、混合した。次に、得られた混合物を１
３００℃で２時間仮焼し、得られた仮焼物を粉砕して仮
焼粉末を得た。
Ｏ2、Ａｌ2Ｏ3、Ｂ2Ｏ3、ＣａＯを準備し、各出発原料
を所定量秤量し、混合した。次に、得られた混合物を１
３００℃で２時間仮焼し、得られた仮焼物を粉砕して仮
焼粉末を得た。
【００４０】次に、この仮焼粉末に、適当量のバイン
ダ、可塑剤および溶剤を加えて混練し、セラミックスラ
リーを得た。次に、このセラミックスラリーを、ドクタ
ーブレード法により厚さ１００μｍのシート状に形成
し、セラミックグリーンシートを得た。次に、このセラ
ミックグリーンシートを、縦１００ｍｍ×横１００ｍｍ
の方形形状に切断した。次に、この方形のセラミックグ
リーンシートの所定の位置に直径２００μｍのビアホー
ルを形成した。
ダ、可塑剤および溶剤を加えて混練し、セラミックスラ
リーを得た。次に、このセラミックスラリーを、ドクタ
ーブレード法により厚さ１００μｍのシート状に形成
し、セラミックグリーンシートを得た。次に、このセラ
ミックグリーンシートを、縦１００ｍｍ×横１００ｍｍ
の方形形状に切断した。次に、この方形のセラミックグ
リーンシートの所定の位置に直径２００μｍのビアホー
ルを形成した。
【００４１】次に、Ｃｕ粉末、適当量のバインダ、ガラ
ス粉末、分散剤からなる導体ペーストを作製し、この導
体ペーストを、スクリーン印刷により矩形のセラミック
グリーンシート上に印刷し、セラミックグリーンシート
のビアホールに充填した。次に、ＲｕＯ2粉末、ガラス
粉末、分散剤からなる抵抗ペーストを作製し、一枚のセ
ラミックグリーンシートにおいて、この抵抗ペーストを
導体ペースト上に塗布した。
ス粉末、分散剤からなる導体ペーストを作製し、この導
体ペーストを、スクリーン印刷により矩形のセラミック
グリーンシート上に印刷し、セラミックグリーンシート
のビアホールに充填した。次に、ＲｕＯ2粉末、ガラス
粉末、分散剤からなる抵抗ペーストを作製し、一枚のセ
ラミックグリーンシートにおいて、この抵抗ペーストを
導体ペースト上に塗布した。
【００４２】次に、矩形のセラミックグリーンシートを
複数枚積層し、圧着することにより、１ｍｍの厚みの積
層体を得た。次に、得られた積層体を８００〜１０００
℃の温度で５時間焼成し、セラミック多層基板を得た。
このセラミック多層基板のＴＭＡ法により熱膨張係数を
測定したところ、９ｐｐｍ／℃であった。
複数枚積層し、圧着することにより、１ｍｍの厚みの積
層体を得た。次に、得られた積層体を８００〜１０００
℃の温度で５時間焼成し、セラミック多層基板を得た。
このセラミック多層基板のＴＭＡ法により熱膨張係数を
測定したところ、９ｐｐｍ／℃であった。
【００４３】なお、セラミック多層基板の製造方法につ
いては上述の限りではなく、その他公知の製造方法を用
いてもよい。
いては上述の限りではなく、その他公知の製造方法を用
いてもよい。
【００４４】次に、図４に示すように、セラミック多層
基板１０２の第１の表面導体１０５上にチップコンデン
サ１１０ａ、チップ抵抗１１０ｂを搭載し、半田付けを
行った。また、第１の表面導体１０５上に、ＲｕＯ2粉
末、ガラス粉末、分散剤からなる抵抗ペーストを塗布
し、焼き付けて抵抗膜１０８ｂを形成した。
基板１０２の第１の表面導体１０５上にチップコンデン
サ１１０ａ、チップ抵抗１１０ｂを搭載し、半田付けを
行った。また、第１の表面導体１０５上に、ＲｕＯ2粉
末、ガラス粉末、分散剤からなる抵抗ペーストを塗布
し、焼き付けて抵抗膜１０８ｂを形成した。
【００４５】次に、無機フィラーとしてシリカ、熱硬化
性樹脂として液状エポキシ樹脂を準備し、シリカが９０
重量％、液状エポキシ樹脂が１０重量％となるように秤
量し、分散剤を加えて混合し、ペースト状の混合物を作
製した。
性樹脂として液状エポキシ樹脂を準備し、シリカが９０
重量％、液状エポキシ樹脂が１０重量％となるように秤
量し、分散剤を加えて混合し、ペースト状の混合物を作
製した。
【００４６】なお、このペースト状の混合物を１６０℃
で熱硬化させたものについて、ＴＭＡ法により熱膨張係
数を測定したところ、１５ｐｐｍ／℃であった。
で熱硬化させたものについて、ＴＭＡ法により熱膨張係
数を測定したところ、１５ｐｐｍ／℃であった。
【００４７】次に、得られたペースト状の混合物を、ポ
リエチレンテレフタレートからなり、表面にシリコンに
よる離形処理が施された離形フィルムの上に滴下し、そ
の上から厚さ１８μｍの銅箔を重ねて、加圧プレスを行
なって厚さ４００μｍの板状の混合物を得た。
リエチレンテレフタレートからなり、表面にシリコンに
よる離形処理が施された離形フィルムの上に滴下し、そ
の上から厚さ１８μｍの銅箔を重ねて、加圧プレスを行
なって厚さ４００μｍの板状の混合物を得た。
【００４８】次に、離形フィルムを剥離して銅箔付きの
樹脂プリプレグシートを作製した。次に、この樹脂プリ
プレグシートを縦１００ｍｍ×横１００ｍｍの方形形状
に切断した。
樹脂プリプレグシートを作製した。次に、この樹脂プリ
プレグシートを縦１００ｍｍ×横１００ｍｍの方形形状
に切断した。
【００４９】次に、方形状の樹脂プリプレグシート上に
形成された銅箔をフォトリソグラフィーによりエッチン
グし、図５（Ａ）に示すように、一方主面上に第２の内
部導体１１６が形成された樹脂プリプレグシート１１３
ａ、および一方主面上に第２の表面導体１１５が形成さ
れた樹脂プリプレグシート１１３ｂを作製した。
形成された銅箔をフォトリソグラフィーによりエッチン
グし、図５（Ａ）に示すように、一方主面上に第２の内
部導体１１６が形成された樹脂プリプレグシート１１３
ａ、および一方主面上に第２の表面導体１１５が形成さ
れた樹脂プリプレグシート１１３ｂを作製した。
【００５０】次に、炭酸ガスレーザーを用いて、図５
（Ｂ）に示すように、樹脂プリプレグシート１１３ａ、
１１３ｂにそれぞれ直径１５０μｍのビアホール１１１
ａ、１１１ｂを形成した。
（Ｂ）に示すように、樹脂プリプレグシート１１３ａ、
１１３ｂにそれぞれ直径１５０μｍのビアホール１１１
ａ、１１１ｂを形成した。
【００５１】次に、図５（ｃ）に示すように、導電ペー
スト（タツタ電線株式会社製ＡＥ１２４４）をスクリー
ン印刷によりビアホール１１１ａ、１１１ｂ内に充填し
て、第２のビア導体１１４ａ、１１４ｂを形成した。
スト（タツタ電線株式会社製ＡＥ１２４４）をスクリー
ン印刷によりビアホール１１１ａ、１１１ｂ内に充填し
て、第２のビア導体１１４ａ、１１４ｂを形成した。
【００５２】次に、樹脂プリプレグシート１１３ａを、
第２の内部導体１１６が上になるようにして、チップコ
ンデンサ１１０ａ、チップ抵抗１１０ｂが実装されたセ
ラミック多層基板１０２上に重ね、真空プレスにより１
６０℃の温度で６０分間圧着した。このようにして、樹
脂プリプレグシート１１３ａにチップコンデンサ１１０
ａ、チップ抵抗１１０ｂを埋没させるとともに、樹脂プ
リプレグシート１１３ａ、および第２のビア導体１１４
ａに含まれていた熱硬化性樹脂を硬化させ、セラミック
多層基板１０２上に樹脂層１０３ａを形成した。
第２の内部導体１１６が上になるようにして、チップコ
ンデンサ１１０ａ、チップ抵抗１１０ｂが実装されたセ
ラミック多層基板１０２上に重ね、真空プレスにより１
６０℃の温度で６０分間圧着した。このようにして、樹
脂プリプレグシート１１３ａにチップコンデンサ１１０
ａ、チップ抵抗１１０ｂを埋没させるとともに、樹脂プ
リプレグシート１１３ａ、および第２のビア導体１１４
ａに含まれていた熱硬化性樹脂を硬化させ、セラミック
多層基板１０２上に樹脂層１０３ａを形成した。
【００５３】次に、図６に示すように、樹脂層１０３ａ
の第２の内部導体１１６上にチップコンデンサ１１０ｃ
を搭載し、半田付けを行った。
の第２の内部導体１１６上にチップコンデンサ１１０ｃ
を搭載し、半田付けを行った。
【００５４】次に、樹脂プリプレグシート１１３ｂを、
第２の表面導体１１５が上になるようにして、チップコ
ンデンサ１１０ｃが実装された樹脂層１０３ａ上に重
ね、真空プレスにより１６０℃の温度で６０分間圧着し
た。このようにして、樹脂プリプレグシート１１３ｂに
チップコンデンサ１１０ｃを埋没させるとともに、樹脂
プリプレグシート１１３ｂ、および第２のビア導体１１
４ｂに含まれていた熱硬化性樹脂を硬化させ、図１に示
すように、セラミック多層基板１０２上に樹脂層１０３
ａ、１０３ｂが形成された多層基板１０１を作製した。
第２の表面導体１１５が上になるようにして、チップコ
ンデンサ１１０ｃが実装された樹脂層１０３ａ上に重
ね、真空プレスにより１６０℃の温度で６０分間圧着し
た。このようにして、樹脂プリプレグシート１１３ｂに
チップコンデンサ１１０ｃを埋没させるとともに、樹脂
プリプレグシート１１３ｂ、および第２のビア導体１１
４ｂに含まれていた熱硬化性樹脂を硬化させ、図１に示
すように、セラミック多層基板１０２上に樹脂層１０３
ａ、１０３ｂが形成された多層基板１０１を作製した。
【００５５】次に、図３に示すように、多層基板１０１
の第２の表面導体１１５上に半導体素子１１０ｄ、１１
０ｅを搭載し、半田付けを行って多層モジュール１００
を作製した。 （実施例２）以下に、本発明に係る多層基板、および多
層モジュールを作成した他の実施例を示す。
の第２の表面導体１１５上に半導体素子１１０ｄ、１１
０ｅを搭載し、半田付けを行って多層モジュール１００
を作製した。 （実施例２）以下に、本発明に係る多層基板、および多
層モジュールを作成した他の実施例を示す。
【００５６】まず、実施例１と同様にして、セラミック
多層基板を作製した。次に、図４に示すように、セラミ
ック多層基板１０２の第１の表面導体１０５上にチップ
コンデンサ１１０ａ、チップ抵抗１１０ｂを搭載し、半
田付けを行った。また、第１の表面導体１０５上に、Ｒ
ｕＯ2粉末、ガラス粉末、分散剤からなる抵抗ペースト
を塗布し、焼き付けて抵抗膜１０８ｂを形成した。
多層基板を作製した。次に、図４に示すように、セラミ
ック多層基板１０２の第１の表面導体１０５上にチップ
コンデンサ１１０ａ、チップ抵抗１１０ｂを搭載し、半
田付けを行った。また、第１の表面導体１０５上に、Ｒ
ｕＯ2粉末、ガラス粉末、分散剤からなる抵抗ペースト
を塗布し、焼き付けて抵抗膜１０８ｂを形成した。
【００５７】次に、無機フィラーとしてシリカ、熱硬化
性樹脂として液状エポキシ樹脂を準備し、シリカが９０
重量％、液状エポキシ樹脂が１０重量％となるように秤
量し、分散剤を加えて混合し、ペースト状の混合物を作
製した。
性樹脂として液状エポキシ樹脂を準備し、シリカが９０
重量％、液状エポキシ樹脂が１０重量％となるように秤
量し、分散剤を加えて混合し、ペースト状の混合物を作
製した。
【００５８】なお、このペースト状の混合物を１６０℃
で熱硬化させたものについて、ＴＭＡ法により熱膨張係
数を測定したところ、１５ｐｐｍ／℃であった。
で熱硬化させたものについて、ＴＭＡ法により熱膨張係
数を測定したところ、１５ｐｐｍ／℃であった。
【００５９】次に、セラミック基板１０２の上側主面上
に、得られたペースト状の混合物をコーターで流し込
み、チップコンデンサ１１０ａ、チップ抵抗１１０ｂを
覆った。このときのコート厚みは４００μｍであった。
に、得られたペースト状の混合物をコーターで流し込
み、チップコンデンサ１１０ａ、チップ抵抗１１０ｂを
覆った。このときのコート厚みは４００μｍであった。
【００６０】次に、上側主面をペースト状の混合物でコ
ートされたセラミック基板１０２を真空オーブンに入れ
１００℃で１０分間加熱し、ペースト状の混合物をチッ
プコンデンサ１１０ａ、チップ抵抗１１０ｂの下面に回
り込ませた。これにより、図７（Ａ）に示すように、セ
ラミック多層基板１０２上に樹脂層１０３ａが形成され
た積層体が得られた。なお、この温度では、ペースト状
の混合物は完全には熱硬化せず、半硬化の状態である。
ートされたセラミック基板１０２を真空オーブンに入れ
１００℃で１０分間加熱し、ペースト状の混合物をチッ
プコンデンサ１１０ａ、チップ抵抗１１０ｂの下面に回
り込ませた。これにより、図７（Ａ）に示すように、セ
ラミック多層基板１０２上に樹脂層１０３ａが形成され
た積層体が得られた。なお、この温度では、ペースト状
の混合物は完全には熱硬化せず、半硬化の状態である。
【００６１】次に、この積層体を真空オーブンから取り
出し、炭酸ガスレーザーを用いて、図７（Ｂ）に示すよ
うに、樹脂層１０３ａを貫通する直径１５０μｍのビア
ホール１１１ａを形成した。
出し、炭酸ガスレーザーを用いて、図７（Ｂ）に示すよ
うに、樹脂層１０３ａを貫通する直径１５０μｍのビア
ホール１１１ａを形成した。
【００６２】次に、図７（Ｃ）に示すように、導電ペー
スト（タツタ電線株式会社製ＡＥ１２１４）をスクリー
ン印刷によりビアホール１１１ａ内に充填して、第２の
ビア導体１１４ａを形成した。
スト（タツタ電線株式会社製ＡＥ１２１４）をスクリー
ン印刷によりビアホール１１１ａ内に充填して、第２の
ビア導体１１４ａを形成した。
【００６３】次に、一方主面が粗面化された厚さ１８μ
ｍの電解銅箔を準備し、この電解銅箔をセラミック基板
１０２の大きさに合わせて矩形状に切り出した。次に、
図７（Ｄ）に示すように、樹脂層１０３ａの上側主面と
電解銅箔１１６ａの粗面とを合わせるようにして、樹脂
層１０３ａ上に電解銅箔１１６ａを重ね、真空プレスに
より１６０℃で６０分間圧着した。なお、この温度で、
樹脂層１０３ａ、および第２のビア導体１１４ａに含ま
れる熱硬化性樹脂は硬化した。
ｍの電解銅箔を準備し、この電解銅箔をセラミック基板
１０２の大きさに合わせて矩形状に切り出した。次に、
図７（Ｄ）に示すように、樹脂層１０３ａの上側主面と
電解銅箔１１６ａの粗面とを合わせるようにして、樹脂
層１０３ａ上に電解銅箔１１６ａを重ね、真空プレスに
より１６０℃で６０分間圧着した。なお、この温度で、
樹脂層１０３ａ、および第２のビア導体１１４ａに含ま
れる熱硬化性樹脂は硬化した。
【００６４】次に、樹脂層１０３ａ上に形成された電解
銅箔１１６ａをフォトリソグラフィーによりエッチング
し、図７（Ｅ）に示すように、第２の内部導体１１６を
形成した。
銅箔１１６ａをフォトリソグラフィーによりエッチング
し、図７（Ｅ）に示すように、第２の内部導体１１６を
形成した。
【００６５】次に、図６に示すように、樹脂層１０３ａ
の第２の内部導体１１６上にチップコンデンサ１１０ｃ
を搭載し、半田付けを行った。
の第２の内部導体１１６上にチップコンデンサ１１０ｃ
を搭載し、半田付けを行った。
【００６６】次に、樹脂層１０３ａを形成したときと同
様にして、図１に示すように、樹脂層１０３ａ上に樹脂
層１０３ｂを形成し、樹脂層１０３ｂ上に第２の表面導
体１１５を形成して多層基板１０１を作製した。
様にして、図１に示すように、樹脂層１０３ａ上に樹脂
層１０３ｂを形成し、樹脂層１０３ｂ上に第２の表面導
体１１５を形成して多層基板１０１を作製した。
【００６７】次に、図３に示すように、多層基板１０１
の第２の表面導体１１５上に半導体素子１１０ｄ、１１
０ｅを搭載し、半田付けを行って多層モジュール１００
を作製した。
の第２の表面導体１１５上に半導体素子１１０ｄ、１１
０ｅを搭載し、半田付けを行って多層モジュール１００
を作製した。
【００６８】
【発明の効果】本発明に係る多層基板、および多層モジ
ュールによれば、樹脂層に回路部品を内蔵することによ
り基板の小型化を図ることができると同時に、セラミッ
ク多層基板の部分で耐候性や機械的強度を確保すること
ができる。また、回路部品が実装される樹脂層の誘電率
が低いため、回路部品間の信号伝搬遅延を小さくでき
る。
ュールによれば、樹脂層に回路部品を内蔵することによ
り基板の小型化を図ることができると同時に、セラミッ
ク多層基板の部分で耐候性や機械的強度を確保すること
ができる。また、回路部品が実装される樹脂層の誘電率
が低いため、回路部品間の信号伝搬遅延を小さくでき
る。
【００６９】また、複数の樹脂層を形成することによ
り、樹脂層に回路部品を立体的に内蔵することができる
ため、さらに基板の小型化を図ることができる。
り、樹脂層に回路部品を立体的に内蔵することができる
ため、さらに基板の小型化を図ることができる。
【００７０】また、セラミック多層基板の内部または主
面上に抵抗膜を形成し、この抵抗膜をトリミングするこ
とにより、容易に抵抗値の調整を行うことができる。
面上に抵抗膜を形成し、この抵抗膜をトリミングするこ
とにより、容易に抵抗値の調整を行うことができる。
【図１】本発明に係る多層基板を示す断面図である。
【図２】図１のセラミック多層基板１０２の一部を拡大
して示した断面図である。
して示した断面図である。
【図３】本発明に係る多層モジュールを示す断面図であ
る。
る。
【図４】本発明に係る多層基板および多層モジュールの
製造方法の一例を示す工程図である。
製造方法の一例を示す工程図である。
【図５】本発明に係る多層基板および多層モジュールの
製造方法の一例を示す工程図である。
製造方法の一例を示す工程図である。
【図６】本発明に係る多層基板および多層モジュールの
製造方法の一例を示す工程図である。
製造方法の一例を示す工程図である。
【図７】本発明に係る多層基板および多層モジュールの
製造方法の一例を示す工程図である。
製造方法の一例を示す工程図である。
１００ 多層モジュール
１０１ 多層基板
１０２ セラミック多層基板
１０２ａ セラミック層
１０３ａ、１０３ｂ 樹脂層
１０４ 第１のビア導体
１０５ 第１の表面導体
１０６ 第１の内部導体
１０７ 第３の表面導体
１０８ａ、１０８ｂ 抵抗膜
１０９ 貫通溝
１１０ａ〜１１０ｅ 回路部品
１１１ａ、１１１ｂ ビアホール
１１３ａ、１１３ｂ 樹脂プリプレグシート
１１４ 第２のビア導体
１１５ 第２の表面導体
１１６ 第２の内部導体
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山本 祐樹
京都府長岡京市天神二丁目26番10号 株式
会社村田製作所内
Ｆターム(参考） 5E346 AA12 AA43 CC08 CC18 CC32
DD12 EE09 EE24 FF18 GG04
GG15 HH05
Claims (7)
- 【請求項１】 積層された複数のセラミック層からなる
セラミック多層基板と、前記セラミック多層基板の上側
主面上に積層された少なくとも１層の樹脂層とからなる
多層基板であって、 前記セラミック多層基板は、 前記セラミック層の積層方向に延びるように前記セラミ
ック多層基板内部に形成された第１のビア導体と、 前記セラミック多層基板の上側主面上に形成され、前記
第１のビア導体に電気的に接続された第１の表面導体
と、 前記セラミック多層基板のセラミック層間に形成され、
前記第１のビア導体に電気的に接続された第１の内部導
体と、 を備え、 前記樹脂層は、 前記樹脂層の積層方向に延びるように前記樹脂層内部に
形成された第２のビア導体と、 前記樹脂層最上層の上側主面上に形成され、前記第２の
ビア導体に電気的に接続された第２の表面導体と、 前記樹脂層内部に設けられ、前記第１の表面導体に電気
的に接続された回路部品と、 を備え、 前記セラミック多層基板の第１のビア導体または第１の
表面導体と、前記樹脂層の第２のビア導体とが電気的に
接続されていることを特徴とする多層基板。 - 【請求項２】 複数の前記樹脂層は、 前記樹脂層間に形成され、前記第２のビア導体に電気的
に接続された第２の内部導体と、 前記第２の内部導体に電気的に接続された回路部品と、 を備えることを特徴とする請求項１に記載の多層基板。 - 【請求項３】 前記セラミック多層基板は、前記セラミ
ック多層基板の下側主面上に形成され、前記第１のビア
導体に電気的に接続された第３の表面導体を備えること
を特徴とする、請求項１または請求項２に記載の多層基
板。 - 【請求項４】 前記セラミック多層基板は、前記セラミ
ック層間に形成され、前記第１の内部導体と電気的に接
続された抵抗膜を備えることを特徴とする、請求項１か
ら請求項３のいずれかに記載の多層基板。 - 【請求項５】 前記多層セラミック基板は、前記セラミ
ック多層基板の主面上に形成され、前記第１の表面導体
または前記第３の表面導体に電気的に接続された抵抗膜
を備えることを特徴とする、請求項１から請求項４のい
ずれかに記載の多層基板。 - 【請求項６】 前記第１の内部導体は、異なる電位に接
続され前記セラミック層を挟んで対向している少なくと
も２つの第１の内部導体を備えることを特徴とする、請
求項１から請求項５のいずれかに記載の多層基板。 - 【請求項７】 請求項１から請求項６のいずれかに記載
の多層基板と、前記多層基板の前記樹脂層の上側主面上
に実装され、前記第２の表面導体に電気的に接続された
回路部品と、からなることを特徴とする多層モジュー
ル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384699A JP2003188538A (ja) | 2001-12-18 | 2001-12-18 | 多層基板、および多層モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384699A JP2003188538A (ja) | 2001-12-18 | 2001-12-18 | 多層基板、および多層モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003188538A true JP2003188538A (ja) | 2003-07-04 |
Family
ID=27594364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001384699A Pending JP2003188538A (ja) | 2001-12-18 | 2001-12-18 | 多層基板、および多層モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003188538A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005071742A1 (ja) * | 2004-01-27 | 2005-08-04 | Murata Manufacturing Co., Ltd. | 積層型電子部品の製造方法 |
| EP1699277A1 (en) * | 2003-12-26 | 2006-09-06 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
| JP2007128968A (ja) * | 2005-11-01 | 2007-05-24 | Tdk Corp | 複合配線基板の製造方法 |
| WO2007072616A1 (ja) | 2005-12-22 | 2007-06-28 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュールおよびその製造方法 |
| WO2008136251A1 (ja) | 2007-05-02 | 2008-11-13 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュール及びその製造方法 |
| WO2009008217A1 (ja) * | 2007-07-06 | 2009-01-15 | Murata Manufacturing Co., Ltd. | 層間接続導体用孔の形成方法、樹脂基板及び部品内蔵基板の製造方法、並びに樹脂基板及び部品内蔵基板 |
| JP2009188218A (ja) * | 2008-02-07 | 2009-08-20 | Murata Mfg Co Ltd | 多層基板 |
| JP2009188145A (ja) * | 2008-02-06 | 2009-08-20 | Murata Mfg Co Ltd | 配線基板の製造方法 |
| US8759953B2 (en) | 2004-02-13 | 2014-06-24 | Murata Manufacturing Co., Ltd. | Electronic component including a shielding metal film disposed on a resin layer |
| JPWO2015194373A1 (ja) * | 2014-06-18 | 2017-04-20 | 株式会社村田製作所 | 部品内蔵多層基板 |
| US20170229769A1 (en) | 2014-10-31 | 2017-08-10 | Murata Manufacturing Co., Ltd. | Antenna module and circuit module |
| WO2018003920A1 (ja) * | 2016-06-30 | 2018-01-04 | 日立金属株式会社 | 平面アンテナ、同時焼成セラミック基板および準ミリ波・ミリ波無線通信モジュール |
| JPWO2017179612A1 (ja) * | 2016-04-13 | 2018-11-08 | 株式会社村田製作所 | インダクタモジュール |
| CN113571872A (zh) * | 2021-07-27 | 2021-10-29 | 安徽安努奇科技有限公司 | 一种内匹配芯片天线及其制造方法 |
-
2001
- 2001-12-18 JP JP2001384699A patent/JP2003188538A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649252B2 (en) | 2003-12-26 | 2010-01-19 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
| EP1699277A1 (en) * | 2003-12-26 | 2006-09-06 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
| EP1699277A4 (en) * | 2003-12-26 | 2007-08-15 | Murata Manufacturing Co | CERAMIC MULTILAYER SUBSTRATE |
| WO2005071742A1 (ja) * | 2004-01-27 | 2005-08-04 | Murata Manufacturing Co., Ltd. | 積層型電子部品の製造方法 |
| US8759953B2 (en) | 2004-02-13 | 2014-06-24 | Murata Manufacturing Co., Ltd. | Electronic component including a shielding metal film disposed on a resin layer |
| JP2007128968A (ja) * | 2005-11-01 | 2007-05-24 | Tdk Corp | 複合配線基板の製造方法 |
| WO2007072616A1 (ja) | 2005-12-22 | 2007-06-28 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュールおよびその製造方法 |
| WO2008136251A1 (ja) | 2007-05-02 | 2008-11-13 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュール及びその製造方法 |
| US8072769B2 (en) | 2007-05-02 | 2011-12-06 | Murata Manufacturing Co., Ltd. | Component-embedded module and manufacturing method thereof |
| US20100101836A1 (en) * | 2007-07-06 | 2010-04-29 | Murata Manufacturing Co., Ltd. | Method of forming hole for interlayer connection conductor, method of producing resin substrate and component-incorporated substrate, and resin substrate and component-incorporated substrate |
| JP4840508B2 (ja) * | 2007-07-06 | 2011-12-21 | 株式会社村田製作所 | 樹脂基板及び部品内蔵基板の製造方法、並びに樹脂基板及び部品内蔵基板 |
| US8570763B2 (en) | 2007-07-06 | 2013-10-29 | Murata Manufacturing Co., Ltd. | Method of forming hole for interlayer connection conductor, method of producing resin substrate and component-incorporated substrate, and resin substrate and component-incorporated substrate |
| WO2009008217A1 (ja) * | 2007-07-06 | 2009-01-15 | Murata Manufacturing Co., Ltd. | 層間接続導体用孔の形成方法、樹脂基板及び部品内蔵基板の製造方法、並びに樹脂基板及び部品内蔵基板 |
| JP2009188145A (ja) * | 2008-02-06 | 2009-08-20 | Murata Mfg Co Ltd | 配線基板の製造方法 |
| JP2009188218A (ja) * | 2008-02-07 | 2009-08-20 | Murata Mfg Co Ltd | 多層基板 |
| JPWO2015194373A1 (ja) * | 2014-06-18 | 2017-04-20 | 株式会社村田製作所 | 部品内蔵多層基板 |
| US20170229769A1 (en) | 2014-10-31 | 2017-08-10 | Murata Manufacturing Co., Ltd. | Antenna module and circuit module |
| US10468763B2 (en) | 2014-10-31 | 2019-11-05 | Murata Manufacturing Co., Ltd. | Antenna module and circuit module |
| JPWO2017179612A1 (ja) * | 2016-04-13 | 2018-11-08 | 株式会社村田製作所 | インダクタモジュール |
| WO2018003920A1 (ja) * | 2016-06-30 | 2018-01-04 | 日立金属株式会社 | 平面アンテナ、同時焼成セラミック基板および準ミリ波・ミリ波無線通信モジュール |
| CN113571872A (zh) * | 2021-07-27 | 2021-10-29 | 安徽安努奇科技有限公司 | 一种内匹配芯片天线及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7100276B2 (en) | Method for fabricating wiring board provided with passive element | |
| JP2001060767A (ja) | セラミック基板の製造方法および未焼成セラミック基板 | |
| JP2004056112A (ja) | 回路部品、回路部品実装体、および回路部品内蔵モジュールと、回路部品実装体および回路部品内蔵モジュールの製造方法 | |
| JP2003188538A (ja) | 多層基板、および多層モジュール | |
| JP3956851B2 (ja) | 受動素子内蔵基板及びその製造方法 | |
| JP4277275B2 (ja) | セラミック積層基板および高周波電子部品 | |
| JP4207517B2 (ja) | 素子内蔵基板 | |
| US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
| JP4765330B2 (ja) | 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法 | |
| JP2005045228A (ja) | 光学情報記録媒体とその製造方法 | |
| JP6121782B2 (ja) | 多層セラミック基板およびその製造方法 | |
| CN210157483U (zh) | 多层基板 | |
| JP2010016141A (ja) | 部品内蔵セラミックス基板およびその製造方法 | |
| JP2004172530A (ja) | 誘電体積層シート、基板内蔵キャパシターシート及び素子内蔵基板 | |
| JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
| JP2004119547A (ja) | セラミック配線基板およびその製造方法 | |
| JP2700920B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JPH10215074A (ja) | セラミック多層基板およびその製造方法 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| JP2002271028A (ja) | コイル内蔵多層基板及びその製造方法並びに積層コイルの製造方法 | |
| JP2007173616A (ja) | 電子部品搭載用基板および電子装置 | |
| KR100565501B1 (ko) | 수동소자 매립 회로기판 및 그 제조방법 | |
| KR100592998B1 (ko) | 저온 동시소성 세라믹 모듈의 내장형 회로소자의 트리밍방법 | |
| JPH06232528A (ja) | 混成集積回路基板及びその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060815 |