JPH0548271A - 機能性多層回路基板 - Google Patents

Abstract

(57)【要約】 【目的】 回路基板に対して、配線および部品実装の機
能だけでなく、コンデンサ、インダクタンス素子または
抵抗器としての機能を与える。 【構成】 誘電体の粉末を含有する樹脂からなる誘電体
層３および導体あるいは半導体の粉末を含有する樹脂か
らなる抵抗体層４が積層された多層基板本体２に関連し
て、電極導体５〜１３を設ける。電極導体５〜８によっ
てコンデンサが構成され、電極導体９〜１３によって抵
抗が構成される。目的に応じて、誘電体層３または抵抗
体層４に代えて、磁性体の粉末を含有する樹脂からなる
磁性体層を用いてもよい。 【効果】 回路基板上に実装されるべき部品を削減で
き、回路基板上に必要とされる部品実装のための面積を
削減することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、多層回路基板に関す
るもので、特に、回路基板が本来有する配線および部品
実装の機能に加えて、別の機能が付加された機能性多層
回路基板に関するものである。

【０００２】

【従来の技術】従来、回路基板として、たとえばガラス
エポキシ等からなる基板本体に銅箔が付与されたものが
用いられ、銅箔には目的の回路に合った配線になるよう
にエッチング等を施すことによって回路が形成される。
このような回路基板には、個別の部品（ＩＣ、抵抗器、
コンデンサ、コイル等）がはんだ付けにより実装されて
いた。

【０００３】

【発明が解決しようとする課題】この発明の目的は、上
述したような回路基板に実装されるべきいくつかの部品
が与える機能を、回路基板自身によって与え得るように
された、機能性多層回路基板を提供しようとすることで
ある。

【０００４】

【課題を解決するための手段】この発明にかかる機能性
多層回路基板は、誘電体、磁性体、導体または半導体の
分散材を含有する樹脂からなる第１の層、および、前記
第１の層とは電気特性が異なる、誘電体、磁性体、導体
または半導体の分散材を含有する樹脂からなる第２の層
を備える、多層基板本体と、前記多層基板本体自身が有
する電気特性を得るように前記多層基板本体に設けられ
る導体とを備えている。

【０００５】ここで、各種の分散材としては粉末状のも
のが使用されるが、導体については箔片状，繊維状など
があり、使用用途に応じて適宜選択される。

【０００６】

【作用】この発明において、多層基板本体に備える第１
または第２の層を構成する樹脂が誘電体の分散材を含有
している場合には、当該層に関連して導体を設けること
によってコンデンサを与えることができる。また、磁性
体の分散材を含有する場合には、インダクタンス素子を
与えることができ、導体あるいは半導体の分散材を含有
する場合には、抵抗器を与えることができる。

【０００７】

【発明の効果】したがって、この発明によれば、回路基
板上に実装されるべきコンデンサ、コイル、抵抗器など
の部品のいくつかを削減することができる。そのため、
部品コストおよび部品実装コストの削減を図ることがで
きる。

【０００８】また、上述の効果に加えて、この発明によ
れば、１つの多層基板本体において、複数個または複数
種類の電気的要素を積層方向に配置することができるの
で、回路基板上での部品実装に要する面積の削減を図る
ことができるとともに、回路基板の小型化を達成するこ
とができる。

【０００９】

【実施例】この発明による機能性多層回路基板を製造す
るにあたって、まず、誘電体、磁性体、導体および半導
体の各分散材をそれぞれ含有する樹脂からなる基板本体
を備える単層の機能性回路基板を作製し、それぞれの実
用性を確認する実験を行なった。

【００１０】（１） 誘電体基板 エポキシワニス（主剤：「三菱油化エピコート」１００
重量部；硬化剤：「ジシアンジアミド」２．５重量部；
促進剤：「イミダゾール２ＰＺ−ＣＮＳ」０．２重量
部；溶剤：「ジメチルフォルムアミド」４０〜４００重
量部）に、セラミック誘電体粉末を混ぜて、約１時間攪
拌し、複合ワニスを作製した。これを、ガラス織布に浸
漬後、ロールで軽くしごいて、シート状にして、１５０
℃で約５分間、乾燥させてシートを得た。このシートの
両面に、銅箔を配置して、１７０℃で３０分間、ホット
プレスした後、１６０℃で１時間、エージングして、誘
電体基板を得た。

【００１１】以下の表１に、セラミック誘電体粉末を含
まない比較例およびこれを含むいくつかの実施例に関し
て、１ＭＨｚの周波数のもとで測定した比誘電率
（ε_r ）が示されている。

【００１２】

【表１】

【００１３】表１からわかるように、セラミック誘電体
粉末の混合割合を変えることにより、得られた誘電体基
板自身の比誘電率を変えることができる。なお、比誘電
率は、混合されるべきセラミック誘電体粉末の種類（す
なわち、粉末の比誘電率）を変えることによっても、変
えることができる。

【００１４】（２） 磁性体基板 上記（１）で用いたエポキシワニスにＢａフェライト粉
末を混ぜ、約１時間攪拌し、複合ワニスを作製した。こ
れをシート状にして、１５０℃で約５分間、乾燥させた
後、１６０℃、１時間でエポキシを硬化させて磁性体基
板を得た。

【００１５】フェライト粉末を含まない比較例とこれを
含むいくつかの実施例について、比透磁率を測定したと
ころ、以下の表２に示すような結果が得られた。なお、
比透磁率は、試料となる基板を、外径３０ｍｍ、内径２
０ｍｍのリング状にして、ここにコイルを巻いて、周波
数１ＭＨｚのもとで測定した。

【００１６】

【表２】

【００１７】表２からわかるように、磁性体基板の場合
にも、フェライト粉末の混合割合を変えることにより、
磁性体基板の比透磁率を変えることができる。また、磁
性体基板の比透磁率は、用いるフェライトの比透磁率を
変えることによっても変えることができる。

【００１８】上述した実施例では、ガラス織布を用いな
かったが、このような磁性体基板にも、ガラス織布を入
れてもよい。また、シート化するとき、金属板または金
属箔上においてシート化するようにしてもよい。この場
合、たとえば、トランスファーモールド、ホットプレス
などを用いることができる。

【００１９】（３） 抵抗体（半導体）基板 上記（１）で用いたエポキシワニスに、カーボン、銅、
鉛、ＲｕＯ₂ のような導体の粉末、またはチタン酸バリ
ウム系半導体のような半導体の粉末を混ぜて混合ワニス
を作製し、これを用いて抵抗体（半導体）基板を得るこ
とができる。このような抵抗体基板において、その両面
に金属箔を貼り付けたり金属ペーストを印刷したりして
電極を形成すれば、電極間で抵抗を得ることができる。
このとき、電極の面積を変えたり、スルーホールにて両
面の電極の接続を行なうことにより、所要の抵抗値を得
ることができる。

【００２０】この発明では、上述したような各々単層の
誘電体基板、磁性体基板および抵抗体（半導体）基板
が、適当に組合わされ、積層された機能性多層回路基板
が提供される。このように積層された機能性多層回路基
板は、たとえば、単層の回路基板を重ね合わせてホット
プレスすることにより一体化される。

【００２１】以下に、この発明に従って得られた機能性
多層回路基板の種々の構造例について説明する。

【００２２】図１には、この発明の第１の実施例として
の機能性多層回路基板１が示されている。多層回路基板
１は、多層基板本体２を備える。多層基板本体２は、誘
電体の粉末を含有する樹脂からなる誘電体層３、および
導体の粉末を含有する樹脂からなる抵抗体層４を備え
る。

【００２３】誘電体層３の一方主面上には、電極導体５
および６が設けられ、同じく他方主面上には、電極導体
５および６にそれぞれ対向する電極導体７および８が設
けられる。これら電極導体５〜８は、コンデンサ電極と
して機能し、誘電体層３自身が有する誘電体としての電
気特性が電極導体５〜８によって取出される。したがっ
て、この誘電体層３および電極導体５〜８によって、２
つのコンデンサが与えられる。これらコンデンサの静電
容量は、誘電体層３自身が有する比誘電率、誘電体層３
の厚みおよび電極導体５〜８の面積により任意に設定す
ることができる。

【００２４】他方、抵抗体層４の一方主面上には、電極
導体９および１０が設けられ、同じく他方主面上には、
電極導体９に対向する電極導体１１ならびに電極導体１
０に共通に対向する電極導体１２および１３が設けられ
る。これら電極導体９〜１３は、抵抗体層４自身が有す
る抵抗体としての電気特性を取出すように機能する。し
たがって、抵抗体層４および電極導体９〜１３によっ
て、３つの抵抗が与えられる。これら抵抗の抵抗値は、
抵抗体層４自身の比抵抗、抵抗体層４の厚みおよび電極
導体９〜１３の面積によって任意に設定することができ
る。

【００２５】なお、電極導体５〜１３は、たとえば、銅
箔をエッチングしたり、導電ペーストを印刷したりする
ことによって形成されることができる。

【００２６】前述した誘電体層３および抵抗体層４は、
互いに重ね合わされ、ホットプレスされることにより、
一体化される。このとき、電極導体５は電極導体１１お
よび１２に共通に接続され、電極導体６は電極導体１３
に接続される。この接続状態からわかるように、抵抗体
層１４に設けられる電極導体１０〜１３は省略されても
よい。

【００２７】このようにして得られた多層回路基板１に
は、増幅器素子１４が実装される。すなわち、増幅器素
子１４の一方の端子１５は、電極導体１０に接続され、
他方の端子１６は、多層基板本体２に設けられたスルー
ホール１７を通って電極導体８に接続される。これによ
って、図２に示すようなローパスフィルタ回路が得られ
る。

【００２８】図３ないし図６には、この発明の第２の実
施例としての機能性多層回路基板１８が示されている。
多層回路基板１８は、多層基板本体１９を備える。多層
基板本体１９は、導体の粉末を含有する樹脂からなる抵
抗体層２０、および誘電体の粉末を含有する樹脂からな
る誘電体層２１を備える。

【００２９】抵抗体層２０の下方主面上には、図４ない
し図６に示されるように、電極導体２２，２３，２４、
ならびに電極導体２３および２４に接続されるアース導
体２５が設けられる。また、誘電体層２１の上方主面上
には、図３ないし図５に示されるように、電極導体２
６，２７，２８が設けられる。また、抵抗体層２０と誘
電体層２１と界面には、電極導体２２および２６にそれ
ぞれ対向する電極導体２９、電極導体２３および２７に
それぞれ対向する電極導体３０、ならびに電極導体２４
および２８にそれぞれ対向する電極導体３１が設けられ
る。

【００３０】このようにして、抵抗体層２０および電極
導体２２〜２４，２９〜３１によって、３つの抵抗が与
えられ、かつ、誘電体層２１および電極導体２６〜３１
によって、３つのコンデンサが与えられる。

【００３１】この機能性多層回路基板１８には、電界効
果型トランジスタ（ＦＥＴ）３２が実装される。すなわ
ち、ＦＥＴ３２のドレイン端子３３は、誘電体層２１を
貫通するスルーホール導体３４を介して電極導体２９に
接続され、同じくゲート端子３５は、誘電体層２１を貫
通するスルーホール導体３６を介して電極導体３０に接
続され、同じくソース端子３７は、誘電体層２１を貫通
するスルーホール導体３８を介して電極導体３１に接続
される。このようにして、図７に示すような位相反転回
路が構成される。

【００３２】図８ないし図１１には、この発明の第３の
実施例としての機能性多層回路基板３９が示されてい
る。多層回路基板３９は、多層基板本体４０を備える。
多層基板本体４０は、導体の粉末を含有する樹脂からな
る抵抗体層４１、および誘電体の粉末を含有する樹脂か
らなる誘電体層４２を備える。

【００３３】なお、多層回路基板３９を説明するための
図８ないし図１１において、図８は、多層回路基板３９
の上面図であり、図９は、抵抗体層４１の上面図であ
り、図１０は、抵抗体層４１の下面に設けられる要素を
上面から示した図であり、図１１は、多層回路基板３９
の断面上での電気的接続状態を図解する断面図である。

【００３４】抵抗体層４１の下方主面上には、図１０お
よび図１１に示すように、電極導体４３およびアース導
体４４が設けられる。また、抵抗体層４１と誘電体層４
２との界面には、図９および図１１に示すように、電極
導体４３に対向する電極導体４５、ならびに接続導体４
６、電極導体４７および電極導体４８が設けられる。接
続導体４６と電極導体４７とは互いに接続される。ま
た、誘電体層４２の上方主面には、図８および図１１に
示すように、接続導体４９、接続導体５０、接続導体５
０に接続されるマイクロストリップライン導体５１、マ
イクロストリップライン導体５１に接続される電極導体
５２、および電極導体５３が設けられる。電極導体５２
は、電極導体４７と対向し、電極導体５３は、電極導体
４８と対向する。

【００３５】誘電体層４２には、接続導体４９に接続さ
れるコイル導体５４、および接続導体５０に接続される
コイル導体５５が、誘電体層４２の内部においてコイル
状に延びるように設けられる。これらコイル導体５４お
よび５５は、たとえば、リング状の金属膜が順次接続さ
れるように多層印刷方式によって形成されても、予めコ
イル状とされた導体によって与えられてもよい。コイル
導体５４は、抵抗体層４１と誘電体層４２との界面にあ
る電極導体４５に接続され、コイル導体５５は、同じく
界面にある接続導体４６に接続される。

【００３６】また、抵抗体層４１には、図１１に示され
るように、アース導体４４と接続導体４６とを互いに接
続するスルーホール導体５６が設けられる。また、誘電
体層４２には、接続導体４６を外表面にまで引出すスル
ーホール導体５７が設けられる。

【００３７】このような多層回路基板３９には、図８お
よび図１１に示すように、トランジスタ５８が実装され
る。すなわち、トランジスタ５８のベース端子５９は、
接続導体４９に接続され、同じくエミッタ端子６０は、
スルーホール導体５７に接続され、同じくコレクタ端子
６１は、接続導体５０に接続される。このようにして、
図１２に示す４３０ＭＨｚ狭帯域増幅回路が得られる。

【００３８】なお、上述した実施例では、得ようとする
増幅回路の周波数が高いため、コイル導体５４および５
５を設けるための層として、誘電体層４２を用いたが、
周波数が低い場合には、磁性体の粉末を含有する樹脂か
らなる磁性体層を、誘電体層４２の代わりに用いてもよ
い。

【００３９】以上、この発明をいくつかの実施例に関連
して説明したが、この発明において多層基板本体を構成
するために組合わされる誘電体層、磁性体層または抵抗
体層の数、順序等は任意である。また、多層基板本体
が、通常の絶縁体からなる層を含んでいてもよい。

【００４０】また、多層基板本体に含まれる複数の層の
各々の電気特性は、層に含まれる粉末の電気的性質を変
えることによって異ならされても、同じ電気的性質の粉
末であっても、その含有量や特性を変えることにより異
ならされてもよい。

【００４１】また、多層基板本体に含まれる特定の層
が、さらに、電気特性が互いに異なる複数の領域を有す
るように複合されてもよい。

【図面の簡単な説明】

【図１】この発明の第１の実施例としての機能性多層回
路基板１を示す断面図である。

【図２】図１に示した機能性多層回路基板１によって与
えられるローパスフィルタ回路を示す図である。

【図３】この発明の第２の実施例としての機能性多層回
路基板１８を示す上面図である。

【図４】図３の線ＩＶ−ＩＶに沿う断面図である。

【図５】図３の線Ｖ−Ｖに沿う断面図である。

【図６】図３に示した機能性多層回路基板１８の下面図
である。

【図７】図３に示した機能性多層回路基板１８によって
与えられる位相反転回路を示す図である。

【図８】この発明の第３の実施例としての機能性多層回
路基板３９を示す上面図である。

【図９】図８に示した機能性多層回路基板３９に含まれ
る抵抗体層４１の上面図である。

【図１０】図９に示した抵抗体層４１の下面に設けられ
る要素を上面から示した図である。

【図１１】図８に示した機能性多層回路基板３９の断面
上に構成される電気的接続状態を示す図解的断面図であ
る。

【図１２】図８に示した機能性多層回路基板３９によっ
て与えられる４３０ＭＨｚ狭帯域増幅回路を示す図であ
る。

【符号の説明】

１，１８，３９ 機能性多層回路基板 ２，１９，４０ 多層基板本体 ３，２１，４２ 誘電体層 ４，２０，４１ 抵抗体層 ５〜１３，２２〜３１，３４，３６，３８，４３〜５７
導体

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 25/00 Ｚ 7220−4Ｍ Ｈ０５Ｋ 1/03 Ｄ 7011−4Ｅ 3/46 Ｔ 6921−4Ｅ (72)発明者 原田 淳 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 今川 俊次郎 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 長久保 博 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 誘電体、磁性体、導体または半導体の分
   散材を含有する樹脂からなる第１の層、および、前記第
   １の層とは電気特性が異なる、誘電体、磁性体、導体ま
   たは半導体の分散材を含有する樹脂からなる第２の層を
   備える、多層基板本体と、 前記多層基板本体自身が有する電気特性を得るように前
   記多層基板本体に設けられる導体とを備える、機能性多
   層回路基板。