JPS60176296A - グレ−ズ抵抗素子一体型多層基板の製造方法 - Google Patents

グレ−ズ抵抗素子一体型多層基板の製造方法

Info

Publication number
JPS60176296A
JPS60176296A JP59031471A JP3147184A JPS60176296A JP S60176296 A JPS60176296 A JP S60176296A JP 59031471 A JP59031471 A JP 59031471A JP 3147184 A JP3147184 A JP 3147184A JP S60176296 A JPS60176296 A JP S60176296A
Authority
JP
Japan
Prior art keywords
glass
conductor
layer
alumina
organic binder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59031471A
Other languages
English (en)
Other versions
JPH0544838B2 (ja
Inventor
徹 石田
菊地 泰治
菊地 立郎
泰彦 堀尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59031471A priority Critical patent/JPS60176296A/ja
Priority to KR1019840005623A priority patent/KR900004379B1/ko
Priority to DE19843434449 priority patent/DE3434449A1/de
Priority to GB08423483A priority patent/GB2149222B/en
Publication of JPS60176296A publication Critical patent/JPS60176296A/ja
Priority to US06/898,892 priority patent/US4732798A/en
Publication of JPH0544838B2 publication Critical patent/JPH0544838B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 不発EAは、厚膜部品、IC,LSI 、チップ受動部
品などの高密度実装に好適なグレーズ抵抗素子一体型多
層配線基板の製造方法に関するものである。
(従来例の構成とその問題点) 近年、機器の小型化や多機能化の要望が年を追って強く
なってきているが、これらの要望に応えるため、回路部
品の高密度実装が重要な技術となっている。特に、IC
,LSIの発達、さらには抵抗器やコンデンサ等の厚膜
部品の発達に伴い、回路構成が益々高密度化へと移行し
つつある。高密度実装の回路構成を実現するためKは部
品を小型化することと同時に基板の配線密度を太きぐす
ることが重要であり、基板の配線密度を高めるには基板
を多層構造として配線層を基板内部に形成する方法が最
も効果的である。また、近年は通信周波数の高周波化に
伴って配線層の導体抵抗も重要なポイントとなっている
。例えば、チューナモノユールでは高周波域になると配
線導体抵抗が高い場合、発振や利得の低下などの現象が
起とシ、従来構成のアルミナ基板と厚膜との構成による
チューナモノー−ルでは導体抵抗が高いため、厚膜導体
として金などの高価な材料を使用せざるを得ないのが現
状である。しかし、機器の手甲化、組立ての合理化、コ
ストダウンの観点からこれらの高周波回路のハイブリッ
ドICによるモノニール化が強く望まれている。
従来、モジーーールの小型化を目的とした多層基板とし
ては、大別してアルミナ焼結基板上にAg−Pd系など
の導体4−ストとガラス絶縁体イーストを交互に印刷、
焼成したものと、アルミナ絶縁体とモリブデン(Mo)
又はタングステン(W)からなる導体全交互に積層化し
たものとがある。。しかし、これらの構成の基板は、高
密度実装用の基板としては次のような問題点があった。
■ アルミナ焼結基板上に厚膜導体波−スト、ガラス絶
縁体波−ストを交互に印刷し、焼成したもの、 (イ)層数に限界があり、一般には3〜4層、(ロ)導
体抵抗が高く、それを低くするためには金などの高価な
導体材料を用いる必要がある。
■ アルミナとMoまたはWとの組合わせによる多層基
板、 (イ)部品の半田による接続を可能にするために、多層
基板表面のWまたはMo導体層上に二、ケル、金などの
メッキを施す必要がある。
(ロ)厚膜素子としてのグレーズ抵抗素子やコンデンサ
素子を形成するためには、空気中で高温処理する必要が
あるが、WやMoのような酸化され易い導体材料は酸素
雰囲気中での処理ができないため、厚膜素子との一体化
回路基板として不向きである。
(ハ)Mo、Wの導体抵抗が高い(20〜30mΩ/口
)・上記の理由から、従来構成のセラミ、り多層基板は
高密度実装用基板または高周波モジュール用基板として
の十分な条件を備えていないと言える。
(発明の目的) 本発明の目的は、基板の多層化が容易でかつ内層に設け
た導体層の導体抵抗を十分低くすることが可能であり、
また表面層にはグレーズ抵抗素子など従来の厚膜素子の
形成が可能な高密度実装用多層基板の製造方法を提供す
るものである。
(発明の構成) 上記目的を達成するために、まず、アルミナを主成分と
する粉末及び有機結合材からなる未焼結のグリーンシー
ト上に、タングステン粉末、有機バインダ及び溶剤から
なる導体4−ストと、アルミナを主成分とする粉末、有
機結合材及び溶剤からなる絶縁に一ストとを交互に印刷
し、これを還元雰囲気中で焼結する。次に、この焼結体
上に、銅を主成分とする金属粉末、有機結合材及び溶剤
からなる銅被−ストと、電気的絶縁を目的とするガラス
波−ストとを交互に印刷し、これを窒素雰囲気中で焼成
する。次いで、最外層のガラス層の必要箇所に、内部銅
配線層の一部が露出するように設けられた小孔に、銅に
還元されない低融点のガラス粉末、貴金属粉末、有機バ
インダ及び溶剤からなるペーストを印刷、充填し、これ
を空気中で焼成する。さらに最外層ガラス層上に、厚膜
導体イースト、厚膜抵抗ペーストラそれぞれ印刷、焼成
して、前記充填材と電気的に接続されたグレーズ抵抗素
子を形成する。これにより、アルミナ絶縁層とタングス
テン配線層の多層構造及び導体抵抗の低い銅配線層を含
み、かつグレーズ抵抗素子を備えたグレーズ抵抗素子一
体型多層基板となるものである。
(実施例の説明) 以下本発明の実施例について図面を参照しながら説明す
る。
第1図は、本発明の一実施例の断面を示したものであり
、1はアルミナ基板、2はアルミナを主成分とする絶縁
層、3はガラスを主成分とする絶縁層、4はタングステ
ンの導体配線層、5はタンゲステンのスルホール、6は
銅の導体配線層、7はガラス絶縁層3に設けた小孔に充
填し、下層の銅配線層6と上層の導体層とを電気的に中
継し、かつ高温において下層への空気の拡散をおさえる
機能を有する空気遮断材(又←充填材とも言う)、8は
一般に用いられる厚膜導体層例えばAg−Pd電極、・
9はルテニウム系グレーズ抵抗素子である。
また第2図は、第1図の導体層の構造を拡大して示した
もので、さらに、チップ部品10′f:半田11で接合
して実装した部分も例示している。
ここで、空気遮断材7は、銅に還元されない低融点ガラ
スと貴金属とからなる材料で構成される。
次に、製造方法を、順を追って詳細に説明する。
先ずアルミナ粉末と有機結合材からなる未焼結グリーン
シート(焼結後は図中、1となる)にタングステンペー
ストでスルホール5と導体配線層4をスクリーン印刷す
る。これf:120℃程度の温度で乾燥させる。次に、
アルミナ粉末を主成分°とする無機質とエチルセルロー
スを例えばテレピン油に溶したビークルとからなるアル
ミナ4−スト全印刷する。−このアルミナ層は焼結後回
中の2となる。ここで、内層としてのアルミナ層とタン
グステン配線層の層数を多くする場合は、更にタングス
テンペースト、アルミナベースi・の印刷を繰返す。ま
だこの構造において、絶縁層を介して配線層を多層化し
ていくとき、上部導体層と下部導体層の接続は、絶縁層
の必要部分に小孔(普通ピアホールと呼ぶ)を設け、そ
の部分を通して接続を行なう。以上述べたアルミナ層と
タングステン層からなる未焼成積層体を還元雰囲気中、
1500〜1600℃で焼結する。この工程の特徴は、
未焼成状態で簡単に積層構造が作成できること、ならび
に絶縁層にアルミナを使用しているため耐熱性、耐電圧
性、誘電正接などの特性にすぐれていることである。
次に、上記の還元雰囲気で焼成したアルミナ・タングス
テン積層体の表面に銅4−ストを印刷する。この銅に一
ストは焼成後、図中の6となる。
この銅被−ストの上に更にガラスに一ストを印刷する。
この層は焼成後、図中の3となる。上記の銅ペースト、
ガラスペーストを印刷したものを800〜900℃、窒
素雰囲気中で焼成する。ここで窒素雰囲気中には10 
ppm程度の酸素が含まれており、これは焼成後の銅配
線層の接着強度向上に重要なものである。
次に、上記したタングステン配線層4−アルミナ絶縁層
2−銅配線層6−ガラス絶縁層3からなる焼成積層体の
最上層、すなわち銅配線層6を覆うガラス絶縁層3上に
空気遮断材7を形成する。
ここで空気遮断材7は、ガラス絶縁層3の必要箇所に形
成され下の銅配線層6と上層の導体層とを電気的に接続
するための小孔に充填されるもので、銅に還元されない
低融点ガラス(例えばB2O2−BaO−At205系
ガレス)と、貴金属粉末(例えばAg)と、有機結合材
としてエチルセルロースのテレピン油10%溶液からな
るビークルとから構成されたく一ストヲ印刷し、空気中
850℃、1o分間焼成して形成される。更にこの上に
、従来用いられているAg−Pd系導体R−スト、ルテ
ニウム系グレーズ抵抗波−ストを印刷し、空気中、85
0℃で焼成し、厚膜導体層8、グレーズ抵抗素子9を形
成する。
このようにして得られたグレーズ抵抗素子一体型多層基
板は、内部のタングステン配線層4と銅配線層6、更に
は最上層のAg−Pd J体層8とは完全に電気的導通
が得られており、グレーズ抵抗素子9も温度係数が若干
大きくなる(約±200 ppm)もののその他の経時
変化、負荷特性などの性質は従来のグレーズ抵抗素子と
ほぼ同等のものとなっており、実用上問題のないもので
あった。また、内部配線層でタングステン配線層4の導
体抵抗は約10mΩ/口、銅配線層の導体抵抗は約3m
Ω/口であった。
本発明の構成で最もIインドとなるところは、■銅に還
元されないガラスと貴金属とからなる充填材(空気遮断
材7)を形成することにより、最上層部に通常の厚膜回
路に用いられるAg−Pd導体、ルテニウム系グレーズ
抵抗素子等の厚膜回路を空気中で形成することができる
こと、■多層化し易いht2o3−w多層構造と導体抵
抗の小さい銅配線層との各すの利点を生かした多層構造
が可能であること、の2点にある。■の点に関しては、
上記構造にすることにより充填材を通して下部導体であ
る銅と表面導体層とを電気的に導通させ、しかも後工程
における空気中高温下の処理に対して充填材が空気を遮
断し、従って下部導体層の酸化を防止することができる
。もちろん、ガラス絶縁層の下部に形成された銅導体は
、ガラスが空気の拡散防止材として働くので、高温空気
中処理においても酸化されることはない。
一般に、流動性の材料に導電性粒子を分散すると、導電
性粒子どうしが一種の凝集現象を起こし、粒子相互間で
接触を保つ構造となる。その結果、導電性粒子分散体に
電気的導通現象がみられることとなる。したがって、本
発明の実施例の処理温度に達するとガラスは流動性をも
ち、これに貴金属が分散されているため電気的導通が得
られることとなる。導電性粒子として貴金属を用いたの
は高温空気中でも酸化されないことが必要となるためで
ある。一方、本発明の構成により空気中高温においても
空気遮断材7が充填されていない部分の内部銅配線層6
も酸化されないが、このことについて以下に述べる。
本発明では、内部銅配線層6への酸化を防止するだめに
ガラス材料が果す役割は大きい。つまり、第1図、第2
図における充填材(空気遮断側7)中のガラス材料が焼
成後、ガラス絶縁層3によくぬれ、また貴金属粒子の周
りはガラスで充填されているだめ、このガラス層により
内部の気密性が保たれ、空気が下部導体層まで浸透しな
い。ここで、ガラス材料として一般に良く用いられてい
る鉛系の力゛ラスを考えてみると、ガラスは下部導体の
銅と次のような反応を起こす。
Cu +PbO−+ CuO+ Pb つまり、導体である銅がガラスの主成分である酸化鉛に
よって酸化され、充填材と銅の接融部の抵抗が高くなっ
てし寸う。従って、本発明に使用するガラスは銅を酸化
しない性質、つまシ銅によって還元されないガラス材料
であることが重要な点となる。このような条件を満足す
るガラスとじてはアルカリ土類金属酸化物か、I]1族
系金属酸化物を主成分とするものがある。前に述べたB
aO−B203−1.、O6系ガラスはそれに該当する
ものである。
(発明の効果) 以上述べたように、本発明によれば内部に銅配線層を形
成するとともに、それを覆う絶縁層に設けた小孔に充填
した充填材を通して上層の導体層と雷、気的に接続する
ことができ、しかも空気中高温処理に於いても下部銅配
線層が酸化されることがない。したがって、近年著しく
発達している厚膜技術によって、この基板へのグレーズ
抵抗素子、コンデンサ素子の一体化が可能となる。なお
実施例では、アルミナ絶縁層、タングステン配線層、銅
配線層、そしてガラス絶縁層をそれぞれ一層としたが、
工程を繰返すことにより層数を増加することができるこ
とは言うまでもない。
このように、本発明の基板構成は、多層化し易いAt2
0.−Wの多層構造と導体抵抗の小さい銅配線を含んで
内部配線が多層化され、更に厚膜素子との一体化が可能
であることから、高密度実装に極めて適しているばかシ
でなく、高周波回路としての展開も可能である。
【図面の簡単な説明】
第1図は、本発明の一実施例におけるグレーズ抵抗素子
一体型多層基板の断面図、第2図は、同基板の要部の拡
大断面図である。 1・・・アルミナ基板、2 ・アルミナ絶縁層、3・・
ガラス絶縁層、4・・タングステン配線層、5 ・スル
ホール、6 ・銅配線層、7・・空気遮断相、8・・厚
膜導体層、9・・・グレーズ抵抗素子。

Claims (1)

    【特許請求の範囲】
  1. アルミナを主成分とする粉末及び有機結合材からなる未
    焼結のグリーンメート上に、タングステン粉末、有機バ
    インダ及び溶剤からなる導体イーストと、アルミナを主
    成分とする粉末、有機結合材及び溶剤からなる絶縁被−
    ストとを交互に印刷、積層し、この未焼結物を還元雰囲
    気中で焼結する工程と、この焼結体上に、銅を主成分と
    する金属粉末、有機結合相及び溶剤からなる銅ペースト
    と、電気的絶縁を目的とするガラスイーストとを交互に
    印刷、積層し、これを窒素雰囲気中で焼成する工程と、
    前記ガラスペーストによシ形成された最外層のガラス層
    の所要箇所に内部&目配線層の一部が露出するように設
    けられた小孔に、銅に還元されない低融点のガラス粉末
    、貴金属粉末、有機バインダ及び溶剤からなるイースト
    を一印刷、充填し、これを空気中で焼成する工程と、前
    記最外層のガラス肩上に、厚膜導体(−スト、厚膜抵抗
    波−ストヲそれぞれ印刷し、これを空気中で焼成して、
    前記充填材に電気的に接続されたブレース抵抗素子を形
    成する工程とからなることを特徴とするグレーズ抵抗素
    子一体型多層基板の製造方法。
JP59031471A 1983-09-16 1984-02-23 グレ−ズ抵抗素子一体型多層基板の製造方法 Granted JPS60176296A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59031471A JPS60176296A (ja) 1984-02-23 1984-02-23 グレ−ズ抵抗素子一体型多層基板の製造方法
KR1019840005623A KR900004379B1 (ko) 1983-09-16 1984-09-15 세라믹 다층기판 및 그 제조방법
DE19843434449 DE3434449A1 (de) 1983-09-16 1984-09-17 Keramisches mehrschichtsubstrat und verfahren zu seiner herstellung
GB08423483A GB2149222B (en) 1983-09-16 1984-09-17 Multilatered ceramic substrate and method of making the same
US06/898,892 US4732798A (en) 1983-09-16 1986-08-21 Multilayer ceramic substrate and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59031471A JPS60176296A (ja) 1984-02-23 1984-02-23 グレ−ズ抵抗素子一体型多層基板の製造方法

Publications (2)

Publication Number Publication Date
JPS60176296A true JPS60176296A (ja) 1985-09-10
JPH0544838B2 JPH0544838B2 (ja) 1993-07-07

Family

ID=12332174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59031471A Granted JPS60176296A (ja) 1983-09-16 1984-02-23 グレ−ズ抵抗素子一体型多層基板の製造方法

Country Status (1)

Country Link
JP (1) JPS60176296A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62282427A (ja) * 1986-05-30 1987-12-08 松下電器産業株式会社 積層型セラミツクスの製造方法
JPS63110692A (ja) * 1986-10-28 1988-05-16 日本シイエムケイ株式会社 プリント配線板の製造方法
JPH02229462A (ja) * 1989-03-02 1990-09-12 Tdk Corp 積層混成集積回路部品の構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62282427A (ja) * 1986-05-30 1987-12-08 松下電器産業株式会社 積層型セラミツクスの製造方法
JPH0782963B2 (ja) * 1986-05-30 1995-09-06 松下電器産業株式会社 積層型セラミツクスの製造方法
JPS63110692A (ja) * 1986-10-28 1988-05-16 日本シイエムケイ株式会社 プリント配線板の製造方法
JPH0559598B2 (ja) * 1986-10-28 1993-08-31 Nippon Cmk Kk
JPH02229462A (ja) * 1989-03-02 1990-09-12 Tdk Corp 積層混成集積回路部品の構造

Also Published As

Publication number Publication date
JPH0544838B2 (ja) 1993-07-07

Similar Documents

Publication Publication Date Title
JPS5917232A (ja) 複合積層セラミツク部品およびその製造方法
JPS60176296A (ja) グレ−ズ抵抗素子一体型多層基板の製造方法
JPS5917233A (ja) 複合積層セラミツク部品の製造方法
JP2885477B2 (ja) 多層配線基板及びその製造方法
JPH0155594B2 (ja)
JPS60169194A (ja) ハイブリツド集積回路用基板
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JPH0795630B2 (ja) 複合積層セラミック部品
JP3391286B2 (ja) セラミック電子部品
JP3176258B2 (ja) 多層配線基板
JP3934910B2 (ja) 回路基板
JP2738600B2 (ja) 回路基板
JPS6092697A (ja) 複合積層セラミツク部品
JP2001023438A (ja) 導電性ペーストおよびセラミック電子部品
JPH0544200B2 (ja)
JP2001326301A (ja) セラミック電子部品および電子装置
JP2842707B2 (ja) 回路基板
JP2738603B2 (ja) 回路基板
JPS5917294A (ja) 複合積層セラミツク部品とその製造方法
JPS6025290A (ja) 混成集積回路基板の製造方法
JPH0555718A (ja) 回路基板
JPS60176297A (ja) ハイブリツドic用多層基板
JPH069307B2 (ja) 複合回路基板の製造方法
JPH06232528A (ja) 混成集積回路基板及びその製法
JP2001284489A (ja) 積層回路基板