JPS6025290A - 混成集積回路基板の製造方法 - Google Patents

混成集積回路基板の製造方法

Info

Publication number
JPS6025290A
JPS6025290A JP58133825A JP13382583A JPS6025290A JP S6025290 A JPS6025290 A JP S6025290A JP 58133825 A JP58133825 A JP 58133825A JP 13382583 A JP13382583 A JP 13382583A JP S6025290 A JPS6025290 A JP S6025290A
Authority
JP
Japan
Prior art keywords
conductor
plating
resistant
paste
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58133825A
Other languages
English (en)
Inventor
茂 安田
石田 富雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58133825A priority Critical patent/JPS6025290A/ja
Publication of JPS6025290A publication Critical patent/JPS6025290A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高密度実装、高信頼性を要求される電子回路
に利用でき、受動チップ部品、半導体チップ部品の実装
の容易なセラミック多層の混成集積回路基板の製造方法
に関するものである。
従来例の構成とその問題点 従来、この種、セラミック多層の混成集積回路基板の製
造方法の1つとして、アルミナ粉末を主成分としだ生セ
ラミツクシート上に、タングステン、マンガン等の耐熱
性金属粉末の単独もしくは混合物から成る導体ペースト
を配線として印刷し、次いで、アルミナ粉末の絶縁ペー
ストを絶縁層として印刷する工程を交互に繰返し多層化
した後、還元雰囲気中で一括焼成し、次いで、最上層の
表面に露出した配線導体にニッケルメッキおよび金メッ
キを行ないセラミック多層配線基板とし、これに、回路
機能を持たすだめ受動素子とし て。
カーボン粉末と樹脂の混合物から成る抵抗ペーストを印
刷、焼成して抵抗体を形成し、次いで受動チップ部品(
例えば、チップコンデンサ)、ミニモールドトランジス
タ、などを半田デイツプ法、半田リフロー法などで搭載
し、また、半導体チップ部品(IC,LSI)は、ワイ
ヤボンド法などで接続する方法があった。
しかしながら、この製造方法によれば、上記の耐熱金属
ペーストがいずれも400 ’C以上の高温。
酸素雰囲気中で酸化するだめやむをえずカーボン系抵抗
体を用いている。このためチップ部品等を搭載するだめ
の半田付工程で熱的ストレスを受けて、抵抗値が変動す
るため、最終検査で規格からしばしばはずれる欠点を有
していた。また抵抗体の環境特性(耐熱特性、耐湿特性
、温度特性)も十分でなく、例えば耐熱特性(120’
C,100゜Hr放置後の抵抗値変化率)は−3,8%
〜6.0%。
耐湿特性(60″G 95%RH1000Hr放置後の
抵抗値変化率)は+4.8%〜8.2%、温度特性(−
25°C〜+100’C間の抵抗値変化率)は+450
 ppm/ ’Cであった。
これらの値は、いずれも面積抵抗値が75 QA3〜1
oKQ/口の抵抗体におけるものであり、抵抗値範囲が
大きくなれば上記の特性は、更に悪くなる傾向を示す。
これらの欠点は、カーボン粉末と樹脂から成る抵抗体に
おいては常につきまとう問題であり、その原因は、耐熱
特性の場合は、樹脂の硬化収縮によるもので、耐湿特性
の場合は、吸湿。
膨潤によるものである。
この他、上記の製造方法の欠点として、半導体チップ部
品のワイヤボンド接続(金線による接続)のため、基板
の最上層配線に高価な金メッキを施す必要があり、ポン
ディング信頼性を確保するには、通常、電解方式で1.
6μm以上、無電解方式で3.0μm以上の厚みが必要
であシ、基板のコストが高いことがあげられていた。
発明の目的 本発明の目的は以上のような従来の欠点を除去するもの
であシ、高信頼性の印刷抵抗体の付加と、基板コストの
低減および半導体チップ部品等の実装の容易なセラミッ
ク多層による混成集積回路基板の製造方法を提供するこ
とにある。
発明の構成 本発明の混成集積回路基板の製造方法は、内部配線導体
、スルホール導体がタングステン、モリブデン、マンガ
ン等の耐熱性導体で形成した生セラミツク多層配線基板
の表面配線引出孔に白金。
パラジウム、ロジウム、イリジウムの単体もしくは、混
合物から成る耐酸化性導体ペーストを充填した状態で還
元性雰囲気中で焼結してセラミック多層配線基板を作成
し、上記セラミック多層配線上に所望の電極パターンで
銀、パラジウム、金。
白金の単体もしくは混合物から成る耐熱性導体ペースト
を印刷、焼成して電極を形成し、上記電極上部に酸化ル
テニウムを主成分とする抵抗ペーストを印刷、焼成して
抵抗体全形成し、所望の配線パターンでメッキ用の金属
核を有する活性ペーストを印刷、焼成してメッキ核を形
成し、上記メッキ核上にメッキ導体を形成する方法に関
するものである。
なお、上記のうち、表面配線引出孔に充填する耐酸化性
導体ペーストを表面配線引出孔の下部にある内部配線導
体(タングステン等の耐熱性導体)が完全な密閉状態に
なるように充填することが肝要である。すなわち、わず
かでも空孔があると、後工程で形成する電極および抵抗
体の焼成が750°C〜950’Cの高温、酸化雰囲気
中で行なうため、内部配線導体が酸化し、実用不可能に
なるためである。従って上記表面配線孔に充填する耐酸
化性導体ペーストは内部配線導体、スルホール導体の酸
化防止の働きをするものである。
なお、本発明では抵抗体用の電極のみに、パラジウム、
銀、白金、金等の耐熱性導体ペーストを使用しているが
、これだけに限ることなく、配線導体の形成に使用して
も良い。まだ上記電極は、表面配線孔に充填した耐酸化
性導体の上にさらにおおう状態で形成しても良い。(す
なわち、表面配線孔は、3層の導体構成となる。) また、メッキ導体としては、コスト、半田付性の点から
、銅、錫、半田、ニッケルメッキの単層もしくは複層メ
ッキが特に有効である。なお、上記メッキ導体は、受動
チップ部品、半導体チップ部品等の接続電極である。
実施例の説明 以下、本発明の混成集積回路基板の製造方法の実施例を
製造工程に従い説明する。
セラミック材料として、アルミナを主成分に、シリカ、
マグネシア等を加え、さらに結合樹脂としてポリビニル
ブチラール樹脂、可塑剤としてフタル酸ジプチル、溶剤
としてイングロビルアルコールとを加え混練したアルミ
ナスラリーをシート状に造膜し、アルミナ生シートヲ作
成した。
次いで、第1図のようにアルミナ生シート1上に、タン
クステン、モリブデン、マンガン等の耐熱性金属の単体
もしくは混合物を含むペースト状の導体2をスクリーン
印刷法により所望の配線パターンで印刷し、乾燥した。
次いで、第2図のように上記アルミナ生シート1と同じ
材料からなる絶縁ペースト状の絶縁体3をスクリーン印
刷法により、所望の絶縁パターンで印刷し、乾燥した。
次いで、第3図のように上記の工程を交互に繰返し行な
い、アルミナ生シート1上に、内部配線導体2およびス
ルホール導体を兼ねた内部配線導体4.最上層の絶縁体
5に表面配線引出孔6を形成した。
次いで第4図のように表面配線孔6に、白金。
パラジウム、ロジウム、イリジウムの単体もしくは混合
物からなる耐酸化性金属のペースト状の導体7をスクリ
ーン印刷法によシ充填した後、還元雰囲気中で1520
’Cに加熱して、上記導体、絶縁体およびアルミナ生シ
ートを一体化焼結した。これにより得た、セラミック多
層配線基板の表面配線孔にはピンホールは、皆無であっ
た。
次いで、これにより得た、セラミック多層配線基板上に
、第5図に示すように、銀、ノ<ラジウム。
金、白金等の耐熱性金属の単体もしくは混合物を含むペ
ースト状の導体8を所望の電極ノくターンでスクリーン
印刷法により印刷し、酸化雰囲気中で850″Cに加熱
して、電極8とした。
次いで、第6図に示すように上記工程で得た電極8の上
部に酸化ルテニウム粉末、ホウケイ酸鉛系ガラス樹脂と
して、エチルセルローズ、溶剤として、ブチルカルピト
ールアセテートを加え、混合2分散しる成る抵抗ペース
トを所望の抵抗パターンでスクリーン印刷し酸化雰囲気
中でsao’cに加熱して抵抗体9を形成した。
次いで、第7図に示すように、メッキ用の金属核を有す
る活性ペースト(大冊化学工業(株)製、商品名198
0940)を所望の配線パターンでスクリーン印刷し、
酸化雰囲気中で480°Cに加熱してメッキ核1oを形
成した。次いで、無電解方式によシ銅メッキ導体11を
形成した。これを受動チップ部品、半導体チップ部品の
接続電極とし、これをセラミック多層の混成集積回路基
板としだ。
参考までに、第8図に、上記セラミック多層の混成集積
回路基板上に積層チップコンデンサ12半導体テップ1
3を搭載したセラミックチップキャリアを、半田リフロ
一方式により装着した状態を示した。
以上の工程で得た、混成集積回路基板に形成した印刷抵
抗体の環境特性を測定したところ、面積抵抗値が15Ω
/口〜5soKQ/口の範囲内で、耐熱特性(120°
C、1000Hr放置後)は、0.12%〜o、ss%
、耐湿特性(60’C,95%RH,1000Hr 放
置後)は0.04〜0.21へ温度特性(−26°C〜
+10o′C)は、±280ppm/”Cであり、従来
のカーボン系抵抗体を使用したものより著しく特性が改
善できていることを確認した。
発明の効果 以上のように、本発明による混成集積回路基板の製造方
法は、表面配線孔に耐酸化性導体が充填されているため
、後工程の電極形成における酸化雰囲気焼成での酸化が
生じないため高信頼性を有する印刷抵抗体の形成が可能
となる。また、低コストのメッキ導体形成により、基板
コストの低減や、受動チップ部品、半導体部品等の実装
が一度に行なえ組立工数の低減がはかれるなどの効果が
ある。
さらには、抵抗体形成後にガラス質絶縁ペーストで絶縁
層を形成すれば、抵抗体上にもテッグ部品の実装が可能
になるため、いっそう実装密度全向上できる。など工業
的価値の犬なるものである。
【図面の簡単な説明】
第1図から第7図は本発明の一実施例における混成集積
回路基板の製造方法の製造工程順の断面図、第8図は、
本発明により得た混成集積回路基板に受動チップ部品と
半導体部品を実装した状態の部分断面図である。 1・・・・・・アルミナ生シート、アルミナセラミック
基板、2,4・・・・・・耐熱性導体ペースト、耐熱性
導体、3,6・・・・・・絶縁ペースト、絶縁体、6・
・・・・・表面配線引出孔、7・・・・・・耐酸化性導
体、8・・・・・・耐熱性導体、9・・・・・・抵抗体
、10・・・・・・メッキ核、11・・・・・・メッキ
導体、12・・・・・・積層チップコンデンサ、13・
・・・・・セラミックチップキャリアに封入した半導体
チップ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 3図 7図 8図

Claims (1)

  1. 【特許請求の範囲】 内部配線導体、スルホール導体がタングステン。 モリブデン、マンガン等の耐熱性導体で形成した生セラ
    ミツク多層配線基板の表面配線引出孔に、白金、パラジ
    ウム、ロジウム、イリジウムの単体もしくは混合物から
    成る耐酸化性導体を充填した状態で還元性雰囲気中で焼
    結してセラミック多層配線基板を作成し、上記セラミッ
    ク多層配線基板上に所望の電極パターンで、銀、パラジ
    ウム、金。 白金の単体もしくは混合物から成る耐熱性導体ペースト
    を印刷、焼成して電極を形成し、上記電極の上部に酸化
    ルテニウムを主成分とする抵抗ペーストを印刷、焼成し
    て抵抗体を形成し、所望の配線パターンで、メッキ用の
    金属核を有する活性ペーストを印刷、焼成してメッキ核
    を形成し、上記メッキ核上部にメッキ導体を形成するこ
    とを特徴とする混成集積回路基板の製造方法。
JP58133825A 1983-07-21 1983-07-21 混成集積回路基板の製造方法 Pending JPS6025290A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58133825A JPS6025290A (ja) 1983-07-21 1983-07-21 混成集積回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58133825A JPS6025290A (ja) 1983-07-21 1983-07-21 混成集積回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPS6025290A true JPS6025290A (ja) 1985-02-08

Family

ID=15113918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58133825A Pending JPS6025290A (ja) 1983-07-21 1983-07-21 混成集積回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6025290A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02252290A (ja) * 1989-03-27 1990-10-11 Ngk Insulators Ltd 多層配線基板の製造方法
JPH06115947A (ja) * 1992-10-05 1994-04-26 E I Du Pont De Nemours & Co バイア充填体組成物
US7202844B2 (en) 1999-12-02 2007-04-10 Nec Lcd Technologies, Ltd. Liquid crystal display controller and liquid crystal display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02252290A (ja) * 1989-03-27 1990-10-11 Ngk Insulators Ltd 多層配線基板の製造方法
JPH06115947A (ja) * 1992-10-05 1994-04-26 E I Du Pont De Nemours & Co バイア充填体組成物
US7202844B2 (en) 1999-12-02 2007-04-10 Nec Lcd Technologies, Ltd. Liquid crystal display controller and liquid crystal display

Similar Documents

Publication Publication Date Title
JP3331083B2 (ja) 低温焼成セラミック回路基板
JPS6025290A (ja) 混成集積回路基板の製造方法
JPS5917232A (ja) 複合積層セラミツク部品およびその製造方法
JP2002043758A (ja) 多層基板及びその製造方法
JP2003163559A (ja) フィルタを有する回路基板
JPS5917233A (ja) 複合積層セラミツク部品の製造方法
JP2885477B2 (ja) 多層配線基板及びその製造方法
JPS6025291A (ja) 混成集積回路基板の製造方法
JPS6092697A (ja) 複合積層セラミツク部品
JPS60165795A (ja) 多層基板およびその製造方法
JPH0544200B2 (ja)
JPS60176296A (ja) グレ−ズ抵抗素子一体型多層基板の製造方法
JPS6025294A (ja) 回路基板の製造方法
JPS6089995A (ja) 複合積層セラミツク部品
JPS5917294A (ja) 複合積層セラミツク部品とその製造方法
JPS60175495A (ja) 多層基板
JPS6047496A (ja) セラミツク基板
JPS625693A (ja) 多層回路基板
JPH1098244A (ja) 厚膜回路基板及びその製造方法
JP2976088B2 (ja) 側面電極を有する表面実装用部品とその製造方法
JPH0137878B2 (ja)
JP4593817B2 (ja) 低温焼成セラミック回路基板
JPS6318356B2 (ja)
JPS6085598A (ja) 多層配線基板
JPH03227095A (ja) セラミック多層配線基板