JPH02252290A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JPH02252290A
JPH02252290A JP7197989A JP7197989A JPH02252290A JP H02252290 A JPH02252290 A JP H02252290A JP 7197989 A JP7197989 A JP 7197989A JP 7197989 A JP7197989 A JP 7197989A JP H02252290 A JPH02252290 A JP H02252290A
Authority
JP
Japan
Prior art keywords
multilayer wiring
wiring board
resistor
fired
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7197989A
Other languages
English (en)
Inventor
Keizo Miyata
宮田 恵造
Michio Asai
浅井 道生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP7197989A priority Critical patent/JPH02252290A/ja
Publication of JPH02252290A publication Critical patent/JPH02252290A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はセラミック多層配線基板上に導体パターンおよ
び抵抗体等からなる回路を設けた多層配線基板の製造方
法に関するものである。
(従来の技術) 従来、セラミックスグリーンシート上に導体パターンお
よび絶縁層を複数層形成し、同時焼成することにより得
たセラミック多層配線基板の表面上に、導体パターンと
抵抗体等からなる回路を形成した多層配線基板は、高密
度で通信機器等の高周波回路に広く利用できるため、種
々のものが知られている。
そのうち、銅を回路の配線材料として使用した多層配線
基板の製造法としては、スクリーン印刷法を用いてセラ
ミック多層配線基板の表面上に銅導体パターンおよび必
要に応じて不活性ガス雰囲気中で焼成可能な抵抗体を設
は窒素などの不活性ガス雰囲気中で焼成する方法や、セ
ラミック多層配線基板の表面に銅めっき層を設はフォト
リソエツチングすることにより導体配線回路を設け、そ
の後、不活性ガス雰囲気中で焼成可能な抵抗体を設は窒
素などの不活性ガス雰囲気中で焼成する方法が知られて
いる。
(発明が解決しようとする課題) しかしながら、スクリーン印刷により銅厚膜導体パター
ンを形成する方法では、導体パターンの幅を100 a
 m程度までしか細くできず、ファインパターン化に限
界がある問題があった。また、不活性ガス雰囲気中で焼
成できる抵抗体を使用した場合は、酸化雰囲気中で焼成
できる例えば酸化ルテニウム系の抵抗体と比較して、信
頼性に不安がある問題もあった。
また、銅めっきをエツチングすることにより導体パター
ンを形成する方法では、抵抗体を設けて回路を形成しよ
うとする場合、前記不活性ガス雰囲気中で焼成できる抵
抗体を使用するかカーボン等の高温焼成の必要のない抵
抗体を使用するしかできず、高機能で高信頼性を有する
厚膜抵抗体を配置できない問題もあった。
本発明の目的は上述した課題を解消して、微細配線が容
易にでき接着強度が高く信頼性の高い回路を表面に設け
た多層配線基板の製造方法を提供しようとするものであ
る。
(課題を解決するための手段) 本発明の多層配線基板の製造方法は、セラミックグリー
ンシート上に導体パターンおよび絶!!層を複数層形成
し、同時焼成することによりセラミック多層配線基板を
作製する工程と、得られたセラミック多層配線基板表面
のヴィアホールに耐酸化層を形成するとともに、基板表
面上の所定位置に酸化性雰囲気で焼成できる抵抗体を形
成した後酸化雰囲気中で焼成する工程と、銅めっき導体
をセラミック多層配線基板表面上全面に形成後フォトリ
ソエツチングすることにより形成する工程とよりなるこ
とを特徴とするものである。
(作 用) 上述した構成において、セラミック多層配線基板の回路
を設ける面に存在するヴィアホールに主として^U、八
gへからなる耐酸化層を形成し、酸化性雰囲気で焼成で
きる抵抗体を設けた後酸化性雰囲気中で焼成しているた
め、セラミック多層配線基板の内部導体に影響を与える
ことなく、信頼性の高い酸化性雰囲気中で焼成した抵抗
体を得ることができる。
また、導体パターンを、セラミック多層配線基板の表面
に銅めっき層を設けた後フォトリソエツチングすること
により設けているため、導体パターンの幅が30μ川程
度の微細配線を得ることができるとともに、基板表面は
粗面であるため、基板と銅めっき層との間にアンカー効
果を生じ、接着強度を高めるこ七ができる。
その結果、多層配線基板による高密度化と、酸化雰囲気
中焼成抵抗体の高倍転化と、エツチング技術による銅導
体パターンのファインパターン化及び高密度化とを同時
に達成することができる。
(実施例) 第1図は本発明の多層配線基板の製造法の一例の工程を
示すフローチャートである。まず、アルミナ等のセラミ
ックグリーンシート上に導体パターンおよび絶縁層を複
数層形成した後、例えば還元雰囲気中1600°Cで焼
成することにより、セラミック多層配線基板を得る。多
層にする方法としては、従来から公知の積層法、印刷法
等の種々の方法を使用することができる。
次に、得られたセラミック多層配線基板表面の内部にW
、Mo等の酸化されやすい配線層を有するヴィアホール
に耐酸化層を形成する。耐酸化層としてはヴィアホール
内の配線露出部に、ニッケルめっき層を設けた後高温の
酸化雰囲気に耐えるAu。
Ag等の貴金属系金属を主に使用した厚膜金属層を形成
する。次に、必要に応じて、セラミック多層配線基板表
面の所定位置に抵抗体形成用の枕電極を形成し、酸化雰
囲気で焼成する。枕電極を使用して抵抗体を形成する場
合は、抵抗体の抵抗値の先行調整を実施できるため好ま
しい。次に、基板表面上の所定位置に枕電極を形成した
場合は枕型極間に、枕電極を形成しない場合は基板表面
の所定位置に、酸化雰囲気で焼成できる例えば酸化ルテ
ニウム系の抵抗体を形成し、酸化雰囲気中で焼成する。
次に、焼成後の抵抗体を保護するためのオーバーコート
被膜を形成する。次に、銅めっき導体を、セラミック多
層配線基板表面上全面に形成後フォトリソエノチングに
より形成して、本発明の多層配線基板を得ている。
第2図は本発明の製造法で得た多層配線基板の一例の構
造を示す断面図である。第2図において、1はセラミッ
ク多層配線基板、2はセラミック多層配線基板lの絶縁
層、3はセラミック多層配線基板1の内層配線、4は基
板1のヴィアホール、5はヴィアホール4上に設けた耐
酸化バリヤ層、6はセラミック多層配線基板lの表面の
所定位置に形成した抵抗体形成用の枕電極導体、7は枕
電極導体6の間に設けた好ましくは酸化ルテニウム系の
抵抗体、8はフォトリソエツチングにより設けた銅めっ
き導体、9は抵抗体を保護するためのオーバーコート被
膜である。
本例においては、銅めっき導体8はフォトリソエツチン
グにより形成されるため、30um程度の微細配線が可
能であるとともに、ヴィアホール4上に耐酸化バリヤ層
5を設けているため、酸化雰囲気中での枕電極導体6、
抵抗体7、オーバーコート9の焼成に際しても内層配線
3が酸化されることはない。
(発明の効果) 以上の説明から明らかなように、本発明の多層配線基板
の製造方法によれば、セラミック多層配線基板の表面に
露出するヴィアホールに耐酸化層を形成し、酸化性雰囲
気で焼成できる抵抗体を設けた後酸化性雰囲気中で焼成
しているため、基板の内部導体に影響を与えることなく
信頼性の高い抵抗体を得ることができるとともに、導体
パターンを、基板表面に銅めっきを施した後フォトリソ
エツチングにより設けているため、微細配線を得ること
ができる。
【図面の簡単な説明】
第1図は本発明の多層配線基板の製造法の一例の工程を
示すフローチャート、 第2図は本発明の製造法で得た多層配線基板の一例の構
造を示す図である。 l・・・セラミック多層配線基板 2・・・絶縁層      3・・・内層配線4・・・
ヴィアホール   5・・・耐酸化バリヤ層6・・・枕
電極導体 8・・・銅めっき導体 7・・・抵抗体 9・・・オーバーコート

Claims (1)

    【特許請求の範囲】
  1. 1.セラミックグリーンシート上に導体パターンおよび
    絶縁層を複数層形成し、同時焼成することによりセラミ
    ック多層配線基板を作製する工程と、得られたセラミッ
    ク多層配線基板表面のヴィアホールに耐酸化層を形成す
    るとともに、基板表面上の所定位置に酸化性雰囲気で焼
    成できる抵抗体を形成した後酸化雰囲気中で焼成する工
    程と、銅めっき導体をセラミック多層配線基板表面上全
    面に形成後フォトリソエッチングすることにより形成す
    る工程とよりなることを特徴とする多層配線基板の製造
    方法。
JP7197989A 1989-03-27 1989-03-27 多層配線基板の製造方法 Pending JPH02252290A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7197989A JPH02252290A (ja) 1989-03-27 1989-03-27 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7197989A JPH02252290A (ja) 1989-03-27 1989-03-27 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH02252290A true JPH02252290A (ja) 1990-10-11

Family

ID=13476093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7197989A Pending JPH02252290A (ja) 1989-03-27 1989-03-27 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH02252290A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171195A (ja) * 1983-03-18 1984-09-27 日本碍子株式会社 セラミツク多層配線基板の製造法
JPS6025290A (ja) * 1983-07-21 1985-02-08 松下電器産業株式会社 混成集積回路基板の製造方法
JPS6235553A (ja) * 1985-08-08 1987-02-16 Mitsubishi Electric Corp 半導体搭載装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171195A (ja) * 1983-03-18 1984-09-27 日本碍子株式会社 セラミツク多層配線基板の製造法
JPS6025290A (ja) * 1983-07-21 1985-02-08 松下電器産業株式会社 混成集積回路基板の製造方法
JPS6235553A (ja) * 1985-08-08 1987-02-16 Mitsubishi Electric Corp 半導体搭載装置の製造方法

Similar Documents

Publication Publication Date Title
US4806188A (en) Method for fabricating multilayer circuits
KR970004759B1 (ko) 다층회로를 제작하는 방법
KR880000843B1 (ko) 세라믹 다층 배선판의 제조 방법
US4914260A (en) Ceramic multi-layer printed circuit boards
JPH02252290A (ja) 多層配線基板の製造方法
JPS63144554A (ja) 厚膜混成集積回路基板の製造方法
JPH0521635A (ja) 多層基板
JP2699980B2 (ja) 膜素子を内層した配線基板
JP2569716B2 (ja) 多層厚膜ic基板の製造法
JPH0680897B2 (ja) セラミツク銅多層配線基板の製造方法
JP2746514B2 (ja) セラミックス配線基板
JPH0738217A (ja) セラミック基板
JPH0231798Y2 (ja)
JPS6029240B2 (ja) セラミック回路基板の製法
JP3289430B2 (ja) セラミック多層基板及びその製造方法
JPS59161093A (ja) 厚膜配線基板
JP2746515B2 (ja) セラミックス配線基板
JPH02252291A (ja) 多層配線基板の製造方法
JPH0783180B2 (ja) セラミック多層基板とその製造方法
JPH05267852A (ja) セラミックス配線基板の製造方法
JPH04316394A (ja) セラミック厚膜配線回路基板の製造方法
JPS63186492A (ja) 回路基板の製造方法
JPH07226587A (ja) セラミック配線基板
JPH0321107B2 (ja)
JPS61164298A (ja) 複合セラミツク多層配線板及びその製造方法