KR880000843B1 - 세라믹 다층 배선판의 제조 방법 - Google Patents

세라믹 다층 배선판의 제조 방법 Download PDF

Info

Publication number
KR880000843B1
KR880000843B1 KR8204217A KR820004217A KR880000843B1 KR 880000843 B1 KR880000843 B1 KR 880000843B1 KR 8204217 A KR8204217 A KR 8204217A KR 820004217 A KR820004217 A KR 820004217A KR 880000843 B1 KR880000843 B1 KR 880000843B1
Authority
KR
South Korea
Prior art keywords
thick film
conductor
multilayer wiring
wiring board
layer
Prior art date
Application number
KR8204217A
Other languages
English (en)
Other versions
KR840001994A (ko
Inventor
노리유기 다구지
쯔요시 후찌다
교소우 도다
쇼사구 이시하라
다가시 구모기
다쯔히로 스즈기
Original Assignee
미쓰다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR840001994A publication Critical patent/KR840001994A/ko
Application granted granted Critical
Publication of KR880000843B1 publication Critical patent/KR880000843B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/705Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/035Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1453Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

내용 없음.

Description

세라믹 다층 배선판의 제조 방법
제1도는 종래의 공정도.
제2도는 종래의 다층배선 기판의 구성도.
제3도는 본발명의 실시예의 공정도.
제4도는 본 발명의 실시예인 다층 배선기판의 구성도.
제5도, 제6도는 실시 사례에 의한 특성도.
제7도는 본발명의 다른 실시예인 다층 배선판에 구성도.
* 도면의 주요부분에 대한 부호의 설명
1A,1B,1C,1D : 절연층 2A,2B,2C,2D,2E : 배선도체
4,4A : 니켈 도금층 5,5A : 금도금층
6,6A : 후막도체 7,7A,7B : 후막도체
본발명은 세라믹 다층배선 기판의 제조방법에 관한 것이다. 근래 세라믹 배선판을 사용하여 전자 회로의 고성능화, 소형화, 저가격화가 성행되고 있다.
세라믹 배선판의 제법상을 대별하면 2가지 종류가 있다. 그의 하나는 클린인시이드법 세라믹판이고, 이것은 소결(燒結)전의 알루미나 클린인 시이드상에 텅스텐, 모리프텐 망간등의 고용점 고속도체 페스트(paste)를 스크린 마스크에 의해 인쇄하여 배선 도안을 형성하고, 다음에는 약1600℃의 고온화 환원(還元)분위기중에서 소결함으로서 얻을수가 있다. 다른 한가지는 후막법 세라믹판이고, 이것은 소결된 알루미나 세라믹판상에 도체 페스트를 인쇄소성(燒成)하고 다음에 저항 페스트를 인쇄소성함으로서 얻을 수가 있다. 도체 페스트는 은(銀) 파라쥼(palladium) 백금, 금등의 도전성 분말의 혼합물에 유기(有機)비히구루를 넣고 잘 혼련(混練)한 것이다. 또 저항 페스트는 도전물질으로서, 은 파라쥼, 산화 알미늄등을 사용하는 이외는 동체 페스트와 거의 같은 것이고, 도전물질과 바인더 유리의 비율을 변화시키므로서 고범위의 저항치를 얻을수가 있다. 클린인 시이드법 세라미판은 미세한 선(약 100㎛)인쇄, 다층화가 용이하고, 고밀도 배선을 얻기는 적당하지만 저항을 형성하는 것이 적당치 않다. 이것은 고융점 금속을 사용한 저항 페스트 인쇄하고, 약 1600℃의 고온으로 소결할 때 고범위의 저항치를 얻을수가 없고, 또 트림(trimming)이 힘들기 때문이다. 한편 후막법 세라믹판에서도 도체 페스트 또는 저항 페스트를 1000℃ 이하에서 소성하기위한 작성이 용이하다. 저항에 관하여서는 각종의 저항 페스트 및 트림을 사용함으로서 고범위의 저항치의 정밀도가 좋고 용이하게 얻을수가 있다. 그러나 후막법 세라믹판에서는 클린인 시이드법에 비하여 미세한 배선의 인쇄성, 다층화가뒤진다.
이것들의 클린인 시이드 세라믹판과 후막법 세라믹판의 특성을 고려하면 후막저항이 있는 고밀도를한 배선판을 작성하기 위하여서는 클린인시이드법 세라믹판상에 후막법으로 후막 저항을 형성한 세라믹 다층 배선기판을 작성하면 좋다.
그러나, 이세라믹 다층 배선기판을 작성할시의 최대의 문제점은, 후막저항의 페스트를 공기중에서 소성할 때는 하지(下地)의 세라믹판의 배선도체가 산화하는 것이다. 하지의 세라믹판의 배선도체 금속으로서 세라믹 소결온도(약 1600℃)에서 용융(溶融)하지 않도록 텅스텐, 모리프텐, 모리프텐 망간등의 고융점(高融點) 금속이 사용되고 있고, 이것들의 금속은 후박 저항 소성 조건(온도 : 800℃~1000℃, 시간 : 10분, 분위기 : 공기)하에서는 용이하게 산화한다. 하지의 세라믹판의 배선도체를 산화에서 방지하는 방법으로는 후막도체 후막 도체소성 분위리를 질소등의 중성(中性)분위기로 하는 방법와 세라믹판 배선도체를 도금 피막하는 방법등을 생각할 수 있다. 그중에 전자에 대하여서는 동(銅)페스트등 질소 분위기 소성 가능한 도체 페스트가 기히 시반되어양호한 결과를 얻고 있지만 질소 분위기소성이 가능하고 더욱 실용화 할수 있는 양호한 저항 페스트는 아직 없다.
따라서, 안정한 후막 저항을 얻기 위하여서는 후막 저항 페스트를 공기중에서 소성할 필요가 있다.
이때문에 종래에 있어서는 제1도의 표시된 바와같은 공정을 채용하였었다. 제1도에 있어서 알루미나 클린인 시이드상에 도체 배선 인쇄를 하여 다층화하고, 알루미나 클린인 시이드를 소결하기 까지는 전에 하든 것과 변화가 없다. 이제 1도의 특징은 알루미나 클린인 시이드 소결후 텅스텐등의 배선도체를 니켈 도금하고 그리고, 니켈 표면의 산화 방지를 위하여 니켈 도금층상에 금을 도금하고 그후에 금도금 층상에 후막 저항 페스트를 인쇄소성하고 있었다.
이 공정에서 얻은 세라믹 다층 기판의 다면을 제2도의 표시한다. 도면에서 1은 알루미나 절연기판, 2는 배선 도체, 3은 다층 배선 기판, 4는 니켈 도금층(후막 저항 단자), 4A는 니켈 도금층(납땜부), 5는 금도금층(후막 저항 단자), 5A는 금도금층(납땜부), 6,6A는 후막 저항이다.
이와같은 제2도의 층 구성에 있어서는 후막 저항페스트 소성에는 후막 저항 6,6A의 하부의 니켈 4,4A와 금 5,5A가 고상반응(固相反應)하여 니켈가 니켈 금도금층 표면까지 확산한다.
이때문에 니켈과 후막저항 페스트중의 도전성분 또는 유리 성분에서 접속하여 반응하고, 후막 저항 단자부에서 반응물이 형성된다. 그러므로 종래의 기술에 있어서는 안정된 저항치를 얻을수가 없었다. 또 안정한 저항치를 얻기 위하여 더욱 니켈 표면의 산화 방지을 위하여서는 금도금층의 두께는 4㎛ 이상이 필요하며, 세라믹 다층배선 기판이 가격 상승하는 결점이 있었다.
본발명의 목적은 종래 기술의 결점을 없에고 클린인 시이드법 세라믹판의 배선 도체의 산화방지하고, 그 하지 다층 세라믹판상에 후막 저항을 형성한 저가격인 세라믹 다층배선 기판의 제조방법을 얻고자 하는 것이다.
본 발명의 요지는 다음과 같은 것이다. 처음에 텅스텐등의 배선도체를 니켈 도금하고, 다음에 니켈 표면의 산화방지을 위하여 니켈 도금층상에 금도금하고 그 후에 금도금층상에 후막 도체 페스트를 인쇄, 소성하고, 우선 후막 전극을 형성하며 최후에 후막 저항 페스트를 인쇄 소성하여 세라믹 다층 배선기판을 작성시킨다. 이 방법에 의하면 후막저항은 금도금 층상에 직접은 형성되지 않고 통상의 후막법 세라믹과 같이 후막 도체상에 형성 되기 때문에 저항치는 대단히 안정하다. 또, 후막도체 페스트 소성시에 도금층 표면에 확산하는 니켈은 직접 후막 도체와 접하는 것이 되지만 이것들은 하등의 후막 저항에 지장을 주지 아니함으로 금도금층이 종래보다 얇아진다.
이때문에 세라믹 다층배선 기판은 저가격으로 할수 있는 특징이 있다. 이하 도면에 의하여 본 발명을 자세히 기술한다. 본 실시예의 공정도를 제3도, 본실시예에 의하여 얻어지는 다층 배선판의 수성을 제4도에 표시한다. 제4도에 있어서 다층 배선판 3은 아미나나 절연물 1(하층에서 1A,1B,1C,1D로 한다), 배선도체2(하층에서 2A,2B,2C,2D로 한다.)내부에 배선도체가 사입되어서되는 층접촉용 스루홀 10(하층에서 10A,10B,10C로 한다.), 니켈 도금층(후막 저항단자)4, 니켈 도금층(납땜부)4A, 금도금층(후막저항 단자)5, 금도금층(납땜부)5A, 후막 저항6A 후막도체(후막 저항 단자)7,7A, 후막도체(납땜부)7B으로 성립된다. 이와같은 층구성의 형성 방법은 제3도를 이용하여 설명한다.
먼저 클린인 시이드(5□, 0.8t)상에 스크린 마스크를 사용하여 시판(市販)용의 텅스텐 페스트를 인쇄하고 도체 배선 도안 2A를 형성한다. 사용한 클린인 시이드는 알루미나를 주성분으로하는 세라믹 분말(Al2O3……92.4중량%,MgO……1.9중량%, Sio2……5.7중량%) 100g 에 바인더 솔벤트등의 유기물을 60g혼합하여 그리고, 토구다프레드 방법으로 시이트화 한것이다.
다층화하기 위하여서는 상기의 제1의 도체 배선 층상에 스크린 마스크를 사용하여 알루미나 절연체 페스트를 인쇄하고 원하는 장소에 스루홀 10A를 가지는 제1의 절연층 1B를 형성한다. 알루미나 절연체 페스트는 클린인 사이드를 용제 치환(置換)하여 작성한 것이고, 페스트층의 세라믹 조성은 동일하다.
다음에는 제1절연 층상에 텅스텐 페스트를 인쇄하여 제2도체 배선층 2B를 형성한다.제2도체 배선층 2B는 제1절연층 스루홀 10A를 통하여 제1도체 배선층 2A의 원하는 개소와 접촉하고 있다. 이와 마찬가지로 절연체 페스트와 도체 페스트를 번갈아 인쇄하고 또 스루홀 10B, 10C를 이용하여 도체층 수가 2A,2B,2C,2D되는 4개의 클린인 시이드 상태의 다층 배선판을 얻는다. 도체 배선도안을 형성한 상기의 다층배선 클린인 시이드를 질소, 수소, 수증기로된 혼합 가스 분위기하에서 1600℃, 한시간 소결하고 다층 배선기판을 얻는다.
소결 완료한 다층 배선기판을 시판의 니켈 화학도금약을 사용하여 다층 배선기판 표면의 텅스텐도체 배선상에 ㎛ 두께의 니켈 도금층 4,4A을 형성한다.
그리고, 니켈 도금하기전에 소결후의 텅스텐 도체 표면의 활성화 하기 위하여 80℃의 가성 소다 용액중에 10분간 침적하여 기판 표면을 먼저 청결하게 하고, 다음에 연화 파라쥼 가성 소다의 용액중(80℃, 1분)에 파라쥼으로 치환한다. 니켈 도금 완료후 이 니켈 도금된 다층 배선 기판은 시판의 금화학 도금약을 사용하여 금도금층 5,5A을 얻는다. 금도금시의 도금시간을 변화시키므로 인하여 금도금층의 두께를 0.1㎛~4㎛까지 변화시킨다. 금도금 완료후, 금도금된 다층 배선 기판의 금도금층상에 스크린 마스크에 의하여 후막도체 페스트를 인쇄하고, 후막도체 7,7A,7B을 형성한다. 사용한 후막 도체 페스트는 소성 온도에 의하여 다르고 3종의 시판 페스트(A,B,C)을 사용한다.
이것들의 후막 도체 페스트는 소성 온도 범위, 도체 성분 바인더 유리및 바인더 유리 연화(軟化) 온도는 다음 제1표와 같고 모든 공기중에서 소성이 가능하다.
[표 1]
Figure kpo00001
후막도체 페스트 소성후, 다층 배선 기판의 원하는 후막도 제7상에 스크린 마스크에 의하여 후막 저항 페스트 인쇄하고, 그후 공기중에 후박저항 6이 있는 세라믹 다충 배선판을 작성한다.
후막 저항 페스트도 도체 페스트와 같이 소성 온도에 따라 상이하고, 산화 루테늄(Ruthenium)계열의 3종의 시판 페스트(AR, BR, CR)을 사용한다. 이것들의 후막 저항 페스트의 도체 성분, 바인더 유리성분은 모다산화 루테늄, 봉규산염이고 또 AR,BR,CR의 소성 온도 범위, 바인더 유리난화점등은 각각 A,B,C,의 소성온도 범위 바인더 유리 연화점과 같다.
제4도에서 니켈 도금층 4와 4A는 제3도체 배선층 2C을 통하여 도통되어 있다. 따라서, 세라믹 다층 배선 기판의 후막도체 7-7B간의 저항치 R1과 후막 도체 페스트, 후막 저항 페스트 인쇄 소성전의 니켈 도금층 4-4A사이의 저항치 R0와를 비교하면, 후막소성에서 하지 다층 배선 기판의 표면 텅스텐 도체(수루홀부의 면적……0.1㎟) 또는, 니켈 도금층이 산화 여부를 조사할 수 있다.
제5도는 후막 도체 페스트, 저항 페스트로하고, 각각 A, AR을 사용하여 금도금층 두께를 바라메다(母數)할때에 소성 온도와 후막소성 전후의 텅시텐 배선 저항의 비R1/R0의 관계를 표시한 도면이다. 이 도면에서 R1/R0은 금도금층의 두께와 후막소성 온도의 크기에 의존하여 금도금층 두께의 두터운 만큼, 또는, 후막 소성 온도가 낮은 만큼 적은 것을 알 수가 있다. 예를 들면, 금도금층 두께가 0.1㎛ 인때는 텅스텐 또는 니켈이 550℃이상의 후막소성 온도에서는 산화하지만 금도금층 두께가 0.3㎛ 인때에는 후막소성은 도가 580℃에서도 텅스텐, 니켈도 산화하지 아니한 것을 알 수 있다. 이와같은 것을 타의 후막저항 페스트(B,C) 후막저항 페스트(BR,CR)에 대하여서도 하고, 하지 배선도체의 텅스텐 및 니켈의 양자와 산화 방지에 필요한 금도금층 두께를 각종의 후막 소성은 도에 대하여서도 구(求)할 수가 있다. 이때의 관계되는 제6도에서 표시되어 있다. 행측은 후막 소성온도(℃) 종축은 금도금층 두께 (㎛)을 표시한다. 제6도에서 본실시에 따르면 하지의 텅스텐 니켈배선의 산화방지에 필요한 금도금층 두께는 공기중 후막 소성 온도가 950℃에서도 두께가 2㎛이고 종래에 금도금층의 두께보다 반(1/2)이하로 될 수 있는 것을 알수 있다.
또, 후막 소성온도가 낮을 때에는 금도금층 두께가 2㎛이하로 되고 800℃,700℃,600℃의 소성온도에 대하여서는 금도금층 두께는 각각1㎛,0.6㎛,0.4㎛로 되고 종래 보다도 금도금층 두께는 대단히 얇아지는 것을 알 수가 있다.
다층 배선기판의 작성 방법으로서 상술한 이외에 적층법(積層法)이 있다. 적층법은 먼저 천공하고 도체 페스트공을 메운 클린인 시이드를 필요 층수만큼 준비하고, 각각의 클린인 시이드상에 원하는 도체 배선도안을 스크린 인쇄하고 다음에 이것들의 인쇄된 클린인 시이드를 적층 프레스에 의하여 일체화 성형하고, 최후에 소결하여 얻는 것이다.
4매의 0.3t의 클린인 시이드을 사용하여 상기와 같이 천공, 도체공 메우기, 인쇄, 프레스(압력 100kg/㎠ 온도 120℃ 시간 10분) 다층 배선 기판을 작성하고 그후에 후막 도체 페스트, 저항 페스트을 인쇄, 소성하여 얻는 세라믹 다층기판에 대하여서도 인쇄법과 같은 결과을 얻는다.
또, 인쇄법 및 적층법 다층 배선기판의 어느 방법에 있어서도 사용하는 모든 클린인 시이드를 먼저 천공, 도체공 메우기하는 것에 의하여 제7도에 표시하는 것과같은 기판의 양면에 후막도체, 후막 저항을 있는 세라믹 다층배선기판을 얻을 수가 있다. 즉, 제7도에 있어서 절연층 1A의 소정의 개소에 스루홀()8를 만들고, 절연층 1A의 이면에 도체도안 2E을 만들고, 또 스루홀을 통하여 도통을 시킨다. 해도체 도안 2E의 상부에 니켈 도금층(이면 후막 저항 단자)4B, 금도금층(이면 후막저항 단자)5B, 이면 후막도체 7C, 이면 후막 도체 6B을 적층되어 다층 배선판을 형성하고 있다. 이와같은 세라믹 다층 배선기판을 사용하는 것에 의하여 개별 부품을 기판양면의 임이의 장소에 답재할 수 있고 기판의 소형화와 설계의 자유도를 증대할 수가 있다.
텅스텐 페스트의 대신에 모리프텐 페스트를 사용하여 제3도의 공정에 따라 적성된 세라믹 다층 배선판에 대하여서도 상기와 같은 결과를 얻을 수 가 있다. 사용한 모리프텐 페스트는 모리프텐 분말 (립경 2㎛ 분말…80중량, 립경(粒徑) 0.5㎛ 분말…20 중량 %)10g에 유기 비히구루울 2.5CC의 비율로 혼합한 것이다. 도체 금속을 텅스텐에서 모리프텐에 변화시킬 때 다층 배선 클린인 시이드의 소결 온도을 1570℃(텅스텐일때는 1600℃)로 내린 이외는 세라믹 다층 배선 기판의 작성법과 텅스텐 도체 배선을 가지는 그것과 동일하다.
이상과 같이 본 발명에 의하면 미세 배선과 다층 구조를 갖는 배선 밀도의 높은 세라믹 기판상에 저항치, 정도의 높은 후막 저항을 대단히 안정하게 형성할 수가 있다.
이결과 기판 면적은 종래의 1/3 이하로 할 수가 있고 더욱이 원료의 절감을 향상시킬 수가 있다. 또, 본 발명에 의하면 클린인 시이드법에 의하여 얻는 다층 배선 기판의 배선 도체 산화 및 니켈도금층 산화를 방지하는 데 필요한 금도금층의 두께를 종래의 1/2이하로 할 수 있어 세라믹 다층 배선 기판을 저가격으로 제조할 수 있다.

Claims (1)

  1. 알루미나를 주성분으로 하는 소결전의 세라믹 생(生)시이드(클린인 시이드)상에 텅스텐, 모리브텐 중에서 일종 또는 이종으로 채택된 금속 분말을 주성분으로 하는 도체 페스트를 스크린마스크에 의하여 인쇄하여, 배선 도안을 형성하고, 다음에도 절연체 페스트와 동체 페스트를 교호로 인쇄하는 인쇄법 또는 필요 배선층수의 클린인 시이드를 적층하는 적층법에 의하여 다층화한후 소결하여 다층 배선 기판으로 하고, 이 다층배선 기판의 표면 배선 도체상에 순차적으로 니켈 도금, 금도금을 하고 이 금도금층상에 후막 도체 페스트을 인쇄, 소성하여 후막 저항 단자부 또는 납땜부를 형성하고 최후에 해다층 배선 기판의 후막 도체 및 알루미나의 원하는 부분에 후막 저항 페스트를 인쇄, 소성하여 작성하는 세라믹 다층 배선판의 제조 방법.
KR8204217A 1981-09-24 1982-09-17 세라믹 다층 배선판의 제조 방법 KR880000843B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP149484 1981-09-24
JP56149484A JPS5852900A (ja) 1981-09-24 1981-09-24 セラミツク多層配線板の製造方法
JP56-149484 1981-09-24

Publications (2)

Publication Number Publication Date
KR840001994A KR840001994A (ko) 1984-06-07
KR880000843B1 true KR880000843B1 (ko) 1988-05-14

Family

ID=15476156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8204217A KR880000843B1 (ko) 1981-09-24 1982-09-17 세라믹 다층 배선판의 제조 방법

Country Status (3)

Country Link
US (1) US4464420A (ko)
JP (1) JPS5852900A (ko)
KR (1) KR880000843B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113993A (ja) * 1983-11-25 1985-06-20 三菱電機株式会社 多層回路基板の製造方法
US4943470A (en) * 1985-01-11 1990-07-24 Ngk Spark Plug Co., Ltd. Ceramic substrate for electrical devices
JPS61194794A (ja) * 1985-02-22 1986-08-29 三菱電機株式会社 混成集積回路基板の製造方法
US4601424A (en) * 1985-05-17 1986-07-22 International Business Machines Corporation Stripped gold plating process
US4633366A (en) * 1985-08-07 1986-12-30 Sprague Electric Company Laminar electrical component with magnesium orthoborate
JPS6285496A (ja) * 1985-10-09 1987-04-18 三菱電機株式会社 回路基板の製造方法
US5314788A (en) * 1986-01-24 1994-05-24 Canon Kabushiki Kaisha Matrix printed board and process of forming the same
US4861641A (en) * 1987-05-22 1989-08-29 Ceramics Process Systems Corporation Substrates with dense metal vias
US5045141A (en) * 1988-07-01 1991-09-03 Amoco Corporation Method of making solderable printed circuits formed without plating
US4946709A (en) * 1988-07-18 1990-08-07 Mitsubishi Denki Kabushiki Kaisha Method for fabricating hybrid integrated circuit
US5169679A (en) * 1988-10-11 1992-12-08 Delco Electronics Corporation Post-termination apparatus and process for thick film resistors of printed circuit boards
DE69205919T2 (de) * 1991-08-14 1996-06-05 Philips Electronics Nv Verfahren zum Anbringen einer Paste für einen keramischen Mehrschicht-Aktuator.
DE69329357T2 (de) * 1992-05-14 2001-04-26 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung von Leitern in Kontaktlöcher in vielschichtigen Keramiksubstraten
US5468936A (en) * 1993-03-23 1995-11-21 Philip Morris Incorporated Heater having a multiple-layer ceramic substrate and method of fabrication
US5565262A (en) * 1995-01-27 1996-10-15 David Sarnoff Research Center, Inc. Electrical feedthroughs for ceramic circuit board support substrates
JP3331083B2 (ja) * 1995-03-06 2002-10-07 株式会社住友金属エレクトロデバイス 低温焼成セラミック回路基板
JPH09120715A (ja) * 1995-10-25 1997-05-06 Murata Mfg Co Ltd 抵抗材料組成物
DE19646369B4 (de) * 1996-11-09 2008-07-31 Robert Bosch Gmbh Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung
US6338809B1 (en) 1997-02-24 2002-01-15 Superior Micropowders Llc Aerosol method and apparatus, particulate products, and electronic devices made therefrom
US6165247A (en) * 1997-02-24 2000-12-26 Superior Micropowders, Llc Methods for producing platinum powders
US5783113A (en) * 1997-03-27 1998-07-21 International Business Machines Corporation Conductive paste for large greensheet screening including high thixotropic agent content
US20050097987A1 (en) * 1998-02-24 2005-05-12 Cabot Corporation Coated copper-containing powders, methods and apparatus for producing such powders, and copper-containing devices fabricated from same
US6919125B2 (en) * 2003-08-01 2005-07-19 Northrop Grumman Corporation Dual composition ceramic substrate for microelectronic applications
US7019394B2 (en) * 2003-09-30 2006-03-28 Intel Corporation Circuit package and method of plating the same
TWI264969B (en) * 2003-11-28 2006-10-21 Murata Manufacturing Co Multilayer ceramic electronic component and its manufacturing method
TW200615323A (en) * 2004-06-21 2006-05-16 Sekisui Chemical Co Ltd Binder resin composition, paste, and green sheet
US20070060969A1 (en) * 2005-09-15 2007-03-15 Burdon Jeremy W Implantable co-fired electrical feedthroughs
US20070060970A1 (en) 2005-09-15 2007-03-15 Burdon Jeremy W Miniaturized co-fired electrical interconnects for implantable medical devices
JP2007258436A (ja) * 2006-03-23 2007-10-04 Alps Electric Co Ltd 配線基板、及びその製造方法
DE102006060634A1 (de) * 2006-12-21 2008-06-26 Robert Bosch Gmbh Verfahren zur Herstellung eines elektrischen Widerstands auf einem Substrat
JP5245258B2 (ja) * 2007-02-21 2013-07-24 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4905550B2 (ja) * 2007-03-01 2012-03-28 株式会社村田製作所 多層配線基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3381256A (en) * 1966-02-04 1968-04-30 Monsanto Co Resistor and contact means on a base
US4316920A (en) * 1980-07-03 1982-02-23 Bell Telephone Laboratories, Incorporated Thick film resistor circuits

Also Published As

Publication number Publication date
US4464420A (en) 1984-08-07
JPS5852900A (ja) 1983-03-29
KR840001994A (ko) 1984-06-07

Similar Documents

Publication Publication Date Title
KR880000843B1 (ko) 세라믹 다층 배선판의 제조 방법
US4795670A (en) Multilayer ceramic substrate with circuit patterns
US5496619A (en) Assembly formed from conductive paste and insulating paste
US4732798A (en) Multilayer ceramic substrate and method of making the same
US4695403A (en) Thick film conductor composition
US5847326A (en) Low-temperature fired ceramic circuit substrate with improved Ag-Au connection reliability
JP3121822B2 (ja) 導体ペーストおよび配線基板
JPH08250829A (ja) 厚膜ペースト及びそれを用いたセラミック回路基板
JPH0521635A (ja) 多層基板
JPS63122295A (ja) 電子部品内蔵多層セラミツク基板
JPS63144554A (ja) 厚膜混成集積回路基板の製造方法
JP2816742B2 (ja) 回路基板
JPH0787226B2 (ja) 低誘電率絶縁体基板
JPS6029240B2 (ja) セラミック回路基板の製法
JPS6346595B2 (ko)
JP3093602B2 (ja) セラミック回路基板の製造方法
JP2931910B2 (ja) 回路基板
JP2007189040A (ja) 抵抗体ペースト、抵抗体、及び前記抵抗体を用いた回路基板
JP3176258B2 (ja) 多層配線基板
JPH0521935A (ja) 回路基板
JPH0632379B2 (ja) セラミツク配線基板の製造方法
JP2738603B2 (ja) 回路基板
JPS63186492A (ja) 回路基板の製造方法
JP2569716B2 (ja) 多層厚膜ic基板の製造法
JP2842710B2 (ja) 回路基板