JPS5852900A - セラミツク多層配線板の製造方法 - Google Patents
セラミツク多層配線板の製造方法Info
- Publication number
- JPS5852900A JPS5852900A JP56149484A JP14948481A JPS5852900A JP S5852900 A JPS5852900 A JP S5852900A JP 56149484 A JP56149484 A JP 56149484A JP 14948481 A JP14948481 A JP 14948481A JP S5852900 A JPS5852900 A JP S5852900A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- multilayer wiring
- wiring board
- paste
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
- H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、セラミック多層配線基板の製造方法に関する
。 近年セラミック配林板を用い、電子回路の高性能化、小
形化、低価額化が盛んに行われている。 セラミック配線板は、製造法の違いにより大別して２種
類ある。１つは、グリーンソート法セラミック板であり
、これは焼結前のアルミナグリーンノート上にタングス
テン、モリブテン、モリブデン−マンがン等の高融点金
属導体ペーストτスクリーンマスクにより印刷して配線
・ンターンτ形成し、次いで約１６００℃の高温下還元
雰囲気中で焼結することによって得られる。他の一つは
、厚膜法セラミック板であり、これは焼結されたアルミ
ナセラミック板上に導体ペーストを印刷・焼成し。 次いで抵抗ペースｈｔ印刷・焼成することによって得ら
れる。４俸ペーストは銀、・やラノウム、白金、金等の
導電性粉末とパイ／グーがラス粉末の混合物に有機ビヒ
クル茫加えてよく混練したものである。また、抵抗ペー
ストは導電物質として銀ノクラノウム、酸化アルミニウ
ム等を用いている以外は導体ペーストとほぼ同じであり
、導電物質とパイングーガラスの比を変えることにより
高範囲の抵抗値τ得ることができる。 グリーンシート法セラミック板は、微細線（約１００μ
ｍ）印刷、多層化が容易であり、高密度配縁を得るには
適しているが、抵抗を形成することができない。これは
、高融点金属を用いた抵抗ペーストを印刷し、約１６０
０℃の高温で焼結した場合、高範囲の抵抗値ｒ得ること
ができず、さらにトリミングが難しいためである。一方
、厚膜法セラミック板では導体ペーストや抵抗ペース）
ｋ １０００’Ｃ以下で焼成するため作成が容易であ
る。 抵抗に関しては種々の抵抗ペースト及びトリミ／グｒ使
うことによシ、高範囲の抵抗値ｔｎ度よく容易に得るこ
とができる。しかし、厚膜法セラミック板では、グリー
ンソート法にくらべて微細配−の印刷性、多層化は劣る
。１ これら、グリーンシート法セラミック板と厚膜法セラミ
ック板の特徴を考慮すると、厚膜抵抗ｒ有する高密度な
配線板を作成するためには、グリ１−／シート法セラミ
ック板上に厚膜法で厚膜抵抗を形成したセラミック多層
配線基板を作成すればよい。 しかし、このセラミック多層配線基板
。 近年セラミック配林板を用い、電子回路の高性能化、小
形化、低価額化が盛んに行われている。 セラミック配線板は、製造法の違いにより大別して２種
類ある。１つは、グリーンソート法セラミック板であり
、これは焼結前のアルミナグリーンノート上にタングス
テン、モリブテン、モリブデン−マンがン等の高融点金
属導体ペーストτスクリーンマスクにより印刷して配線
・ンターンτ形成し、次いで約１６００℃の高温下還元
雰囲気中で焼結することによって得られる。他の一つは
、厚膜法セラミック板であり、これは焼結されたアルミ
ナセラミック板上に導体ペーストを印刷・焼成し。 次いで抵抗ペースｈｔ印刷・焼成することによって得ら
れる。４俸ペーストは銀、・やラノウム、白金、金等の
導電性粉末とパイ／グーがラス粉末の混合物に有機ビヒ
クル茫加えてよく混練したものである。また、抵抗ペー
ストは導電物質として銀ノクラノウム、酸化アルミニウ
ム等を用いている以外は導体ペーストとほぼ同じであり
、導電物質とパイングーガラスの比を変えることにより
高範囲の抵抗値τ得ることができる。 グリーンシート法セラミック板は、微細線（約１００μ
ｍ）印刷、多層化が容易であり、高密度配縁を得るには
適しているが、抵抗を形成することができない。これは
、高融点金属を用いた抵抗ペーストを印刷し、約１６０
０℃の高温で焼結した場合、高範囲の抵抗値ｒ得ること
ができず、さらにトリミングが難しいためである。一方
、厚膜法セラミック板では導体ペーストや抵抗ペース）
ｋ １０００’Ｃ以下で焼成するため作成が容易であ
る。 抵抗に関しては種々の抵抗ペースト及びトリミ／グｒ使
うことによシ、高範囲の抵抗値ｔｎ度よく容易に得るこ
とができる。しかし、厚膜法セラミック板では、グリー
ンソート法にくらべて微細配−の印刷性、多層化は劣る
。１ これら、グリーンシート法セラミック板と厚膜法セラミ
ック板の特徴を考慮すると、厚膜抵抗ｒ有する高密度な
配線板を作成するためには、グリ１−／シート法セラミ
ック板上に厚膜法で厚膜抵抗を形成したセラミック多層
配線基板を作成すればよい。 しかし、このセラミック多層配線基板
【作成する上での
最大の問題点は、厚膜抵抗のベースＩｆ空気中で焼成す
る時に下地のセラミック板の配線導体が酸化するという
ことである。下地のセラミック板の間融導体金属として
はセラミック焼結温度（約１６００°Ｃ）で溶融しない
ようにタングステ／モリブチ／、モリブテン−マンガン
等の高融点金属が用いられており、これらの金属は厚膜
抵抗焼成条件（温度： ８００−１０００℃１時間：１
０分、雰囲気：空気）下では容易に酸化する。下地のセ
ラミック板の配−導体を酸化から防ぐ方法には、厚膜導
体・厚膜抵抗焼成雰囲気全窒素等の中性雰囲気にする方
法と、セラミック板配蛛導Ｋｔ−めっき被覆する方法と
が考えられる。このうち、前者については銅ペーストな
ど窒素雰囲気焼成可能な導体ペーストがすでに市販され
良好な結果を得ているが、窒素雰囲気焼成可能で、しか
も実用化できる良好な抵抗ペーストはまだない。従って
、安定な厚膜抵抗を得るには、厚膜抵抗ペーストを空気
中で焼成する必要がある。 このため、従来においては、第１図に示すような工程を
採用していた。第１図で、アルミナグリーンンート１に
導体配惚印刷を行い、多層化し、アルミナグリ−／シー
トを焼結するまでは先の事例と変りない。この第１図の
特徴は、アルミナグリ−／シート焼結後、タングステン
等の配線導体をニッケルめっきし、さらにニッケル表面
の酸化防止のだめにニッケルめっき層上に金をめつきし
、最後に金めつき層上に厚膜抵抗波−ス）ｋ印刷。 焼成していた。この工程で得られたセラミック多ｌ−基
板の断面を第２図に示す。図で１はアルミナ絶縁基板、
２は配線導体、３は多層配縁基板、４はニッケルめっき
層（厚膜抵抗端子）、４Ａはニッケルめっき層（はんだ
付部）、５は金めつき層（厚膜抵抗端子）、５Ａは金め
つき層（はんだ付部）、６．６Ａは厚膜抵抗である。 かかる第２図の層構成においては、厚膜抵抗ぺ１−スト
焼成時に厚膜抵抗６．６Ａの真下のニッケル４．４Ａと
金５．５人が固相反応し、ニッケルがニッケルー金めつ
き層表面まで拡散する。このため、ニッケルと厚膜抵抗
ペースト中の導電成分５あるいはガラス成分から接触し
て反応し、厚膜抵抗端子部で反応物を形成した。それ故
、従来技術においては、安定な抵抗値τ得ることができ
なかった。また、安定な抵抗値を得るため、さらにニッ
ケル表面の酸化防止のためには、金めつき層厚みは４μ
ｍ以上必叢であり、セラミック多層配線基板が価額上昇
するという欠点があった。 本発明の目的は、従来技術の欠点倉なくし、グリーンシ
ート法セラミック板の配線導体の酸化防゛止し、この下
地多層セラばツク板の上に厚膜抵抗を形成した低価額な
セラミック多層配線基板の製造方法を提供することにあ
る。 本発明の要旨は以下の通りである。先ず、夕／ゲステン
等の配解導体全ニッケルめっきし、さらにニッケル表面
の酸化防止のためにニッケルめっき層上に金めつきし、
このあと金めつき層上に厚膜導庫ペーストを印刷、焼成
してます厚膜電極を形成し、最後に厚膜抵抗ペース）（
ｒ印刷、焼成してセラミック多層配線基板を作成させた
。この方法によれば、厚膜抵抗は金めつき層のＬに直接
は形成されず１通常の厚膜法セラミックスと同様に厚膜
導体上に形成されるため、抵抗値は極めて安定である。 また、厚膜導体ペースト焼成時にめつき７４表面に拡散
するニッケルは直接厚膜導体と接することになるが、こ
れは何ら厚膜抵抗に支障を起さないため金めつき層が従
来よりも薄くなる。 このため、セラミック多層配線基板を低価額化できる特
徴を持つ。以下１図面により本発明を詳述する。 本実施例の工程図を第３図、本実施例により得られる多
層配線板の構成を第４図に示す０第４図で、多層配線板
３は、アミナナ絶縁物１（下層からＩＡ、ＩＢ、ＩＣ，
１０とする）、開−導体２（下層から２Ａ、２Ｂ、２Ｃ
，２Ｄとする）、内部に配−導体が挿入されてなる層接
続用のスルーホールｌＯ（下１−からＩＯＡ 、ＩＵＢ
、ＩＩＪｃとする）、ニッケルめっき層（厚膜抵抗端
子）４、ニッケルめっき層（はんだ付部）４Ａ 、金め
つき層（厚膜抵抗端子）５、金めつき層（はんだ付部）
５Ａ１厚膜抵抗６，６Ａ、厚膜導体（厚膜抵抗端子）７
．７Ａ、厚膜溝■はんだ付部）７Ｂとより成る。 かかる層構成の形成方法τ第３図を利用して説明する。 先ず、グリー／ンート（５００，０，８ｔ）上にスクリ
ーンマスクラ用い、市販のタングステンペース）１印刷
して導体耐融・母ターフ２Ａτ形成する。使用したグリ
ーンンートはアルミナτ主成分とするセラミック粉末（
ＡＡ１０３・・・９２．４重量・ンーセント、 ＭｇＯ
・・・１．９重量・！−セフ ト、、 ３１０．・・・
５７重量・９−セント） １００ｇ に・９インダ、ソ
ルベント等の有機物に６０ｇ混合し、さらにドクターブ
レード法によりシート化したものである。多層化するた
めに、上記の第１の導体配線層上にスクリーンマスクを
用いアルミナ絶縁棒ぺ、−ストで印刷し、所望の場所に
スルーホールＩＯＡを有する第１の絶縁層ＩＢ ｋ形成
する。アルミナ絶縁棒ペーストはグ１）−７７−トを溶
剤置換して作成したものであり、〈−スト中のセラミッ
ク組成と同一である。次（・で、第１絶縁層上にタング
ステンペース）を印刷して第２導体配線層２Ｂ’を形成
する。第２導体配螺層２Ｂは、第１絶縁層のスルーホー
ル１ＯＡｔ″介して第１導体配線層２人の所望の個所と
接触している。以下同様に絶縁棒ペーストと導体ペース
トを父互に印刷し、且つスルーホールＪＯＢ 、ＩＯＣ
ｋ利用し、導体層数が２Ａ 、２Ｂ 、２Ｃ，２Ｄなる
４個のグリーンンート状態の多層配線板を得たＯ導庫配
−・ンターンを形成した上記の多層配線グリ−ノン−１
ｆｆｌ素、水素、水蒸気からなる混合ガス雰囲気下で１
６００９Ｃ，１時間焼結し、多層配線基板τ得た。焼結
完了した多層配線基板を市販のニッケル化学めっき液を
用い、多層配線基板表面のタングステン導体配線上に３
μｍ厚のニッケルめっき層４，４Ａを形成した。尚、ニ
ッケルめっきに先たち焼結後のタングステン導体表面を
活性化するために、帥℃の苛性ソーダ溶液中に１０分間
浸漬して基板表面を先ず洗浄し、次（・で塩化・９ラノ
ユムー苛性ソーダの溶液中（８０℃、１分）で・９ラジ
ウム置換した。ニッケルめっき終了後、このニッケルめ
っきされた多層配線基板を市販の全化学めっき液を用い
金めつき層５．５Ａ’に得た３金めっき時のめつき時間
τ変えることにより、金めつき層厚みｔｏ、１μｍから
４μｍ まで変えた。金めつき終了後、金めつきされた
多層配線基板の金めつき層上にスクリーンマスクにより
厚膜導体ａ−ストを印刷し、厚膜導体７．７人、７８に
形成し−た。 使用した厚膜導体ペーストは焼成温度によって異υ、３
種の市販ペースト（Ａ、Ｂ、Ｃ）ｋ用（・た。これらの
厚膜導体ペーストは、焼成温度範囲、導体成分、バイン
ダーガラス及び・シイ／グーガラス軟化温度が次の第１
表の通りであり、すべて空気中で焼成可能である。 第 １ 表 厚膜溝ｈ−＜−スト焼成後、多層配線基板の所望の厚膜
導体７上にスクリーンマスクにより厚膜抵抗４−スト印
刷し、このあと空気中で焼成して厚膜抵抗６を有するセ
ラミック多層配線板を作成した。 厚膜抵抗（−ストも導体ペースト同様焼成温度によって
異り、酸化ルテニュウム系の３種の市販ベース）（ＡＲ
，ＢＲ，０Ｒ）ｉ用いた。これらの厚膜抵抗ペーストの
導体成分、バインダーガラス成分はいずれも酸化ルテニ
ュウム、硼硅酸鉛であり、また、ＡＲ，ＢＲ，ＣＲの焼
成温度範囲、バインダーガラス軟化点はそれぞれＡ、Ｂ
、Ｃの焼成温度範囲、バインダーガラス軟化点と同じで
ある。 第４図で、ニッケルめっき層４と４Ａは第３導庫配ＩＩ
Ｍ層２Ｃτ介して導通している。従ってセラミック多層
配線基板の厚膜導体７−７Ｂ間の抵抗値Ｒ１と厚膜４１
４−ペースト、厚膜抵抗ペースト印刷・焼成前のニッケ
ルめっき層４−４Ａ間の抵抗値Ｒｏとて比較すれば、厚
膜焼成により下地多層記載基板の表面タフゲステン導体
（スルーホール１部面積・・・０．１ｍ翼２）、または
ニッケルめっきｒ−が酸化したかどうかｔ調べることが
できる。 第５図は、厚膜導体ペースト、抵抗ペーストとしてそれ
ぞれＡ、ＡＲを用い、金めつき層厚みｔ５・ぐラメータ
とした場合の焼成温度と、厚膜焼成前後のタングステン
配線抵抗の比Ｒ１／ＲＯの関係τ示す図である。この図
より、Ｒｔ／Ｒｏ は金めつき層厚みと厚膜焼成温度
に大きく依存し、金めつ金層厚みが厚い程、また厚膜焼
成温度が低い程小さいことがわかる。例えば、金めつき
層厚みが０１μｍの場合には、タングステンまたはニッ
ケルが５５０℃以上の厚膜焼成温度では酸化するが、金
めつき層厚みが０．３μｍの場合には厚膜焼成温度が５
８０℃でもタングステンもニッケルも酸化しないことが
わかる。同様のことτ他の厚膜４１４−ペースト（Ｂ、
Ｃ）、厚膜抵抗ペースト（ＢＲ，ＣＲ）に対しても行い
、゛ト地配−導滲のタングステン及び□ ニッケルの両者の酸化防止に必要な金めつきＩ−厚みｔ
種々の厚膜焼成温度に対して求めた。この時の関係図を
第６図に示す。横軸は厚膜焼成温度（”Ｃ）、縦軸は金
めつき層厚さくμｍ） ｋ示している。第６図より１本
夾施例によれば、下地のタングステン、ニッケル配線の
酸化防止に必要な金めつき層厚みは空気中厚膜焼成温度
が９５０℃でも高々２μｍであり、従来よりも金めつき
層厚みが半分以下で済むことがわかる。 また、厚膜焼成温度が低い場合には、金めつき層厚みは
２μｍ以下となり、８００℃、７００℃。 ６００℃の焼成温度に対しては金めつき層厚みはそれぞ
れ１μｍ 、 ０．６μｍ 、 ０．４μｍとなり、従
来よシも金めつき１−厚みτ非常に薄くできることがわ
かる。 多層配線基板の作成方法としては、上記の他に檀１＠法
がある。積層法は、予じめ穿孔、導体ペースト孔埋めし
たグリーンシート１必要層数だけ用意し、各々のグリー
ンシート上に所望の導体配縁・臂ターンｔスクリーン印
刷し、次に、これらの印刷されたグリーンンー）１種層
プレスにより一体化整形し、最後に焼結して得られるも
のである。 ４枚の０．３ ｔのグリーンシート上い、上記のように
穿孔、導体孔埋め、印刷、プレス（圧力１Ｏｋ１？／ｃ
ｒｎ２棗温度１２０°Ｃ１時間ｌＯ分）、焼結し、多層
配線基板を作成し、このあと厚膜導体ペースト、抵抗ペ
ーストを印刷・焼成して得たセラミック多層基板につい
ても印刷法と同じ結果を得た。 また、印刷法及び積層法多層配線基板のいずれの方法に
おいても使用するすべてのグリーン７−トを予じめ穿孔
、導体孔埋めすることにより第７図に示すように基板の
両面に厚膜導渾、厚膜抵抗會有するセラミック多層配線
基板を得ることができた。即ち、第７図で絶縁層ＩＡの
所定個所にスルーホール（穿孔）８を設け、絶縁層ＩＡ
の裏面に導体パター／２Ｅｋ設け、且つスルーホールを
介して導通化させるＯ該導体・９ターン２Ｅの上部にニ
ッケルめっき層（裏面厚膜抵抗端子）４Ｂ、金めつき層
（裏面厚膜抵抗端子）５Ｂ、裏面厚膜導体７Ｃ２裏面厚
膜導体６Ｂｉ積層されて多層間―板を形成している。か
かるセラミック多層配線基板を用いることにより個別部
品を基板両面の任意の場所に搭載することができ３基板
の小形化と設計の自由度増大ｒはかることができた。 タングステンイーストの代りにモリブテンペーストを用
い、第３図の工程に従って作成したセラミック多層配線
板についても上記と同様の結果を得ることができた。使
用したモリブテンペースト５はモリゾテン粉末（粒径２
μｍ粉末・・・（資）重量・ンーセント１粒径０．５μ
ｍ粉末・・・加重量・９−七ン））ｌｕｇに有機ビヒク
ルに２．５ｃｃの割合で混合したものである。導体金Ｍ
ｋタングステンからモリブテンに変えた場合、多層配線
グリーンシートの焼結温度を１５７０℃ （夕／ゲステ
ンの場合には１６００°Ｃ）Ｋ下げた以外はセラミック
多層配線基板の作成法はタングステン導体配１ｌｌｉ１
１ｔもつそれと同一である。 以上の如く本発明によれば、微細配線と多層構造を持つ
配線密度の高いセラミック基板上に抵抗値精度の高い厚
膜抵抗を極めて安定に形成することができる。この結果
、基板面積を従来の１／３以下にすることができ、しか
も歩留を向上することができる。また、本発明によれば
、グリー／ノート法によって得られた多層配線基板の配
線導体酸化やニッケルめっき層酸化を防止するのに必要
と】される金めつき層厚みｔ従来の弛以下にすることが
でき、セラミック多層配線基板の低価額化がはかれる。
最大の問題点は、厚膜抵抗のベースＩｆ空気中で焼成す
る時に下地のセラミック板の配線導体が酸化するという
ことである。下地のセラミック板の間融導体金属として
はセラミック焼結温度（約１６００°Ｃ）で溶融しない
ようにタングステ／モリブチ／、モリブテン−マンガン
等の高融点金属が用いられており、これらの金属は厚膜
抵抗焼成条件（温度： ８００−１０００℃１時間：１
０分、雰囲気：空気）下では容易に酸化する。下地のセ
ラミック板の配−導体を酸化から防ぐ方法には、厚膜導
体・厚膜抵抗焼成雰囲気全窒素等の中性雰囲気にする方
法と、セラミック板配蛛導Ｋｔ−めっき被覆する方法と
が考えられる。このうち、前者については銅ペーストな
ど窒素雰囲気焼成可能な導体ペーストがすでに市販され
良好な結果を得ているが、窒素雰囲気焼成可能で、しか
も実用化できる良好な抵抗ペーストはまだない。従って
、安定な厚膜抵抗を得るには、厚膜抵抗ペーストを空気
中で焼成する必要がある。 このため、従来においては、第１図に示すような工程を
採用していた。第１図で、アルミナグリーンンート１に
導体配惚印刷を行い、多層化し、アルミナグリ−／シー
トを焼結するまでは先の事例と変りない。この第１図の
特徴は、アルミナグリ−／シート焼結後、タングステン
等の配線導体をニッケルめっきし、さらにニッケル表面
の酸化防止のだめにニッケルめっき層上に金をめつきし
、最後に金めつき層上に厚膜抵抗波−ス）ｋ印刷。 焼成していた。この工程で得られたセラミック多ｌ−基
板の断面を第２図に示す。図で１はアルミナ絶縁基板、
２は配線導体、３は多層配縁基板、４はニッケルめっき
層（厚膜抵抗端子）、４Ａはニッケルめっき層（はんだ
付部）、５は金めつき層（厚膜抵抗端子）、５Ａは金め
つき層（はんだ付部）、６．６Ａは厚膜抵抗である。 かかる第２図の層構成においては、厚膜抵抗ぺ１−スト
焼成時に厚膜抵抗６．６Ａの真下のニッケル４．４Ａと
金５．５人が固相反応し、ニッケルがニッケルー金めつ
き層表面まで拡散する。このため、ニッケルと厚膜抵抗
ペースト中の導電成分５あるいはガラス成分から接触し
て反応し、厚膜抵抗端子部で反応物を形成した。それ故
、従来技術においては、安定な抵抗値τ得ることができ
なかった。また、安定な抵抗値を得るため、さらにニッ
ケル表面の酸化防止のためには、金めつき層厚みは４μ
ｍ以上必叢であり、セラミック多層配線基板が価額上昇
するという欠点があった。 本発明の目的は、従来技術の欠点倉なくし、グリーンシ
ート法セラミック板の配線導体の酸化防゛止し、この下
地多層セラばツク板の上に厚膜抵抗を形成した低価額な
セラミック多層配線基板の製造方法を提供することにあ
る。 本発明の要旨は以下の通りである。先ず、夕／ゲステン
等の配解導体全ニッケルめっきし、さらにニッケル表面
の酸化防止のためにニッケルめっき層上に金めつきし、
このあと金めつき層上に厚膜導庫ペーストを印刷、焼成
してます厚膜電極を形成し、最後に厚膜抵抗ペース）（
ｒ印刷、焼成してセラミック多層配線基板を作成させた
。この方法によれば、厚膜抵抗は金めつき層のＬに直接
は形成されず１通常の厚膜法セラミックスと同様に厚膜
導体上に形成されるため、抵抗値は極めて安定である。 また、厚膜導体ペースト焼成時にめつき７４表面に拡散
するニッケルは直接厚膜導体と接することになるが、こ
れは何ら厚膜抵抗に支障を起さないため金めつき層が従
来よりも薄くなる。 このため、セラミック多層配線基板を低価額化できる特
徴を持つ。以下１図面により本発明を詳述する。 本実施例の工程図を第３図、本実施例により得られる多
層配線板の構成を第４図に示す０第４図で、多層配線板
３は、アミナナ絶縁物１（下層からＩＡ、ＩＢ、ＩＣ，
１０とする）、開−導体２（下層から２Ａ、２Ｂ、２Ｃ
，２Ｄとする）、内部に配−導体が挿入されてなる層接
続用のスルーホールｌＯ（下１−からＩＯＡ 、ＩＵＢ
、ＩＩＪｃとする）、ニッケルめっき層（厚膜抵抗端
子）４、ニッケルめっき層（はんだ付部）４Ａ 、金め
つき層（厚膜抵抗端子）５、金めつき層（はんだ付部）
５Ａ１厚膜抵抗６，６Ａ、厚膜導体（厚膜抵抗端子）７
．７Ａ、厚膜溝■はんだ付部）７Ｂとより成る。 かかる層構成の形成方法τ第３図を利用して説明する。 先ず、グリー／ンート（５００，０，８ｔ）上にスクリ
ーンマスクラ用い、市販のタングステンペース）１印刷
して導体耐融・母ターフ２Ａτ形成する。使用したグリ
ーンンートはアルミナτ主成分とするセラミック粉末（
ＡＡ１０３・・・９２．４重量・ンーセント、 ＭｇＯ
・・・１．９重量・！−セフ ト、、 ３１０．・・・
５７重量・９−セント） １００ｇ に・９インダ、ソ
ルベント等の有機物に６０ｇ混合し、さらにドクターブ
レード法によりシート化したものである。多層化するた
めに、上記の第１の導体配線層上にスクリーンマスクを
用いアルミナ絶縁棒ぺ、−ストで印刷し、所望の場所に
スルーホールＩＯＡを有する第１の絶縁層ＩＢ ｋ形成
する。アルミナ絶縁棒ペーストはグ１）−７７−トを溶
剤置換して作成したものであり、〈−スト中のセラミッ
ク組成と同一である。次（・で、第１絶縁層上にタング
ステンペース）を印刷して第２導体配線層２Ｂ’を形成
する。第２導体配螺層２Ｂは、第１絶縁層のスルーホー
ル１ＯＡｔ″介して第１導体配線層２人の所望の個所と
接触している。以下同様に絶縁棒ペーストと導体ペース
トを父互に印刷し、且つスルーホールＪＯＢ 、ＩＯＣ
ｋ利用し、導体層数が２Ａ 、２Ｂ 、２Ｃ，２Ｄなる
４個のグリーンンート状態の多層配線板を得たＯ導庫配
−・ンターンを形成した上記の多層配線グリ−ノン−１
ｆｆｌ素、水素、水蒸気からなる混合ガス雰囲気下で１
６００９Ｃ，１時間焼結し、多層配線基板τ得た。焼結
完了した多層配線基板を市販のニッケル化学めっき液を
用い、多層配線基板表面のタングステン導体配線上に３
μｍ厚のニッケルめっき層４，４Ａを形成した。尚、ニ
ッケルめっきに先たち焼結後のタングステン導体表面を
活性化するために、帥℃の苛性ソーダ溶液中に１０分間
浸漬して基板表面を先ず洗浄し、次（・で塩化・９ラノ
ユムー苛性ソーダの溶液中（８０℃、１分）で・９ラジ
ウム置換した。ニッケルめっき終了後、このニッケルめ
っきされた多層配線基板を市販の全化学めっき液を用い
金めつき層５．５Ａ’に得た３金めっき時のめつき時間
τ変えることにより、金めつき層厚みｔｏ、１μｍから
４μｍ まで変えた。金めつき終了後、金めつきされた
多層配線基板の金めつき層上にスクリーンマスクにより
厚膜導体ａ−ストを印刷し、厚膜導体７．７人、７８に
形成し−た。 使用した厚膜導体ペーストは焼成温度によって異υ、３
種の市販ペースト（Ａ、Ｂ、Ｃ）ｋ用（・た。これらの
厚膜導体ペーストは、焼成温度範囲、導体成分、バイン
ダーガラス及び・シイ／グーガラス軟化温度が次の第１
表の通りであり、すべて空気中で焼成可能である。 第 １ 表 厚膜溝ｈ−＜−スト焼成後、多層配線基板の所望の厚膜
導体７上にスクリーンマスクにより厚膜抵抗４−スト印
刷し、このあと空気中で焼成して厚膜抵抗６を有するセ
ラミック多層配線板を作成した。 厚膜抵抗（−ストも導体ペースト同様焼成温度によって
異り、酸化ルテニュウム系の３種の市販ベース）（ＡＲ
，ＢＲ，０Ｒ）ｉ用いた。これらの厚膜抵抗ペーストの
導体成分、バインダーガラス成分はいずれも酸化ルテニ
ュウム、硼硅酸鉛であり、また、ＡＲ，ＢＲ，ＣＲの焼
成温度範囲、バインダーガラス軟化点はそれぞれＡ、Ｂ
、Ｃの焼成温度範囲、バインダーガラス軟化点と同じで
ある。 第４図で、ニッケルめっき層４と４Ａは第３導庫配ＩＩ
Ｍ層２Ｃτ介して導通している。従ってセラミック多層
配線基板の厚膜導体７−７Ｂ間の抵抗値Ｒ１と厚膜４１
４−ペースト、厚膜抵抗ペースト印刷・焼成前のニッケ
ルめっき層４−４Ａ間の抵抗値Ｒｏとて比較すれば、厚
膜焼成により下地多層記載基板の表面タフゲステン導体
（スルーホール１部面積・・・０．１ｍ翼２）、または
ニッケルめっきｒ−が酸化したかどうかｔ調べることが
できる。 第５図は、厚膜導体ペースト、抵抗ペーストとしてそれ
ぞれＡ、ＡＲを用い、金めつき層厚みｔ５・ぐラメータ
とした場合の焼成温度と、厚膜焼成前後のタングステン
配線抵抗の比Ｒ１／ＲＯの関係τ示す図である。この図
より、Ｒｔ／Ｒｏ は金めつき層厚みと厚膜焼成温度
に大きく依存し、金めつ金層厚みが厚い程、また厚膜焼
成温度が低い程小さいことがわかる。例えば、金めつき
層厚みが０１μｍの場合には、タングステンまたはニッ
ケルが５５０℃以上の厚膜焼成温度では酸化するが、金
めつき層厚みが０．３μｍの場合には厚膜焼成温度が５
８０℃でもタングステンもニッケルも酸化しないことが
わかる。同様のことτ他の厚膜４１４−ペースト（Ｂ、
Ｃ）、厚膜抵抗ペースト（ＢＲ，ＣＲ）に対しても行い
、゛ト地配−導滲のタングステン及び□ ニッケルの両者の酸化防止に必要な金めつきＩ−厚みｔ
種々の厚膜焼成温度に対して求めた。この時の関係図を
第６図に示す。横軸は厚膜焼成温度（”Ｃ）、縦軸は金
めつき層厚さくμｍ） ｋ示している。第６図より１本
夾施例によれば、下地のタングステン、ニッケル配線の
酸化防止に必要な金めつき層厚みは空気中厚膜焼成温度
が９５０℃でも高々２μｍであり、従来よりも金めつき
層厚みが半分以下で済むことがわかる。 また、厚膜焼成温度が低い場合には、金めつき層厚みは
２μｍ以下となり、８００℃、７００℃。 ６００℃の焼成温度に対しては金めつき層厚みはそれぞ
れ１μｍ 、 ０．６μｍ 、 ０．４μｍとなり、従
来よシも金めつき１−厚みτ非常に薄くできることがわ
かる。 多層配線基板の作成方法としては、上記の他に檀１＠法
がある。積層法は、予じめ穿孔、導体ペースト孔埋めし
たグリーンシート１必要層数だけ用意し、各々のグリー
ンシート上に所望の導体配縁・臂ターンｔスクリーン印
刷し、次に、これらの印刷されたグリーンンー）１種層
プレスにより一体化整形し、最後に焼結して得られるも
のである。 ４枚の０．３ ｔのグリーンシート上い、上記のように
穿孔、導体孔埋め、印刷、プレス（圧力１Ｏｋ１？／ｃ
ｒｎ２棗温度１２０°Ｃ１時間ｌＯ分）、焼結し、多層
配線基板を作成し、このあと厚膜導体ペースト、抵抗ペ
ーストを印刷・焼成して得たセラミック多層基板につい
ても印刷法と同じ結果を得た。 また、印刷法及び積層法多層配線基板のいずれの方法に
おいても使用するすべてのグリーン７−トを予じめ穿孔
、導体孔埋めすることにより第７図に示すように基板の
両面に厚膜導渾、厚膜抵抗會有するセラミック多層配線
基板を得ることができた。即ち、第７図で絶縁層ＩＡの
所定個所にスルーホール（穿孔）８を設け、絶縁層ＩＡ
の裏面に導体パター／２Ｅｋ設け、且つスルーホールを
介して導通化させるＯ該導体・９ターン２Ｅの上部にニ
ッケルめっき層（裏面厚膜抵抗端子）４Ｂ、金めつき層
（裏面厚膜抵抗端子）５Ｂ、裏面厚膜導体７Ｃ２裏面厚
膜導体６Ｂｉ積層されて多層間―板を形成している。か
かるセラミック多層配線基板を用いることにより個別部
品を基板両面の任意の場所に搭載することができ３基板
の小形化と設計の自由度増大ｒはかることができた。 タングステンイーストの代りにモリブテンペーストを用
い、第３図の工程に従って作成したセラミック多層配線
板についても上記と同様の結果を得ることができた。使
用したモリブテンペースト５はモリゾテン粉末（粒径２
μｍ粉末・・・（資）重量・ンーセント１粒径０．５μ
ｍ粉末・・・加重量・９−七ン））ｌｕｇに有機ビヒク
ルに２．５ｃｃの割合で混合したものである。導体金Ｍ
ｋタングステンからモリブテンに変えた場合、多層配線
グリーンシートの焼結温度を１５７０℃ （夕／ゲステ
ンの場合には１６００°Ｃ）Ｋ下げた以外はセラミック
多層配線基板の作成法はタングステン導体配１ｌｌｉ１
１ｔもつそれと同一である。 以上の如く本発明によれば、微細配線と多層構造を持つ
配線密度の高いセラミック基板上に抵抗値精度の高い厚
膜抵抗を極めて安定に形成することができる。この結果
、基板面積を従来の１／３以下にすることができ、しか
も歩留を向上することができる。また、本発明によれば
、グリー／ノート法によって得られた多層配線基板の配
線導体酸化やニッケルめっき層酸化を防止するのに必要
と】される金めつき層厚みｔ従来の弛以下にすることが
でき、セラミック多層配線基板の低価額化がはかれる。
第１図は従来の工程図、第２図は従来の多を一配線基板
の構成図、第３図は本発明の実施例の工程図、第４図は
本発明の実施例である多層配線基板の構成図、第５図、
第６図は実験事例による特性図、第７図は本発明の他の
実施例である多層配線板の構成図である。 ＩＡ、ＩＢ、ＩＣ，ＩＤ・・・絶縁層、２Ａ、２Ｂ、２
Ｃ。 ２Ｄ、２Ｅ・・・記載導体、４．４Ａ ・・・ニッケル
めっき層、５，５Ａ・・・金めつき層、６，６Ａ・・・
厚膜導体、７．７Ａ、７Ｂ・・・厚膜導体。 代理人 弁理士 秋 本 正 実 第１図 第２図 ｓ３区 第４図 第５図 ７！ＩＩＩ逮応逼席（Ｃｏ） 第６図 ７！ｌＩｌ燻八３ＪＬ７ｉ（ｃｏ） 第７図 第１頁の続き ０発 明 者 黒木喬 横浜市戸塚区吉田町２９２番地株 式会社日立製作所生産技術研究 所内 ０発 明 者 鈴木達洋 横浜市戸塚区吉田町２９２番地株 式会社日立製作所生産技術研究 所内
の構成図、第３図は本発明の実施例の工程図、第４図は
本発明の実施例である多層配線基板の構成図、第５図、
第６図は実験事例による特性図、第７図は本発明の他の
実施例である多層配線板の構成図である。 ＩＡ、ＩＢ、ＩＣ，ＩＤ・・・絶縁層、２Ａ、２Ｂ、２
Ｃ。 ２Ｄ、２Ｅ・・・記載導体、４．４Ａ ・・・ニッケル
めっき層、５，５Ａ・・・金めつき層、６，６Ａ・・・
厚膜導体、７．７Ａ、７Ｂ・・・厚膜導体。 代理人 弁理士 秋 本 正 実 第１図 第２図 ｓ３区 第４図 第５図 ７！ＩＩＩ逮応逼席（Ｃｏ） 第６図 ７！ｌＩｌ燻八３ＪＬ７ｉ（ｃｏ） 第７図 第１頁の続き ０発 明 者 黒木喬 横浜市戸塚区吉田町２９２番地株 式会社日立製作所生産技術研究 所内 ０発 明 者 鈴木達洋 横浜市戸塚区吉田町２９２番地株 式会社日立製作所生産技術研究 所内
Claims (1)
- アルミナを主成分とする焼結前のセラミック生シート（
グリーンシート）上にタングステン、モリブテンのうち
から１種もしくは２′！１１選ばれた金属粉末を主成分
とする導体ペーストをスクリーンマスクにより印刷して
配線パターンを形成し、さらに絶縁体ペーストと導体ペ
ーストを交互に印刷する印刷法あるいは必要配線層数の
グリーンシートを積層する積層法により多層化したあと
焼結して多層配線基板とし、この多層配線基板の表面配
−導渾上に順次ニッケルめっき、金めつきを行い、この
金めつき層上に厚膜導体ベース）１印刷・焼成して厚膜
抵抗端子部または、はんだ何部を形成し、最後に該多層
配線基板の厚膜導体及びアルミナの所望の部分に厚膜抵
抗ペーストを印刷・焼成して作成してなるセラミック多
層配線板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149484A JPS5852900A (ja) | 1981-09-24 | 1981-09-24 | セラミツク多層配線板の製造方法 |
| KR8204217A KR880000843B1 (ko) | 1981-09-24 | 1982-09-17 | 세라믹 다층 배선판의 제조 방법 |
| US06/421,833 US4464420A (en) | 1981-09-24 | 1982-09-23 | Ceramic multilayer circuit board and a process for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149484A JPS5852900A (ja) | 1981-09-24 | 1981-09-24 | セラミツク多層配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5852900A true JPS5852900A (ja) | 1983-03-29 |
Family
ID=15476156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56149484A Pending JPS5852900A (ja) | 1981-09-24 | 1981-09-24 | セラミツク多層配線板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4464420A (ja) |
| JP (1) | JPS5852900A (ja) |
| KR (1) | KR880000843B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285496A (ja) * | 1985-10-09 | 1987-04-18 | 三菱電機株式会社 | 回路基板の製造方法 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60113993A (ja) * | 1983-11-25 | 1985-06-20 | 三菱電機株式会社 | 多層回路基板の製造方法 |
| US4943470A (en) * | 1985-01-11 | 1990-07-24 | Ngk Spark Plug Co., Ltd. | Ceramic substrate for electrical devices |
| JPS61194794A (ja) * | 1985-02-22 | 1986-08-29 | 三菱電機株式会社 | 混成集積回路基板の製造方法 |
| US4601424A (en) * | 1985-05-17 | 1986-07-22 | International Business Machines Corporation | Stripped gold plating process |
| US4633366A (en) * | 1985-08-07 | 1986-12-30 | Sprague Electric Company | Laminar electrical component with magnesium orthoborate |
| US5314788A (en) * | 1986-01-24 | 1994-05-24 | Canon Kabushiki Kaisha | Matrix printed board and process of forming the same |
| US4861641A (en) * | 1987-05-22 | 1989-08-29 | Ceramics Process Systems Corporation | Substrates with dense metal vias |
| US5045141A (en) * | 1988-07-01 | 1991-09-03 | Amoco Corporation | Method of making solderable printed circuits formed without plating |
| US4946709A (en) * | 1988-07-18 | 1990-08-07 | Mitsubishi Denki Kabushiki Kaisha | Method for fabricating hybrid integrated circuit |
| US5169679A (en) * | 1988-10-11 | 1992-12-08 | Delco Electronics Corporation | Post-termination apparatus and process for thick film resistors of printed circuit boards |
| EP0528484B1 (en) * | 1991-08-14 | 1995-11-08 | Koninklijke Philips Electronics N.V. | Method of providing a paste for a ceramic multilayer actuator |
| DE69329357T2 (de) * | 1992-05-14 | 2001-04-26 | Matsushita Electric Industrial Co., Ltd. | Verfahren zur Herstellung von Leitern in Kontaktlöcher in vielschichtigen Keramiksubstraten |
| US5468936A (en) * | 1993-03-23 | 1995-11-21 | Philip Morris Incorporated | Heater having a multiple-layer ceramic substrate and method of fabrication |
| US5565262A (en) * | 1995-01-27 | 1996-10-15 | David Sarnoff Research Center, Inc. | Electrical feedthroughs for ceramic circuit board support substrates |
| JP3331083B2 (ja) * | 1995-03-06 | 2002-10-07 | 株式会社住友金属エレクトロデバイス | 低温焼成セラミック回路基板 |
| JPH09120715A (ja) * | 1995-10-25 | 1997-05-06 | Murata Mfg Co Ltd | 抵抗材料組成物 |
| DE19646369B4 (de) * | 1996-11-09 | 2008-07-31 | Robert Bosch Gmbh | Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung |
| US6338809B1 (en) | 1997-02-24 | 2002-01-15 | Superior Micropowders Llc | Aerosol method and apparatus, particulate products, and electronic devices made therefrom |
| JP2001513697A (ja) * | 1997-02-24 | 2001-09-04 | スーペリア マイクロパウダーズ リミテッド ライアビリティ カンパニー | エアロゾル法及び装置、粒子製品、並びに該粒子製品から製造される電子装置 |
| US5783113A (en) * | 1997-03-27 | 1998-07-21 | International Business Machines Corporation | Conductive paste for large greensheet screening including high thixotropic agent content |
| US20050097987A1 (en) * | 1998-02-24 | 2005-05-12 | Cabot Corporation | Coated copper-containing powders, methods and apparatus for producing such powders, and copper-containing devices fabricated from same |
| US6919125B2 (en) * | 2003-08-01 | 2005-07-19 | Northrop Grumman Corporation | Dual composition ceramic substrate for microelectronic applications |
| US7019394B2 (en) * | 2003-09-30 | 2006-03-28 | Intel Corporation | Circuit package and method of plating the same |
| TWI264969B (en) * | 2003-11-28 | 2006-10-21 | Murata Manufacturing Co | Multilayer ceramic electronic component and its manufacturing method |
| DE112005001483B4 (de) * | 2004-06-21 | 2017-03-23 | Sekisui Chemical Co., Ltd. | Bindemittelharz-Zusammensetzung, und deren Verwendung als Paste und Grünfolie |
| US20070060969A1 (en) * | 2005-09-15 | 2007-03-15 | Burdon Jeremy W | Implantable co-fired electrical feedthroughs |
| US20070060970A1 (en) | 2005-09-15 | 2007-03-15 | Burdon Jeremy W | Miniaturized co-fired electrical interconnects for implantable medical devices |
| JP2007258436A (ja) * | 2006-03-23 | 2007-10-04 | Alps Electric Co Ltd | 配線基板、及びその製造方法 |
| DE102006060634A1 (de) * | 2006-12-21 | 2008-06-26 | Robert Bosch Gmbh | Verfahren zur Herstellung eines elektrischen Widerstands auf einem Substrat |
| JP5245258B2 (ja) * | 2007-02-21 | 2013-07-24 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| EP2129201B1 (en) * | 2007-03-01 | 2017-04-12 | Murata Manufacturing Co. Ltd. | Multilayer wiring substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3381256A (en) * | 1966-02-04 | 1968-04-30 | Monsanto Co | Resistor and contact means on a base |
| US4316920A (en) * | 1980-07-03 | 1982-02-23 | Bell Telephone Laboratories, Incorporated | Thick film resistor circuits |
-
1981
- 1981-09-24 JP JP56149484A patent/JPS5852900A/ja active Pending
-
1982
- 1982-09-17 KR KR8204217A patent/KR880000843B1/ko active
- 1982-09-23 US US06/421,833 patent/US4464420A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285496A (ja) * | 1985-10-09 | 1987-04-18 | 三菱電機株式会社 | 回路基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR880000843B1 (ko) | 1988-05-14 |
| US4464420A (en) | 1984-08-07 |
| KR840001994A (ko) | 1984-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5852900A (ja) | セラミツク多層配線板の製造方法 | |
| JPH06100377A (ja) | 多層セラミック基板の製造方法 | |
| JPS5830194A (ja) | セラミック多層配線基板の製造法 | |
| JP3121822B2 (ja) | 導体ペーストおよび配線基板 | |
| JPH06237081A (ja) | 多層セラミック基板の製造方法 | |
| JPS63144554A (ja) | 厚膜混成集積回路基板の製造方法 | |
| JP2842711B2 (ja) | 回路基板 | |
| JP2816742B2 (ja) | 回路基板 | |
| JPS6346595B2 (ja) | ||
| JP2738600B2 (ja) | 回路基板 | |
| JP2931910B2 (ja) | 回路基板 | |
| JPS6318356B2 (ja) | ||
| JPS6077187A (ja) | セラミツク電子部品及びその製造法 | |
| JP2842710B2 (ja) | 回路基板 | |
| JPS5873195A (ja) | セラミツク多層配線基板 | |
| JPH05139849A (ja) | セラミツク多層基板の製造方法 | |
| JP2842707B2 (ja) | 回路基板 | |
| JPS5917294A (ja) | 複合積層セラミツク部品とその製造方法 | |
| JPS63186492A (ja) | 回路基板の製造方法 | |
| JPH0685457A (ja) | セラミック多層回路基板及びその製造方法 | |
| JPS58186996A (ja) | 多層回路基板の製造方法 | |
| JPS58207698A (ja) | 混成集積回路基板 | |
| JPS6263488A (ja) | 厚膜基板の製造方法 | |
| JPS62232191A (ja) | セラミツク多層配線基板の製造方法 | |
| JPH0693545B2 (ja) | セラミック多層配線基板およびその製造方法 |