JP2007258436A - 配線基板、及びその製造方法 - Google Patents

配線基板、及びその製造方法 Download PDF

Info

Publication number
JP2007258436A
JP2007258436A JP2006080727A JP2006080727A JP2007258436A JP 2007258436 A JP2007258436 A JP 2007258436A JP 2006080727 A JP2006080727 A JP 2006080727A JP 2006080727 A JP2006080727 A JP 2006080727A JP 2007258436 A JP2007258436 A JP 2007258436A
Authority
JP
Japan
Prior art keywords
ceramic substrate
wiring board
film
via conductor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006080727A
Other languages
English (en)
Inventor
Masayoshi Takeuchi
正宜 竹内
Shinji Murata
眞司 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2006080727A priority Critical patent/JP2007258436A/ja
Priority to US11/714,514 priority patent/US20070236896A1/en
Priority to CN200710087900.4A priority patent/CN101043787A/zh
Publication of JP2007258436A publication Critical patent/JP2007258436A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0716—Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】生産性が良く、安価な配線基板、及びその製造方法を提供すること。
【解決手段】本発明の配線基板において、セラミック基板１とビア導体２との間の空洞部を埋める触媒膜４と金属膜５は、除去されず、従って、従来の研磨工程が不要となって、生産性が良く、安価なものが得られるばかりか、貫通孔１ａの近傍に位置するセラミック基板１の表面には、ビア導体２である銀の析出部２ａが形成されているため、この析出部２ａ上に設けられた触媒膜４は、付着性が向上して、触媒膜４の剥がれの無いものが得られる。
【選択図】図１

Description

本発明は、種々の電気機器や電子回路ユニット等に使用して好適な配線基板、及びその製造方法に関するものである。
従来の配線基板、及びその製造方法に係る図面を説明すると、図７は従来の配線基板の要部断面図、図８は従来の配線基板の製造方法に係る第１工程を示す説明図、図９は従来の配線基板の製造方法に係る第２工程を示す説明図、図１０は従来の配線基板の製造方法に係る第３工程を示す説明図、図１１は従来の配線基板の製造方法に係る第４工程を示す説明図である。
次に、従来の配線基板の構成を図７〜図１１に基づいて説明すると、セラミック基板５１には、貫通孔５１ａが設けられ、この貫通孔５１ａ内には、ビア導体５２が設けられている。
また、セラミック基板５１とビア導体５２が焼成された際、セラミック基板５１の表面、ビア導体５２の表面、及び貫通孔５１ａとビア導体５２の間には、空洞部５３が生じるため、先ず、ベーマイト膜５４を設けた上に、ポリイミド膜５５を設けて、空洞部５３を埋めた状態にしている。
そして、空洞部５５以外のベーマイト膜５４とポリイミド膜５５を除去するための研磨工程を行って、セラミック基板５１の表面とビア導体５２の露出面が研磨されて平滑状態になった面には、金属薄膜パターン５６が形成されて、従来の配線基板が構成されている（例えば、特許文献１参照）。
次に、従来の配線基板の製造方法を図７〜図１１に基づいて説明すると、先ず、第１工程として図８に示すように、セラミック基板５１とビア導体５２を焼成すると、セラミック基板５１の表面、ビア導体５２の表面、及び貫通孔５１ａとビア導体５２の間には、空洞部５３が生じる。
次に、第２工程として図９に示すように、ベーマイト膜５４がセラミック基板５１の表面とビア導体５２の露出面に設けられた後、ポリイミド膜５５がベーマイト膜５４上に設けられて、空洞部５３がベーマイト膜５４とポリイミド膜５５によって埋められた状態となる。
次に、第３工程として図１０に示すように、先ず、ポリイミド膜５５が研磨工程によって除去された後、第４工程として図１１に示すように、ベーマイト膜５４が研磨工程によって除去され、空洞部５３がベーマイト膜５４とポリイミド膜５５によって埋められた状態で、セラミック基板５１の表面とビア導体５２の露出面を平滑にする。
次に、図７に示すように、平滑となったセラミック基板５１の表面とビア導体５２の露出面には、金属薄膜パターン５６が形成されると、従来の配線基板の製造が完了する（例えば、特許文献１参照）。
特開平９−８４５６号公報
しかし、従来の配線基板、及びその製造方法にあっては、空洞部５３以外のベーマイト膜５４とポリイミド膜５５を除去し、且つ、セラミック基板５１の表面とビア導体５２の露出面を平滑にする研磨工程が必要となって、生産性が悪く、コスト高になるという問題がある。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、生産性が良く、安価な配線基板、及びその製造方法を提供することにある。
上記の目的を達成するために、貫通孔を有するセラミック基板と、貫通孔内に設けられたビア導体と、このビア導体に接続された状態で、セラミック基板の表面に形成された金属薄膜パターンとを備え、ビア導体は、銀、又は銀を主成分とする材料で形成されると共に、貫通孔の近傍に位置するセラミック基板の表面には、ビア導体である銀の析出部が形成され、ビア導体の露出面と析出部を含む貫通孔の近傍に位置するセラミック基板の表面には、金属材を含む触媒膜が設けられると共に、触媒膜上には、金属膜が設けられ、金属膜上を含むセラミック基板の表面には、金属薄膜パターンが形成されたことを特徴としている。
このように構成した本発明は、セラミック基板とビア導体との間の空洞部を埋める触媒膜と金属膜は、除去されず、従って、従来の研磨工程が不要となって、生産性が良く、安価なものが得られる。
また、貫通孔の近傍に位置するセラミック基板の表面には、ビア導体である銀の析出部が形成されているため、この析出部上に設けられた触媒膜は、付着性が向上して、触媒膜の剥がれの無いものが得られると共に、触媒膜と金属膜は、ビア導体の露出面を覆った状態で、セラミック基板上までなだらかな形状に延びているため、ビア導体の損傷が無くなる上に、金属薄膜パターンは、剥がれの無い状態で確実に形成できる。
また、本発明は、上記発明において、触媒膜は、パラジウムで形成されたことを特徴としている。
このように構成した本発明は、パラジウムの触媒膜の存在によって、ビア導体への付着性、及び触媒膜への金属膜の付着性の良好なものが得られる。
また、本発明は、上記発明において、金属膜がニッケル・リンで形成されたことを特徴としている。
このように構成した本発明は、ニッケル・リンの金属膜の存在によって、ビア導体や金属薄膜パターンのマイグレーションを抑えることができる。
また、本発明は、上記発明において、セラミック基板は、低温焼成セラミック基板で形成されると共に、金属薄膜パターンは、銅、又は銅を主成分とする材料で形成されたことを特徴としている。
このように構成した本発明は、低温焼成セラミック基板であるため、比較的低い温度で、銀の析出部が容易に形成できると共に、銅材によって、導電性の良い金属薄膜パターンが形成できる。
上記の目的を達成するために、セラミック材からなるグリーンシートに貫通孔を設ける工程と、貫通孔内に銀、又は銀を主成分とする導体ペーストを設ける工程と、グリーンシートと導体ペーストを焼成して、グリーンシートによってセラミック基板が、また導体ペーストによってビア導体が形成されると共に、導体ペースト中の銀をセラミック基板に拡散させ、貫通孔の近傍に位置するセラミック基板の表面に銀を析出させて析出部を設ける工程と、ビア導体の露出面と析出部を含む貫通孔の近傍に位置するセラミック基板の表面に、金属材を含む触媒膜を設ける工程と、触媒膜上に金属膜を設ける工程を備えたことを特徴としている。
このように構成した本発明は、セラミック基板とビア導体との間の空洞部を埋める触媒膜と金属膜は、除去されず、従って、従来の研磨工程が不要となって、生産性が良く、安価なものが得られるばかりか、貫通孔の近傍に位置するセラミック基板の表面には、ビア導体である銀の析出部が形成されているため、この析出部上に設けられた触媒膜は、付着性が向上して、触媒膜の剥がれの無いものが得られる。
また、本発明は、上記発明において、金属膜上には、銅、又は銅を主成分とする材料からなる金属薄膜パターンが形成されたことを特徴としている。
このように構成した本発明は、銅材によって、導電性の良い金属薄膜パターンが形成できる。
また、本発明は、上記発明において、触媒膜は、パラジウムで形成されたことを特徴としている。
このように構成した本発明は、パラジウムの触媒膜の存在によって、ビア導体への付着性、及び触媒膜への金属膜の付着性の良好なものが得られる。
また、本発明は、上記発明において、金属膜がニッケル・リンで形成されたことを特徴としている。
このように構成した本発明は、ニッケル・リンの金属膜の存在によって、ビア導体や金属薄膜パターンのマイグレーションを抑えることができる。
また、本発明は、上記発明において、グリーンシートは、低温焼成セラミック基板用の材料で形成されると共に、グリーンシートと導体ペーストは、８００℃〜９００℃の温度で焼成されたことを特徴としている。
このように構成した本発明は、低温焼成セラミック基板が使用され、焼成温度を８００℃〜９００℃にすると、銀の析出部の良好なものが得られる。
本発明は、セラミック基板とビア導体との間の空洞部を埋める触媒膜と金属膜は、除去されず、従って、従来の研磨工程が不要となって、生産性が良く、安価なものが得られるばかりか、貫通孔の近傍に位置するセラミック基板の表面には、ビア導体である銀の析出部が形成されているため、この析出部上に設けられた触媒膜は、付着性が向上して、触媒膜の剥がれの無いものが得られる。
発明の実施の形態について図面を参照して説明すると、図１は本発明の配線基板の要部断面図、図２は本発明の配線基板の製造方法に係る第１工程を示す説明図、図３は本発明の配線基板の製造方法に係る第２工程を示す説明図、図４は本発明の配線基板の製造方法に係る第３工程を示す説明図、図５は本発明の配線基板の製造方法に係る第４工程を示す説明図、図６は本発明の配線基板の製造方法に係る第５工程を示す説明図である。
次に、本発明の配線基板に係る構成を図１〜図６に基づいて説明すると、低温焼成セラミック基板（ＬＴＣＣ）等からなるセラミック基板１には、貫通孔１ａが設けられ、この貫通孔１ａ内には、銀、又は銀を主成分とする材料からなるビア導体２が設けられると共に、貫通孔１ａの近傍に位置するセラミック基板１の表面には、ビア導体２である銀の析出部２ａが形成されている。
即ち、セラミック基板１とビア導体２が焼成された際、銀の析出部２ａが形成されると共に、貫通孔１ａとビア導体２との間には、空洞部３が生じた状態となり、先ず、パラジウム、又はパラジウムを主成分とする金属材からなる触媒膜４が空洞部３を埋めるように、ビア導体２の露出面を含む貫通孔１ａの近傍に位置するセラミック基板１の析出部２ａに設けられる。
ニッケル・リンの金属材からなる金属膜５は、触媒膜４上に設けられると共に、銅、又は銅を主成分とする金属材からなる金属薄膜パターン６は、金属膜５上を含むセラミック基板１の表面に設けられる。
また、金属薄膜パターン６を形成したセラミック基板１の反対面には、厚膜によって形成された導電パターン７がビア導体２に接続された状態で形成されて、本発明の配線基板が構成されている。
なお、上記実施例では、厚膜からなる導電パターン７を使用したもので説明したが、この厚膜導電パターン７に代えて、金属薄膜パターンを使用しても良い。
次に、本発明の配線基板の製造方法を図２〜図６に基づいて説明すると、先ず、第１工程として図２に示すように、低温焼成セラミック基板を形成するためのグリーンシート８に貫通孔１ａを設ける工程を行った後、貫通孔１ａ内にビア導体２を形成するための、銀、又は銀を主成分とする金属材からなる導体ペースト９を設ける工程を行う。
次に、第２工程として図３に示すように、グリーンシート８と導体ペースト９を８００℃〜９００℃の温度で焼成し、グリーンシート８によって低温焼成のセラミック基板１が、また導体ペースト９によってビア導体２が形成されると共に、導体ペースト９中の銀をセラミック基板１に拡散させ、貫通孔１ａの近傍に位置するセラミック基板１の表面に銀を析出させて析出部２ａを設ける工程が行われると、貫通孔１ａとビア導体２との間には、空洞部３が生じる。
次に、第３工程として図４に示すように、パラジウム、又はパラジウムを主成分とする触媒用の水溶液にセラミック基板１を漬して、ビア導体２の露出面と析出部２ａを含む貫通孔１ａの近傍に位置するセラミック基板１の表面、及び、空洞部３を埋めるように触媒膜４を設ける工程を行う。
次に、第４工程として図５に示すように、触媒膜４上に、無電解メッキによってニッケル・リンからなる金属膜５を設ける工程を行うと、触媒膜４と金属膜５は、ビア導体２の露出面を覆った状態で、セラミック基板１上までなだらかな形状に延びた状態になる。
次に、第５工程として図６に示すように、スパッタ蒸着法等によって銅、又は銅を主成分とする金属薄膜パターン６が金属膜５上を含むセラミック基板１の表面に形成されて、金属薄膜パターン６が金属膜５と触媒膜４を介してビア導体２に導通すると、本発明の配線基板の製造が完了する。
本発明の配線基板の要部断面図である。 本発明の配線基板の製造方法に係る第１工程を示す説明図である。 本発明の配線基板の製造方法に係る第２工程を示す説明図である。 本発明の配線基板の製造方法に係る第３工程を示す説明図である。 本発明の配線基板の製造方法に係る第４工程を示す説明図である。 本発明の配線基板の製造方法に係る第５工程を示す説明図である。 従来の配線基板の要部断面図である。 従来の配線基板の製造方法に係る第１工程を示す説明図である。 従来の配線基板の製造方法に係る第２工程を示す説明図である。 従来の配線基板の製造方法に係る第３工程を示す説明図である。 従来の配線基板の製造方法に係る第４工程を示す説明図である。
符号の説明
１ セラミック基板
１ａ 貫通孔
２ ビア導体
２ａ 銀の析出部
３ 空洞部
４ 触媒膜
５ 金属膜
６ 金属薄膜パターン
７ 導電パターン
８ グリーンシート
９ 導体ペースト

Claims (9)

  1. 貫通孔を有するセラミック基板と、前記貫通孔内に設けられたビア導体と、このビア導体に接続された状態で、前記セラミック基板の表面に形成された金属薄膜パターンとを備え、前記ビア導体は、銀、又は銀を主成分とする材料で形成されると共に、前記貫通孔の近傍に位置する前記セラミック基板の表面には、前記ビア導体である銀の析出部が形成され、前記ビア導体の露出面と前記析出部を含む前記貫通孔の近傍に位置する前記セラミック基板の表面には、金属材を含む触媒膜が設けられると共に、前記触媒膜上には、金属膜が設けられ、前記金属膜上を含む前記セラミック基板の表面には、前記金属薄膜パターンが形成されたことを特徴とする配線基板。
  2. 前記触媒膜は、パラジウムで形成されたことを特徴とする請求項１記載の配線基板。
  3. 前記金属膜がニッケル・リンで形成されたことを特徴とする請求項２記載の配線基板。
  4. 前記セラミック基板は、低温焼成セラミック基板で形成されると共に、前記金属薄膜パターンは、銅、又は銅を主成分とする材料で形成されたことを特徴とする請求項１から３の何れか１項に記載の配線基板。
  5. セラミック材からなるグリーンシートに貫通孔を設ける工程と、前記貫通孔内に銀、又は銀を主成分とする導体ペーストを設ける工程と、前記グリーンシートと前記導体ペーストを焼成して、前記グリーンシートによってセラミック基板が、また前記導体ペーストによってビア導体が形成されると共に、前記導体ペースト中の銀を前記セラミック基板に拡散させ、前記貫通孔の近傍に位置する前記セラミック基板の表面に銀を析出させて析出部を設ける工程と、前記ビア導体の露出面と前記析出部を含む前記貫通孔の近傍に位置する前記セラミック基板の表面に、金属材を含む触媒膜を設ける工程と、前記触媒膜上に金属膜を設ける工程を備えたことを特徴とする配線基板の製造方法。
  6. 前記金属膜上には、銅、又は銅を主成分とする材料からなる金属薄膜パターンが形成されたことを特徴とする請求項５記載の配線基板の製造方法。
  7. 前記触媒膜は、パラジウムで形成されたことを特徴とする請求項５，又は６記載の配線基板の製造方法。
  8. 前記金属膜がニッケル・リンで形成されたことを特徴とする請求項７記載の配線基板の製造方法。
  9. 前記グリーンシートは、低温焼成セラミック基板用の材料で形成されると共に、前記グリーンシートと前記導体ペーストは、８００℃〜９００℃の温度で焼成されたことを特徴とする請求項５から８の何れか１項に記載の配線基板の製造方法。
JP2006080727A 2006-03-23 2006-03-23 配線基板、及びその製造方法 Withdrawn JP2007258436A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006080727A JP2007258436A (ja) 2006-03-23 2006-03-23 配線基板、及びその製造方法
US11/714,514 US20070236896A1 (en) 2006-03-23 2007-03-05 Wiring board in which silver is deposited near via-conductor and method for manufacturing wiring board
CN200710087900.4A CN101043787A (zh) 2006-03-23 2007-03-21 贯通电极导体附近析出银的配线基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006080727A JP2007258436A (ja) 2006-03-23 2006-03-23 配線基板、及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007258436A true JP2007258436A (ja) 2007-10-04

Family

ID=38575010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006080727A Withdrawn JP2007258436A (ja) 2006-03-23 2006-03-23 配線基板、及びその製造方法

Country Status (3)

Country Link
US (1) US20070236896A1 (ja)
JP (1) JP2007258436A (ja)
CN (1) CN101043787A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102393562B1 (ko) * 2020-11-17 2022-05-03 주식회사 화인세라텍 세라믹 기판 제조방법 및 세라믹 기판

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010020839A (ja) * 2008-07-10 2010-01-28 Panasonic Corp 半導体記憶装置
JP6298174B2 (ja) * 2014-10-29 2018-03-20 京セラ株式会社 回路基板およびこれを備える電子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852900A (ja) * 1981-09-24 1983-03-29 株式会社日立製作所 セラミツク多層配線板の製造方法
JP3331083B2 (ja) * 1995-03-06 2002-10-07 株式会社住友金属エレクトロデバイス 低温焼成セラミック回路基板
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP4345153B2 (ja) * 1999-09-27 2009-10-14 ソニー株式会社 映像表示装置の製造方法
DE10231471A1 (de) * 2001-09-29 2003-06-26 Ceramtec Ag Piezokeramische Werkstoffe auf der Basis von Blei-Zirkonat-Titanat (PZT) mit valenzkompensierten Ag-haltigen Komplexen
US7943861B2 (en) * 2004-10-14 2011-05-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
GB0500856D0 (en) * 2005-01-17 2005-02-23 Antenova Ltd Pure dielectric antennas and related devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102393562B1 (ko) * 2020-11-17 2022-05-03 주식회사 화인세라텍 세라믹 기판 제조방법 및 세라믹 기판

Also Published As

Publication number Publication date
CN101043787A (zh) 2007-09-26
US20070236896A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
US3742597A (en) Method for making a coated printed circuit board
JPH06112630A (ja) 回路配線パタ−ンの形成法
CN100589684C (zh) 埋图案基板及其制造方法
CN101472407B (zh) 布线基板及其制造方法
JP2010283318A (ja) セラミック基板の電極パターン形成方法
JP2020188189A5 (ja)
JP2007258436A (ja) 配線基板、及びその製造方法
JP2004505471A (ja) 少なくとも２個のプリント回路基板を有する装置
JP2009111331A (ja) 印刷回路基板及びその製造方法
US9707706B2 (en) Flexible substrate embedded with wires and method for fabricating the same
JP2017228727A (ja) 配線基板及びその製造方法
CN109788658B (zh) 电路板及其制作方法
JP4322778B2 (ja) 配線基板、及びその製造方法
JP5351830B2 (ja) 配線回路基板およびその製造方法
TW200948232A (en) Manufacturing method of leadless packaging substrate
KR20150014385A (ko) 배선 기판의 제조 방법
JP2005332870A (ja) プリント基板の埋め込み式薄膜抵抗の製造方法
JPH10233563A (ja) プリント配線基板及びその製造方法
JPH1093213A (ja) 回路基板、回路装置および装置
JP2000216546A (ja) 有底ビアホ―ルを有する積層板
CN108461405A (zh) 线路载板及其制造方法
JP4130873B2 (ja) プリント基板の製造方法
TWI620834B (zh) 可撓式發光裝置及其製造方法
JPH0669634A (ja) プリント配線板の製造方法
JPS6352796B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080815

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090902