JPS6047496A - セラミツク基板 - Google Patents
セラミツク基板Info
- Publication number
- JPS6047496A JPS6047496A JP15665083A JP15665083A JPS6047496A JP S6047496 A JPS6047496 A JP S6047496A JP 15665083 A JP15665083 A JP 15665083A JP 15665083 A JP15665083 A JP 15665083A JP S6047496 A JPS6047496 A JP S6047496A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- conductor wiring
- ceramic substrate
- wiring
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は厚膜法およびグリーン法により導体配線を形成
するセラミック基板の改良に関する。
するセラミック基板の改良に関する。
従来厚膜法により導体配線を形成するためのセラミック
基板としては通常アルミナ基板が使用されている。
基板としては通常アルミナ基板が使用されている。
該アルミナ基板は主成分であるアルミナ（ＡＩ！２０ｇ
）８５〜９９ｉ量チに焼結助剤としてシリカ（８１０２
）１カルシア（Ｃａｂ）、マグネシア（ＭｇＯ３などを
１５〜ｌｉｔ量チを含有する焼結体で６る。そして厚膜
法によりセラミック基板を得るには、前記ｉｔｓ Ｏｓ
基板に第１図に示すような工程１例えばＡｕ、Ｐｔ、Ａ
ｇ、Ｐｄ等の導体ペーストをスクリーン印刷等の手段で
印刷し、ついで１０００℃以下の温度で焼成して導体ペ
ーストを焼結し９次にその上面に誘電体（絶縁）層を形
成した後上記と同様の温度で焼成する。そしてこの工程
を数回繰り返すことによって多層の導体配線が形成され
る。
）８５〜９９ｉ量チに焼結助剤としてシリカ（８１０２
）１カルシア（Ｃａｂ）、マグネシア（ＭｇＯ３などを
１５〜ｌｉｔ量チを含有する焼結体で６る。そして厚膜
法によりセラミック基板を得るには、前記ｉｔｓ Ｏｓ
基板に第１図に示すような工程１例えばＡｕ、Ｐｔ、Ａ
ｇ、Ｐｄ等の導体ペーストをスクリーン印刷等の手段で
印刷し、ついで１０００℃以下の温度で焼成して導体ペ
ーストを焼結し９次にその上面に誘電体（絶縁）層を形
成した後上記と同様の温度で焼成する。そしてこの工程
を数回繰り返すことによって多層の導体配線が形成され
る。
一方グリーン法による場合は１人１！＊Ｏｓ ８５〜９
９重量％に焼結助剤として８ ｉｏｚ 、 ＣａＯ、Ｍ
ｇＯ等を１５〜１重量％それに適量の有機物を含むセラ
ミックグリーンシート（以下グリーンシートという）に
Ｗ、Ｍｏ、Ｍｎ等の導体ペーストをスクリーン印刷等の
手段で印刷し、ついでその上面に誘電体（絶縁）層を形
成し、この工程を数回繰り返して多層化した後１６００
℃付近の温度で弱還元性雰囲気中で一括焼成することに
より多層の導体配線が形成される。
９重量％に焼結助剤として８ ｉｏｚ 、 ＣａＯ、Ｍ
ｇＯ等を１５〜１重量％それに適量の有機物を含むセラ
ミックグリーンシート（以下グリーンシートという）に
Ｗ、Ｍｏ、Ｍｎ等の導体ペーストをスクリーン印刷等の
手段で印刷し、ついでその上面に誘電体（絶縁）層を形
成し、この工程を数回繰り返して多層化した後１６００
℃付近の温度で弱還元性雰囲気中で一括焼成することに
より多層の導体配線が形成される。
さらに厚膜法、グリーン法において、上記の他に必要に
応じ対向電極間に抵抗体、多層化した導体電極間に高誘
電率のガラスペーストをスクリーン印刷等の手段で印刷
してコンデンサを形成し。
応じ対向電極間に抵抗体、多層化した導体電極間に高誘
電率のガラスペーストをスクリーン印刷等の手段で印刷
してコンデンサを形成し。
ついで半導体素子などのチップ部品をはんだ等で実装す
ることで回路が形成される。
ることで回路が形成される。
しかしこれら従来の厚膜法およびグリーン法によって得
られるセラミック基板は表面（最外側面）に多くの導体
配線を形成すると表面での凹凸が大きくなり印刷でのに
じみによるショート、断線等が生じたり、チップ部品の
塔載面の千垣度が悪くなり実装自体が困難で製品歩留り
を悪くする。また半導体素子への電源電圧を供給する接
続端子。
られるセラミック基板は表面（最外側面）に多くの導体
配線を形成すると表面での凹凸が大きくなり印刷でのに
じみによるショート、断線等が生じたり、チップ部品の
塔載面の千垣度が悪くなり実装自体が困難で製品歩留り
を悪くする。また半導体素子への電源電圧を供給する接
続端子。
となり、別のセラミック基板を製作しなければならない
ため量産性に欠ける欠点がある。さらにセラミック基板
表面に形成する導体配線の層数をできるだけ少なくしよ
うとすると、半導体素子などのチップ部品の搭載位置、
導体配線の回路設計上非常に複雑となり、場合によって
はセラミック基板の寸法を大きくしなければならないた
め設計変更も困難であった。
ため量産性に欠ける欠点がある。さらにセラミック基板
表面に形成する導体配線の層数をできるだけ少なくしよ
うとすると、半導体素子などのチップ部品の搭載位置、
導体配線の回路設計上非常に複雑となり、場合によって
はセラミック基板の寸法を大きくしなければならないた
め設計変更も困難であった。
本発明は叙上の問題点を解消し、量産性に優れ。
配線の設計を容易にし同一配線層数における製品歩留り
を向上させるセラミック基板を提供することを目的とす
る。
を向上させるセラミック基板を提供することを目的とす
る。
本発明は、半導体素子への電源電圧を供給するための導
体配線およびアースをとるための導体配線を内蔵し９表
面に上記の導体配線を露出しないようにしたセラミック
基板に関する。
体配線およびアースをとるための導体配線を内蔵し９表
面に上記の導体配線を露出しないようにしたセラミック
基板に関する。
なお本発明においてセラミック基板の母材となる絶縁セ
ラミック材料には、 Ａｌｚ０３．ベリリア。
ラミック材料には、 Ａｌｚ０３．ベリリア。
ステアタイト、フォルステライト、グレーズドセラミッ
ク、石英、ホウケイ酸ガラス、ガラスセラミック等が用
いられる。また導体配線を形成するための導体材料とし
ては、上記のセラミック材料の焼結温度、雰囲気等の焼
結条件によっても異なるが、１ｏｏｏ℃以上の温度で焼
成する場合は。
ク、石英、ホウケイ酸ガラス、ガラスセラミック等が用
いられる。また導体配線を形成するための導体材料とし
ては、上記のセラミック材料の焼結温度、雰囲気等の焼
結条件によっても異なるが、１ｏｏｏ℃以上の温度で焼
成する場合は。
Ｗ、Ｍｏ、Ｍｎ等の高融点金属粉末、１０００℃未満の
温度で焼成する場合はＡｕ＋ Ｐｔ＊ Ａｇ、Ｐｄ等の
貴金属粉末等が用いられる。そしてこれらの金属粉末に
結合剤、溶媒などを混合して導体ペーストが得られる。
温度で焼成する場合はＡｕ＋ Ｐｔ＊ Ａｇ、Ｐｄ等の
貴金属粉末等が用いられる。そしてこれらの金属粉末に
結合剤、溶媒などを混合して導体ペーストが得られる。
また導体配線を多層化するためのクロスオーバー用の絶
縁材料としては低誘電率、高耐電圧、高抵抗率、高いＱ
値を有するセラミック質粉末が用いられ、これら粉末に
結合剤、溶媒などを混合して絶縁ペーストとされる。
縁材料としては低誘電率、高耐電圧、高抵抗率、高いＱ
値を有するセラミック質粉末が用いられ、これら粉末に
結合剤、溶媒などを混合して絶縁ペーストとされる。
なおセラミック基板内部に内蔵した導体配線の電気的接
続は、レーザー、エレクトロンビーム。
続は、レーザー、エレクトロンビーム。
エツチング、超音波加工、ダイヤモンドドリル等の機械
的、化学的、熱的処理により選択的に内蔵した導体配線
の一方もしくは両者が露出するようニパイアホール、ス
ルーホール等を形成シ、このバイヤホール、スルーホー
ルに導体ペーストラ充填し２次いで焼結しめっきを施し
たり、ワイヤー等を通して行なうことができる。
的、化学的、熱的処理により選択的に内蔵した導体配線
の一方もしくは両者が露出するようニパイアホール、ス
ルーホール等を形成シ、このバイヤホール、スルーホー
ルに導体ペーストラ充填し２次いで焼結しめっきを施し
たり、ワイヤー等を通して行なうことができる。
以下本発明を実施例により説明する。
実施例１
平均粒径１．５／ｊｍのｋ１２０ｓ粉末９６重量部。
ＳｉＯ２粉末２重量部、ＣａＯ粉末１重量部およびＭｇ
Ｏ粉末１重量部からなるセラミック素地粉体１００Ｍ量
部に対しポリビニルアルコール７重量部、エチレングリ
コール３重量部およびブタノール３０重量部を加え混合
しスリップを作成した。
Ｏ粉末１重量部からなるセラミック素地粉体１００Ｍ量
部に対しポリビニルアルコール７重量部、エチレングリ
コール３重量部およびブタノール３０重量部を加え混合
しスリップを作成した。
該スリップをブレード法によりキャスティング成゛形し
厚さ０．５ ｍｍのグリーンシートを作成した。一方上
記セラミック素地粉体にエチルセルローストテルピネオ
ールとを加え絶縁ペーストを作成した。
厚さ０．５ ｍｍのグリーンシートを作成した。一方上
記セラミック素地粉体にエチルセルローストテルピネオ
ールとを加え絶縁ペーストを作成した。
また上記とは別に平均粒径１μｍのＷ粉末にエチルセル
ローズとテルピネオールとを加えてＷ導体ペーストを作
成した。
ローズとテルピネオールとを加えてＷ導体ペーストを作
成した。
次に上記グリーンシートを５０Ｘ５０ｍｍの寸法に切断
し２次いでグリーンシートの片面に端部がら周囲５■を
残し４”ｍｍのピッチ幅で直径１薗の絶縁部を残し上記
Ｗ導体ペーストにより電源電圧を供給するための導体配
線およびアースをとるための導体配線をスクリーン印刷
法（以下の実施例でも同じ方法で印刷した）で印刷して
形成し９次いで乾燥した。次に他面に上記と同様の導体
配線を端部から周囲５閣を残しさらに絶縁部を半ピツチ
ずらして印刷し１次いで乾燥後上記Ｗ導体ペーストを印
刷したグリーンシートの両面全体に上記絶緑ペーストを
ベタ面印刷し乾燥後１６００℃の弱還元性雰囲気中で焼
成して第２図および第３図に示すセラミック基板を得だ
。第２図および第３図において、ｌはセラミック基板２
に内蔵し、半導体素子への電源電圧を供給するための導
体配線およびアースをとるための導体配線、３は絶縁部
である。なお導体配線は細かく正確に記載することがで
きないので絶縁部３を除いた以外はべた塗りした例で示
した。
し２次いでグリーンシートの片面に端部がら周囲５■を
残し４”ｍｍのピッチ幅で直径１薗の絶縁部を残し上記
Ｗ導体ペーストにより電源電圧を供給するための導体配
線およびアースをとるための導体配線をスクリーン印刷
法（以下の実施例でも同じ方法で印刷した）で印刷して
形成し９次いで乾燥した。次に他面に上記と同様の導体
配線を端部から周囲５閣を残しさらに絶縁部を半ピツチ
ずらして印刷し１次いで乾燥後上記Ｗ導体ペーストを印
刷したグリーンシートの両面全体に上記絶緑ペーストを
ベタ面印刷し乾燥後１６００℃の弱還元性雰囲気中で焼
成して第２図および第３図に示すセラミック基板を得だ
。第２図および第３図において、ｌはセラミック基板２
に内蔵し、半導体素子への電源電圧を供給するための導
体配線およびアースをとるための導体配線、３は絶縁部
である。なお導体配線は細かく正確に記載することがで
きないので絶縁部３を除いた以外はべた塗りした例で示
した。
実施例２
実施例１と同一組成で厚さｏ、 ｓ ｍｍと０．１ｍｍ
のグリーンシートを作成し、各々５０８５０ｍｍの寸法
に切断した。次に厚さ０．５ ａｎのグリーンシートの
両面に実施例１と同一の導体配線を印刷して形成した後
厚さ０．１ ｍｍのグリーンシートを両面に介在させ次
いで熱圧着し１６００℃の弱還元性雰囲気中で焼成して
セラミック基板を得た。
のグリーンシートを作成し、各々５０８５０ｍｍの寸法
に切断した。次に厚さ０．５ ａｎのグリーンシートの
両面に実施例１と同一の導体配線を印刷して形成した後
厚さ０．１ ｍｍのグリーンシートを両面に介在させ次
いで熱圧着し１６００℃の弱還元性雰囲気中で焼成して
セラミック基板を得た。
実施例３
実施例１と同一組成１条件および方法によって両面にＶ
１体ペーストを印刷したグリーンシートを１６００℃の
弱還元性雰囲気中で焼成した。次にこの焼結体の両面全
体に軟化点９００℃以上のガラス粉末にエチルセルロー
ズとテルピネオールとを加えて得られた絶縁ペーストを
印刷し９５０℃の弱還元性雰囲気中で焼成してセラミッ
ク基板を得た。
１体ペーストを印刷したグリーンシートを１６００℃の
弱還元性雰囲気中で焼成した。次にこの焼結体の両面全
体に軟化点９００℃以上のガラス粉末にエチルセルロー
ズとテルピネオールとを加えて得られた絶縁ペーストを
印刷し９５０℃の弱還元性雰囲気中で焼成してセラミッ
ク基板を得た。
実施例４
第４図は本発明の他の一実施例になるセラミック基板の
製作作業状態を示す一部断面斜視図である。この場合は
実施例１のグリーンシートを焼結したＡ１２ｏｚ基板４
の上面に端部から周囲５ｍｍを残しＡｇ−Ｐｄ導体ペー
ストを印刷して半導体素子への電源電圧を供給するため
の導体配線およびアースをとるための導体配線を施した
導体層（実際の導体配線は細かく正確に記載することが
できないのでべた塗りした例で図示した）５を形成した
後。
製作作業状態を示す一部断面斜視図である。この場合は
実施例１のグリーンシートを焼結したＡ１２ｏｚ基板４
の上面に端部から周囲５ｍｍを残しＡｇ−Ｐｄ導体ペー
ストを印刷して半導体素子への電源電圧を供給するため
の導体配線およびアースをとるための導体配線を施した
導体層（実際の導体配線は細かく正確に記載することが
できないのでべた塗りした例で図示した）５を形成した
後。
空気中で９００℃で焼成した。次にガラス粉末にエチル
セルローズとテルピネオールとを加えて得られた絶縁ペ
ーストを導体層５の上面に２０μｍの厚さに全面に印刷
して絶縁層６を形成し、上記と同様に空気中で９００℃
で焼成してセラミック基板を得た。
セルローズとテルピネオールとを加えて得られた絶縁ペ
ーストを導体層５の上面に２０μｍの厚さに全面に印刷
して絶縁層６を形成し、上記と同様に空気中で９００℃
で焼成してセラミック基板を得た。
実施例５
第５図は本発明の他の一実施例になるセラミック基板の
製作作業状態を示す一部断面斜視図でるる。この場合も
実施例４と同様に実施例１のグリーンシートを焼結した
ｋｌｚｏｓ基板４の上面に端部から周囲５ｍｍを残しＡ
ｇ−Ｐｄ導体ペーストを印刷して半導体素子への電源電
圧を供給するための導体配線およびアースをとるための
導体配線を施した導体層（実際の導体配線は細かく正確
に記載することができないのでべた球すした例で図示し
た）５を形成した後、空気中で９００℃で焼成した。
製作作業状態を示す一部断面斜視図でるる。この場合も
実施例４と同様に実施例１のグリーンシートを焼結した
ｋｌｚｏｓ基板４の上面に端部から周囲５ｍｍを残しＡ
ｇ−Ｐｄ導体ペーストを印刷して半導体素子への電源電
圧を供給するための導体配線およびアースをとるための
導体配線を施した導体層（実際の導体配線は細かく正確
に記載することができないのでべた球すした例で図示し
た）５を形成した後、空気中で９００℃で焼成した。
次にガラス粉末にエチルセルローズとテルピネオールと
を加えて得られた絶縁ペーストを上記の導体層５の上面
に２０μｍの厚さに全面に印刷して絶縁層６を形成し、
上記と同様に空気中で９００℃で焼成した。この後絶縁
層６の上面にスルーホール７を設けなからＡｇ−Ｐｄ導
体ペーストを印刷して上記と同様な導体配線を施した導
体層８を形成し、これを空気中で９００℃で焼成し、さ
らにその上面に上記と同じ絶縁ペーストを２０μｍの厚
さに全面に印刷して絶縁層６を形成した後空気中で９０
０℃で焼成してセラミック基板を得た。
を加えて得られた絶縁ペーストを上記の導体層５の上面
に２０μｍの厚さに全面に印刷して絶縁層６を形成し、
上記と同様に空気中で９００℃で焼成した。この後絶縁
層６の上面にスルーホール７を設けなからＡｇ−Ｐｄ導
体ペーストを印刷して上記と同様な導体配線を施した導
体層８を形成し、これを空気中で９００℃で焼成し、さ
らにその上面に上記と同じ絶縁ペーストを２０μｍの厚
さに全面に印刷して絶縁層６を形成した後空気中で９０
０℃で焼成してセラミック基板を得た。
本発明は、半導体素子への電源電圧を供給するための導
体配線およびアースをとるための導体配線をセラミック
基板に内蔵した形となるが、接続端子はセラミック基板
のどの位置からも引き出すことができる。従って半導体
素子などのチップ部品の搭載位置、導体配線の回路の設
計変更の自由度が大幅に向上することができセラミック
基板の寸法形状を規格化することができる。
体配線およびアースをとるための導体配線をセラミック
基板に内蔵した形となるが、接続端子はセラミック基板
のどの位置からも引き出すことができる。従って半導体
素子などのチップ部品の搭載位置、導体配線の回路の設
計変更の自由度が大幅に向上することができセラミック
基板の寸法形状を規格化することができる。
またセラミック基板表面の印刷でのにじみによるショー
ト、断線等が生ぜず接続端子の取付位置が変更になって
も本発明になるセラミック基板は数種類の半導体素子へ
の共通の配線に利用することができるので量産性に優れ
る。
ト、断線等が生ぜず接続端子の取付位置が変更になって
も本発明になるセラミック基板は数種類の半導体素子へ
の共通の配線に利用することができるので量産性に優れ
る。
さらにセラミック基板表面の凹凸が少なくなり。
半導体素子などのチップ部品の塔載面の千垣度が良くな
り製品歩留りが向上できるばかりでなく導体配線は完全
にシールてれているため特性の経時的劣下がない。
り製品歩留りが向上できるばかりでなく導体配線は完全
にシールてれているため特性の経時的劣下がない。
第１図は従来の厚膜法による多層配線基板の製造プロセ
ス説明図、第２図は本発明の一実施例になるセラミック
基板の一部断面斜視図、第３図は第２図Ａ−Ａ断面図、
第４図および第５図は本発明の他の一実施例になるセラ
ミック基板の製作作業状態を示す一部断面斜視図である
。 符号の説明 １・・・導体配線 ２・・・セラミック基板３・・・絶
縁部 ４・・・ｋ１２０３基板５・・・導体層 ６・・
・絶縁層 ７…スルーポール ８・・・４体ｍ 第 １ 図 ■ Ｚ 図 昭３図 第 ４ 図 第５図
ス説明図、第２図は本発明の一実施例になるセラミック
基板の一部断面斜視図、第３図は第２図Ａ−Ａ断面図、
第４図および第５図は本発明の他の一実施例になるセラ
ミック基板の製作作業状態を示す一部断面斜視図である
。 符号の説明 １・・・導体配線 ２・・・セラミック基板３・・・絶
縁部 ４・・・ｋ１２０３基板５・・・導体層 ６・・
・絶縁層 ７…スルーポール ８・・・４体ｍ 第 １ 図 ■ Ｚ 図 昭３図 第 ４ 図 第５図
Claims (1)
- １、半導体素子への電源電圧を供給するためのｌ導体配
線およびアースをとるための導体配線を内蔵し２表面に
上記の導体配線を露出しないようにしたセラミック基板
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15665083A JPS6047496A (ja) | 1983-08-26 | 1983-08-26 | セラミツク基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15665083A JPS6047496A (ja) | 1983-08-26 | 1983-08-26 | セラミツク基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6047496A true JPS6047496A (ja) | 1985-03-14 |
Family
ID=15632289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15665083A Pending JPS6047496A (ja) | 1983-08-26 | 1983-08-26 | セラミツク基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047496A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62103279U (ja) * | 1985-12-19 | 1987-07-01 | ||
| JPH06316479A (ja) * | 1992-03-13 | 1994-11-15 | Kanji Ikeda | 米糠にｅｍ菌を複合し、ペレットにした有機質肥料 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57126154A (en) * | 1981-01-30 | 1982-08-05 | Nec Corp | Lsi package |
| JPS5815288A (ja) * | 1981-07-21 | 1983-01-28 | 日本電気株式会社 | 多層配線基板 |
| JPS5816596A (ja) * | 1981-07-23 | 1983-01-31 | 日本電気株式会社 | 高密度多層配線基板 |
| JPS5878497A (ja) * | 1981-11-04 | 1983-05-12 | 日本電気株式会社 | 多層プリント配線基板 |
-
1983
- 1983-08-26 JP JP15665083A patent/JPS6047496A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57126154A (en) * | 1981-01-30 | 1982-08-05 | Nec Corp | Lsi package |
| JPS5815288A (ja) * | 1981-07-21 | 1983-01-28 | 日本電気株式会社 | 多層配線基板 |
| JPS5816596A (ja) * | 1981-07-23 | 1983-01-31 | 日本電気株式会社 | 高密度多層配線基板 |
| JPS5878497A (ja) * | 1981-11-04 | 1983-05-12 | 日本電気株式会社 | 多層プリント配線基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62103279U (ja) * | 1985-12-19 | 1987-07-01 | ||
| JPH06316479A (ja) * | 1992-03-13 | 1994-11-15 | Kanji Ikeda | 米糠にｅｍ菌を複合し、ペレットにした有機質肥料 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| JP2001243836A (ja) | 導電性ペースト及びそれを用いた印刷配線板 | |
| JP2002198660A (ja) | 回路基板及びその製造方法 | |
| US9307649B2 (en) | Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices | |
| JP4038602B2 (ja) | 導電性ペースト及びセラミック多層基板 | |
| JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
| JPS6047496A (ja) | セラミツク基板 | |
| JPS5917233A (ja) | 複合積層セラミツク部品の製造方法 | |
| JP3064047B2 (ja) | 多層セラミック回路基板 | |
| JP3130914B2 (ja) | 多層回路基板 | |
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JP2976088B2 (ja) | 側面電極を有する表面実装用部品とその製造方法 | |
| JPS6089995A (ja) | 複合積層セラミツク部品 | |
| JPS6025290A (ja) | 混成集積回路基板の製造方法 | |
| JP2975491B2 (ja) | チップ抵抗器 | |
| JP4593817B2 (ja) | 低温焼成セラミック回路基板 | |
| JP2000165043A (ja) | 回路基板 | |
| JPH0544200B2 (ja) | ||
| JPS5917294A (ja) | 複合積層セラミツク部品とその製造方法 | |
| JPH06232528A (ja) | 混成集積回路基板及びその製法 | |
| JPS60165795A (ja) | 多層基板およびその製造方法 |