JP4593817B2 - 低温焼成セラミック回路基板 - Google Patents
低温焼成セラミック回路基板 Download PDFInfo
- Publication number
- JP4593817B2 JP4593817B2 JP2001097957A JP2001097957A JP4593817B2 JP 4593817 B2 JP4593817 B2 JP 4593817B2 JP 2001097957 A JP2001097957 A JP 2001097957A JP 2001097957 A JP2001097957 A JP 2001097957A JP 4593817 B2 JP4593817 B2 JP 4593817B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- dielectric layer
- weight
- hole
- dielectric layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
【０００１】
【発明の属する技術分野】
本発明は、積層された複数の誘電体層間に内部配線導体及び各層間の接続用に形成したビアホール導体を配して成る低温焼成セラミック回路基板に関するものである。
【０００２】
【従来の技術】
従来より、焼成温度を８００〜１０５０℃と比較的低い温度で焼成可能な材料を用いた回路基板が広く提案されている。
【０００３】
回路基板は、複数の誘電体層を積層した基板と、該積層体の各誘電体層間に配置した内部配線導体と、該積層体の表面に配置した表面配線導体と、各誘電体層の厚み方向に所定内部配線導体間、所定内部配線導体と表面配線導体との間を接続するビアホール導体とから構成されている。
【０００４】
なお、積層体の表面に配置した表面配線導体には、ＩＣチップを始め、各種電子部品が搭載されている。
【０００５】
上述の内部配線導体の導電率を高めて回路の高速化を行うために、内部配線導体、ビアホール導体、表面配線導体としては、金属成分がＡｇ単体またはＡｇ−Ｐｄ、Ａｇ−ＰｔなどのＡｇ合金から成るＡｇ系材料が使用されている。また、誘電体層としては、上述のＡｇ系導体のＡｇの融点から、低温（８００〜１０５０℃）で焼成可能な材料が用いられている。例えば、ガラス成分とセラミック成分とから成る材料である。
【０００６】
【発明が解決しようとする課題】
ところで、電子機器の小型、高機能化が進み、回路基板内にコンデンサ、フィルターなどの素子を効率良く内蔵し、かつ、内蔵素子の特性向上の要求が強まっている。
【０００７】
しかしながら、焼結開始温度の異なる２種類のガラス−セラミック材料などの誘電体層を積層して一体的に焼成すると、収縮挙動に差が生じることにより、基板表面におけるビアホール導体の表面が突出してしまい、その結果、基板表面の配線導体が形成できず、また、電子部品素子の実装ができなくなる問題点があった。
【０００８】
これは、焼結開始温度が相違する誘電体層を積層して焼結すると、誘電体層の収縮差による応力が、積層方向に集中し、基板表面におけるビアホール導体及びその周囲の誘電体層が突起することになる。
【０００９】
仮に、基板の表面にビアホール導体が露出していない状態であっても、その応力はビアホール導体の直上の基板表面を押し上げるように突出してしまう。
【００１０】
本発明は、上述の問題に鑑みて案出されたものであり、その目的は、焼結開始温度の異なる２種類の誘電体層を一体的に焼成しても、基板表面からビアホール導体の突起を抑えることができる回路基板を提供するものである。
【００１１】
【課題を解決するための手段】
本発明は、焼結開始温度が異なる２種類の第１、第２の誘電体層を積層するとともに、前記第１、第２の誘電体層の層間に内部配線導体を配置し、且つ前記第１の誘電体層に第１のビアホール導体を、前記第２の誘電体層に第２のビアホール導体を夫々配置して成る低温焼成セラミック回路基板であって、前記第２の誘電体層は、前記第１の誘電体層に比べて焼結開始温度が高く、前記第１の誘電体層の焼結開始温度は８００〜９００℃の範囲にあり、且つ前記第２の誘電体層の焼結開始温度は９００〜１０００℃の範囲にあり、且つ前記第１のビアホール導体は、Ａｇ系導体材料１００重量％に対してＭｏＯ３を２〜５重量部含有しているとともに、前記第２のビアホール導体は、前記Ａｇ系導体材料１００重量％に対してＲｕ２Ｏを２〜５重量部含有していることを特徴とする低温焼成セラミック回路基板である。
【００１２】
【発明の実施の形態】
以下、本発明の回路基板を図面に基づいて説明する。図１は、本発明に係る回路基板の断面図である。
【００１３】
図１において、１０は回路基板であり、１は基体（以下、積層体という）、３は積層体１内に形成された内部配線導体、４は積層体１の表面に形成した表面配線導体、３１、３２は積層体１内に形成されたビアホール導体、５は積層体１の表面に搭載したＩＣチップ部品であり、６は他の電子部品である。
【００１４】
積層体１は、ガラス−セラミック材料からなる第１の誘電体層１ａ、１ｂと、第１の誘電体層１ａ、１ｂのガラス−セラミック材料と成分が相違し、焼結開始温度が相違するガラス−セラミック材料からなる第２の誘電体層２ａ〜２ｃとが積層されて構成される。そして、第１の誘電体層１ａ、１ｂの焼結開始温度は例えば、８００〜９００℃の範囲にあり、第２の誘電体層２ａ〜２ｃの焼結開始温度は、第１の誘電体層１ａ、１ｂよりも高い例えば９００〜１０００℃の範囲である。そして、第１の誘電体層１ａ、１ｂは、第２の誘電体層２ａ〜２ｃの外側に配置されて積層されている。
【００１５】
各誘電体層１ａ、２ａ〜２ｃ、１ｂの各層間には、所定回路網を達成するや容量成分を発生するために、Ａｇ等を主成分とする内部配線導体膜３が形成されている。また、第１の誘電体層１ａ、１ｂには、その層の厚み方向を貫く第１のビアホール導体３１が形成され、第２の誘電体層２ａ〜２ｃには、その層の厚み方向を貫く第２のビアホール導体３２が形成されている。
【００１６】
そして、第１のビアホール導体３１はＡｇ１００重量部に対して、酸化モリブデン（ＭｏＯ3）が銀を２〜５重量部含有した材料からなり、第２のビアホール導体３２はＡｇ１００重量部に対して酸化ルテニウム（Ｒｕ2Ｏ）を２〜５重量部含有した材料からなる。
【００１７】
第１及び第２の誘電体層１ａ、１ｂ、２ａ〜２ｃは、ガラス−セラミック材料かなる。ガラス−セラミック材料のセラミック粉末は、クリストバライト、石英、コランダム（αアルミナ）、ムライト、コージェライトなどの絶縁セラミック材料、ＢａＴｉＯ3、Ｐｂ4Ｆｅ2Ｎｂ2Ｏ12、ＴｉＯ2などの誘電体セラミック材料、Ｎｉ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト広義の意味でセラミックという）などの磁性体セラミック材料などが挙げらる。また、ガラス材料は、焼成処理することによってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶やスピネル構造の結晶相を析出するものであればよく、例えば、Ｂ2Ｏ3、ＳｉＯ2、Ａｌ2Ｏ3、ＺｎＯ、アルカリ土類酸化物を含むガラスフリットが挙げられる。この誘電体層１ａ、１ｂ、２ａ〜２ｃの厚みは、例えば１００〜３００μｍ程度である。
【００１８】
内部配線導体膜３、ビアホール導体３１、３２は、Ａｇ系導体膜（導体）からなり、内部配線導体膜３の厚みは８〜１５μｍ程度であり、ビアホール導体３１、３２の直径は任意な値とすることができるが、例えば直径は８０〜３５０μｍである。
【００１９】
表面配線導体膜４は、主に表面の回路配線導体を構成するとともに、半田を介して接合される電子部品６の接続パッドとなったり、また、厚膜抵抗膜、厚膜コンデンサ素子の端子電極となる。特に、内部配線導体膜３との接続は、第１の誘電体層１ａ、１ｂに形成された第１のビアホール導体３１を通じて接続される。
【００２０】
また、表面配線導体膜４は、ボンディング細線、フリップチップによって接続されるＩＣチップ５の接続パッド（ワイヤボンディングパッド）としても用いられる。
【００２１】
上述の回路基板１０の製造方法について説明する。
【００２２】
まず、誘電体層１ａ、２ａ〜２ｃ、１ｂとなるガラス−セラミック材料から成るグリーンシートを形成する。具体的には、セラミック材料、ガラス材料、有機バインダ、有機溶剤を均質混練したスラリーを、ドクターブレード法によって所定厚みにテープ成形して、所定大きさに切断してシートを作成する。
【００２３】
上述のセラミック材料とガラス材料との構成比率は、８５０〜１０５０℃の比較的低温で焼成するために、セラミック材料が１０〜６０ｗｔ％、好ましくは３０〜５０ｗｔ％であり、ガラス材料が９０〜４０ｗｔ％、好ましくは７０〜５０ｗｔ％である。
【００２４】
有機バインダは、固形分（セラミック粉末、低融点ガラス成分のフリット）との濡れ性も重視する必要があり、比較的低温で且つ短時間の焼成工程で焼失できるように熱分解性に優れたものが好ましく、アクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。
【００２５】
溶剤として、有機系溶剤、水系溶剤を用いることができる。例えば、有機溶剤の場合には、２，２，４−トリメチル−１，３−ペンタンジオールモノイソベンチートなどが用いられ、水系溶剤の場合には、水溶性である必要があり、モノマー及びバインダには、親水性の官能基、例えばカルボキシル基が付加されている。
その付加量は酸価で表せば２〜３００あり、好ましくは５〜１００である。付加量が少ない場合は水への溶解性、固定成分の粉末の分散性が悪くなり、多い場合は熱分解性が悪くなるため、付加量は、水への溶解性、分散性、熱分解性を考慮して、上述の範囲で適宜付加される。
【００２６】
次に、第１の誘電体層１ａ、１ｂとなるグリーンシートの所定位置に、第１のビアホール導体３１となる所定径の貫通穴をパンチングによって形成する。
【００２７】
また、第２の誘電体層２ａ〜２ｃとなるグリーンシートの所定位置に、第２のビアホール導体３２となる所定径の貫通穴をパンチングによって形成する。
【００２８】
次に、第１の誘電体層１ａ、１ｂとなるグリーンシートの貫通穴に、第１のビアホール導体３１の導体を充填し、その表面に内部配線導体膜３となる導体膜を印刷し、乾燥処理を行う。尚、第１のビアホール導体膜３１となる導体は、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄ合金）粉末、ＭｏＯ3粉末、エチルセルロースなどの有機バインダー、溶剤からなる導電性ペーストを用いた。また、内部配線導体膜３となる導体膜は、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄ合金）粉末、ホウ珪酸系低融点ガラスフリット、エチルセルロースなどの有機バインダー、溶剤を均質混合した導電性ペーストを用いた。
【００２９】
また、第２の誘電体層２ａ〜２ｃとなるグリーンシートの貫通穴に、第２のビアホール導体３２の導体を充填し、その基板１の内部側となるグリーンシート上に内部配線導体膜３となる導体膜を印刷し、乾燥処理を行う。また、その基板１の表面側となるグリーンシート上に表面配線導体膜４となる導体膜を印刷し、乾燥処理を行う。尚、第２のビアホール導体膜３２となる導体は、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄ合金）粉末、ＲｕＯ粉末、エチルセルロースなどの有機バインダー、溶剤からなる導電性ペーストを用いた。また、内部配線導体膜３となる導体膜は、上述の導電性ペーストを用いた。また、表面配線導体膜４となるＡｇ系導電性ペーストは、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）粉末、Ｐｔ粉末、無機バインダー、有機バインダー、溶剤を均質混合したものが用いられる。また、基板１と表面配線導体膜４との密着性を向上するために、Ｖ2Ｏ5粉末を各金属成分に対して０．２〜１．０重量部添加してよい。
【００３０】
このように第１及び第２のビアホール導体３１、３２となる導体、表面配線導体膜４となる導体膜、内部配線導体膜３となる導体膜が形成された第１及び第２の誘電体層１ａ、１ｂ、２ａ〜２ｃとなるグリーンシートを、積層順に応じて積層一体化する。
【００３１】
次に、この未焼成の積層体を、酸化性雰囲気または大気雰囲気で焼成処理する。焼成処理は、脱バインダ過程と焼結過程からなる。脱バインダ過程は、誘電体層１ａ、１ｂ、２ａ〜２ｃとなるグリーンシート、内部配線導体膜３となる導体膜、ビアホール導体３１、３２となる導体、表面配線導体膜４となる導体膜に含まれる有機成分を焼失するためのものであり、例えば６００℃以下の温度領域で行われる。
【００３２】
また、焼結過程は、ガラス−セラミック材料のグリーンシートのガラス成分を結晶化させると同時にセラミック粉末の粒界に均一に分散させ、積層体１に一定強度を与え、内部配線導体膜３となる導体膜、第１及び第のビアホール導体３１、３２となる導体、表面配線導体膜４となる導体膜の導電材料の金属粉末、Ａｇ系粉末を粒成長させて、低抵抗化させ、誘電体層１ａ、２ａ〜２ｃ、１ｂと一体化させるものである。これは、ピーク温度８５０〜１０５０℃に達するまでに行われる。
【００３３】
この工程で、内部配線導体膜３、第１および第２のビアホール導体３１、３２が形成され、且つ表面に表面配線導体膜４が形成された積層体１が達成されることになる。
【００３４】
その後、必要に応じて、表面配線導体膜４に接続する厚膜抵抗素子や所定形状の絶縁保護膜を形成して、ＩＣチップ５、各種電子部品６を実装する。
【００３５】
これにより、図１に示す回路基板が達成することになる。
【００３６】
かくして、本発明の低温焼成セラミック回路基板１０によれば、異なる２種類の第１、第２の誘電体層１ａ、１ｂ、２ａ〜２ｃを積層するとともに、該第１、第２の誘電体層１ａ、１ｂ、２ａ〜２ｃの層間に内部配線導体３を配置し、且つそれぞれ第１、第２の誘電体層の厚みを貫く、Ａｇ系材料を主成分とする第１、第２のビアホール導体３１、３２を配置している。
【００３７】
そして、第２の誘電体層２ａ〜２ｃは、第１の誘電体層１ａ、１ｂに比べて焼結開始温度が高く、かつ第１のビアホール導体３１がＡｇ系材料１００重量部に対してＭｏＯ3を２〜５重量部含有するとともに、第２のビアホール導体３２はＡｇ系材料１００重量部に対してＲｕ2Ｏを２〜５重量部有する。
このため、第１のビアホール３１においては、ＭｏＯ3がＡｇ粒子間に存在し、第１の誘電体層１ａ、１ｂが焼結を開始されるまで、Ａｇの焼結を遅らせ、焼成による収縮応力を低減させる。
【００３８】
また、第２のビアホール３２においては、Ｒｕ2ＯがＡｇ粒子間に存在し、第２誘電体層２ａ〜２ｃが焼結を開始されるまで、Ａｇの焼結を遅らせ、焼成による収縮応力を低減させる。
【００３９】
そして、８００℃以上の温度領域において、第１の誘電体層１ａ、１ｂが収縮を開始する際に、ＭｏＯ3がＡｇ粉末と固溶し、Ａｇの収縮を促進するため、第１の誘電体層１ａ、１ｂの収縮応力を緩和することができる。さらに、９００℃以上の温度領域において、第２の誘電体層２ａ〜２ｃが収縮を開始する際に、Ｒｕ2ＯがＡｇと固溶し、Ａｇの収縮を促進するため、第２の誘電体層２ａ〜２ｃの収縮応力を緩和することができる。その結果、ビアホール３１、３２のＡｇの焼結に、約１００℃の温度差が発生する。
【００４０】
ここで、第１のビアホール導体３１はＡｇ系材料１００重量部に対してＭｏＯ3を２〜５重量部含有させ、また、第２のビアホール導体３２はＡｇ系材料１００重量部に対してＲｕ2Ｏを２〜５重量部含有させている。まず、ＭｏＯ3とＲｕ2Ｏとでは、Ａｇと固溶する温度に、１００℃程度の差を設けるためには好都合の材料である。また、ＭｏＯ3あるいはＲｕ2Ｏの添加量が２重量部未満の場合、Ａｇと固溶し、Ａｇの収縮を促進する効果が不十分である。一方、ＭｏＯ3あるいはＲｕ2Ｏの添加量が５重量部より大きい場合、第１および第２のビアホール導体３１、３２の導体抵抗が大きくなってしまう。
【００４１】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良等は何ら差し支えない。
【００４２】
【実験例】
本発明者は、収縮開始温度が８００℃に設定した第１の誘電体層１ａ、１ｂと、収縮開始温度が９００℃に設定した第２の誘電体層２ａ〜２ｃとを積層し、一体焼結した多層基板において、第１の誘電体層１ａ、１ｂに形成する第１のビアホール導体３１の酸化物の種類、添加量と第２の誘電体層２ａ〜２ｃに形成する第２のビアホール導体３２の酸化物の種類、添加量を変更による検討を行った。
【００４３】
なお、図１に示すように、５層構造の積層体１で、上下の各１層を第１の誘電体層１ａ、１ｂが、積層体１中央寄りの３層に第２の誘電体層２ａ〜２ｃを用いた。
【００４４】
【表１】
【００４５】
ビアホール導体の突起量の測定方法は、積層体１の第１のビアホール導体３１領域にて、最低高さを示す部分と、最高高さを示す部分との高さの差を接触膜厚計のプローブを当てて測定し、２０μｍ未満のものを良品、２０μｍ以上のものを不良品とした。
【００４６】
導体抵抗の測定方法は、図１における表面配線導体膜４にそれぞれプローブを当てることによって測定し、１ｍΩ未満のものを良品、１ｍΩ以上のものを不良品とした。
【００４７】
表１に示すように、第１のビアホール導体３１がＭｏＯ3を２〜５重量部、第２のビアホール導体３２がＲｕ2Ｏを２〜５重量部含有する場合（試料番号４〜７）、ビアホール導体の突起量は２０μｍ未満、導体抵抗は１ｍΩ未満となった。
【００４８】
一方、第１、第２のビアホール導体３１、３２の両方ともＭｏＯ3を２重量部含有する場合（試料番号１）、ビアホール導体の突起量が２５μｍとなった。また、第１、第２のビアホール導体３１、３２の両方ともＲｕ2Ｏを２重量部含有する場合（試料番号２）、ビアホール導体の突起量が２５μｍとなった。
【００４９】
また、第１のビアホール導体３１がＭｏＯ3を１重量部、第２のビアホール導体３２がＲｕ2Ｏを１重量部含有する場合（試料番号３）、ビアホール導体の突起量が２２μｍとなった。さらに、第１のビアホール導体３１がＭｏＯ3を重量部、第２のビアホール導体３２がＲｕ2Ｏを６重量部含有する場合（試料番号８）、導体抵抗は１．５ｍΩとなった。
【００５０】
【発明の効果】
以上のように、本発明によれば、焼結開始温度が異なる２種類の第１、第２の誘電体層を積層するとともに、第１、第２の誘電体層の内部に、それぞれ誘電体層の厚みを貫く、Ａｇを主成分とする第１、第２のビアホール導体を配置した低温焼成セラミック回路基板であって、第２の誘電体層は、第１の誘電体層に比べて焼結開始温度が高く、第１の誘電体層の焼結開始温度は８００〜９００℃の範囲にあり、かつ第２の誘電体層の焼結開始温度は９００〜１０００℃の範囲にあり、かつ第１のビアホール導体はＡｇ系導体材料１００重量％に対してＭｏＯ３を２〜５重量部含有しているとともに、第２のビアホール導体はＡｇ系導体材料１００重量％に対してＲｕ２Ｏを２〜５重量部含有している。このため、ＭｏＯ３、Ｒｕ２Ｏは、それぞれ第１、第２の誘電体層が収縮を開始する前に、第１、第２のビアホール導体の焼結を遅らせ、収縮応力を低減させるとともに、それぞれ第１、第２の誘電体層が収縮を開始する際に、Ａｇと固溶し、Ａｇの収縮を促進することにより、第１、第２の誘電体層の収縮応力を緩和し、基板表面からビアホール導体の突起を抑えることができる。
【図面の簡単な説明】
【図１】本発明に係る回路基板の断面図である。
【符号の説明】
１０ 回路基板
１ 積層体
１ａ、１ｂ 第１のガラス−セラミック層
２ａ〜２ｃ 第２のガラス−セラミック層
３ 内部配線導体膜
４ 表面配線導体膜
３１ 第１のビアホール導体
３２ 第２のビアホール導体
【発明の属する技術分野】
本発明は、積層された複数の誘電体層間に内部配線導体及び各層間の接続用に形成したビアホール導体を配して成る低温焼成セラミック回路基板に関するものである。
【０００２】
【従来の技術】
従来より、焼成温度を８００〜１０５０℃と比較的低い温度で焼成可能な材料を用いた回路基板が広く提案されている。
【０００３】
回路基板は、複数の誘電体層を積層した基板と、該積層体の各誘電体層間に配置した内部配線導体と、該積層体の表面に配置した表面配線導体と、各誘電体層の厚み方向に所定内部配線導体間、所定内部配線導体と表面配線導体との間を接続するビアホール導体とから構成されている。
【０００４】
なお、積層体の表面に配置した表面配線導体には、ＩＣチップを始め、各種電子部品が搭載されている。
【０００５】
上述の内部配線導体の導電率を高めて回路の高速化を行うために、内部配線導体、ビアホール導体、表面配線導体としては、金属成分がＡｇ単体またはＡｇ−Ｐｄ、Ａｇ−ＰｔなどのＡｇ合金から成るＡｇ系材料が使用されている。また、誘電体層としては、上述のＡｇ系導体のＡｇの融点から、低温（８００〜１０５０℃）で焼成可能な材料が用いられている。例えば、ガラス成分とセラミック成分とから成る材料である。
【０００６】
【発明が解決しようとする課題】
ところで、電子機器の小型、高機能化が進み、回路基板内にコンデンサ、フィルターなどの素子を効率良く内蔵し、かつ、内蔵素子の特性向上の要求が強まっている。
【０００７】
しかしながら、焼結開始温度の異なる２種類のガラス−セラミック材料などの誘電体層を積層して一体的に焼成すると、収縮挙動に差が生じることにより、基板表面におけるビアホール導体の表面が突出してしまい、その結果、基板表面の配線導体が形成できず、また、電子部品素子の実装ができなくなる問題点があった。
【０００８】
これは、焼結開始温度が相違する誘電体層を積層して焼結すると、誘電体層の収縮差による応力が、積層方向に集中し、基板表面におけるビアホール導体及びその周囲の誘電体層が突起することになる。
【０００９】
仮に、基板の表面にビアホール導体が露出していない状態であっても、その応力はビアホール導体の直上の基板表面を押し上げるように突出してしまう。
【００１０】
本発明は、上述の問題に鑑みて案出されたものであり、その目的は、焼結開始温度の異なる２種類の誘電体層を一体的に焼成しても、基板表面からビアホール導体の突起を抑えることができる回路基板を提供するものである。
【００１１】
【課題を解決するための手段】
本発明は、焼結開始温度が異なる２種類の第１、第２の誘電体層を積層するとともに、前記第１、第２の誘電体層の層間に内部配線導体を配置し、且つ前記第１の誘電体層に第１のビアホール導体を、前記第２の誘電体層に第２のビアホール導体を夫々配置して成る低温焼成セラミック回路基板であって、前記第２の誘電体層は、前記第１の誘電体層に比べて焼結開始温度が高く、前記第１の誘電体層の焼結開始温度は８００〜９００℃の範囲にあり、且つ前記第２の誘電体層の焼結開始温度は９００〜１０００℃の範囲にあり、且つ前記第１のビアホール導体は、Ａｇ系導体材料１００重量％に対してＭｏＯ３を２〜５重量部含有しているとともに、前記第２のビアホール導体は、前記Ａｇ系導体材料１００重量％に対してＲｕ２Ｏを２〜５重量部含有していることを特徴とする低温焼成セラミック回路基板である。
【００１２】
【発明の実施の形態】
以下、本発明の回路基板を図面に基づいて説明する。図１は、本発明に係る回路基板の断面図である。
【００１３】
図１において、１０は回路基板であり、１は基体（以下、積層体という）、３は積層体１内に形成された内部配線導体、４は積層体１の表面に形成した表面配線導体、３１、３２は積層体１内に形成されたビアホール導体、５は積層体１の表面に搭載したＩＣチップ部品であり、６は他の電子部品である。
【００１４】
積層体１は、ガラス−セラミック材料からなる第１の誘電体層１ａ、１ｂと、第１の誘電体層１ａ、１ｂのガラス−セラミック材料と成分が相違し、焼結開始温度が相違するガラス−セラミック材料からなる第２の誘電体層２ａ〜２ｃとが積層されて構成される。そして、第１の誘電体層１ａ、１ｂの焼結開始温度は例えば、８００〜９００℃の範囲にあり、第２の誘電体層２ａ〜２ｃの焼結開始温度は、第１の誘電体層１ａ、１ｂよりも高い例えば９００〜１０００℃の範囲である。そして、第１の誘電体層１ａ、１ｂは、第２の誘電体層２ａ〜２ｃの外側に配置されて積層されている。
【００１５】
各誘電体層１ａ、２ａ〜２ｃ、１ｂの各層間には、所定回路網を達成するや容量成分を発生するために、Ａｇ等を主成分とする内部配線導体膜３が形成されている。また、第１の誘電体層１ａ、１ｂには、その層の厚み方向を貫く第１のビアホール導体３１が形成され、第２の誘電体層２ａ〜２ｃには、その層の厚み方向を貫く第２のビアホール導体３２が形成されている。
【００１６】
そして、第１のビアホール導体３１はＡｇ１００重量部に対して、酸化モリブデン（ＭｏＯ3）が銀を２〜５重量部含有した材料からなり、第２のビアホール導体３２はＡｇ１００重量部に対して酸化ルテニウム（Ｒｕ2Ｏ）を２〜５重量部含有した材料からなる。
【００１７】
第１及び第２の誘電体層１ａ、１ｂ、２ａ〜２ｃは、ガラス−セラミック材料かなる。ガラス−セラミック材料のセラミック粉末は、クリストバライト、石英、コランダム（αアルミナ）、ムライト、コージェライトなどの絶縁セラミック材料、ＢａＴｉＯ3、Ｐｂ4Ｆｅ2Ｎｂ2Ｏ12、ＴｉＯ2などの誘電体セラミック材料、Ｎｉ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト広義の意味でセラミックという）などの磁性体セラミック材料などが挙げらる。また、ガラス材料は、焼成処理することによってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶やスピネル構造の結晶相を析出するものであればよく、例えば、Ｂ2Ｏ3、ＳｉＯ2、Ａｌ2Ｏ3、ＺｎＯ、アルカリ土類酸化物を含むガラスフリットが挙げられる。この誘電体層１ａ、１ｂ、２ａ〜２ｃの厚みは、例えば１００〜３００μｍ程度である。
【００１８】
内部配線導体膜３、ビアホール導体３１、３２は、Ａｇ系導体膜（導体）からなり、内部配線導体膜３の厚みは８〜１５μｍ程度であり、ビアホール導体３１、３２の直径は任意な値とすることができるが、例えば直径は８０〜３５０μｍである。
【００１９】
表面配線導体膜４は、主に表面の回路配線導体を構成するとともに、半田を介して接合される電子部品６の接続パッドとなったり、また、厚膜抵抗膜、厚膜コンデンサ素子の端子電極となる。特に、内部配線導体膜３との接続は、第１の誘電体層１ａ、１ｂに形成された第１のビアホール導体３１を通じて接続される。
【００２０】
また、表面配線導体膜４は、ボンディング細線、フリップチップによって接続されるＩＣチップ５の接続パッド（ワイヤボンディングパッド）としても用いられる。
【００２１】
上述の回路基板１０の製造方法について説明する。
【００２２】
まず、誘電体層１ａ、２ａ〜２ｃ、１ｂとなるガラス−セラミック材料から成るグリーンシートを形成する。具体的には、セラミック材料、ガラス材料、有機バインダ、有機溶剤を均質混練したスラリーを、ドクターブレード法によって所定厚みにテープ成形して、所定大きさに切断してシートを作成する。
【００２３】
上述のセラミック材料とガラス材料との構成比率は、８５０〜１０５０℃の比較的低温で焼成するために、セラミック材料が１０〜６０ｗｔ％、好ましくは３０〜５０ｗｔ％であり、ガラス材料が９０〜４０ｗｔ％、好ましくは７０〜５０ｗｔ％である。
【００２４】
有機バインダは、固形分（セラミック粉末、低融点ガラス成分のフリット）との濡れ性も重視する必要があり、比較的低温で且つ短時間の焼成工程で焼失できるように熱分解性に優れたものが好ましく、アクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。
【００２５】
溶剤として、有機系溶剤、水系溶剤を用いることができる。例えば、有機溶剤の場合には、２，２，４−トリメチル−１，３−ペンタンジオールモノイソベンチートなどが用いられ、水系溶剤の場合には、水溶性である必要があり、モノマー及びバインダには、親水性の官能基、例えばカルボキシル基が付加されている。
その付加量は酸価で表せば２〜３００あり、好ましくは５〜１００である。付加量が少ない場合は水への溶解性、固定成分の粉末の分散性が悪くなり、多い場合は熱分解性が悪くなるため、付加量は、水への溶解性、分散性、熱分解性を考慮して、上述の範囲で適宜付加される。
【００２６】
次に、第１の誘電体層１ａ、１ｂとなるグリーンシートの所定位置に、第１のビアホール導体３１となる所定径の貫通穴をパンチングによって形成する。
【００２７】
また、第２の誘電体層２ａ〜２ｃとなるグリーンシートの所定位置に、第２のビアホール導体３２となる所定径の貫通穴をパンチングによって形成する。
【００２８】
次に、第１の誘電体層１ａ、１ｂとなるグリーンシートの貫通穴に、第１のビアホール導体３１の導体を充填し、その表面に内部配線導体膜３となる導体膜を印刷し、乾燥処理を行う。尚、第１のビアホール導体膜３１となる導体は、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄ合金）粉末、ＭｏＯ3粉末、エチルセルロースなどの有機バインダー、溶剤からなる導電性ペーストを用いた。また、内部配線導体膜３となる導体膜は、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄ合金）粉末、ホウ珪酸系低融点ガラスフリット、エチルセルロースなどの有機バインダー、溶剤を均質混合した導電性ペーストを用いた。
【００２９】
また、第２の誘電体層２ａ〜２ｃとなるグリーンシートの貫通穴に、第２のビアホール導体３２の導体を充填し、その基板１の内部側となるグリーンシート上に内部配線導体膜３となる導体膜を印刷し、乾燥処理を行う。また、その基板１の表面側となるグリーンシート上に表面配線導体膜４となる導体膜を印刷し、乾燥処理を行う。尚、第２のビアホール導体膜３２となる導体は、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄ合金）粉末、ＲｕＯ粉末、エチルセルロースなどの有機バインダー、溶剤からなる導電性ペーストを用いた。また、内部配線導体膜３となる導体膜は、上述の導電性ペーストを用いた。また、表面配線導体膜４となるＡｇ系導電性ペーストは、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）粉末、Ｐｔ粉末、無機バインダー、有機バインダー、溶剤を均質混合したものが用いられる。また、基板１と表面配線導体膜４との密着性を向上するために、Ｖ2Ｏ5粉末を各金属成分に対して０．２〜１．０重量部添加してよい。
【００３０】
このように第１及び第２のビアホール導体３１、３２となる導体、表面配線導体膜４となる導体膜、内部配線導体膜３となる導体膜が形成された第１及び第２の誘電体層１ａ、１ｂ、２ａ〜２ｃとなるグリーンシートを、積層順に応じて積層一体化する。
【００３１】
次に、この未焼成の積層体を、酸化性雰囲気または大気雰囲気で焼成処理する。焼成処理は、脱バインダ過程と焼結過程からなる。脱バインダ過程は、誘電体層１ａ、１ｂ、２ａ〜２ｃとなるグリーンシート、内部配線導体膜３となる導体膜、ビアホール導体３１、３２となる導体、表面配線導体膜４となる導体膜に含まれる有機成分を焼失するためのものであり、例えば６００℃以下の温度領域で行われる。
【００３２】
また、焼結過程は、ガラス−セラミック材料のグリーンシートのガラス成分を結晶化させると同時にセラミック粉末の粒界に均一に分散させ、積層体１に一定強度を与え、内部配線導体膜３となる導体膜、第１及び第のビアホール導体３１、３２となる導体、表面配線導体膜４となる導体膜の導電材料の金属粉末、Ａｇ系粉末を粒成長させて、低抵抗化させ、誘電体層１ａ、２ａ〜２ｃ、１ｂと一体化させるものである。これは、ピーク温度８５０〜１０５０℃に達するまでに行われる。
【００３３】
この工程で、内部配線導体膜３、第１および第２のビアホール導体３１、３２が形成され、且つ表面に表面配線導体膜４が形成された積層体１が達成されることになる。
【００３４】
その後、必要に応じて、表面配線導体膜４に接続する厚膜抵抗素子や所定形状の絶縁保護膜を形成して、ＩＣチップ５、各種電子部品６を実装する。
【００３５】
これにより、図１に示す回路基板が達成することになる。
【００３６】
かくして、本発明の低温焼成セラミック回路基板１０によれば、異なる２種類の第１、第２の誘電体層１ａ、１ｂ、２ａ〜２ｃを積層するとともに、該第１、第２の誘電体層１ａ、１ｂ、２ａ〜２ｃの層間に内部配線導体３を配置し、且つそれぞれ第１、第２の誘電体層の厚みを貫く、Ａｇ系材料を主成分とする第１、第２のビアホール導体３１、３２を配置している。
【００３７】
そして、第２の誘電体層２ａ〜２ｃは、第１の誘電体層１ａ、１ｂに比べて焼結開始温度が高く、かつ第１のビアホール導体３１がＡｇ系材料１００重量部に対してＭｏＯ3を２〜５重量部含有するとともに、第２のビアホール導体３２はＡｇ系材料１００重量部に対してＲｕ2Ｏを２〜５重量部有する。
このため、第１のビアホール３１においては、ＭｏＯ3がＡｇ粒子間に存在し、第１の誘電体層１ａ、１ｂが焼結を開始されるまで、Ａｇの焼結を遅らせ、焼成による収縮応力を低減させる。
【００３８】
また、第２のビアホール３２においては、Ｒｕ2ＯがＡｇ粒子間に存在し、第２誘電体層２ａ〜２ｃが焼結を開始されるまで、Ａｇの焼結を遅らせ、焼成による収縮応力を低減させる。
【００３９】
そして、８００℃以上の温度領域において、第１の誘電体層１ａ、１ｂが収縮を開始する際に、ＭｏＯ3がＡｇ粉末と固溶し、Ａｇの収縮を促進するため、第１の誘電体層１ａ、１ｂの収縮応力を緩和することができる。さらに、９００℃以上の温度領域において、第２の誘電体層２ａ〜２ｃが収縮を開始する際に、Ｒｕ2ＯがＡｇと固溶し、Ａｇの収縮を促進するため、第２の誘電体層２ａ〜２ｃの収縮応力を緩和することができる。その結果、ビアホール３１、３２のＡｇの焼結に、約１００℃の温度差が発生する。
【００４０】
ここで、第１のビアホール導体３１はＡｇ系材料１００重量部に対してＭｏＯ3を２〜５重量部含有させ、また、第２のビアホール導体３２はＡｇ系材料１００重量部に対してＲｕ2Ｏを２〜５重量部含有させている。まず、ＭｏＯ3とＲｕ2Ｏとでは、Ａｇと固溶する温度に、１００℃程度の差を設けるためには好都合の材料である。また、ＭｏＯ3あるいはＲｕ2Ｏの添加量が２重量部未満の場合、Ａｇと固溶し、Ａｇの収縮を促進する効果が不十分である。一方、ＭｏＯ3あるいはＲｕ2Ｏの添加量が５重量部より大きい場合、第１および第２のビアホール導体３１、３２の導体抵抗が大きくなってしまう。
【００４１】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良等は何ら差し支えない。
【００４２】
【実験例】
本発明者は、収縮開始温度が８００℃に設定した第１の誘電体層１ａ、１ｂと、収縮開始温度が９００℃に設定した第２の誘電体層２ａ〜２ｃとを積層し、一体焼結した多層基板において、第１の誘電体層１ａ、１ｂに形成する第１のビアホール導体３１の酸化物の種類、添加量と第２の誘電体層２ａ〜２ｃに形成する第２のビアホール導体３２の酸化物の種類、添加量を変更による検討を行った。
【００４３】
なお、図１に示すように、５層構造の積層体１で、上下の各１層を第１の誘電体層１ａ、１ｂが、積層体１中央寄りの３層に第２の誘電体層２ａ〜２ｃを用いた。
【００４４】
【表１】
ビアホール導体の突起量の測定方法は、積層体１の第１のビアホール導体３１領域にて、最低高さを示す部分と、最高高さを示す部分との高さの差を接触膜厚計のプローブを当てて測定し、２０μｍ未満のものを良品、２０μｍ以上のものを不良品とした。
【００４６】
導体抵抗の測定方法は、図１における表面配線導体膜４にそれぞれプローブを当てることによって測定し、１ｍΩ未満のものを良品、１ｍΩ以上のものを不良品とした。
【００４７】
表１に示すように、第１のビアホール導体３１がＭｏＯ3を２〜５重量部、第２のビアホール導体３２がＲｕ2Ｏを２〜５重量部含有する場合（試料番号４〜７）、ビアホール導体の突起量は２０μｍ未満、導体抵抗は１ｍΩ未満となった。
【００４８】
一方、第１、第２のビアホール導体３１、３２の両方ともＭｏＯ3を２重量部含有する場合（試料番号１）、ビアホール導体の突起量が２５μｍとなった。また、第１、第２のビアホール導体３１、３２の両方ともＲｕ2Ｏを２重量部含有する場合（試料番号２）、ビアホール導体の突起量が２５μｍとなった。
【００４９】
また、第１のビアホール導体３１がＭｏＯ3を１重量部、第２のビアホール導体３２がＲｕ2Ｏを１重量部含有する場合（試料番号３）、ビアホール導体の突起量が２２μｍとなった。さらに、第１のビアホール導体３１がＭｏＯ3を重量部、第２のビアホール導体３２がＲｕ2Ｏを６重量部含有する場合（試料番号８）、導体抵抗は１．５ｍΩとなった。
【００５０】
【発明の効果】
以上のように、本発明によれば、焼結開始温度が異なる２種類の第１、第２の誘電体層を積層するとともに、第１、第２の誘電体層の内部に、それぞれ誘電体層の厚みを貫く、Ａｇを主成分とする第１、第２のビアホール導体を配置した低温焼成セラミック回路基板であって、第２の誘電体層は、第１の誘電体層に比べて焼結開始温度が高く、第１の誘電体層の焼結開始温度は８００〜９００℃の範囲にあり、かつ第２の誘電体層の焼結開始温度は９００〜１０００℃の範囲にあり、かつ第１のビアホール導体はＡｇ系導体材料１００重量％に対してＭｏＯ３を２〜５重量部含有しているとともに、第２のビアホール導体はＡｇ系導体材料１００重量％に対してＲｕ２Ｏを２〜５重量部含有している。このため、ＭｏＯ３、Ｒｕ２Ｏは、それぞれ第１、第２の誘電体層が収縮を開始する前に、第１、第２のビアホール導体の焼結を遅らせ、収縮応力を低減させるとともに、それぞれ第１、第２の誘電体層が収縮を開始する際に、Ａｇと固溶し、Ａｇの収縮を促進することにより、第１、第２の誘電体層の収縮応力を緩和し、基板表面からビアホール導体の突起を抑えることができる。
【図面の簡単な説明】
【図１】本発明に係る回路基板の断面図である。
【符号の説明】
１０ 回路基板
１ 積層体
１ａ、１ｂ 第１のガラス−セラミック層
２ａ〜２ｃ 第２のガラス−セラミック層
３ 内部配線導体膜
４ 表面配線導体膜
３１ 第１のビアホール導体
３２ 第２のビアホール導体
Claims (1)
- 焼結開始温度が異なる２種類の第１、第２の誘電体層を積層するとともに、前記第１、第２の誘電体層の層間に内部配線導体を配置し、且つ前記第１の誘電体層に第１のビアホール導体を、前記第２の誘電体層に第２のビアホール導体を夫々配置して成る低温焼成セラミック回路基板であって、
前記第２の誘電体層は、前記第１の誘電体層に比べて焼結開始温度が高く、前記第１の誘電体層の焼結開始温度は８００〜９００℃の範囲にあり、且つ前記第２の誘電体層の焼結開始温度は９００〜１０００℃の範囲にあり、且つ前記第１のビアホール導体は、Ａｇ系導体材料１００重量％に対してＭｏＯ３を２〜５重量部含有しているとともに、前記第２のビアホール導体は、前記Ａｇ系導体材料１００重量％に対してＲｕ２Ｏを２〜５重量部含有していることを特徴とする低温焼成セラミック回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001097957A JP4593817B2 (ja) | 2001-03-30 | 2001-03-30 | 低温焼成セラミック回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001097957A JP4593817B2 (ja) | 2001-03-30 | 2001-03-30 | 低温焼成セラミック回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299822A JP2002299822A (ja) | 2002-10-11 |
| JP4593817B2 true JP4593817B2 (ja) | 2010-12-08 |
Family
ID=18951660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001097957A Expired - Fee Related JP4593817B2 (ja) | 2001-03-30 | 2001-03-30 | 低温焼成セラミック回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4593817B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697656A (ja) * | 1992-09-11 | 1994-04-08 | Matsushita Electric Ind Co Ltd | セラミック多層基板の製造方法 |
| JPH0794840A (ja) * | 1993-06-14 | 1995-04-07 | Nikko Co | スルーホールを充填したセラミック基板およびスルーホール充填用導体ペースト |
| JP2000049431A (ja) * | 1998-07-30 | 2000-02-18 | Kyocera Corp | セラミック回路基板 |
-
2001
- 2001-03-30 JP JP2001097957A patent/JP4593817B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697656A (ja) * | 1992-09-11 | 1994-04-08 | Matsushita Electric Ind Co Ltd | セラミック多層基板の製造方法 |
| JPH0794840A (ja) * | 1993-06-14 | 1995-04-07 | Nikko Co | スルーホールを充填したセラミック基板およびスルーホール充填用導体ペースト |
| JP2000049431A (ja) * | 1998-07-30 | 2000-02-18 | Kyocera Corp | セラミック回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002299822A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002198660A (ja) | 回路基板及びその製造方法 | |
| JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
| JPH10107437A (ja) | 回路基板の製造方法 | |
| JP4593817B2 (ja) | 低温焼成セラミック回路基板 | |
| JP4493140B2 (ja) | 多層回路基板 | |
| JP2001284819A (ja) | 積層回路基板 | |
| JP3934910B2 (ja) | 回路基板 | |
| JP2002076609A (ja) | 回路基板 | |
| JP2002076554A (ja) | 高周波用回路基板 | |
| JP3493294B2 (ja) | 回路基板 | |
| JP3493264B2 (ja) | 回路基板 | |
| JP2002198624A (ja) | 回路基板 | |
| JP2002076639A (ja) | 回路基板 | |
| JP3152873B2 (ja) | 低温焼成回路基板 | |
| JP2002198626A (ja) | 低温焼成セラミック回路基板の製造方法 | |
| JP4502977B2 (ja) | 未焼結積層シート | |
| JP3638466B2 (ja) | 高周波用電子部品 | |
| JP2002076640A (ja) | 回路基板 | |
| JP2002231860A (ja) | 電子部品装置 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JP3792271B2 (ja) | 低温焼成回路基板 | |
| JP2000049431A (ja) | セラミック回路基板 | |
| JP2002050842A (ja) | 回路基板 | |
| JP2002141625A (ja) | 回路基板 | |
| JP2002299831A (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |