JP2001284489A - 積層回路基板 - Google Patents
積層回路基板Info
- Publication number
- JP2001284489A JP2001284489A JP2000095465A JP2000095465A JP2001284489A JP 2001284489 A JP2001284489 A JP 2001284489A JP 2000095465 A JP2000095465 A JP 2000095465A JP 2000095465 A JP2000095465 A JP 2000095465A JP 2001284489 A JP2001284489 A JP 2001284489A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- laminated
- circuit board
- dielectric layers
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
(57)【要約】
【課題】 本発明は、誘電率のみを変化させ、焼結挙
動、熱膨張係数、誘電体層間の接合を損なわない積層回
路基板を提供するものである。 【解決手段】 本発明は、複数の誘電体層１ａ〜１ｄが
積層一体化した積層基体１内に、Ａｇ又はＣｕの金属材
料を主成分とする内部配線３が形成されてなる積層回路
基板１０において、前記誘電体層の少なくとも１つ（誘
電体層１ａ、１ｄ）は、中空状シリカガラスを含有して
成り、他の誘電体層（１ｂ、１ｃ）の誘電率と相違して
いる積層回路基板である。
動、熱膨張係数、誘電体層間の接合を損なわない積層回
路基板を提供するものである。 【解決手段】 本発明は、複数の誘電体層１ａ〜１ｄが
積層一体化した積層基体１内に、Ａｇ又はＣｕの金属材
料を主成分とする内部配線３が形成されてなる積層回路
基板１０において、前記誘電体層の少なくとも１つ（誘
電体層１ａ、１ｄ）は、中空状シリカガラスを含有して
成り、他の誘電体層（１ｂ、１ｃ）の誘電率と相違して
いる積層回路基板である。
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体セラミック
材料の誘電体層が複数積層して成る積層回路基板に関す
るものである。
材料の誘電体層が複数積層して成る積層回路基板に関す
るものである。
【０００２】
【従来の技術】近年、携帯電話等に用いられる部品の高
周波化、小型化に伴い、誘電体材料の低温焼成化と内部
導体のＡｇ、Ａｕ、Ｃｕやそれらの合金がの適用された
積層回路基板が提案されている。例えば、特開平８−６
４０３１号には比誘電率εr が大きく、かつ、無負荷Ｑ
が大きく、共振周波数のτf の小さい低温焼成可能な誘
電体磁器組成物であり、これのような低温焼成可能な誘
電体磁器組成物を、積層基体に用いることにより、Ａ
ｇ、Ａｇ−Ｐｄ、Ｃｕ等を内部配線や表面配線層に用い
ることが可能となる。
周波化、小型化に伴い、誘電体材料の低温焼成化と内部
導体のＡｇ、Ａｕ、Ｃｕやそれらの合金がの適用された
積層回路基板が提案されている。例えば、特開平８−６
４０３１号には比誘電率εr が大きく、かつ、無負荷Ｑ
が大きく、共振周波数のτf の小さい低温焼成可能な誘
電体磁器組成物であり、これのような低温焼成可能な誘
電体磁器組成物を、積層基体に用いることにより、Ａ
ｇ、Ａｇ−Ｐｄ、Ｃｕ等を内部配線や表面配線層に用い
ることが可能となる。
【０００３】比誘電率が大きいと同じ周波数での回路構
成をしたとしても、近くの内部配線間などで、信号の電
磁気的結合による漏れや悪影響が発生し易くなり、小型
化を阻害する事も発生する。また、積層基体の表面の部
品搭載用電極パッドと内部導体とが結合しあい、浮遊容
量を発生させたりする。このため、積層回路基板の小型
化が限界があった。さらに、計的自由度を上げる目的
で、異なる誘電率を有する層が形成可能な様に様々な提
案がされている。
成をしたとしても、近くの内部配線間などで、信号の電
磁気的結合による漏れや悪影響が発生し易くなり、小型
化を阻害する事も発生する。また、積層基体の表面の部
品搭載用電極パッドと内部導体とが結合しあい、浮遊容
量を発生させたりする。このため、積層回路基板の小型
化が限界があった。さらに、計的自由度を上げる目的
で、異なる誘電率を有する層が形成可能な様に様々な提
案がされている。
【０００４】ここで、一方で、低温焼成回路基板をガラ
スと無機物フィラーからなるコンポジットな系では、誘
電率の異なる無機物フィラーを選び、ガラスとしては同
じ系を用いることで、異なる誘電体材料のグリーンシー
トを積層・焼成しても、その収縮挙動を略同一にするこ
とが提案されている。
スと無機物フィラーからなるコンポジットな系では、誘
電率の異なる無機物フィラーを選び、ガラスとしては同
じ系を用いることで、異なる誘電体材料のグリーンシー
トを積層・焼成しても、その収縮挙動を略同一にするこ
とが提案されている。
【０００５】
【発明が解決しようとする課題】しかし、互いに異なる
誘電体材料どうしの収縮挙動を略同一にしたとしても、
焼成後の信頼性を保つことが重要である。即ち、熱膨張
係数も略同一にする必要がある。
誘電体材料どうしの収縮挙動を略同一にしたとしても、
焼成後の信頼性を保つことが重要である。即ち、熱膨張
係数も略同一にする必要がある。
【０００６】誘電体材料において、ガラスと無機物フィ
ラーからなる系と同じで、ガラスの系を同一にして使用
する無機物フィラーの誘電率を変化させる事で対応する
場合、無機物フィラーの誘電率のみを変化させ、同時に
熱膨張係数を変化させないとすると、誘電率を変化させ
る設計的自由度が少なくなる。
ラーからなる系と同じで、ガラスの系を同一にして使用
する無機物フィラーの誘電率を変化させる事で対応する
場合、無機物フィラーの誘電率のみを変化させ、同時に
熱膨張係数を変化させないとすると、誘電率を変化させ
る設計的自由度が少なくなる。
【０００７】また、積層回路基体の異なる誘電体層の接
合強度を損なわないように、誘電体材料を選ぶ必要があ
り、その選定が非常に困難であった。
合強度を損なわないように、誘電体材料を選ぶ必要があ
り、その選定が非常に困難であった。
【０００８】本発明は、上述の課題に鑑みて案出された
ものであり、その目的は、誘電率のみを変化させ、焼結
挙動、熱膨張係数、誘電体層間の接合を損なわない積層
回路基板を提供するものである。
ものであり、その目的は、誘電率のみを変化させ、焼結
挙動、熱膨張係数、誘電体層間の接合を損なわない積層
回路基板を提供するものである。
【０００９】
【課題を解決するための手段】本発明は、複数の誘電体
層が積層一体化した積層基体内に、Ａｇ系又はＣｕ系の
金属材料を主成分とする内部配線が形成されてなる積層
回路基板において、前記誘電体層の少なくとも１つに中
空状シリカガラスを含有させて誘電率が、他の誘電体層
の誘電率よりも低くした積層回路基板である。
層が積層一体化した積層基体内に、Ａｇ系又はＣｕ系の
金属材料を主成分とする内部配線が形成されてなる積層
回路基板において、前記誘電体層の少なくとも１つに中
空状シリカガラスを含有させて誘電率が、他の誘電体層
の誘電率よりも低くした積層回路基板である。
【作用】以上のように、誘電体層の少なくとも１つは、
中空状シリカガラスを含有して構成されおり、この層の
み中空領域を発生されることができる。即ち、この中空
状シリカを含有させた層の誘電率を下げることができ
る。
中空状シリカガラスを含有して構成されおり、この層の
み中空領域を発生されることができる。即ち、この中空
状シリカを含有させた層の誘電率を下げることができ
る。
【００１０】また、誘電体組成物を同一組成物を用いる
ことができるため、熱膨張係数や焼成過程における焼結
収縮挙動も全く同一にできる。
ことができるため、熱膨張係数や焼成過程における焼結
収縮挙動も全く同一にできる。
【００１１】この中空シリカガラスを含有する量を、誘
電体層の全体の０〜５０ｖｏｌ％にすることで、誘電率
を誘電体磁器組成物の誘電率の約１／２までに任意に制
御できることになる。尚、５０ｖｏｌ％を越えると、基
材の焼結性が低下して、緻密な積層回路基板が得られな
くなる。
電体層の全体の０〜５０ｖｏｌ％にすることで、誘電率
を誘電体磁器組成物の誘電率の約１／２までに任意に制
御できることになる。尚、５０ｖｏｌ％を越えると、基
材の焼結性が低下して、緻密な積層回路基板が得られな
くなる。
【００１２】
【発明の実施の形態】以下、本発明の積層回路基板を図
面に基づいて詳説する。
面に基づいて詳説する。
【００１３】図１は、本発明の積層回路基板の断面図で
ある。尚、実施例の積層基体の構造としては、例えば４
層の誘電体層が積層されたものを示している。
ある。尚、実施例の積層基体の構造としては、例えば４
層の誘電体層が積層されたものを示している。
【００１４】図において、１０は積層回路基板であり、
積層回路基板１０は、誘電体層１ａ〜１ｄが積層した積
層基体１、該積層基体１の表面に被着形成された表面配
線層２、該積層基体１の内部に配置された内部配線３、
ビアホール導体４とから構成されている。
積層回路基板１０は、誘電体層１ａ〜１ｄが積層した積
層基体１、該積層基体１の表面に被着形成された表面配
線層２、該積層基体１の内部に配置された内部配線３、
ビアホール導体４とから構成されている。
【００１５】積層基体１を構成する誘電体層１ａ〜１ｄ
は、誘電体セラミック材料と低温焼成化を可能とする酸
化物や低融点ガラス材料とから構成されている。
は、誘電体セラミック材料と低温焼成化を可能とする酸
化物や低融点ガラス材料とから構成されている。
【００１６】具体的には、誘電体セラミック材料とは、
例えば、ＢａＯ−ＴｉＯ2系、ＣａＯ−ＴｉＯ2系、Ｍｇ
Ｏ−ＴｉＯ2系等が例示でき、低温焼成化するための酸
化物としては、ＣｕＯ、Ｌｉ2Ｏ、Ｂ2Ｏ3、ＭｎＯ2など
が例示できる。
例えば、ＢａＯ−ＴｉＯ2系、ＣａＯ−ＴｉＯ2系、Ｍｇ
Ｏ−ＴｉＯ2系等が例示でき、低温焼成化するための酸
化物としては、ＣｕＯ、Ｌｉ2Ｏ、Ｂ2Ｏ3、ＭｎＯ2など
が例示できる。
【００１７】また、誘電体層１ａ〜１ｄは、１層あたり
５０〜３００μｍ程度の厚みを有し、その厚み方向にビ
アホール導体４が形成されている。
５０〜３００μｍ程度の厚みを有し、その厚み方向にビ
アホール導体４が形成されている。
【００１８】また、誘電体層１ａ〜１ｄの層間には、所
定回路網を構成する内部配線３が形成されている。
定回路網を構成する内部配線３が形成されている。
【００１９】内部配線３、ビアホール導体４は、Ａｇ系
（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）、Ｃｕ系（Ｃ
ｕ単体、Ｃｕ合金）の導体材料により構成されている。
（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）、Ｃｕ系（Ｃ
ｕ単体、Ｃｕ合金）の導体材料により構成されている。
【００２０】この積層基体１の表面には、Ａｇ、Ｃｕな
どを主成分（Ａｇ単体またはＡｇ−Ｐｄ、Ａｇ−Ｐｔな
どのＡｇ合金、Ｃｕ単体またはＣｕ合金）とする導体材
料から成る表面配線層２が配置されている。この表面配
線層２は未焼成状態の積層基体１上に、表面配線層２と
なる導体膜が被着され、積層基体１と一体的に焼成され
て構成される。この表面配線層２は、ビアホール導体４
を介して内部配線３と電気的に接続し所定回路網を構成
するとともに、各種電極部品（例えばＩＣベアチップ）
５が接合される電極部、外部回路と接続する接続端子な
どともなる。尚、表面配線層２は、上述の金属材料に、
必要に応じてガラス成分などが含有されている。
どを主成分（Ａｇ単体またはＡｇ−Ｐｄ、Ａｇ−Ｐｔな
どのＡｇ合金、Ｃｕ単体またはＣｕ合金）とする導体材
料から成る表面配線層２が配置されている。この表面配
線層２は未焼成状態の積層基体１上に、表面配線層２と
なる導体膜が被着され、積層基体１と一体的に焼成され
て構成される。この表面配線層２は、ビアホール導体４
を介して内部配線３と電気的に接続し所定回路網を構成
するとともに、各種電極部品（例えばＩＣベアチップ）
５が接合される電極部、外部回路と接続する接続端子な
どともなる。尚、表面配線層２は、上述の金属材料に、
必要に応じてガラス成分などが含有されている。
【００２１】この誘電体層の内、外表面側に位置する誘
電体層１ａと１ｄに、無機物フィラーの一部として、中
空となっているシリカガラス（中空状シリカガラス）が
含有されている。この中空シリカガラスは、誘電体層１
ａ、１ｄ中、０〜５０ｖｏｌ％、好ましくは、２０〜４
０ｖｏｌ％含んでいる。例えば、中空シリカガラスを含
有していない誘電体層１ｂ、１ｃにおいて、誘電率が１
５であったとする。このような誘電体層１ａ、１ｄに、
中空シリカガラスを、誘電体層中４０ｖｏｌ％含有させ
るこにより、誘電体層１ａ、１ｄの誘電率を９．４とす
ることができる。
電体層１ａと１ｄに、無機物フィラーの一部として、中
空となっているシリカガラス（中空状シリカガラス）が
含有されている。この中空シリカガラスは、誘電体層１
ａ、１ｄ中、０〜５０ｖｏｌ％、好ましくは、２０〜４
０ｖｏｌ％含んでいる。例えば、中空シリカガラスを含
有していない誘電体層１ｂ、１ｃにおいて、誘電率が１
５であったとする。このような誘電体層１ａ、１ｄに、
中空シリカガラスを、誘電体層中４０ｖｏｌ％含有させ
るこにより、誘電体層１ａ、１ｄの誘電率を９．４とす
ることができる。
【００２２】即ち、誘電体層１ａ〜１ｄの誘電体材料を
同一にして、所定誘電体層のみに化学的に安定な中空シ
リカガラスを含有させ、これにより、低誘電率化を達成
している。ここで、中空シリカガラスは、ＡｇやＣｕな
どの内部配線３の材料の融点（焼成温度はそれ以下であ
る）では、非常に安定した状態となっている。
同一にして、所定誘電体層のみに化学的に安定な中空シ
リカガラスを含有させ、これにより、低誘電率化を達成
している。ここで、中空シリカガラスは、ＡｇやＣｕな
どの内部配線３の材料の融点（焼成温度はそれ以下であ
る）では、非常に安定した状態となっている。
【００２３】従って、誘電体材料が同一であるため、中
空シリカガラスの有無の違いがある誘電体層の両者で
は、熱膨張係数や焼成過程における焼結収縮挙動も全く
同一にでき、また、異なる誘電体層間の接合強度も高い
状態を維持できる。
空シリカガラスの有無の違いがある誘電体層の両者で
は、熱膨張係数や焼成過程における焼結収縮挙動も全く
同一にでき、また、異なる誘電体層間の接合強度も高い
状態を維持できる。
【００２４】また、図１に示すように、外側の誘電体層
１ａ、１ｄのみに、中空シリカガラスを含有させること
により、最外層の誘電体層１a、1dのみの誘電率を低下
させることができる。
１ａ、１ｄのみに、中空シリカガラスを含有させること
により、最外層の誘電体層１a、1dのみの誘電率を低下
させることができる。
【００２５】これは、表面配線層２と内部配線３との間
の干渉を有効に抑えることができる。特に、誘電体層１
ａと１ｂとの層間や１ｃと１ｄとの層間に、高周波動作
を行う内部配線３、例えばコンデンサやインダクタとし
て動作する導体を配置しても、表面の表面配線層２との
干渉、浮遊容量を有効に抑えることがでときる。即ち、
高周波動作する積層回路基板において、非常に適した積
層回路基板であるといえる。
の干渉を有効に抑えることができる。特に、誘電体層１
ａと１ｂとの層間や１ｃと１ｄとの層間に、高周波動作
を行う内部配線３、例えばコンデンサやインダクタとし
て動作する導体を配置しても、表面の表面配線層２との
干渉、浮遊容量を有効に抑えることがでときる。即ち、
高周波動作する積層回路基板において、非常に適した積
層回路基板であるといえる。
【００２６】誘電体層１ａ、１ｄにおいて、中空シリカ
ガラスを含有する量にづいて、誘電体層１ａ、１ｄの全
体の０〜５０ｖｏｌ％にすることで、誘電率を約１／２
までの範囲に任意に制御でとることになる。
ガラスを含有する量にづいて、誘電体層１ａ、１ｄの全
体の０〜５０ｖｏｌ％にすることで、誘電率を約１／２
までの範囲に任意に制御でとることになる。
【００２７】ここで、５０ｖｏｌ％を越えると、誘電体
層の焼結性が大きく低下して、緻密な積層回路基板１０
が得られなくなる。
層の焼結性が大きく低下して、緻密な積層回路基板１０
が得られなくなる。
【００２８】上述の積層回路基板１０の製造方法を説明
する。
する。
【００２９】まず、誘電体層１ｂ、１ｃ（中空シリカガ
ラスを含まない高い誘電体率の層）となるグリーンシー
トを作成する。例えば、グリーンシートは、例えば、誘
電体セラミック粉末の無機物フィラーと、低温焼成化の
ための酸化物粉末と、低融点ガラス粉末と、例えばアル
キルメタクリレート等の有機バインダーと、例えばＤＢ
Ｐ等の可塑剤と、例えばトルエン等の有機溶剤とを混合
し、ボールミルで４８時間混練してスラリーを作成す
る。ここで、セラミック粉末とは、平均粒径が０．５〜
５．０μｍのＢａＯ−ＴｉＯ2系、ＣａＯ−ＴｉＯ2系、
ＭｇＯ−ＴｉＯ2系等の粉末が例示でき、酸化物粉末と
は、ＢｉＶＯ4、ＣｕＯ、Ｌｉ2Ｏ、Ｂ2Ｏ3等である。
ラスを含まない高い誘電体率の層）となるグリーンシー
トを作成する。例えば、グリーンシートは、例えば、誘
電体セラミック粉末の無機物フィラーと、低温焼成化の
ための酸化物粉末と、低融点ガラス粉末と、例えばアル
キルメタクリレート等の有機バインダーと、例えばＤＢ
Ｐ等の可塑剤と、例えばトルエン等の有機溶剤とを混合
し、ボールミルで４８時間混練してスラリーを作成す
る。ここで、セラミック粉末とは、平均粒径が０．５〜
５．０μｍのＢａＯ−ＴｉＯ2系、ＣａＯ−ＴｉＯ2系、
ＭｇＯ−ＴｉＯ2系等の粉末が例示でき、酸化物粉末と
は、ＢｉＶＯ4、ＣｕＯ、Ｌｉ2Ｏ、Ｂ2Ｏ3等である。
【００３０】このスラリーをドクターブレード法や引き
上げ法を用いて、例えば１００μｍなどテープ成型し、
所定寸法に切断してグリーンシートを作成する。
上げ法を用いて、例えば１００μｍなどテープ成型し、
所定寸法に切断してグリーンシートを作成する。
【００３１】同様の方法で、誘電体層１ａ、１ｄ（中空
シリカガラスを含有する低誘電率の層）となるグリーン
シートを作成する。誘電体層１ｂと１ｄを作成した際の
誘電体セラミック粉末の無機物フィラーと、低温焼成化
のための酸化物粉末と、低融点ガラス粉末に加えて、中
空状となっているシリカガラスと、例えばアルキルメタ
クリレート等の有機バインダーと、例えばＤＢＰ等の可
塑剤と、例えばトルエン等の有機溶剤とを混合し、ボー
ルミルで４８時間混練してスラリーを作成する。ここ
で、中空シリカガラスは、粒径２μmであり、中が中空
になっている。
シリカガラスを含有する低誘電率の層）となるグリーン
シートを作成する。誘電体層１ｂと１ｄを作成した際の
誘電体セラミック粉末の無機物フィラーと、低温焼成化
のための酸化物粉末と、低融点ガラス粉末に加えて、中
空状となっているシリカガラスと、例えばアルキルメタ
クリレート等の有機バインダーと、例えばＤＢＰ等の可
塑剤と、例えばトルエン等の有機溶剤とを混合し、ボー
ルミルで４８時間混練してスラリーを作成する。ここ
で、中空シリカガラスは、粒径２μmであり、中が中空
になっている。
【００３２】このスラリーをドクターブレード法や引き
上げ法を用いて、例えば１００μｍなどテープ成型し、
所定寸法に切断してグリーンシートを作成する。
上げ法を用いて、例えば１００μｍなどテープ成型し、
所定寸法に切断してグリーンシートを作成する。
【００３３】次に、所定グリーンシートにビアホール導
体４となる貫通孔を形成し、この貫通孔にビアホール導
体４となる導体及び内部配線３となる導体膜を導電性ペ
ーストの印刷充填により形成する。
体４となる貫通孔を形成し、この貫通孔にビアホール導
体４となる導体及び内部配線３となる導体膜を導電性ペ
ーストの印刷充填により形成する。
【００３４】ここで、内部配線３及びビアホール導体４
を形成する導電性ペーストは、例えば、所定量のＡｇ粉
末等の金属粉末と、必要に応じて例えば所定量のホウケ
イ酸系低融点ガラスと、例えばエチルセルロース等の有
機バインダーと、例えば２．２．４−トリメチル−１．
３−ペンタジオールモノイソブチレート等の有機溶剤を
混合し、３本ロールミルで混練して作成する。次に、最
外層となる誘電体層１ａ、１ｄとなるグリーンシートに
ビアホール導体４となる貫通孔を形成し、この貫通孔に
ビアホール導体４となる導体及び表面配線層２となる導
体膜を導電性ペーストの印刷充填により形成する。
を形成する導電性ペーストは、例えば、所定量のＡｇ粉
末等の金属粉末と、必要に応じて例えば所定量のホウケ
イ酸系低融点ガラスと、例えばエチルセルロース等の有
機バインダーと、例えば２．２．４−トリメチル−１．
３−ペンタジオールモノイソブチレート等の有機溶剤を
混合し、３本ロールミルで混練して作成する。次に、最
外層となる誘電体層１ａ、１ｄとなるグリーンシートに
ビアホール導体４となる貫通孔を形成し、この貫通孔に
ビアホール導体４となる導体及び表面配線層２となる導
体膜を導電性ペーストの印刷充填により形成する。
【００３５】具体的には、まずビアホール導体４となる
導体を充填形成し、その後、表面配線層２となる導体膜
を導電性ペーストの印刷により形成する。
導体を充填形成し、その後、表面配線層２となる導体膜
を導電性ペーストの印刷により形成する。
【００３６】表面配線層２となる導体膜を導電性ペース
トは、例えば金属成分中、９９ｗｔ％以上のＡｇ粉末
と、１ｗｔ％以下のＰｔ粉末と、固形成分１００ｗｔ％
に対して最大５ｗｔ％のはんだ濡れを阻害しない程度の
ガラスや酸化物粉末と有機ビヒクルを混合し、３本ロー
ルで混練して作成する。
トは、例えば金属成分中、９９ｗｔ％以上のＡｇ粉末
と、１ｗｔ％以下のＰｔ粉末と、固形成分１００ｗｔ％
に対して最大５ｗｔ％のはんだ濡れを阻害しない程度の
ガラスや酸化物粉末と有機ビヒクルを混合し、３本ロー
ルで混練して作成する。
【００３７】尚、各導電性ペーストにおいで、金属成分
はＡｇ−Ｐｔだけではなく、Ａｇ−Ｐｄ等のＡｇ合金や
Ａｕ、Ｃｕやその合金を用いても構わない。このよう内
部配線３、ビアホール導体４、表面配線層２となる導体
膜が形成されたグリーンシートを、積層基体１の積層順
序に応じて、積層して、未焼成状態の積層基体１を形成
する。
はＡｇ−Ｐｔだけではなく、Ａｇ−Ｐｄ等のＡｇ合金や
Ａｕ、Ｃｕやその合金を用いても構わない。このよう内
部配線３、ビアホール導体４、表面配線層２となる導体
膜が形成されたグリーンシートを、積層基体１の積層順
序に応じて、積層して、未焼成状態の積層基体１を形成
する。
【００３８】その後、未焼成状態の積層基体１を一体的
に８００〜１０００℃の比較的低温で焼成する。この焼
成における脱バインダ過程は概ね６００℃以下の温度領
域であり、誘電体層１ａ〜１ｄ及びビアホール導体４と
なる導体や内部配線３、各種表面配線層２等に含まれて
いる有機バインダを焼失する過程である。尚、焼成条件
は、例えば、ピーク温度８００〜１０００℃、例えば９
５０℃３０分の大気雰囲気、または、中性雰囲気であ
る。
に８００〜１０００℃の比較的低温で焼成する。この焼
成における脱バインダ過程は概ね６００℃以下の温度領
域であり、誘電体層１ａ〜１ｄ及びビアホール導体４と
なる導体や内部配線３、各種表面配線層２等に含まれて
いる有機バインダを焼失する過程である。尚、焼成条件
は、例えば、ピーク温度８００〜１０００℃、例えば９
５０℃３０分の大気雰囲気、または、中性雰囲気であ
る。
【００３９】その後、焼成された積層基体１に、必要に
応じて、表面配線層２に接続するように厚膜抵抗膜を焼
き付けたり、また、絶縁保護膜を被覆したりして、最後
に、積層回路基板１０の表面配線層２に半田バンプ６等
を介して各種電子部品（ＩＣチップ）５を接合する。
応じて、表面配線層２に接続するように厚膜抵抗膜を焼
き付けたり、また、絶縁保護膜を被覆したりして、最後
に、積層回路基板１０の表面配線層２に半田バンプ６等
を介して各種電子部品（ＩＣチップ）５を接合する。
【００４０】具体的には、積層回路基板１０の電子部品
が搭載される表面配線層２上に、クリーム状半田を塗布
し、この状態で２３０℃前後の熱処理を行うリフロー炉
に投入して、クリーム状の半田を溶融して、徐冷・硬化
して半田接合を行う。これにより、図１に示す積層回路
基板１０が完成する。
が搭載される表面配線層２上に、クリーム状半田を塗布
し、この状態で２３０℃前後の熱処理を行うリフロー炉
に投入して、クリーム状の半田を溶融して、徐冷・硬化
して半田接合を行う。これにより、図１に示す積層回路
基板１０が完成する。
【００４１】尚、上述の製造方法は、グリーンシートを
利用した多層方法であるが、誘電体層となるスラリーや
内部配線３、表面配線層２となる導電性ペーストを順次
印刷した印刷多層を行ってもよい。この時、スラリーに
光硬化可能なモノマーを添加しておき、グリーンシー
ト、または、塗布印刷した誘電体塗布膜を選択的な露光
・現像処理しても構わない。
利用した多層方法であるが、誘電体層となるスラリーや
内部配線３、表面配線層２となる導電性ペーストを順次
印刷した印刷多層を行ってもよい。この時、スラリーに
光硬化可能なモノマーを添加しておき、グリーンシー
ト、または、塗布印刷した誘電体塗布膜を選択的な露光
・現像処理しても構わない。
【００４２】また、未焼成状態の積層基体１を複数の基
板が抽出できるような形状としておき、焼成前に必要に
応じて分割溝を形成し、焼成後個々の回路基板に分割し
ても構わない。
板が抽出できるような形状としておき、焼成前に必要に
応じて分割溝を形成し、焼成後個々の回路基板に分割し
ても構わない。
【００４３】また、中空シリカガラスを含有していない
誘電体層と、高誘電率の誘電率の誘電体層の各々を任意
に積層しても構わない。
誘電体層と、高誘電率の誘電率の誘電体層の各々を任意
に積層しても構わない。
【００４４】
【実施例】本発明者は、試料の積層基体材料として８５
０℃〜１０００℃で焼成可能なＢａＯ−ＴｉＯ2 系誘電
体材料粉末と重量比でアクリル樹脂１０％、トルエン４
０％、ＤＢＰ１０％をボールミルで混練し、ドクターブ
レードで膜厚２００μｍのものを作成した。
０℃〜１０００℃で焼成可能なＢａＯ−ＴｉＯ2 系誘電
体材料粉末と重量比でアクリル樹脂１０％、トルエン４
０％、ＤＢＰ１０％をボールミルで混練し、ドクターブ
レードで膜厚２００μｍのものを作成した。
【００４５】同様に、Ｂa Ｏ−ＴｉＯ2系誘電体材料粉
末に中空シリカガラスを体積比で６０対４０の割合で混
合した粉末にアクリル樹脂１０％、トルエン４０％、Ｄ
ＢＰ１０％をボールミルで混練し、ドクターブレードで
膜厚２００μｍのものを作成した。
末に中空シリカガラスを体積比で６０対４０の割合で混
合した粉末にアクリル樹脂１０％、トルエン４０％、Ｄ
ＢＰ１０％をボールミルで混練し、ドクターブレードで
膜厚２００μｍのものを作成した。
【００４６】次に、２μｍのＡｇ粉末と０．５μｍのＰ
ｔ粉末から、表層用導体ペーストと内層用導体ペースト
を夫々作成した。表層用には、Ａｇ粉末９９ｗｔ％、Ｐ
ｔ粉末１ｗｔ％とエチルセルロースとペンタンジオール
モノイソブチレートを適量加え、３本ロールミルで混練
して作成した。またＡｇ粉末１００ｗｔ％、平均粒径３
μｍの硼珪酸ガラス粉末１０ｗｔ％とエチルセルロース
とペンタンジオールモノイソブチレートを適量加え、３
本ロールミルで混練して内層導体とビアホール導体を作
成した。
ｔ粉末から、表層用導体ペーストと内層用導体ペースト
を夫々作成した。表層用には、Ａｇ粉末９９ｗｔ％、Ｐ
ｔ粉末１ｗｔ％とエチルセルロースとペンタンジオール
モノイソブチレートを適量加え、３本ロールミルで混練
して作成した。またＡｇ粉末１００ｗｔ％、平均粒径３
μｍの硼珪酸ガラス粉末１０ｗｔ％とエチルセルロース
とペンタンジオールモノイソブチレートを適量加え、３
本ロールミルで混練して内層導体とビアホール導体を作
成した。
【００４７】次いで、グリーンシート上に導電性ペース
トをスクリーン印刷法で印刷し、中空シリカガラス含有
グリーンシートを表裏の最外層になるように５枚重ね合
わせて加熱圧着した後、９５０℃で焼成した。
トをスクリーン印刷法で印刷し、中空シリカガラス含有
グリーンシートを表裏の最外層になるように５枚重ね合
わせて加熱圧着した後、９５０℃で焼成した。
【００４８】中空シリカガラスの含有率を５５ｖｏｌ％
にすると前述の積層基体の中空シリカガラス含有の誘電
体層の断面のボイドが増え、ＨＨＢＴの耐湿試験をおこ
なうと、内層導体のマイグレーションが観察された。５
０ｖｏｌ％以下では、マイグレーションの発生は無かっ
た。
にすると前述の積層基体の中空シリカガラス含有の誘電
体層の断面のボイドが増え、ＨＨＢＴの耐湿試験をおこ
なうと、内層導体のマイグレーションが観察された。５
０ｖｏｌ％以下では、マイグレーションの発生は無かっ
た。
【００４９】
【発明の効果】本発明によれば、所定誘電体率の誘電体
層の少なくとも１層を、他の誘電体層の誘電率に比較し
て、低誘電率の誘電体層を形成することができる。しか
しも、低誘電率の誘電体層には、低温焼成で比較的安定
な中空シリカを有しており、また、各誘電体層が実質的
に同一の誘電体材料から構成されているため、各誘電体
層間での熱膨張係数や焼成過程における焼結収縮挙動も
全く同一にできる。また、その誘電体層間の接合強度の
劣化を有効に抑えることができる。
層の少なくとも１層を、他の誘電体層の誘電率に比較し
て、低誘電率の誘電体層を形成することができる。しか
しも、低誘電率の誘電体層には、低温焼成で比較的安定
な中空シリカを有しており、また、各誘電体層が実質的
に同一の誘電体材料から構成されているため、各誘電体
層間での熱膨張係数や焼成過程における焼結収縮挙動も
全く同一にできる。また、その誘電体層間の接合強度の
劣化を有効に抑えることができる。
【００５０】これより、高周波回路を具備させるにあた
り、設計自由度が高く、信頼性の高い積層回路基板とな
る。また、基板のねり反りの少ない積層回路基板であ
る。
り、設計自由度が高く、信頼性の高い積層回路基板とな
る。また、基板のねり反りの少ない積層回路基板であ
る。
【図１】本発明に係る積層回路基板の断面図である。
１０・・・・積層回路基板 １・・・・・積層基体 １ａ〜１ｄ・・・誘電体層 １ａ、１ｄ・・・中空シリカガラスを含有する誘電体層 １ｂ、１ｃ・・・中空シリカガラスを含有しない誘電体
層 ２・・・・・・表面配線層 ３・・・・・内部配線 ４・・・・・ビアホール導体
層 ２・・・・・・表面配線層 ３・・・・・内部配線 ４・・・・・ビアホール導体
Claims (1)
- 【請求項１】 複数の誘電体層が積層一体化した積層基
体内に、Ａｇ系又はＣｕ系金属材料を主成分とする内部
配線が形成されてなる積層回路基板において、 前記誘電体層の少なくとも１つに中空状シリカガラスを
含有させて誘電率が、他の誘電体層の誘電率よりも低く
したことを特徴とする積層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000095465A JP2001284489A (ja) | 2000-03-30 | 2000-03-30 | 積層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000095465A JP2001284489A (ja) | 2000-03-30 | 2000-03-30 | 積層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284489A true JP2001284489A (ja) | 2001-10-12 |
Family
ID=18610365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000095465A Pending JP2001284489A (ja) | 2000-03-30 | 2000-03-30 | 積層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001284489A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10161101A1 (de) * | 2001-12-12 | 2003-03-13 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
| KR102127578B1 (ko) * | 2018-12-28 | 2020-06-26 | 한국세라믹기술원 | 초저온 동시소성 세라믹스/글라스 복합체 및 그 제조방법 |
-
2000
- 2000-03-30 JP JP2000095465A patent/JP2001284489A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10161101A1 (de) * | 2001-12-12 | 2003-03-13 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
| KR102127578B1 (ko) * | 2018-12-28 | 2020-06-26 | 한국세라믹기술원 | 초저온 동시소성 세라믹스/글라스 복합체 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| KR100744855B1 (ko) | 높은 열적 사이클 전도체 시스템 | |
| JP2002043757A (ja) | 多層基板及びその製造方法 | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JP2001284489A (ja) | 積層回路基板 | |
| JP2001291959A (ja) | 多層セラミック基板の製造方法および銅系導電性ペースト | |
| JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JP3666308B2 (ja) | 導電性ペーストおよびセラミック電子部品 | |
| JP2003224338A (ja) | ガラスセラミック配線基板 | |
| JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2001284754A (ja) | ガラスセラミック回路基板 | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| JP2004083373A (ja) | 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造 | |
| JP3190111B2 (ja) | 多層配線基板および誘電体層材料 | |
| JPH11186727A (ja) | 配線基板およびその製造方法 | |
| JP2002076609A (ja) | 回路基板 | |
| JP2004031699A (ja) | セラミック回路基板及びその製造方法 | |
| JP2010232257A (ja) | 多層配線基板 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| JP2002141646A (ja) | 回路基板 | |
| JPH10256730A (ja) | 多層セラミック基板 | |
| JP2000049431A (ja) | セラミック回路基板 | |
| JP3905991B2 (ja) | ガラスセラミック配線基板 | |
| JP2000022294A (ja) | 電子部品回路基板 | |
| JP3934910B2 (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |