JP2001244368A - 電気素子内蔵配線基板 - Google Patents
電気素子内蔵配線基板Info
- Publication number
- JP2001244368A JP2001244368A JP2000054000A JP2000054000A JP2001244368A JP 2001244368 A JP2001244368 A JP 2001244368A JP 2000054000 A JP2000054000 A JP 2000054000A JP 2000054000 A JP2000054000 A JP 2000054000A JP 2001244368 A JP2001244368 A JP 2001244368A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- electric element
- built
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【課題】絶縁基板内部に電気素子を内蔵してなる配線基
板において、基板表面に半導体素子などをフリップチッ
プ実装可能であって、内蔵された電気素子と配線基板に
設けられた配線回路層との接続信頼性に優れ、電気素子
による機能を損なわない電気素子内蔵配線基板を得る。 【解決手段】絶縁基板１の表面および／または内部に配
線回路層８を形成してなり、絶縁基板１内に電気素子３
を内蔵してなる配線基板Ａであって、絶縁基板１が、熱
硬化性樹脂と無機フィラーとの混合物からなる第１の絶
縁層１ａと、繊維体中に熱硬化性樹脂を含浸してなる第
２の絶縁層１ｂとの積層構造体からなり、コンデンサ素
子などの電気素子３を第１の絶縁層１ａ内に内蔵してな
るとともに、第２の絶縁層１ｂを絶縁基板１の最表面に
配置する。
板において、基板表面に半導体素子などをフリップチッ
プ実装可能であって、内蔵された電気素子と配線基板に
設けられた配線回路層との接続信頼性に優れ、電気素子
による機能を損なわない電気素子内蔵配線基板を得る。 【解決手段】絶縁基板１の表面および／または内部に配
線回路層８を形成してなり、絶縁基板１内に電気素子３
を内蔵してなる配線基板Ａであって、絶縁基板１が、熱
硬化性樹脂と無機フィラーとの混合物からなる第１の絶
縁層１ａと、繊維体中に熱硬化性樹脂を含浸してなる第
２の絶縁層１ｂとの積層構造体からなり、コンデンサ素
子などの電気素子３を第１の絶縁層１ａ内に内蔵してな
るとともに、第２の絶縁層１ｂを絶縁基板１の最表面に
配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩチップなど
の電子部品を表面に実装可能であり、絶縁基板の内部に
コンデンサなどの電気素子を内蔵した電気素子内蔵配線
基板に関するものである。
の電子部品を表面に実装可能であり、絶縁基板の内部に
コンデンサなどの電気素子を内蔵した電気素子内蔵配線
基板に関するものである。
【０００２】
【従来技術】近年、通信機器の普及に伴い、高速動作が
求められる電子機器が広く使用されるようになり、さら
にこれに伴って高速動作が可能なパッケージが求められ
ている。このような高速動作を行うために、コンデンサ
等の受動性の電気素子を絶縁基板内部に内蔵させて、受
動性電気素子および配線部のインダクタンスを低減する
ことが必要とされている。
求められる電子機器が広く使用されるようになり、さら
にこれに伴って高速動作が可能なパッケージが求められ
ている。このような高速動作を行うために、コンデンサ
等の受動性の電気素子を絶縁基板内部に内蔵させて、受
動性電気素子および配線部のインダクタンスを低減する
ことが必要とされている。
【０００３】このような問題に対処する方法として、例
えば、特開平１１−２２０２６２号には、回路部品内蔵
モジュールおよびその製造方法において、絶縁基板を構
成する絶縁層をすべて無機フィラーと熱硬化性樹脂とを
含む混合物によって形成した配線基板が提案されてい
る。
えば、特開平１１−２２０２６２号には、回路部品内蔵
モジュールおよびその製造方法において、絶縁基板を構
成する絶縁層をすべて無機フィラーと熱硬化性樹脂とを
含む混合物によって形成した配線基板が提案されてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、この特
開平１１−２２０２６２号の回路基板では、基板の絶対
強度が弱く、また、剛性が低いために、例えば、配線基
板表面に半導体素子をフリップチップ工法により実装す
る場合、配線基板が変形し、フリップチップ部が反って
しまう問題があった。
開平１１−２２０２６２号の回路基板では、基板の絶対
強度が弱く、また、剛性が低いために、例えば、配線基
板表面に半導体素子をフリップチップ工法により実装す
る場合、配線基板が変形し、フリップチップ部が反って
しまう問題があった。
【０００５】また、強度を高める方法として、絶縁基板
をガラスクロスに樹脂を含浸させたいわゆるプリプレグ
によって絶縁基板を構成することも提案されている。し
かしながら、繊維体としてはガラスなど非常に限られた
物質からなり、そのためにこのプリプレグ内に内蔵させ
たコンデンサ素子などの電気素子との熱膨張差が大きく
なる場合があり、その結果、電気素子と配線基板内の配
線回路層との接続性が変化したり、両者の熱膨張差によ
って発生する応力によって配線基板が変形し、そのため
に、配線基板表面の平坦性が失われ、半導体素子をフリ
ップチップ実装することができないという問題があっ
た。
をガラスクロスに樹脂を含浸させたいわゆるプリプレグ
によって絶縁基板を構成することも提案されている。し
かしながら、繊維体としてはガラスなど非常に限られた
物質からなり、そのためにこのプリプレグ内に内蔵させ
たコンデンサ素子などの電気素子との熱膨張差が大きく
なる場合があり、その結果、電気素子と配線基板内の配
線回路層との接続性が変化したり、両者の熱膨張差によ
って発生する応力によって配線基板が変形し、そのため
に、配線基板表面の平坦性が失われ、半導体素子をフリ
ップチップ実装することができないという問題があっ
た。
【０００６】従って、本発明は、絶縁基板の内部にコン
デンサなどの電気素子を内蔵してなる配線基板におい
て、基板表面に半導体素子などをフリップチップ実装す
る場合においても優れた実装性と実装信頼性を具備する
とともに、内蔵された電気素子と配線基板に設けられた
配線回路層との接続信頼性に優れた電気素子内蔵配線基
板を得ることを目的とするものである。
デンサなどの電気素子を内蔵してなる配線基板におい
て、基板表面に半導体素子などをフリップチップ実装す
る場合においても優れた実装性と実装信頼性を具備する
とともに、内蔵された電気素子と配線基板に設けられた
配線回路層との接続信頼性に優れた電気素子内蔵配線基
板を得ることを目的とするものである。
【０００７】
【課題を解決するための手段】本発明者らは、絶縁基板
の内部に、コンデンサ素子などの電気素子を内蔵すると
ともに、前記絶縁基板の表面に電子部品を搭載する搭載
面を具備してなる電気素子内蔵配線基板における上記の
課題に対して検討を重ねた結果、絶縁基板を熱硬化性樹
脂と無機フィラーとの混合物からなる第１の絶縁層と、
繊維体中に熱硬化性樹脂を含浸してなる第２の絶縁層と
の積層構造体によって構成し、前記第１の絶縁層中に空
隙部を形成し、該空隙部内に電気素子を内蔵するととも
に、前記第２の絶縁層を前記絶縁基板の最表面に配置
し、電気素子と前記第１の絶縁層との熱膨張差を７×１
０-6／℃以下とすることによって上記目的が達成され
る。
の内部に、コンデンサ素子などの電気素子を内蔵すると
ともに、前記絶縁基板の表面に電子部品を搭載する搭載
面を具備してなる電気素子内蔵配線基板における上記の
課題に対して検討を重ねた結果、絶縁基板を熱硬化性樹
脂と無機フィラーとの混合物からなる第１の絶縁層と、
繊維体中に熱硬化性樹脂を含浸してなる第２の絶縁層と
の積層構造体によって構成し、前記第１の絶縁層中に空
隙部を形成し、該空隙部内に電気素子を内蔵するととも
に、前記第２の絶縁層を前記絶縁基板の最表面に配置
し、電気素子と前記第１の絶縁層との熱膨張差を７×１
０-6／℃以下とすることによって上記目的が達成され
る。
【０００８】即ち、電気素子を熱硬化性樹脂と無機フィ
ラーとの混合物からなる第１の絶縁層に内蔵させること
によって、この絶縁体がフィラーの種類、量などによっ
て絶縁層の熱膨張係数を容易に変えることができるため
に、内蔵する電気素子の熱膨張係数に容易に整合させる
ことができる。そのために、熱膨張差に起因する応力の
発生を抑制し、配線基板の変形や配線基板の配線回路層
と電気素子との接続信頼性を高めることができる。
ラーとの混合物からなる第１の絶縁層に内蔵させること
によって、この絶縁体がフィラーの種類、量などによっ
て絶縁層の熱膨張係数を容易に変えることができるため
に、内蔵する電気素子の熱膨張係数に容易に整合させる
ことができる。そのために、熱膨張差に起因する応力の
発生を抑制し、配線基板の変形や配線基板の配線回路層
と電気素子との接続信頼性を高めることができる。
【０００９】しかし、熱硬化性樹脂と無機フィラーとの
混合物からなる第１の絶縁層のみよって絶縁基板を構成
すると、基板全体の強度が低く、特に表面の平坦性も損
なわれやすい。そこで、本発明によれば、この熱硬化性
樹脂と無機フィラーとの混合物からなる絶縁層の上面あ
るいは下面に、繊維体中に熱硬化性樹脂を含浸してなる
第２の絶縁層を積層することによって、第１の絶縁層に
よる強度の低下を抑制するとともに、配線基板の表面の
平坦性をも向上し、半導体素子などののフリップチップ
実装する場合においても十分に適用できる配線基板を得
ることができる。
混合物からなる第１の絶縁層のみよって絶縁基板を構成
すると、基板全体の強度が低く、特に表面の平坦性も損
なわれやすい。そこで、本発明によれば、この熱硬化性
樹脂と無機フィラーとの混合物からなる絶縁層の上面あ
るいは下面に、繊維体中に熱硬化性樹脂を含浸してなる
第２の絶縁層を積層することによって、第１の絶縁層に
よる強度の低下を抑制するとともに、配線基板の表面の
平坦性をも向上し、半導体素子などののフリップチップ
実装する場合においても十分に適用できる配線基板を得
ることができる。
【００１０】特に、上記の構成において、前記第１の絶
縁層が、熱硬化性樹脂を３０〜６５体積％と、無機フィ
ラーを３５〜７０体積％の割合で含有することが望まし
く、前記無機フィラーが、ＳｉＯ2、Ａｌ2Ｏ3、ＡｌＮ
およびＳｉ3Ｎ4から選ばれる少なくとも１種であること
が望ましい。
縁層が、熱硬化性樹脂を３０〜６５体積％と、無機フィ
ラーを３５〜７０体積％の割合で含有することが望まし
く、前記無機フィラーが、ＳｉＯ2、Ａｌ2Ｏ3、ＡｌＮ
およびＳｉ3Ｎ4から選ばれる少なくとも１種であること
が望ましい。
【００１１】また、前記第１の絶縁層および第２の絶縁
層中の熱硬化性樹脂としては、ポリフェニレンエーテル
系樹脂、エポキシ系樹脂、シアネート系樹脂から選ばれ
る少なくとも１種が好適に用いられる。
層中の熱硬化性樹脂としては、ポリフェニレンエーテル
系樹脂、エポキシ系樹脂、シアネート系樹脂から選ばれ
る少なくとも１種が好適に用いられる。
【００１２】さらに、前記電気素子としては、積層セラ
ミックコンデンサを内蔵させることによって信号のノイ
ズ除去を行なうことができる。
ミックコンデンサを内蔵させることによって信号のノイ
ズ除去を行なうことができる。
【００１３】また、前記第１の絶縁層および／または前
記第２の絶縁層に、金属粉末を充填したビアホール導体
が形成されてなることによって配線基板の小型化を図る
ことができる。
記第２の絶縁層に、金属粉末を充填したビアホール導体
が形成されてなることによって配線基板の小型化を図る
ことができる。
【００１４】
【発明の実施の形態】本発明の電気素子内蔵配線基板の
一実施例における概略断面図を示す図１をもとに詳細に
説明する。本発明における配線基板Ａは、絶縁基板１の
内部にキャビティ２が形成されており、そのキャビティ
２内にコンデンサ素子３が内蔵されている。また、配線
基板Ａのコンデンサ素子３が内蔵される直上には、電子
部品として半導体素子４が実装されている。
一実施例における概略断面図を示す図１をもとに詳細に
説明する。本発明における配線基板Ａは、絶縁基板１の
内部にキャビティ２が形成されており、そのキャビティ
２内にコンデンサ素子３が内蔵されている。また、配線
基板Ａのコンデンサ素子３が内蔵される直上には、電子
部品として半導体素子４が実装されている。
【００１５】本発明において、配線基板Ａにおける絶縁
基板１は、コンデンサ素子３を内蔵する部分が熱硬化性
樹脂と無機フィラーとの混合物からなる第１の絶縁層
（以下、単にＣＰＣ層という。）１ａによって構成され
ており、絶縁基板１の半導体素子４が実装される表面
側、および／またはハンダボールパッドや接続ピンなど
の接続端子が配設される裏面側に、少なくとも１層以上
の繊維体中に熱硬化性樹脂を含浸してなる第２の絶縁層
（以下、単にプリプレグ層という。）１ｂが積層形成さ
れている。 （ＣＰＣ層）コンデンサ素子３を内蔵するＣＰＣ層１ａ
は、熱硬化性樹脂と無機質フィラーとの複合体からなる
ものであるが、無機フィラーには、例えば、ＳｉＯ2、
Ａｌ2Ｏ3、ＡｌＮおよびＳｉ3Ｎ4の群から選ばれる少な
くとも１種を好適に用いることができる。無機フィラー
は熱硬化性樹脂に対して、３５〜７０体積％の割合で含
有させることが望ましく、用いる無機フィラーの平均粒
径は１．０〜２０μｍの範囲が最適である。このＣＰＣ
層は、１層当たりの厚みが５０〜１５０μｍ程度であっ
て、内蔵するコンデンサ素子などの電気素子の大きさに
応じて適宜積層されて所定の厚みに形成されている。
基板１は、コンデンサ素子３を内蔵する部分が熱硬化性
樹脂と無機フィラーとの混合物からなる第１の絶縁層
（以下、単にＣＰＣ層という。）１ａによって構成され
ており、絶縁基板１の半導体素子４が実装される表面
側、および／またはハンダボールパッドや接続ピンなど
の接続端子が配設される裏面側に、少なくとも１層以上
の繊維体中に熱硬化性樹脂を含浸してなる第２の絶縁層
（以下、単にプリプレグ層という。）１ｂが積層形成さ
れている。 （ＣＰＣ層）コンデンサ素子３を内蔵するＣＰＣ層１ａ
は、熱硬化性樹脂と無機質フィラーとの複合体からなる
ものであるが、無機フィラーには、例えば、ＳｉＯ2、
Ａｌ2Ｏ3、ＡｌＮおよびＳｉ3Ｎ4の群から選ばれる少な
くとも１種を好適に用いることができる。無機フィラー
は熱硬化性樹脂に対して、３５〜７０体積％の割合で含
有させることが望ましく、用いる無機フィラーの平均粒
径は１．０〜２０μｍの範囲が最適である。このＣＰＣ
層は、１層当たりの厚みが５０〜１５０μｍ程度であっ
て、内蔵するコンデンサ素子などの電気素子の大きさに
応じて適宜積層されて所定の厚みに形成されている。
【００１６】また、このＣＰＣ層は、熱膨張係数を任意
に制御できる利点を生かし、内蔵する電気素子との−６
５〜２５０℃の熱膨張差を７×１０-6／℃以下、特に
５．５以下とすることが必要である。これは、ＣＰＣ層
に電気素子を内蔵してもこの熱膨張差が大きいとこの熱
膨張差によって発生する応力が大きくなり、これによっ
て配線基板の変形などによってフリップチッフ゜実装が難し
く、また電気素子と配線基板内の配線回路層との接続性
が損なわれてしまい、電気素子による特性が得られない
ためである。 （プリプレグ層）一方、プリプレグ層１ｂは、繊維体と
この繊維体に熱硬化性樹脂が含浸されたものであり、１
層あたりの厚さは約１５０μｍ以下であり、繊維体が４
０〜６０体積％、熱硬化性樹脂が６０〜４０体積％の割
合からなる。
に制御できる利点を生かし、内蔵する電気素子との−６
５〜２５０℃の熱膨張差を７×１０-6／℃以下、特に
５．５以下とすることが必要である。これは、ＣＰＣ層
に電気素子を内蔵してもこの熱膨張差が大きいとこの熱
膨張差によって発生する応力が大きくなり、これによっ
て配線基板の変形などによってフリップチッフ゜実装が難し
く、また電気素子と配線基板内の配線回路層との接続性
が損なわれてしまい、電気素子による特性が得られない
ためである。 （プリプレグ層）一方、プリプレグ層１ｂは、繊維体と
この繊維体に熱硬化性樹脂が含浸されたものであり、１
層あたりの厚さは約１５０μｍ以下であり、繊維体が４
０〜６０体積％、熱硬化性樹脂が６０〜４０体積％の割
合からなる。
【００１７】繊維体としては、ガラス、アラミド樹脂の
群から選ばれる少なくとも１種が用いられる。なお繊維
体の線径は１０μｍ以下であることが強度を高める上で
望ましい。
群から選ばれる少なくとも１種が用いられる。なお繊維
体の線径は１０μｍ以下であることが強度を高める上で
望ましい。
【００１８】また、この繊維体は均一に分散してなるも
のでもよいが、基板の剛性を高める上では、織布または
不織布からなることが望ましい。
のでもよいが、基板の剛性を高める上では、織布または
不織布からなることが望ましい。
【００１９】上記のＣＰＣ層およびプリプレグ層に含ま
れる熱硬化性樹脂としては、ＡＰＰＥ（アリル化ポリフ
ェニレンエーテル）樹脂、エポキシ系樹脂およびシアネ
ート系樹脂の群から選ばれる少なくとも１種が好まし
い。ＡＰＰＥ樹脂は比誘電率が低く、誘電損失が低く、
吸水率が低く、さらに、ガラス転移点が高いために、特
に高耐熱性であることから、特に好ましい。さらに、混
合物はフィラーとのぬれ性を改善するために分散剤やカ
ップリング剤を含んでもよい。
れる熱硬化性樹脂としては、ＡＰＰＥ（アリル化ポリフ
ェニレンエーテル）樹脂、エポキシ系樹脂およびシアネ
ート系樹脂の群から選ばれる少なくとも１種が好まし
い。ＡＰＰＥ樹脂は比誘電率が低く、誘電損失が低く、
吸水率が低く、さらに、ガラス転移点が高いために、特
に高耐熱性であることから、特に好ましい。さらに、混
合物はフィラーとのぬれ性を改善するために分散剤やカ
ップリング剤を含んでもよい。
【００２０】ＣＰＣ層中に内蔵されるコンデンサ素子３
は、２つ以上の正電極と２つ以上の負電極を具備するも
のが好適である。このようなコンデンサ素子３の一例を
図２の概略斜視図に示した。
は、２つ以上の正電極と２つ以上の負電極を具備するも
のが好適である。このようなコンデンサ素子３の一例を
図２の概略斜視図に示した。
【００２１】この図２のコンデンサ素子３は、ＢａＴｉ
Ｏ3を主成分とするセラミック誘電体層５を積層して形
成された直方状の積層体からなる積層型セラミックコン
デンサからなるものであって、その積層体の外表面に
は、４つの正電極６ａと４つの負電極６ｂとが独立して
均等に配置形成されている。図２（ａ）のコンデンサ素
子においては、負電極６ｂは各辺の中央部に、正電極６
ａは、各角部に形成されている。
Ｏ3を主成分とするセラミック誘電体層５を積層して形
成された直方状の積層体からなる積層型セラミックコン
デンサからなるものであって、その積層体の外表面に
は、４つの正電極６ａと４つの負電極６ｂとが独立して
均等に配置形成されている。図２（ａ）のコンデンサ素
子においては、負電極６ｂは各辺の中央部に、正電極６
ａは、各角部に形成されている。
【００２２】また、積層体の各セラミック誘電体層５間
には、図２（ｂ）に示されるようなパターンの正極用内
部電極７ａと図２（ｃ）に示されるようなパターンの負
極用内部電極７ｂとが交互に形成されており、正極用内
部電極７ａは、正電極６ａと、負極用内部電極７ｂは負
電極６ｂと積層体の端面でそれぞれ電気的に接続されて
いる。
には、図２（ｂ）に示されるようなパターンの正極用内
部電極７ａと図２（ｃ）に示されるようなパターンの負
極用内部電極７ｂとが交互に形成されており、正極用内
部電極７ａは、正電極６ａと、負極用内部電極７ｂは負
電極６ｂと積層体の端面でそれぞれ電気的に接続されて
いる。
【００２３】一方、ＣＰＣ層１ａ中に内蔵された上記の
構造のコンデンサ素子３の電子部品搭載面表面との間の
プリプレグ層１ｂには、第１の導体層８、および第２の
導体層９が形成されている。そして、この第１の導体層
８は、図３（ａ）のパターン図に示すように、コンデン
サ素子３の４つの正電極６ａと、この正電極６ａから直
上に絶縁層を垂直に貫通して形成されたビアホール導体
１０を介して電気的に接続されている。
構造のコンデンサ素子３の電子部品搭載面表面との間の
プリプレグ層１ｂには、第１の導体層８、および第２の
導体層９が形成されている。そして、この第１の導体層
８は、図３（ａ）のパターン図に示すように、コンデン
サ素子３の４つの正電極６ａと、この正電極６ａから直
上に絶縁層を垂直に貫通して形成されたビアホール導体
１０を介して電気的に接続されている。
【００２４】また、同様に、第２の導体層９は、図３
（ｂ）に示すパターン図に示すように、コンデンサ素子
３の４つの負電極６ｂと、この負電極６ｂから直上に絶
縁層を垂直に貫通して形成されたビアホール導体１１を
介して電気的に接続されている。なお、第１の導体層８
には、負電極６ｂと第２の導体層９とを接続するビアホ
ール導体１１と接触しないように導体が形成された開口
１２が形成されている。
（ｂ）に示すパターン図に示すように、コンデンサ素子
３の４つの負電極６ｂと、この負電極６ｂから直上に絶
縁層を垂直に貫通して形成されたビアホール導体１１を
介して電気的に接続されている。なお、第１の導体層８
には、負電極６ｂと第２の導体層９とを接続するビアホ
ール導体１１と接触しないように導体が形成された開口
１２が形成されている。
【００２５】そして、コンデンサ素子３の正電極６ａと
接続された第１の導体層８には、さらに、電子部品搭載
面にかけてビアホール導体１３が形成されており、基板
表面に設けられた正電極用ランド１４と接続されてお
り、また同様に、コンデンサ素子３の負電極６ｂと接続
された第２の導体層９には、さらに、電子部品搭載面に
かけてビアホール導体１５が形成されており、基板表面
に設けられた負電極用ランド１６と接続されている。
接続された第１の導体層８には、さらに、電子部品搭載
面にかけてビアホール導体１３が形成されており、基板
表面に設けられた正電極用ランド１４と接続されてお
り、また同様に、コンデンサ素子３の負電極６ｂと接続
された第２の導体層９には、さらに、電子部品搭載面に
かけてビアホール導体１５が形成されており、基板表面
に設けられた負電極用ランド１６と接続されている。
【００２６】そして、絶縁基板１の表面に搭載された半
導体素子４のバンプと、前記正電極用ランド１４および
負電極用ランド１６と電気的に接続されている。 （製造方法）次に本発明の電気素子内蔵配線基板の製造
方法について説明する。まず、ＣＰｃ層形成用として、
エポキシ系樹脂、ポリフェニレンエーテル樹脂などの熱
硬化性樹脂とシリカ、アルミナなどの無機質フィラーと
の混合材料からなる未硬化状態の絶縁シートを作製す
る。また、プリプレグ層用として、ガラス繊維やアラミ
ド繊維などの織布または不織布からなる繊維体にエポキ
シ樹脂などの熱硬化性樹脂を含浸した、未硬化状態の絶
縁シートを作製する。
導体素子４のバンプと、前記正電極用ランド１４および
負電極用ランド１６と電気的に接続されている。 （製造方法）次に本発明の電気素子内蔵配線基板の製造
方法について説明する。まず、ＣＰｃ層形成用として、
エポキシ系樹脂、ポリフェニレンエーテル樹脂などの熱
硬化性樹脂とシリカ、アルミナなどの無機質フィラーと
の混合材料からなる未硬化状態の絶縁シートを作製す
る。また、プリプレグ層用として、ガラス繊維やアラミ
ド繊維などの織布または不織布からなる繊維体にエポキ
シ樹脂などの熱硬化性樹脂を含浸した、未硬化状態の絶
縁シートを作製する。
【００２７】そして、まず図４の工程図に示すように、
上記ＣＰＣ層絶縁シート２０に対して、コンデンサ素子
を内蔵するキャビティ２１をパンチングなどによって形
成する（ａ）。一方、プリプレグ層絶縁シート２２に対
してレーザー加工法により、ビアホール２３を形成し、
そのビアホール２３にＣｕ粉末などの導電性粉末を含有
する導電性ペーストを充填してビアホール導体２４を形
成する（ｂ）。その後、このプリプレグ層絶縁シート２
２の表面に、導体層２５を形成する（ｃ）。この導体層
２５は例えば、Ｃｕ箔、Ａｌ箔などの金属箔をに絶縁シ
ートの表面に貼着した後、レジスト塗布、露光、現像、
エッチング、レジスト除去の工程によって所定のパター
ンの導体層を形成する方法、またはあらかじめ、樹脂フ
ィルムの表面に前記金属箔を貼着して上記と同様にして
所定のパターンの導体層を形成したものを前記絶縁シー
トの表面に転写する方法がある。このうち、後者の方法
は、絶縁シートがエッチング液などにさらされることが
なく、絶縁シートが劣化することがない点で後者の方が
好適である。
上記ＣＰＣ層絶縁シート２０に対して、コンデンサ素子
を内蔵するキャビティ２１をパンチングなどによって形
成する（ａ）。一方、プリプレグ層絶縁シート２２に対
してレーザー加工法により、ビアホール２３を形成し、
そのビアホール２３にＣｕ粉末などの導電性粉末を含有
する導電性ペーストを充填してビアホール導体２４を形
成する（ｂ）。その後、このプリプレグ層絶縁シート２
２の表面に、導体層２５を形成する（ｃ）。この導体層
２５は例えば、Ｃｕ箔、Ａｌ箔などの金属箔をに絶縁シ
ートの表面に貼着した後、レジスト塗布、露光、現像、
エッチング、レジスト除去の工程によって所定のパター
ンの導体層を形成する方法、またはあらかじめ、樹脂フ
ィルムの表面に前記金属箔を貼着して上記と同様にして
所定のパターンの導体層を形成したものを前記絶縁シー
トの表面に転写する方法がある。このうち、後者の方法
は、絶縁シートがエッチング液などにさらされることが
なく、絶縁シートが劣化することがない点で後者の方が
好適である。
【００２８】そして、ＣＰＣ層用絶縁シート２０のキャ
ビティ２１内にコンデンサ素子２６を設置するととも
に、この絶縁シート２０の上下に、前記（ｂ）（ｃ）の
製造方法を応用して前記ビアホール導体２７や導体層２
８、半導体素子との接続用パッド２９を形成したプリプ
レグ層用絶縁シート３０ａ、３０ｂ、３０ｃ、３０ｄ、
３０ｅを積層し、この積層物を前記ＣＰＣ用絶縁シート
およびプリプレグ層絶縁シート中の熱硬化性樹脂が硬化
するに充分な温度で加熱することにより、図１に示した
ようなコンデンサ素子を内蔵した配線基板を作製するこ
とができる。
ビティ２１内にコンデンサ素子２６を設置するととも
に、この絶縁シート２０の上下に、前記（ｂ）（ｃ）の
製造方法を応用して前記ビアホール導体２７や導体層２
８、半導体素子との接続用パッド２９を形成したプリプ
レグ層用絶縁シート３０ａ、３０ｂ、３０ｃ、３０ｄ、
３０ｅを積層し、この積層物を前記ＣＰＣ用絶縁シート
およびプリプレグ層絶縁シート中の熱硬化性樹脂が硬化
するに充分な温度で加熱することにより、図１に示した
ようなコンデンサ素子を内蔵した配線基板を作製するこ
とができる。
【００２９】なお、ＣＰＣ層用絶縁シート２０内に配設
されたコンデンサ素子２６の正電極および負電極とプリ
プレグ層用絶縁シート３０のビアホール導体２７との電
気的な接続を行なうために、ビアホール導体２７のコン
デンサ素子２６との接続部および／またはコンデンサ素
子２６の正電極および負電極表面に熱硬化温度で溶融可
能な半田を塗布しておくことによって、コンデンサ素子
とビアホール導体との接続を確実に行なうことができ
る。
されたコンデンサ素子２６の正電極および負電極とプリ
プレグ層用絶縁シート３０のビアホール導体２７との電
気的な接続を行なうために、ビアホール導体２７のコン
デンサ素子２６との接続部および／またはコンデンサ素
子２６の正電極および負電極表面に熱硬化温度で溶融可
能な半田を塗布しておくことによって、コンデンサ素子
とビアホール導体との接続を確実に行なうことができ
る。
【００３０】
【実施例】実施例 （１）ＢａＴｉＯ3系の複数のセラミック誘電体シート
の表面に、Ａｇ−Ｐｄの金属ペーストを用いて図２に示
したような正極用内部電極や負極用内部電極のパターン
をスクリーン印刷した。その後、それらのシートを温度
５５℃、圧力１５０ｋｇ／ｃｍ2下で積層密着させ、グ
リーンの状態でカッターを用いて切断した後、大気雰囲
気１２２０℃の温度において焼成してコンデンサ素体を
作製した。そして、このコンデンサ素体の外表面に、Ａ
ｇ−Ｐｄのペーストを正電極形成部および負電極形成部
に塗布して温度８５０℃で焼き付け、複数の正電極およ
び負電極を具備する図２で示したような８端子の積層セ
ラミックコンデンサを作製した。
の表面に、Ａｇ−Ｐｄの金属ペーストを用いて図２に示
したような正極用内部電極や負極用内部電極のパターン
をスクリーン印刷した。その後、それらのシートを温度
５５℃、圧力１５０ｋｇ／ｃｍ2下で積層密着させ、グ
リーンの状態でカッターを用いて切断した後、大気雰囲
気１２２０℃の温度において焼成してコンデンサ素体を
作製した。そして、このコンデンサ素体の外表面に、Ａ
ｇ−Ｐｄのペーストを正電極形成部および負電極形成部
に塗布して温度８５０℃で焼き付け、複数の正電極およ
び負電極を具備する図２で示したような８端子の積層セ
ラミックコンデンサを作製した。
【００３１】なお、このコンデンサ素子は、−６５〜２
５０℃における熱膨張係数が１０．２×１０-6／℃、寸
法が１．６×１．６×０．５９（ｍｍ3）、静電容量が
０．２２μＦ、自己インダクタンスが８０（ｐＨ）であ
り、４箇所の正電極と４箇所の負電極とが形成されたも
のである。 （２）ＰＰＥ（ポリフェニレンエーテル）樹脂に対しシ
リカ粉末５０体積％の割合となるように、ワニス状態の
樹脂と粉末を混合しドクターブレード法により、厚さ１
５０μｍの複数の絶縁シートＡを作製し、それらの絶縁
シートＡに、炭酸ガスレーザーによるトレパン加工によ
り、収納するコンデンサの大きさよりもわずかに大きい
縦１．６ｍｍ×横１．６ｍｍのキャビティを形成した。
５０℃における熱膨張係数が１０．２×１０-6／℃、寸
法が１．６×１．６×０．５９（ｍｍ3）、静電容量が
０．２２μＦ、自己インダクタンスが８０（ｐＨ）であ
り、４箇所の正電極と４箇所の負電極とが形成されたも
のである。 （２）ＰＰＥ（ポリフェニレンエーテル）樹脂に対しシ
リカ粉末５０体積％の割合となるように、ワニス状態の
樹脂と粉末を混合しドクターブレード法により、厚さ１
５０μｍの複数の絶縁シートＡを作製し、それらの絶縁
シートＡに、炭酸ガスレーザーによるトレパン加工によ
り、収納するコンデンサの大きさよりもわずかに大きい
縦１．６ｍｍ×横１．６ｍｍのキャビティを形成した。
【００３２】また、同じく、炭酸ガスレーザにより、ビ
アホールを形成し、そのビアホールにＣｕ粉末などの導
電性粉末を含有する導電性ペーストを充填してビアホー
ル導体を形成する。導体層と半導体素子のバンプと接続
するためのビアホール導体、およびコンデンサ素子と導
体層とを接続するためのビアホール導体として、表面に
銀をメッキした平均粒径が５μｍの銅粉末を含む導体ペ
ーストを充填してビアホール導体を形成した。なお、ビ
アホール導体としては、半導体素子のバンプの数に適合
して、２５２個のビアホール導体を形成した。 （３）Ａ−ＰＰＥ（熱硬化型ポリフェニレンエーテル）
樹脂（硬化温度＝２２０）５２〜６８体積％、ガラスク
ロス３２〜４８体積％のプリプレグからなる絶縁シート
Ｂを準備した。また、同じくプリプレグの一部に炭酸ガ
スレーザーによるトレパン加工によりビアホール２３を
形成し、そのビアホール２３にＣｕ粉末などの導電性粉
末を含有する導電性ペーストを充填してビアホール導体
２４を形成する。 （４）一方、ポリエチレンテレフタレート（ＰＥＴ）樹
脂からなる転写シートの表面に接着剤を塗布し、厚さ１
２μｍ、表面粗さ０．８μｍの銅箔を一面に接着した。
そして、フォトレジスト（ドライフィルム）を塗布し露
光現像を行った後、これを塩化第二鉄溶液中に浸漬して
非パターン部をエッチング除去して正極用導体層および
負極用導体層を形成した。また、合わせて線幅が２０μ
ｍ、配線と配線との間隔が２０μｍの微細なパターンか
らなる配線回路層も形成した。 （５）そして、（３）で作製した絶縁シートＢの表面
に、転写シートの導体層側を絶縁シートＢに３０ｋｇ／
ｃｍ2の圧力で圧着した後、転写シートを剥がして、導
体層を絶縁シートＢに転写させた。 （６）次に、（２）で作製したキャビティが形成された
絶縁シートＡをコンデンサ素子の厚み分積層し、そのキ
ャビティ内に（１）で作製した積層セラミックコンデン
サチップを仮設置し、チップの周りの隙間にエポキシ樹
脂４０体積％、シリカ６０体積％を充填して仮固定し
た。 （７）そして、このコンデンサ素子を収納した絶縁シー
トＡの表面および裏面にに、（３）（４）を経て作製さ
れた導体層およびビアホール導体を有する絶縁シートＢ
を仮積層した。 （８）そして、この積層物を２２０℃で１時間加熱して
完全硬化させて多層配線基板を作製した。なお、加熱に
よる樹脂の流動で絶縁シートの空隙が収縮して絶縁層と
コンデンサチップとが密着しチップと絶縁層との隙間は
ほとんどなくなっていた。こうして全体厚みが１．２ｍ
ｍのコンデンサ内蔵配線基板を作製した。
アホールを形成し、そのビアホールにＣｕ粉末などの導
電性粉末を含有する導電性ペーストを充填してビアホー
ル導体を形成する。導体層と半導体素子のバンプと接続
するためのビアホール導体、およびコンデンサ素子と導
体層とを接続するためのビアホール導体として、表面に
銀をメッキした平均粒径が５μｍの銅粉末を含む導体ペ
ーストを充填してビアホール導体を形成した。なお、ビ
アホール導体としては、半導体素子のバンプの数に適合
して、２５２個のビアホール導体を形成した。 （３）Ａ−ＰＰＥ（熱硬化型ポリフェニレンエーテル）
樹脂（硬化温度＝２２０）５２〜６８体積％、ガラスク
ロス３２〜４８体積％のプリプレグからなる絶縁シート
Ｂを準備した。また、同じくプリプレグの一部に炭酸ガ
スレーザーによるトレパン加工によりビアホール２３を
形成し、そのビアホール２３にＣｕ粉末などの導電性粉
末を含有する導電性ペーストを充填してビアホール導体
２４を形成する。 （４）一方、ポリエチレンテレフタレート（ＰＥＴ）樹
脂からなる転写シートの表面に接着剤を塗布し、厚さ１
２μｍ、表面粗さ０．８μｍの銅箔を一面に接着した。
そして、フォトレジスト（ドライフィルム）を塗布し露
光現像を行った後、これを塩化第二鉄溶液中に浸漬して
非パターン部をエッチング除去して正極用導体層および
負極用導体層を形成した。また、合わせて線幅が２０μ
ｍ、配線と配線との間隔が２０μｍの微細なパターンか
らなる配線回路層も形成した。 （５）そして、（３）で作製した絶縁シートＢの表面
に、転写シートの導体層側を絶縁シートＢに３０ｋｇ／
ｃｍ2の圧力で圧着した後、転写シートを剥がして、導
体層を絶縁シートＢに転写させた。 （６）次に、（２）で作製したキャビティが形成された
絶縁シートＡをコンデンサ素子の厚み分積層し、そのキ
ャビティ内に（１）で作製した積層セラミックコンデン
サチップを仮設置し、チップの周りの隙間にエポキシ樹
脂４０体積％、シリカ６０体積％を充填して仮固定し
た。 （７）そして、このコンデンサ素子を収納した絶縁シー
トＡの表面および裏面にに、（３）（４）を経て作製さ
れた導体層およびビアホール導体を有する絶縁シートＢ
を仮積層した。 （８）そして、この積層物を２２０℃で１時間加熱して
完全硬化させて多層配線基板を作製した。なお、加熱に
よる樹脂の流動で絶縁シートの空隙が収縮して絶縁層と
コンデンサチップとが密着しチップと絶縁層との隙間は
ほとんどなくなっていた。こうして全体厚みが１．２ｍ
ｍのコンデンサ内蔵配線基板を作製した。
【００３３】そして、作製したコンデンサ内蔵配線基板
に対して以下の検討を行なった。
に対して以下の検討を行なった。
【００３４】そして、作製した基板全体の−６５〜２５
０℃の線熱膨張係数を測定した。また、Ａｕスタッドバ
ンプを形成したＳｉチップを約６０℃の加熱した基板に
フリップチップ実装し、基板のパッドとＳｉチップ側の
回路との周回した導通抵抗を測定し、導通の有無を確認
した。また、配線基板全体の機械的強度をインストロン
評価装置を用いて測定した。
０℃の線熱膨張係数を測定した。また、Ａｕスタッドバ
ンプを形成したＳｉチップを約６０℃の加熱した基板に
フリップチップ実装し、基板のパッドとＳｉチップ側の
回路との周回した導通抵抗を測定し、導通の有無を確認
した。また、配線基板全体の機械的強度をインストロン
評価装置を用いて測定した。
【００３５】さらに、インピーダンスアナライザを用い
て、周波数１．０ＭＨｚ〜１．８ＭＨｚにおいて、イン
ピーダンスの周波数特性を測定し、同時に、１ＭＨｚで
のコンデンサの容量値を測定し、そして、ｆ0＝１／
（２π（Ｌ・Ｃ）1/2）（式中、ｆ0：共振周波数（Ｈ
ｚ）、Ｃ：静電容量（Ｆ）、Ｌ：インダクタンス
（Ｈ））に基づいて、共振周波数からインダクタンスを
計算で求めた。
て、周波数１．０ＭＨｚ〜１．８ＭＨｚにおいて、イン
ピーダンスの周波数特性を測定し、同時に、１ＭＨｚで
のコンデンサの容量値を測定し、そして、ｆ0＝１／
（２π（Ｌ・Ｃ）1/2）（式中、ｆ0：共振周波数（Ｈ
ｚ）、Ｃ：静電容量（Ｆ）、Ｌ：インダクタンス
（Ｈ））に基づいて、共振周波数からインダクタンスを
計算で求めた。
【００３６】なお、この測定は、室温および熱衝撃試験
３００サイクル後におけるインピーダンスも測定した。
また、コンデンサ素子の上面の絶縁層の厚みを表１のよ
うに変えて特性の変化を測定した。熱衝撃試験は、炭酸
ガスを冷媒とし、電気ヒータを加熱源として圧力１ａｔ
ｍのチャンバー内で−５５〜１２５℃の温度サイクルを
５分毎のサイクルを１００回付与した。
３００サイクル後におけるインピーダンスも測定した。
また、コンデンサ素子の上面の絶縁層の厚みを表１のよ
うに変えて特性の変化を測定した。熱衝撃試験は、炭酸
ガスを冷媒とし、電気ヒータを加熱源として圧力１ａｔ
ｍのチャンバー内で−５５〜１２５℃の温度サイクルを
５分毎のサイクルを１００回付与した。
【００３７】比較例１ 実施例における（３）の熱硬化性樹脂と無機フィラーと
の混合物からなる絶縁シートのみを用いて配線基板を作
製し、上記と同様の評価を行った。
の混合物からなる絶縁シートのみを用いて配線基板を作
製し、上記と同様の評価を行った。
【００３８】比較例２ 実施例において、絶縁シートＡ、と絶縁シートＢとの配
置を全く逆にし、絶縁シートＢにコンデンサ素子を内蔵
させる以外は、全く同様にして配線基板を作製し、上記
と同様の評価を行った。
置を全く逆にし、絶縁シートＢにコンデンサ素子を内蔵
させる以外は、全く同様にして配線基板を作製し、上記
と同様の評価を行った。
【００３９】
【表１】
【００４０】表１の結果から明らかなように、本発明に
基づき、配線基板の表層部にプリプレグからなる絶縁層
と、コンデンサ素子を内蔵する内層部を無機フィラーと
熱硬化性樹脂との混合物からなる絶縁層（ＣＰＣ）によ
って形成した本発明の配線基板は、基板の機械的強度が
３００ＭＰａ以上と高く、しかもフリップチップ実装が
可能であった。また、コンデンサ素子によるインダクタ
ンスの変化についても、室温での初期特性と熱衝撃試験
後においても変化がなく、信頼性の高いものであった。
基づき、配線基板の表層部にプリプレグからなる絶縁層
と、コンデンサ素子を内蔵する内層部を無機フィラーと
熱硬化性樹脂との混合物からなる絶縁層（ＣＰＣ）によ
って形成した本発明の配線基板は、基板の機械的強度が
３００ＭＰａ以上と高く、しかもフリップチップ実装が
可能であった。また、コンデンサ素子によるインダクタ
ンスの変化についても、室温での初期特性と熱衝撃試験
後においても変化がなく、信頼性の高いものであった。
【００４１】
【発明の効果】 上述した通り、本発明によれば、コン
デンサ素子などの電気素子を内蔵した配線基板におい
て、半導体素子などを実装する表層部の絶縁層に高強度
のプリプレグを用いて、また、電気素子を内蔵する内層
の絶縁層に無機フィラーと熱硬化性樹脂との混合物から
なる絶縁層を用いることによって、配線基板の表層部に
半導体素子をフリップチップ実装すると同時に、内層の
絶縁層にコンデンサ素子を内蔵した、低インダクタンス
の多層配線基板を作製することができる。
デンサ素子などの電気素子を内蔵した配線基板におい
て、半導体素子などを実装する表層部の絶縁層に高強度
のプリプレグを用いて、また、電気素子を内蔵する内層
の絶縁層に無機フィラーと熱硬化性樹脂との混合物から
なる絶縁層を用いることによって、配線基板の表層部に
半導体素子をフリップチップ実装すると同時に、内層の
絶縁層にコンデンサ素子を内蔵した、低インダクタンス
の多層配線基板を作製することができる。
【図１】本発明の電気素子内蔵配線基板の概略断面図で
ある。
ある。
【図２】本発明で用いられるコンデンサ素子を説明する
ためのものであって、（ａ）は、概略斜視図、（ｂ）は
正極用内部電極のパターン図、（ｃ）は負極用内部電極
パターン図である。
ためのものであって、（ａ）は、概略斜視図、（ｂ）は
正極用内部電極のパターン図、（ｃ）は負極用内部電極
パターン図である。
【図３】本発明の配線基板における（ａ）第１の導体層
のパターン図と、（ｂ）第２の導体層のパターン図であ
る。
のパターン図と、（ｂ）第２の導体層のパターン図であ
る。
【図４】本発明の電気素子内蔵配線基板を製造するため
に工程図である。
に工程図である。
【符号の説明】 Ａ 配線基板 １ 絶縁基板 １ａ 第１の絶縁層 １ｂ 第２の絶縁層 ２ キャビティ ３ コンデンサ素子 ４ 半導体素子 ５ セラミック誘電体層 ６ａ 正電極 ６ｂ 負電極 ７ａ 正極用内部電極 ７ｂ 負極用内部電極 ８ 第１の導体層 ９ 第２の導体層 １０、１１、１７ ビアホール導体
フロントページの続き Ｆターム(参考） 5E346 AA02 AA12 AA15 AA25 AA29 AA35 AA42 BB11 CC02 CC05 CC09 CC32 CC42 CC43 DD02 DD12 EE09 EE13 FF18 FF27 GG02 GG15 HH05 HH07 HH22 HH24 HH31
Claims (6)
- 【請求項１】絶縁基板の表面および／または内部に配線
回路層を形成してなり、前記絶縁基板内に電気素子を内
蔵してなる配線基板であって、前記絶縁基板が、熱硬化
性樹脂と無機フィラーとの混合物からなる第１の絶縁層
と、繊維体中に熱硬化性樹脂を含浸してなる第２の絶縁
層との積層構造体からなり、前記第１の絶縁層中に電気
素子を内蔵してなるとともに、前記第２の絶縁層を前記
絶縁基板の最表面に配置し、且つ前記電気素子と前記第
１の絶縁層との熱膨張差が７×１０-6／℃以下であるこ
とを特徴とする電気素子内蔵配線基板。 - 【請求項２】前記第１の絶縁層が、熱硬化性樹脂を３０
〜６５体積％と、無機フィラーを３５〜７０体積％の割
合で含有することを特徴とする請求項１記載の電気素子
内蔵配線基板。 - 【請求項３】前記無機フィラーが、ＳｉＯ2、Ａｌ
2Ｏ3、ＡｌＮおよびＳｉ3Ｎ 4から選ばれる少なくとも１
種であることを特徴とする請求項１または請求項２記載
の電気素子内蔵配線基板。 - 【請求項４】前記第１の絶縁層および第２の絶縁層中の
熱硬化性樹脂が、ポリフェニレンエーテル系樹脂、エポ
キシ系樹脂、シアネート系樹脂から選ばれる少なくとも
１種を含む請求項１または請求項３のいずれか電気素子
内蔵配線基板。 - 【請求項５】前記電気素子が、積層セラミックコンデン
サからなることを特徴とする請求項１乃至請求項４のい
ずれか記載の電気素子内蔵配線基板。 - 【請求項６】前記第１の絶縁層および／または前記第２
の絶縁層に、金属粉末を充填したビアホール導体が形成
されてなることを特徴とする請求項１乃至請求項６のい
ずれか記載の電気素子内蔵配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000054000A JP3540976B2 (ja) | 2000-02-29 | 2000-02-29 | 電気素子内蔵配線基板 |
| US09/717,541 US6370013B1 (en) | 1999-11-30 | 2000-11-21 | Electric element incorporating wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000054000A JP3540976B2 (ja) | 2000-02-29 | 2000-02-29 | 電気素子内蔵配線基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003374806A Division JP2004072124A (ja) | 2003-11-04 | 2003-11-04 | 電気素子内蔵配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244368A true JP2001244368A (ja) | 2001-09-07 |
| JP3540976B2 JP3540976B2 (ja) | 2004-07-07 |
Family
ID=18575312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000054000A Expired - Lifetime JP3540976B2 (ja) | 1999-11-30 | 2000-02-29 | 電気素子内蔵配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3540976B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352141A (ja) * | 2000-04-05 | 2001-12-21 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
| JP2002111226A (ja) * | 2000-09-26 | 2002-04-12 | Tdk Corp | 複合多層基板およびそれを用いたモジュール |
| US7047634B2 (en) | 2002-02-25 | 2006-05-23 | Fujitsu Limited | Method of making a multilayer wiring board |
| JP2006339421A (ja) * | 2005-06-02 | 2006-12-14 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
| WO2009031262A1 (ja) | 2007-09-03 | 2009-03-12 | Panasonic Corporation | 配線基板 |
| JP2009088567A (ja) * | 2009-01-13 | 2009-04-23 | Kyocera Corp | コンデンサ素子 |
| WO2009119875A1 (ja) * | 2008-03-24 | 2009-10-01 | 日本特殊陶業株式会社 | 部品内蔵配線基板 |
| JP2009260318A (ja) * | 2008-03-24 | 2009-11-05 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板 |
| JP2010080671A (ja) * | 2008-09-26 | 2010-04-08 | Dainippon Printing Co Ltd | 電子素子実装体 |
| WO2011074283A1 (ja) * | 2009-12-15 | 2011-06-23 | 日本特殊陶業株式会社 | キャパシタ内蔵配線基板及び部品内蔵配線基板 |
| US8107253B2 (en) | 1999-09-02 | 2012-01-31 | Ibiden Co., Ltd. | Printed circuit board |
| US8116091B2 (en) | 1999-09-02 | 2012-02-14 | Ibiden Co., Ltd. | Printed circuit board |
| JP2012033949A (ja) * | 2000-04-05 | 2012-02-16 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
-
2000
- 2000-02-29 JP JP2000054000A patent/JP3540976B2/ja not_active Expired - Lifetime
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9060446B2 (en) | 1999-09-02 | 2015-06-16 | Ibiden Co., Ltd. | Printed circuit board |
| US8116091B2 (en) | 1999-09-02 | 2012-02-14 | Ibiden Co., Ltd. | Printed circuit board |
| US8107253B2 (en) | 1999-09-02 | 2012-01-31 | Ibiden Co., Ltd. | Printed circuit board |
| US8331102B2 (en) | 1999-09-02 | 2012-12-11 | Ibiden Co., Ltd. | Printed circuit board |
| US8717772B2 (en) | 1999-09-02 | 2014-05-06 | Ibiden Co., Ltd. | Printed circuit board |
| US8763241B2 (en) | 1999-09-02 | 2014-07-01 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
| US8842440B2 (en) | 1999-09-02 | 2014-09-23 | Ibiden Co., Ltd. | Printed circuit board and method of manufacturing printed circuit board |
| JP2001352141A (ja) * | 2000-04-05 | 2001-12-21 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
| JP2012033949A (ja) * | 2000-04-05 | 2012-02-16 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
| JP2002111226A (ja) * | 2000-09-26 | 2002-04-12 | Tdk Corp | 複合多層基板およびそれを用いたモジュール |
| US7284311B2 (en) | 2002-02-25 | 2007-10-23 | Fujitsu Limited | Multilayer wiring board, manufacturing method therefor and test apparatus thereof |
| US7091716B2 (en) | 2002-02-25 | 2006-08-15 | Fujitsu Limited | Multilayer wiring board, manufacturing method therefor and test apparatus thereof |
| US7047634B2 (en) | 2002-02-25 | 2006-05-23 | Fujitsu Limited | Method of making a multilayer wiring board |
| JP2006339421A (ja) * | 2005-06-02 | 2006-12-14 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
| WO2009031262A1 (ja) | 2007-09-03 | 2009-03-12 | Panasonic Corporation | 配線基板 |
| US8253033B2 (en) | 2007-09-03 | 2012-08-28 | Panasonic Corporation | Circuit board with connection layer with fillet |
| JP5203451B2 (ja) * | 2008-03-24 | 2013-06-05 | 日本特殊陶業株式会社 | 部品内蔵配線基板 |
| JP2009260318A (ja) * | 2008-03-24 | 2009-11-05 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板 |
| WO2009119875A1 (ja) * | 2008-03-24 | 2009-10-01 | 日本特殊陶業株式会社 | 部品内蔵配線基板 |
| JP2010080671A (ja) * | 2008-09-26 | 2010-04-08 | Dainippon Printing Co Ltd | 電子素子実装体 |
| JP2009088567A (ja) * | 2009-01-13 | 2009-04-23 | Kyocera Corp | コンデンサ素子 |
| WO2011074283A1 (ja) * | 2009-12-15 | 2011-06-23 | 日本特殊陶業株式会社 | キャパシタ内蔵配線基板及び部品内蔵配線基板 |
| US8654539B2 (en) | 2009-12-15 | 2014-02-18 | Ngk Spark Plug Co., Ltd. | Capacitor-incorporated substrate and component-incorporated wiring substrate |
| KR101384082B1 (ko) | 2009-12-15 | 2014-04-09 | 니혼도꾸슈도교 가부시키가이샤 | 캐패시터 내장 배선기판 및 부품 내장 배선기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3540976B2 (ja) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183465B2 (en) | Component built-in wiring substrate and manufacturing method thereof | |
| KR100688768B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조 방법 | |
| US6192581B1 (en) | Method of making printed circuit board | |
| US5519176A (en) | Substrate and ceramic package | |
| WO2003034494A1 (en) | Module component | |
| JP2010171413A (ja) | 部品内蔵配線基板の製造方法 | |
| JP3540976B2 (ja) | 電気素子内蔵配線基板 | |
| JP2005072328A (ja) | 多層配線基板 | |
| JP5512558B2 (ja) | 部品内蔵配線基板の製造方法 | |
| JP3398351B2 (ja) | コンデンサ内蔵型配線基板 | |
| JP4511604B2 (ja) | 電気素子内蔵配線基板 | |
| JP2008091377A (ja) | プリント配線基板及びその製造方法 | |
| JP2004072124A (ja) | 電気素子内蔵配線基板 | |
| JP5192864B2 (ja) | 部品内蔵配線基板の製造方法 | |
| JP4509147B2 (ja) | 電気素子内蔵配線基板 | |
| JP5306797B2 (ja) | 部品内蔵配線基板の製造方法 | |
| JP2015018988A (ja) | キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置 | |
| JP2001339164A (ja) | コンデンサ素子内蔵配線基板 | |
| JP3465629B2 (ja) | 電子部品実装回路基板 | |
| JP2001298274A (ja) | 電子回路構成体 | |
| JP4841650B2 (ja) | 電気素子内蔵配線基板の製造方法 | |
| JP4837071B2 (ja) | 電気素子内蔵配線基板 | |
| JP4837072B2 (ja) | 実装構造体 | |
| JP4814129B2 (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
| JP4179407B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040326 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3540976 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |