JP4863561B2 - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法 Download PDF

Info

Publication number
JP4863561B2
JP4863561B2 JP2001070225A JP2001070225A JP4863561B2 JP 4863561 B2 JP4863561 B2 JP 4863561B2 JP 2001070225 A JP2001070225 A JP 2001070225A JP 2001070225 A JP2001070225 A JP 2001070225A JP 4863561 B2 JP4863561 B2 JP 4863561B2
Authority
JP
Japan
Prior art keywords
resin
capacitor
substrate
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001070225A
Other languages
English (en)
Other versions
JP2002271031A (ja
Inventor
誠二 白井
克敏 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2001070225A priority Critical patent/JP4863561B2/ja
Publication of JP2002271031A publication Critical patent/JP2002271031A/ja
Application granted granted Critical
Publication of JP4863561B2 publication Critical patent/JP4863561B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、ICチップなどの電子部品を載置するプリント基板に関し、特にコンデンサを内蔵するプリント配線板の製造方法に関するものである。
【0002】
【従来の技術】
現在、パッケージ基板用のプリント配線板では、ICチップへの電力の供給を円滑にする等の目的のため、チップコンデンサを表面実装することがある。
【0003】
チップコンデンサからICチップまでの配線のリアクタンス分は周波数に依存するため、ICチップの駆動周波数の増加に伴い、チップコンデンサを表面実装させても十分な効果を得ることができなかった。このため、本出願人は、特願平11−248311号にて、コア基板に凹部を形成し、凹部にチップコンデンサを収容させる技術を提案した。また、コンデンサを基板に埋め込む技術としては、特開平6−326472号、特開平7−263619号、特開平10−256429号、特開平11−45955号、特開平11−126978号、特開平11−312868号等がある。
【0004】
特開平6−326472号には、ガラスエポキシからなる樹脂基板に、コンデンサを埋め込む技術が開示されている。この構成により、電源ノイズを低減し、かつ、チップコンデンサを実装するスペースが不要になり、絶縁性基板を小型化できる。また、特開平7−263619号には、セラミック、アルミナなどの基板にコンデンサを埋め込む技術が開示されている。この構成により、電源層及び接地層の間に接続することで、配線長を短くし、配線のインダクタンスを低減している。
【0005】
【発明が解決しようとする課題】
しかしながら、上述した特開平6−326472号、特開平7−263619号は、ICチップからコンデンサの距離をあまり短くできず、ICチップの更なる高周波数領域においては、現在必要とされるようにインダクタンスを低減することができなかった。特に、樹脂製の多層ビルドアップ配線板においては、セラミックから成るコンデンサと、樹脂からなるコア基板及び層間樹脂絶縁層の熱膨張率の違いから、チップコンデンサの端子とビアとの間に断線、チップコンデンサと層間樹脂絶縁層との間で剥離、層間樹脂絶縁層にクラックが発生し、長期に渡り高い信頼性を達成することができなかった。
【0006】
一方、特願平11−248311号の発明では、コンデンサの配設位置ずれがあったとき、コンデンサの端子とビアとの接続が正確にできず、コンデンサからICチップへの電力供給ができなくなる恐れがあった。
【0007】
また、パッケージ基板として用いられる多層ビルドアップ配線板は、各層間樹脂絶縁層を以下の工程を経てビルドアップしていく。まず、ロールーコーターや印刷により層間絶縁樹脂を塗布、露光、現像して、層間導通のためのバイアホール開口部を形成させて、UV硬化、本硬化を経て層間樹脂絶縁層を形成する。さらに、その層間絶縁層に酸や酸化剤などにより粗化処理を施した粗化面にパラジウムなどの触媒を付ける。そして、薄い無電解めっき膜を形成し、そのめっき膜上にドライフィルムにてパターンを形成し、電解めっきで厚付けしたのち、アルカリでドライフィルムを剥離除去し、エッチングして導体回路を作り出させる。即ち、1層を形成する毎に上述した工程を繰り返すこと必要があり、層数が増大すると、工程数が増すと共に歩留まりが低下する。
【0008】
本発明は、上述した課題を解決するためになされたものであり、その目的は、コンデンサを内蔵し、接続信頼性を高めたプリント配線板及びプリント配線板の製造方法を提供することにある。
【0009】
また、本発明は、ループインダクタンスを低減でき、なおかつ、層間樹脂絶縁層の層数を削減したプリント配線板の製造方法を提供することにある。
【0010】
【課題を解決するための手段】
上述した問題を解決するため、請求項1のプリント配線板の製造方法では、少なくとも以下(a)〜(h)の工程を備えることを技術的特徴とする:
(a)複数枚の樹脂基板に、導体回路を形成する工程;
(b)接着板を介して複数枚の前記樹脂基板を積層する工程;
(c)前記樹脂基板同士を、前記接着板を介して接着しコア基板とする工程;
(d)前記コア基板に、凹部を形成する工程;
(e)前記凹部にメタライズ電極の上に導電性ペーストを塗布したコンデンサを収容する工程;
(f)前記導電性ペースト上に銅めっき膜で構成された金属層を設ける工程;
(g)前記コア基板に樹脂絶縁層を積層する工程;
(h)該樹脂絶縁層に、銅で構成され、コンデンサの電極に接続するバイアホールを形成する工程。
【0011】
請求項2のプリント配線板の製造方法は、少なくとも以下(a)〜(h)の工程を備えることを技術的特徴とする:
(a)通孔を備え、表面に導体回路を配設した樹脂基板を形成する工程;
(b)通孔を備えず、表面に導体回路を配設した樹脂基板を形成する工程;
(c)前記通孔を備える樹脂基板と前記通孔を備えない樹脂基板とを接着板を介して積層する工程;
(d)前記樹脂基板同士を、前記接着板を介して接着しコア基板とする工程;
(e)前記通孔にメタライズ電極の上に導電性ペーストを塗布したコンデンサを収容する工程;
(f)前記導電性ペースト上に銅めっき膜で構成された金属層を設ける工程;
(g)前記コア基板に樹脂絶縁層を積層する工程;
(h)該樹脂絶縁層に、銅で構成され、コンデンサの電極に接続するバイアホールを形成する工程。
【0012】
請求項1および請求項2では、コア基板内にコンデンサを収容することが可能となり、ICチップとコンデンサとの距離が短くなるため、プリント配線板のループインダクタンスを低減できる。また、導体回路が形成された樹脂基板を複数枚積層してコア基板を形成しているため、コア基板内の配線密度が高まり、層間樹脂絶縁層の層数を減らすことが可能となる。
また、コンデンサの電極の表面に導電性ペーストを塗布してあるため、表面が完全にフラットになる。このため、樹脂層にレーザで開口を穿設した際に、電極の表面に樹脂が残ることが無くなり、該電極とめっきによるバイアホールとの接続信頼性を高めることができる。
【0013】
コア基板上に層間樹脂絶縁層を設けて、該層間樹脂絶縁層にバイアホールもしくはスルーホールを施して、導電層である導体回路を形成するビルドアップ法によって形成する回路を意味している。それらには、セミアディティブ法、フルアディティブ法のいずれかを用いることができる。
【0014】
空隙には、樹脂を充填させることが望ましい。コンデンサ、コア基板間の空隙をなくすことによって、内蔵されたコンデンサが、挙動することが小さくなるし、コンデンサを起点とする応力が発生したとしても、該充填された樹脂により緩和することができる。また、該樹脂には、コンデンサとコア基板との接着やマイグレーションの低下させるという効果も有する。
【0015】
また、コンデンサのメタライズからなる電極の表面に導電性ペーストが塗布されているため、表面が完全にフラットになる。このため、樹脂層にレーザで開口を穿設した際に、電極の表面に樹脂が残ることが無くなり、該電極とめっきによるバイアホールとの接続信頼性を高めることができる。
【0016】
また、コンデンサの電極の導電性ペースト上に金属層を設けてあるため、電極でのマイグレーションの発生を防止することができ、また、接続抵抗を更に低減することができる。
【0034】
本発明のにおいて層間樹脂絶縁層、接続層として使用する樹脂フィルムは、酸または酸化剤に可溶性の粒子(以下、可溶性粒子という)が酸または酸化剤に難溶性の樹脂(以下、難溶性樹脂という)中に分散したものである。
なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【0035】
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子(以下、可溶性樹脂粒子)、酸または酸化剤に可溶性の無機粒子(以下、可溶性無機粒子)、酸または酸化剤に可溶性の金属粒子(以下、可溶性金属粒子)等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、2種以上併用してもよい。
【0036】
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
【0037】
上記可溶性粒子の平均粒径としては、0.1〜10μmが望ましい。この粒径の範囲であれば、2種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が0.1〜0.5μmの可溶性粒子と平均粒径が1〜3μmの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
【0038】
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、2種以上の樹脂の混合物からなるものであってもよい。
【0039】
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、(メタ)アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した(メタ)アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。
【0040】
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
【0041】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、2種以上併用してもよい。
【0042】
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【0043】
上記可溶性粒子を、2種以上混合して用いる場合、混合する2種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【0044】
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
【0045】
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、2種以上を併用してもよい。さらには、1分子中に、2個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
【0046】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、2種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【0047】
本発明で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにバイアホールやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
【0048】
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、3〜40重量%が望ましい。可溶性粒子の配合量が3重量%未満では、所望の凹凸を有する粗化面を形成することができない場合があり、40重量%を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
【0049】
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
【0050】
上記硬化剤の含有量は、樹脂フィルムに対して0.05〜10重量%であることが望ましい。0.05重量%未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、10重量%を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
【0051】
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図りプリント配線板の性能を向上させることができる。
【0052】
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、2種類以上併用してもよい。
【0053】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第1実施形態に係るプリント配線板の構成について、図7及び図8を参照して説明する。図7は、プリント配線板10の断面を示し、図8は、図7に示すプリント配線板10にICチップ90を搭載し、ドータボード95側へ取り付けた状態を示している。
【0054】
図7に示すように、プリント配線板10は、チップコンデンサ20を収容するコア基板30と、ビルドアップ配線層80A、80Bとからなる。ビルドアップ配線層80Aとビルドアップ配線層80Bとは、スルーホール56を介して接続されている。ビルドアップ配線層80A、80Bは、層間樹脂絶縁層40、140からなる。上側のビルドアップ配線層80A側の層間樹脂絶縁層40には、導体回路58及びチップコンデンサ20の第1電極21と第2電極22に接続されたバイアホール60が形成され、層間樹脂絶縁層140には、導体回路158及びバイアホール160が形成されている。一方、下側のビルドアップ配線層80B側の層間樹脂絶縁層40には、導体回路58が形成され、層間樹脂絶縁層140には、導体回路158及びバイアホール160が形成されている。ビルドアップ配線層80A、80Bの層間樹脂絶縁層140の上には、ソルダーレジスト層70が形成されている。
【0055】
チップコンデンサ20は、図14(A)に示すように第1電極21と第2電極22と、第1、第2電極に挟まれた誘電体23とから成り、誘電体23には、第1電極21側に接続された第1導電膜24と、第2電極22側に接続された第2導電膜25とが複数枚対向配置されている。第1電極21と第2電極22の表面には、導電性ペースト26を被覆させてある。
【0056】
ここで、第1電極21及び第2電極22は、Ni、Pb、又はAg金属のメタライズからなる。導電性ペースト26は、Cu、Ni又はAg等の金属粒子を含むペーストからなる。ここで、金属粒子の粒径は、0.1〜10μmが望ましく、特に、1〜5μmが最適である。導電性ペーストとしては、金属粒子に、エポキシ樹脂などの熱硬化性樹脂、ポリフェニレンスルフィド(PPS)樹脂を加えた有機系導電性ペーストが望ましい。この導電性ペースト26の厚みは、1〜30μmが望ましい。1μm未満では、電極表面の凹凸を無くすことができず、一方、30μmを越えても、特に効果が向上しないからである。ここで、5〜20μmの厚みが最も望ましい。なお、2種類以上の径の異なる粒子を配合したペーストを用いることもでき、更に、2種類以上の径の異なる金属ペーストを被覆することも可能である。
【0057】
チップコンデンサの電極21,22は、メタライズからなり表面に凹凸がある。このため、金属層を剥き出した状態で用いると、層間樹脂絶縁層40にレーザでバイアホール用開口42を穿設する工程において、該凹凸に樹脂が残ることがある。この際には、当該樹脂残さにより第1、第2電極21,22とバイアホール60との接続不良が発生する。本実施形態においては、導電性ペースト26によって第1、第2電極21,22の表面が平滑になり、電極上に被覆されたバイアホール用開口42を穿設した際に、樹脂残さが残らず、バイアホール60を形成した際の電極21,22との接続信頼性を高めることができる。
【0058】
更に、チップコンデンサ20のセラミックから成る誘電体23の表面には粗化層23aが設けられている。このため、セラミックから成るチップコンデンサ20と層間樹脂絶縁層40との密着性が高く、ヒートサイクル試験を実施しても界面での層間樹脂絶縁層40の剥離が発生することがない。この粗化層23aは、焼成後に、チップコンデンサ20の表面を研磨することにより、また、焼成前に、粗化処理を施すことにより形成できる。
【0059】
図8に示すように、上側のビルドアップ配線層80Aには、ICチップ90のパッド92E,92P、92Sへ接続するための半田バンプ76Uが配設されている。一方、下側のビルドアップ配線層80Bには、ドータボード95のパッド94E、94P、94Sへ接続するための半田バンプ76Dが配設されている。
【0060】
図8中に示すICチップ90の信号用のパッド92Sは、バンプ76U−導体回路158−バイアホール160−スルーホール56−バイアホール160−バンプ76Dを介して、ドータボード95の信号用のパッド94Sに接続されている。
【0061】
ICチップ90の接地用パッド92Eは、バンプ76U−バイアホール160−導体回路58−バイアホール60を介してチップコンデンサ20の第1電極21へ接続されている。一方、ドータボード95の接地用パッド94Eは、バンプ76D−バイアホール160−スルーホール56−バイアホール60を介してチップコンデンサ20の第1電極21へ接続されている。
【0062】
ICチップ90の電源用パッド92Pは、バンプ76U−バイアホール160−導体回路58−バイアホール60を介してチップコンデンサ20の第2電極22へ接続されている。一方、ドータボード95の電源用パッド94Pは、バンプ76D−バイアホール160−スルーホール56−バイアホール60を介してチップコンデンサ20の第2電極22へ接続されている。
【0063】
図7に示すように、本実施形態のコア基板30は、第1樹脂基板30aと、第1樹脂基板30aに接着用樹脂層(接着板)33aを介して接続された第2樹脂基板30bと、第2樹脂基板30bに接着用樹脂層(接着板)33bを介して接続された第3樹脂基板30cとからなる。第1樹脂基板30a、第2樹脂基板30b、第3樹脂基板30cの両面には、導体回路32が形成されている。また、コア基板30にはザグリ加工によってチップコンデンサ20を収容可能な凹部34が形成され、凹部34にはチップコンデンサ20が収容されている。
【0064】
これにより、コア基板30内にチップコンデンサ20を収容することができるため、ICチップ90とチップコンデンサ20との距離が短くなり、プリント配線板10のループインダクタンスを低減させれる。また、両面に導体回路32が配設された第1、第2、第3樹脂基板30a、30b、30cを積層してコア基板30を形成しているため、コア基板30内での配線密度が高まり、層間樹脂絶縁層の層数を減らすことが可能となる。
【0065】
更に、第1実施形態では、図2(A)に示すようにコア基板30の通孔34の下面とチップコンデンサ20との間に接着剤36を介在させ、通孔37の側面とチップコンデンサ20との間に樹脂充填剤38を充填してある。ここで、接着剤36及び樹脂充填剤38の熱膨張率を、コア基板30よりも小さく、即ち、セラミックからなるチップコンデンサ20に近いように設定してある。このため、ヒートサイクル試験において、コア基板30とチップコンデンサ20との間に熱膨張率差から内応力が発生しても、コア基板30にクラック、剥離等が生じ難く、高い信頼性を達成できる。また、マイグレーションの発生を防止することも出来る。
【0066】
引き続き、図7を参照して上述したプリント配線板の製造方法について、図1〜図7を参照して説明する。
【0067】
(1)厚さ0.3mmのガラスクロス等の心材にBT(ビスマレイミドトリアジン)樹脂を含浸させ硬化させた樹脂基板31aの両面に銅箔31bがラミネートされている銅張積層板31Mを出発材料とする(図1(A)参照)。この銅貼積層板31Mの銅箔31bを、パターン状にエッチングすることにより、両面に導体回路32を備える第1、第2、第3樹脂基板30a、30b、30cを形成する(図1(B)参照)。そして、第3樹脂基板30cと第2樹脂基板30bとをガラスクロス等の心材にエポキシ樹脂を含浸させたプリプレグ33bを介して積層する。同様に、第2樹脂基板30bと第1樹脂基板30aとをプリプレグ33aを介して積層する(図1(C)参照)。
【0068】
なお、コア基板として、AlNなどのセラミックの基板を用いることはできなかった。該基板は外形加工性が悪く、コンデンサを収容することができないことがあり、樹脂で充填させても空隙が生じてしまうためである。
【0069】
(2)そして、重ね合わせた基板を熱プレスを用いて加圧プレスすることにより、第1、第2、第3樹脂基板30a、30b、30cを多層状に一体化し、コア基板30を形成する(図1(D)参照)。ここでは先ず、加圧されることでプリプレグ33a、33bのエポキシ樹脂(絶縁性樹脂)を周囲に押し出し、エポキシ樹脂を第1、第2、第3樹脂基板30a、30b、30cに密着させる。更に、加圧と同時に加熱されることで、エポキシ樹脂が硬化し、プリプレグ33a、33bを接着板として介在させることで、第1樹脂基板30aと第2樹脂基板30bと第3樹脂基板30cとを強固に接着させる。
【0070】
(3)次に、コア基板30に、ザグリ加工でチップコンデンサ20収容用の凹部34を形成する(図1(E)参照)。ここでは、ザグリ加工によりコンデンサ収容用の凹部を設けているが、開口を設けた絶縁樹脂基板と開口を設けない樹脂絶縁基板とを張り合わせることで、収容部を備えるコア基板を形成することも可能である。
【0071】
(4)その後、凹部34の底面に、印刷機を用いて熱硬化系もしくはUV硬化系の接着材料36を塗布する(図2(A)参照)。このとき、塗布以外にも、ポッティングなどをしてもよい。
次に、チップコンデンサ20を接着材料36上に載置する(図2(B)参照)。
チップコンデンサ20は、1個でも複数個でもよいが、複数個のチップコンデンサ20を用いることにより、コンデンサの高集積化が可能となる。
【0072】
(5)その後、凹部34内に、熱硬化性樹脂を充填し、加熱硬化して樹脂層38を形成する(図2(C)参照)。このとき、熱硬化性樹脂としては、エポキシ、フェノール、ポリイミド、トリアジンが好ましい。これにより、凹部34内のチップコンデンサ20を固定し、チップコンデンサ20と凹部34の壁面との隙間を充填する。
【0073】
(6)上記工程を経た基板30に、熱硬化型樹脂フィルムを温度50〜150℃まで昇温しながら圧力5kg/cm2で真空圧着ラミネートし、層間樹脂絶縁層40を設ける(図2(D)参照)。真空圧着時の真空度は、10mmHgである。
【0074】
(7)次いで、樹脂基板30a側の層間樹脂絶縁層40に、レーザにより、チップコンデンサ20の第1端子21,第2端子22へ至るバイアホール用開口42を形成する(図2(E)参照)。この際に、導電性ペースト26によりチップコンデンサ20の電極21,22の表面が平滑であるため、樹脂が電極上に残ることがない。
【0075】
(8)そして、コア基板30にドリル又はレーザにより、スルーホール用貫通孔44を形成する(図3(A)参照)。この後、酸素プラズマを用いてデスミア処理を行う。
【0076】
(9)次に、日本真空技術株式会社製のSV−4540を用いてプラズマ処理を行い、コア基板30の全表面に粗化面46を形成する(図3(B)参照)。この際、不活性ガスとしてはアルゴンガスを使用し、電力200W、ガス圧0.6Pa、温度70℃の条件で、2分間プラズマ処理を実施する。
【0077】
(10)その後、Ni及びCuをターゲットにしたスパッタリングを行い、Ni/Cu金属層48を層間樹脂絶縁層40の表面に形成する(図3(C)参照)。ここでは、スパッタを用いているが、無電解めっきにより、銅、ニッケル等の金属層を形成してもよい。また、場合によってはスパッタで形成した後に、無電解めっき膜を形成させてもよい。酸あるいは酸化剤によって粗化処理を施してもよい。また、粗化層は、0.1〜5μmが望ましい。この際に、チップコンデンサ20の電極21,22の表面に樹脂が残っていないため、電極21,22に適正にNi/Cu金属層48を形成することができる。
【0078】
(11)次に、Ni/Cu金属層48の表面に感光性ドライフィルムを貼り付け、マスクを載置して、露光・現像処理し、所定パターンのレジスト50を形成する。そして、電解めっき液にコア基板30を浸漬し、Ni/Cu金属層48を介して電流を流し、レジスト50非形成部に以下の条件で電解めっきを施し、電解めっき膜52を形成する(図3(D)参照)。
【0079】
〔電解めっき水溶液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤(アトテックジャパン製、カパラシドHL)19.5 ml/l
〔電解めっき条件〕
電流密度 1A/dm2
時間 120分
温度 22±2℃
【0080】
(12)レジスト50を5%NaOHで剥離除去した後、そのレジスト50下のNi−Cu合金層48を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、Ni−Cu合金層48と電解めっき膜52からなる厚さ16μmのスルーホール56及び導体回路58(バイアホール60を含む)を形成する。そして、基板を水洗いし、乾燥した後、エッチング液を基板の両面にスプレイで吹きつけて、スルーホール56及び導体回路58(バイアホール60を含む)の表面をエッチングすることにより、スルーホール56及び導体回路58(バイアホール60を含む)の全表面に粗化面62を形成する(図4(A)参照)。エッチング液として、イミダゾール銅(II)錯体10重量部、グリコール酸7重量部、塩化カリウム5重量部およびイオン交換水78重量部を混合したものを使用する。
【0081】
(13)エポキシ系樹脂を主成分とする樹脂充填剤64を、スルーホール56内に充填し、加熱乾燥を行う。(図4(B)参照)。
【0082】
(14)その後、(6)の工程で用いた熱硬化型樹脂フィルムを温度50〜150℃まで昇温しながら圧力5kg/cm2で真空圧着ラミネートし、層間樹脂絶縁層140を設ける(図4(C)参照)。真空圧着時の真空度は、10mmHgである。ここでは、エポキシ系樹脂を用いるが、シクロオレフィン系樹脂フィルムを用いることも可能である。
【0083】
(15)次いで、層間樹脂絶縁層140にレーザによりバイアホール用開口142を形成する(図4(D)参照)。
【0084】
(16)(9)の工程と同様に日本真空技術株式会社製のSV−4540を用いてプラズマ処理を行い、層間樹脂絶縁層140の全表面に粗化面146を形成する(図5(A)参照)。酸あるいは酸化剤によって粗化処理を施してもよい。また、粗化層は、0.1〜5μmが望ましい。
【0085】
(17)その後、(10)〜(12)の工程を繰り返すことにより、層間樹脂絶縁層140上に、Ni−Cu合金層148と電解めっき膜152からなる厚さ16μmの導体回路158(バイアホール160を含む)及び粗化面162を形成する(図5(B)参照)。
【0086】
(18)次に、ジエチレングリコールジメチルエーテル(DMDG)に60重量%の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂(日本化薬社製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量4000)46.67重量部、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル社製、商品名:エピコート1001)15重量部、イミダゾール硬化剤(四国化成社製、商品名:2E4MZ−CN)1.6重量部、感光性モノマーである多官能アクリルモノマー(共栄化学社製、商品名:R604)3重量部、同じく多価アクリルモノマー(共栄化学社製、商品名:DPE6A)1.5重量部、分散系消泡剤(サンノプコ社製、商品名:S−65)0.71重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン(関東化学社製)2.0重量部、光増感剤としてのミヒラーケトン(関東化学社製)0.2重量部を加えて、粘度を25℃で2.0Pa・sに調整したソルダーレジスト組成物(有機樹脂絶縁材料)を得る。
なお、粘度測定は、B型粘度計(東京計器社製、DVL−B型)で60rpmの場合はローターNo.4、6rpmの場合はローターNo.3によった。
【0087】
(19)次に、基板30の両面に、上記ソルダーレジスト組成物を20μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ5mmのフォトマスクをソルダーレジスト層70に密着させて1000mJ/cm2の紫外線で露光し、DMTG溶液で現像処理し、開口71U、71Dを形成する(図6(A)参照)。
【0088】
(20)次に、ソルダーレジスト層(有機樹脂絶縁層)70を形成した基板を、塩化ニッケル(2.3×10-1mol/l)、次亞リン酸ナトリウム(2.8×10-1mol/l)、クエン酸ナトリウム(1.6×10-1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、開口部71U、71Dに厚さ5μmのニッケルめっき層72を形成する。さらに、その基板を、シアン化金カリウム(7.6×10-3mol/l)、塩化アンモニウム(1.9×10-1mol/l)、クエン酸ナトリウム(1.2×10-1mol/l)、次亜リン酸ナトリウム(1.7×10-1mol/l)を含む無電解めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層72上に厚さ0.03μmの金めっき層74を形成する(図6(B)参照)。
【0089】
(21)この後、ソルダーレジスト層70の開口部71U、71Dに、はんだペーストを印刷して、200℃でリフローすることにより、はんだバンプ(半田体)76U、76Dを形成する。これにより、半田バンプ76U、76Dを有するプリント配線板10を得ることができる(図7参照)。
【0090】
次に、上述した工程で完成したプリント配線板10へのICチップ90の載置および、ドータボード95への取り付けについて、図8を参照して説明する。完成したプリント配線板10の半田バンプ76UにICチップ90の半田パッド92E、92P、92Sが対応するように、ICチップ90を載置し、リフローを行うことでICチップ90の取り付けを行う。同様に、プリント配線板10の半田バンプ76Dにドータボード95のパッド94E、94P、94Sが対応するように、リフローすることで、ドータボード95へプリント配線板10を取り付ける。
【0091】
次に、本発明の第2実施形態に係るプリント配線板110について、図11を参照して説明する。上述した第1実施形態では、BGA(ボールグリッドアレー)を配設した。この第2実施形態のプリント配線板の構成は、図11に示すように導電性接続ピン96を介して接続を取るPGA方式に構成されている。
【0092】
図14(B)に第2実施形態に係るチップコンデンサ20の断面を示す。第1実施形態では、コンデンサの表面に粗化処理を施し、樹脂との密着性を高めたが、第2実施形態では、この代わりに、ポリイミド膜23bを形成しておくことで、表面濡れ性を改善してある。ポリイミド膜の代わりに、コンデンサの表面にシランカップリング処理を施すことも可能である。
【0093】
また、第2実施形態では、導電性ペースト26の上に、無電解銅めっき膜28a及び電解銅めっき膜28bからなる複合金属膜28を形成されている。複合金属膜28の厚みは、0.1〜10μmが望ましく、1〜5μmが最適である。複合金属膜の代わりに、1層の金属膜を形成することも可能である。
【0094】
第2実施形態では、コンデンサ20の電極21,22の導電性ペースト26上に金属層28を設けてあるため、電極21、22でのマイグレーションの発生を防止することができ、また、接続抵抗を更に低減することができる。メタライズからなる電極21、22は、表面に凹凸があるが、導電性ペースト26を塗布し、更に、金属層28を設けることで凹凸を完全に無くすことができ、バイアホール60との密着性を高め、接続抵抗を下げることができる。
【0095】
また、上述した第1実施形態では、コア基板30にザグリ加工によりチップコンデンサ20を収容する凹部34を設け、チップコンデンサ20を収容した。第2実施形態では、通孔30Aを設けた第1樹脂基板30aおよび通孔を設けない第2、第3樹脂基板30b、30cとをプリプレグ(接着板)33a、33bを介して貼り合わせることで、チップコンデンサ20を収容する凹部35を備えるコア基板30を形成し、凹部35内に複数個のチップコンデンサ20を収容する。
【0096】
本発明の第2実施形態に係るプリント配線板の製造工程について、図9及び図10を参照して説明する。
(1)厚さ0.3mmのガラスクロス等の心材にBT(ビスマレイミドトリアジン)樹脂を含浸させ硬化させた樹脂基板31aの両面に銅箔31bがラミネートされている銅張積層板31Mを出発材料とする(図9(A)参照)。この銅貼積層板31Mの銅箔31bをパターン状にエッチングすることにより両面に導体回路32を備える第2、第3樹脂基板30b、30cを形成する。また、パターン状にエッチングすると共に、通孔30Aを形成することで導体回路32を備える第1樹脂基板30aを形成する(図9(B)参照)。そして、第3樹脂基板30cと第2樹脂基板30bとをガラスクロス等の心材にエポキシ樹脂を含浸させたプリプレグ(接着板)33bを介して積層する。同様に、第2樹脂基板30bと通孔30Aが形成された第1樹脂基板30aとを通孔33Aの形成されたプリプレグ(接着板)33aを介して積層する(図9(C)参照)。
【0097】
(2)そして、重ね合わせた基板を熱プレスを用いて加圧プレスすることにより、第1、第2、第3樹脂基板30a、30b、30cを多層状に一体化し、チップコンデンサ20を収容する凹部35を備えるコア基板30を形成する(図9(D)参照)。ここでは、先ず、加圧されることでプリプレグ33a、33bのエポキシ樹脂(絶縁性樹脂)を周囲に押し出し、エポキシ樹脂を第1、第2、第3樹脂基板30a、30b、30cに密着させる。更に、加圧と同時に加熱されることで、エポキシ樹脂が硬化し、プリプレグ33a、33bを接着板として介在させることで、第1樹脂基板30aと第2樹脂基板30bと第3樹脂基板30cとを強固に接着させる。
【0098】
(3)その後、凹部35の底面に、印刷機を用いて熱硬化系もしくはUV硬化系の接着材料36を塗布する(図9(E)参照)。このとき、塗布以外にも、ポッティングなどをしてもよい。
【0099】
(4)次に、複数個のチップコンデンサ20を接着材料36上に載置する(図10(A)参照)。コア基板に複数個のチップコンデンサ20を収容することにより、コンデンサの高集積化が可能となる。
【0100】
(5)その後、凹部35内のチップコンデンサ20間に、熱硬化性樹脂を充填し、加熱硬化して樹脂層38を形成する(図10(B)参照)。このとき、熱硬化性樹脂としては、エポキシ、フェノール、ポリイミド、トリアジンが好ましい。これにより、凹部35内のチップコンデンサ20を固定し、チップコンデンサ20と凹部35の壁面との隙間を充填する。
【0101】
(6)上記工程を経た基板30に、熱硬化型樹脂フィルムを温度50〜150℃まで昇温しながら圧力5kg/cm2で真空圧着ラミネートし、エポキシ系樹脂からなる層間樹脂絶縁層40を設ける(図10(C)参照)。
【0102】
(7)次いで、樹脂基板30a側の層間樹脂絶縁層40に、レーザにより、チップコンデンサ20の第1端子21,第2端子22へ至るバイアホール用開口42を形成する(図10(D)参照)。
【0103】
(8)そして、コア基板30にドリル又はレーザにより、スルーホール用貫通孔44を形成する(図10(E)参照)。この後、酸素プラズマを用いてデスミア処理を行う。あるいは、過マンガン酸などの薬液によるデスミヤ処理を行ってもよい。
以降の工程は、上述した第1実施形態の(9)〜(21)と同様であるため、説明を省略する。
【0104】
引き続き、本発明の第2実施形態の改変例に係るプリント配線板について、図12を参照して説明する。改変例のプリント配線板は、上述した第2実施形態とほぼ同様である。但し、第2実施形態では、コア基板30に収容されるチップコンデンサ20のみを備えていたが、改変例では、表面及び裏面に大容量のチップコンデンサ86が実装されている。なお、電極には、第1実施形態と同様に導電性ペースト、あるいは、第2実施形態と同様に導電性ペースト及び複合金属層が形成されている。
【0105】
また、上述した第1実施形態では、コア基板30に収容されるチップコンデンサ20のみを備えていたが、第1改変例では、表面及び裏面に大容量のチップコンデンサ86が実装されている。
【0106】
ICチップは、瞬時的に大電力を消費して複雑な演算処理を行う。ここで、ICチップ側に大電力を供給するために、改変例では、プリント配線板に電源用のチップコンデンサ20及びチップコンデンサ86を備えてある。このチップコンデンサによる効果について、図13を参照して説明する。
【0107】
図13は、縦軸にICチップへ供給される電圧を、横軸に時間を取ってある。ここで、二点鎖線Cは、電源用コンデンサを備えないプリント配線板の電圧変動を示している。電源用コンデンサを備えない場合には、大きく電圧が減衰する。破線Aは、表面にチップコンデンサを実装したプリント配線板の電圧変動を示している。上記二点鎖線Cと比較して電圧は大きく落ち込まないが、ループ長さが長くなるので、律速の電源供給が十分に行えていない。即ち、電力の供給開始時に電圧が降下している。また、二点鎖線Bは、図11を参照して上述したチップコンデンサを内蔵するプリント配線板の電圧降下を示している。ループ長さは短縮できているが、コア基板30に容量の大きなチップコンデンサを収容することができないため、電圧が変動している。ここで、実線Eは、図12を参照して上述したコア基板内のチップコンデンサ20を、また表面に大容量のチップコンデンサ86を実装する改変例のプリント配線板の電圧変動を示している。ICチップの近傍にチップコンデンサ20を、また、大容量(及び相対的に大きなインダクタンス)のチップコンデンサ86を備えることで、電圧変動を最小に押さえている。
【0108】
引き続き、本発明の第3実施形態に係るプリント配線板の構成について図15を参照して説明する。
この第3実施形態のプリント配線板の構成は、上述した第1実施形態とほぼ同様である。但し、コア基板30への収容されるチップコンデンサ20が異なる。図15は、チップコンデンサの平面図を示している。図15(A)は、多数個取り用の裁断前のチップコンデンサを示し、図中で一点鎖線は、裁断線を示している。上述した第1実施形態のプリント配線板では、図15(B)に平面図を示すようにチップコンデンサの側縁に第1電極21及び第2電極22を配設してある。図15(C)は、第3実施形態の多数個取り用の裁断前のチップコンデンサを示し、図中で一点鎖線は、裁断線を示している。第3実施形態のプリント配線板では、図15(D)に平面図を示すようにチップコンデンサの側縁の内側に第1電極21及び第2電極22を配設してある。なお、電極には、第1実施形態と同様に導電性ペースト、あるいは、第2実施形態と同様に導電性ペースト及び複合金属層が形成されている。
【0109】
この第3実施形態のプリント配線板では、外縁の内側に電極の形成されたチップコンデンサ20を用いるため、容量の大きなチップコンデンサを用いることができる。
【0110】
引き続き、第3実施形態の第1改変例に係るプリント配線板図16を参照して説明する。
図16は、第1改変例に係るプリント配線板のコア基板に収容されるチップコンデンサ20の平面図を示している。上述した第1実施形態では、複数個の小容量のチップコンデンサをコア基板に収容したが、第1改変例では、大容量の大判のチップコンデンサ20をコア基板に収容してある。ここで、チップコンデンサ20は、第1電極21と第2電極22と、誘電体23と、第1電極21へ接続された第1導電膜24と、第2電極22側に接続された第2導電膜25と、第1導電膜24及び第2導電膜25へ接続されていないチップコンデンサの上下面の接続用の電極27とから成る。この電極27を介してICチップ側とドータボード側とが接続されている。
【0111】
この第1改変例のプリント配線板では、大判のチップコンデンサ20を用いるため、容量の大きなチップコンデンサを用いることができる。また、大判のチップコンデンサ20を用いるため、ヒートサイクルを繰り返してもプリント配線板に反りが発生することがない。なお、電極には、第1実施形態と同様に導電性ペースト、あるいは、第2実施形態と同様に導電性ペースト及び複合金属層が形成されている。
【0112】
図17を参照して第2改変例に係るプリント配線板について説明する。図17(A)は、多数個取り用の裁断前のチップコンデンサを示し、図中で一点鎖線は、通常の裁断線を示し、図17(B)は、チップコンデンサの平面図を示している。図17(B)に示すように、この第2改変例では、多数個取り用のチップコンデンサを複数個(図中の例では3枚)連結させて大判で用いている。
【0113】
この第2改変例では、大判のチップコンデンサ20を用いるため、容量の大きなチップコンデンサを用いることができる。また、大判のチップコンデンサ20を用いるため、ヒートサイクルを繰り返してもプリント配線板に反りが発生することがない。なお、電極には、第1実施形態と同様に導電性ペースト、あるいは、第2実施形態と同様に導電性ペースト及び複合金属層が形成されている。
【0114】
上述した第3実施形態では、チップコンデンサをプリント配線板に内蔵させたが、チップコンデンサの代わりに、セラミック板に導電体膜を設けてなる板状のコンデンサを用いることも可能である。
【0115】
【発明の効果】
以上説明したように、本発明によれば、コア基板内にコンデンサを収容することが可能となり、ICチップとコンデンサとの距離が短くなるため、プリント配線板のループインダクタンスを低減できる。また、導体回路が形成された樹脂基板を複数個積層してコア基板を形成しているため、コア基板内の配線密度が高まり、層間樹脂絶縁層の層数を減らすことが可能となる。
また、コンデンサの電極の表面に導電性ペーストを塗布してあるため、表面が完全にフラットになる。このため、樹脂層にレーザで開口を穿設した際に、電極の表面に樹脂が残ることが無くなり、該電極とめっきによるバイアホールとの接続性を高めることができる。
更に、コア基板とコンデンサの間に樹脂が充填されているので、コンデンサなどが起因する応力が発生しても緩和されるし、マイグレーションの発生がない。
そのために、コンデンサの電極とバイアホールの接続部への剥離や溶解などの影響がない。そのために、信頼性試験を実施しても所望の性能を保つことができるのである。
また、コンデンサを銅によって被覆されている場合にも、マイグレーションの発生を防止することができる。
【図面の簡単な説明】
【図1】(A)、(B)、(C)、(D)、(E)は、本発明の第1実施形態に係るプリント配線板の製造工程図である。
【図2】(A)、(B)、(C)、(D)、(E)は、本発明の第1実施形態に係るプリント配線板の製造工程図である。
【図3】(A)、(B)、(C)、(D)は、本発明の第1実施形態に係るプリント配線板の製造工程図である。
【図4】(A)、(B)、(C)、(D)は、本発明の第1実施形態に係るプリント配線板の製造工程図である。
【図5】(A)、(B)は、本発明の第1実施形態に係るプリント配線板の製造工程図である。
【図6】(A)、(B)は、本発明の第1実施形態に係るプリント配線板の製造工程図である。
【図7】本発明の第1実施形態に係るプリント配線板の断面図である。
【図8】図7中のプリント配線板にICチップを搭載し、ドータボードへ取り付けた状態を示す断面図である。
【図9】(A)、(B)、(C)、(D)、(E)は、本発明の第2実施形態に係るプリント配線板の製造工程図である。
【図10】(A)、(B)、(C)、(D)、(E)は、本発明の第2実施形態に係るプリント配線板の製造工程図である。
【図11】本発明の第2実施形態に係るプリント配線板にICチップを搭載した状態を示す断面図である。
【図12】本発明の第2実施形態の改変例に係るプリント配線板にICチップを搭載した状態を示す断面図である。
【図13】ICチップへの供給電圧と時間との変化を示すグラフである。
【図14】本発明の第2実施形態の改変例のチップコンデンサを示す断面図である。
【図15】(A)、(B)、(C)、(D)は、第3実施形態のプリント配線板のチップコンデンサの平面図である。
【図16】第3実施形態に係るプリント配線板のチップコンデンサの平面図である。
【図17】第3実施形態の改変例に係るプリント配線板のチップコンデンサの平面図である。
【符号の説明】
20 チップコンデンサ
21 第1電極
22 第2電極
23 誘電体
23a 粗化面
23b ポイリミド膜
26 導電性ペースト
28a 無電解銅めっき膜
28b 電解銅めっき膜
28 複合金属膜
30 コア基板
30a 第1樹脂基板
30b 第2樹脂基板
30c 第3樹脂基板
30A 通孔
32 導体回路
33a、33b 接着用樹脂層(接着板)
33A 開口部
34 凹部
35 凹部
36 接着材料
38 樹脂充填剤
40 層間樹脂絶縁層
56 スルーホール
58 導体回路
60 バイアホール
70 ソルダーレジスト層
71U、71D 開口部
72 ニッケルめっき層
74 金めっき層
76U、76D 半田バンプ
80A、80B ビルドアップ配線層
90 ICチップ
92E 接地用半田パッド
92S 信号用半田パッド
92P 電源用半田パッド
94E 接地用半田パッド
94S 信号用半田パッド
94P 電源用半田パッド
95 ドータボード
96 導電性接続ピン
140 層間樹脂絶縁層
158 導体回路
160 バイアホール

Claims (2)

  1. 少なくとも以下(a)〜(h)の工程を備えることを特徴とするプリント配線板の製造方法:
    (a)複数枚の樹脂基板に、導体回路を形成する工程;
    (b)接着板を介して複数枚の前記樹脂基板を積層する工程;
    (c)前記樹脂基板同士を、前記接着板を介して接着しコア基板とする工程;
    (d)前記コア基板に、凹部を形成する工程;
    (e)前記凹部にメタライズ電極の上に導電性ペーストを塗布したコンデンサを収容する工程;
    (f)前記導電性ペースト上に銅めっき膜で構成された金属層を設ける工程;
    (g)前記コア基板に樹脂絶縁層を積層する工程;
    (h)該樹脂絶縁層に、銅で構成され、前記コンデンサの電極に接続するバイアホールを形成する工程。
  2. 少なくとも以下(a)〜(h)の工程を備えることを特徴とするプリント配線板の製造方法:
    (a)通孔を備え、表面に導体回路を配設した樹脂基板を形成する工程;
    (b)通孔を備えず、表面に導体回路を配設した樹脂基板を形成する工程;
    (c)前記通孔を備える樹脂基板と前記通孔を備えない樹脂基板とを接着板を介して積層する工程;
    (d)前記樹脂基板同士を、前記接着板を介して接着しコア基板とする工程;
    (e)前記通孔にメタライズ電極の上に導電性ペーストを塗布したコンデンサを収容する工程;
    (f)前記導電性ペースト上に銅めっき膜で構成された金属層を設ける工程;
    (g)前記コア基板に樹脂絶縁層を積層する工程;
    (h)該樹脂絶縁層に、銅で構成され、前記コンデンサの電極に接続するバイアホールを形成する工程。
JP2001070225A 2001-03-13 2001-03-13 プリント配線板の製造方法 Expired - Lifetime JP4863561B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001070225A JP4863561B2 (ja) 2001-03-13 2001-03-13 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001070225A JP4863561B2 (ja) 2001-03-13 2001-03-13 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2002271031A JP2002271031A (ja) 2002-09-20
JP4863561B2 true JP4863561B2 (ja) 2012-01-25

Family

ID=18928131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001070225A Expired - Lifetime JP4863561B2 (ja) 2001-03-13 2001-03-13 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4863561B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288607A (ja) * 2008-07-04 2008-11-27 Shinko Electric Ind Co Ltd 電子部品実装構造の製造方法
JP2010171414A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP5436177B2 (ja) * 2009-12-08 2014-03-05 日本特殊陶業株式会社 配線基板内蔵用部品及びその製造方法、並びに配線基板
CN105899003B (zh) 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
JP6626697B2 (ja) * 2015-11-24 2019-12-25 京セラ株式会社 配線基板およびその製造方法
CN114793394A (zh) * 2021-01-25 2022-07-26 碁鼎科技秦皇岛有限公司 封装电路结构及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6454720A (en) * 1987-08-26 1989-03-02 Matsushita Electric Ind Co Ltd Manufacture of laminated type ceramic chip capacitor
JPH06120670A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 多層配線基板
JP2800550B2 (ja) * 1992-04-24 1998-09-21 日立化成工業株式会社 印刷配線用基板の製造方法
JPH07235632A (ja) * 1994-02-21 1995-09-05 Hitachi Ltd コンデンサユニットおよびコンデンサユニット内蔵電子回路装置
JPH0846085A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JPH08162359A (ja) * 1994-12-08 1996-06-21 Murata Mfg Co Ltd チップ型セラミック電子部品
JPH08236393A (ja) * 1995-02-22 1996-09-13 Tokin Corp 積層セラミックコンデンサーの製造方法
JPH09199824A (ja) * 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
JPH11144904A (ja) * 1997-11-05 1999-05-28 Hokuriku Electric Ind Co Ltd チップ電子部品
JP2000100647A (ja) * 1998-09-24 2000-04-07 Kyocera Corp 積層セラミックコンデンサおよびその製造方法
JP3522571B2 (ja) * 1999-03-05 2004-04-26 日本特殊陶業株式会社 配線基板
JP4060491B2 (ja) * 1999-07-08 2008-03-12 イビデン株式会社 パッケージ基板

Also Published As

Publication number Publication date
JP2002271031A (ja) 2002-09-20

Similar Documents

Publication Publication Date Title
JP4854845B2 (ja) 多層プリント配線板
JP4953499B2 (ja) プリント配線板
WO2001019148A1 (fr) Carte de circuit imprime et procede de fabrication associe
WO2001019149A1 (fr) Carte de circuit imprime, procede de production associe et condensateur destine a etre incorpore dans cette carte
JP4945842B2 (ja) プリント配線板及びプリント配線板の製造方法
JP5505433B2 (ja) プリント配線板
JP4863563B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4248157B2 (ja) 多層プリント配線板
JP4646371B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002246756A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4968404B2 (ja) プリント配線板
JP4863546B2 (ja) コンデンサ内蔵プリント配線板及びコンデンサ内蔵プリント配線板の製造方法
JP4243922B2 (ja) 多層プリント配線板
JP4934900B2 (ja) 多層プリント配線板の製造方法
JP4863561B2 (ja) プリント配線板の製造方法
JP4863564B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002118367A (ja) プリント配線板及びプリント配線板の製造方法
JP4726285B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4360737B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4646370B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002050874A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4697828B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4869486B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002246506A (ja) 多層プリント配線板
JP4554790B2 (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4863561

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term