JP2002246757A - 多層プリント配線板の製造方法 - Google Patents

多層プリント配線板の製造方法

Info

Publication number
JP2002246757A
JP2002246757A JP2001104050A JP2001104050A JP2002246757A JP 2002246757 A JP2002246757 A JP 2002246757A JP 2001104050 A JP2001104050 A JP 2001104050A JP 2001104050 A JP2001104050 A JP 2001104050A JP 2002246757 A JP2002246757 A JP 2002246757A
Authority
JP
Japan
Prior art keywords
resin
layer
wiring board
sheet
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001104050A
Other languages
English (en)
Other versions
JP4270769B2 (ja
Inventor
Touto O
東冬 王
Hajime Sakamoto
一 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2001104050A priority Critical patent/JP4270769B2/ja
Publication of JP2002246757A publication Critical patent/JP2002246757A/ja
Application granted granted Critical
Publication of JP4270769B2 publication Critical patent/JP4270769B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 信頼性の高い半導体素子を内蔵する多層プリ
ント配線板の製造方法を提案する。 【解決手段】 ＩＣチップ２０をダイパッド３８がＵＶ
テープ４０に接するように載置して、充填剤４１を充填
した後、該ＵＶテープ４０を剥がしてから、ＩＣチップ
２０にビルドアップ層を形成する。このため、ＩＣチッ
プとビルドアップ層のバイアホールとを適切に電気接続
させることができ、信頼性の高い半導体素子内蔵多層プ
リント配線板を製造することが可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、特にＩＣチップな
どの半導体素子を内蔵する多層プリント配線板の製造方
法に関するのもである。
【０００２】
【従来の技術】ＩＣチップは、ワイヤーボンディング、
ＴＡＢ、フリップチップなどの実装方法によって、プリ
ント配線板との電気的接続を取っていた。ワイヤーボン
ディングは、プリント配線板にＩＣチップを接着剤によ
りダイボンディングさせて、該プリント配線板のパッド
とＩＣチップのパッドとを金線などのワイヤーで接続さ
せた後、ＩＣチップ並びにワイヤーを守るために熱硬化
性樹脂あるいは熱可塑性樹脂などの封止樹脂を施してい
た。
【０００３】ＴＡＢは、ＩＣチップのバンプとプリント
配線板のパッドとをリードと呼ばれる線を半田などによ
って一括して接続させた後、樹脂による封止を行ってい
た。フリップチップは、ＩＣチップとプリント配線板の
パッド部とをバンプを介して接続させて、バンプとの隙
間に樹脂を充填させることによって行っていた。
【０００４】しかしながら、それぞれの実装方法は、Ｉ
Ｃチップとプリント配線板の間に接続用のリード部品
（ワイヤー、リード、バンプ）を介して電気的接続を行
っている。それらの各リード部品は、切断、腐食し易
く、これにより、ＩＣチップとの接続が途絶えたり、誤
作動の原因となることがあった。また、それぞれの実装
方法は、ＩＣチップを保護するためにエポキシ樹脂等の
熱可塑性樹脂によって封止を行っているが、その樹脂を
充填する際に気泡を含有すると、気泡が起点となって、
リード部品の破壊やＩＣパッドの腐食、信頼性の低下を
招いてしまう。熱可塑性樹脂による封止は、それぞれの
部品に合わせて樹脂装填用プランジャー、金型を作成す
る必要が有り、また、熱硬化性樹脂であってもリード部
品、ソルダーレジストなどの材質などを考慮した樹脂を
選定しなくては成らないために、それぞれにおいてコス
ト的にも高くなる原因にもなった。
【０００５】一方、上述したようにＩＣチップをプリン
ト配線板（パッケージ基板）の外部に取り付けるのでは
なく、基板に半導体素子を埋め込んで、その上層に、ビ
ルドアップ層を形成させることにより電気的接続を取る
従来技術として、特開平９−３２１４０８号（ＵＳＰ５
８７５１００）、特開平１０−２５６４２９号、特開平
１１−１２６９７８号などが提案されている。
【０００６】特開平９−３２１４０８号（ＵＳＰ５８７
５１００）には、ダイパッド上に、スタッドバンプを形
成した半導体素子をプリント配線板に埋め込んで、スタ
ッドバンプ上に配線を形成して電気的接続を取ってい
た。しかしながら、該スタッドバンプはタマネギ状であ
り高さのバラツキが大きいために、層間絶縁層を形成さ
せると、平滑性が低下し、バイアホールを形成させても
未接続になりやすい。また、スタッドバンプをボンディ
ングにより一つ一つ植設しており、一括して配設するこ
とができず、生産性という点でも難点があった。
【０００７】特開平１０−２５６４２９号には、セラミ
ック基板に半導体素子を収容し、フリップチップ形態に
よって電気的接続されている構造が示されている。しか
しながら、セラミックは外形加工性が悪く、半導体素子
の納まりがよくない。また、該バンプでは、高さのバラ
ツキも大きくなった。そのために、層間絶縁層の平滑性
が損なわれ、接続が低下してしまう。
【０００８】特開平１１−１２６９７８号には、空隙の
収容部に半導体素子などの電子部品埋め込んで、導体回
路と接続して、バイアホールを介して積蔵している多層
プリント配線板が示されている。しかしながら、収容部
が空隙であるために、位置ずれを引き起こしやすく、半
導体素子のパッドとの未接続が起き易い。また、ダイパ
ッドと導体回路とを直接接続させているので、ダイパッ
ドに酸化被膜ができやすく、絶縁抵抗が上昇してしまう
問題がある。
【０００９】
【発明が解決しようとする課題】本発明は上述した課題
を解決するためになされたものであり、その目的とする
ところは、信頼性の高い半導体素子を内蔵する多層プリ
ント配線板の製造方法を提案することを目的とする。
【００１０】
【課題を解決するための手段】請求項１の多層プリント
配線板の製造方法では、少なくとも以下の（ａ）〜
（ｆ）の工程を有することを技術的特徴とする： （ａ）コア基板に形成した通孔の底部にシートを張る工
程； （ｂ）前記通孔の底部の前記シートに、端子が前記シー
トに接するように半導体素子を載置する工程； （ｃ）前記通孔内に樹脂を充填する工程； （ｄ）前記樹脂を加圧及び硬化する工程； （ｅ）前記シートを剥離する工程； （ｆ）前記半導体素子の上面にビルドアップ層を形成す
る工程。
【００１１】請求項１の発明では、コア基板の通孔の底
部のシートに、端子がシートに接するように半導体素子
を載置し、該通孔内に樹脂を充填してから、シートを剥
がし、ビルドアップ層を形成する。即ち、半導体素子を
端子がシートに接するように載置して、該シートを剥が
してから、半導体素子にビルドアップ層を形成するの
で、端子とビルドアップ層の配線とを適切に電気接続さ
せることができ、信頼性の高い半導体素子内蔵多層プリ
ント配線板を製造することが可能となる。
【００１２】請求項２の多層プリント配線板の製造方法
は、少なくとも以下の（ａ）〜（ｉ）の工程を有するこ
とを技術的特徴とする： （ａ）コア基板に形成した通孔の底部にシートを張る工
程； （ｂ）前記通孔の底部の前記シートに、端子が前記シー
トに接するように半導体素子を載置する工程； （ｃ）前記通孔内に樹脂を充填する工程； （ｄ）前記樹脂を加圧及び仮硬化する工程； （ｅ）前記シートを剥離する工程； （ｆ）前記コア基板の底部側を研磨し、前記半導体素子
の底部を露出させる工程； （ｇ）前記樹脂を本硬化する工程； （ｈ）前記半導体素子の底部に放熱板を取り付ける工
程； （ｉ）前記半導体素子の上面にビルドアップ層を形成す
る工程。
【００１３】請求項２の発明では、コア基板の通孔の底
部のシートに、端子がシートに接するように半導体素子
を載置し、該通孔内に樹脂を充填してから、シートを剥
がし、ビルドアップ層を形成する。即ち、半導体素子を
端子がシートに接するように載置して、該シートを剥が
してから、半導体素子にビルドアップ層を形成するの
で、端子とビルドアップ層の配線とを適切に電気接続さ
せることができ、信頼性の高い半導体素子内蔵多層プリ
ント配線板を製造することが可能となる。また、コア基
板の底部側を研磨し、半導体素子の底部を露出させるた
め、半導体素子の底部に放熱板を取り付けることが可能
になり、半導体素子の動作の安定性を向上させることが
できる。
【００１４】ＩＣチップのダイパッドにトランジション
層を設ける理由を説明する。ＩＣチップのパッドは一般
的にアルミニウムなどで製造されている。トランジショ
ン層を形成させていないダイパッドのままで、フォトエ
ッチングにより層間絶縁層のバイアホールを形成させた
時、ダイパッドのままであれば露光、現像後にパッドの
表層に樹脂が残りやすかった。それに、現像液の付着に
よりパッドの変色を引き起こした。一方、レーザにより
バイアホールを形成させた場合にもダイパッドを焼損し
ない条件で行うと、パッド上に樹脂残りが発生した。ま
た、後工程に、酸や酸化剤あるいはエッチング液に浸漬
させたり、種々のアニール工程を経ると、ＩＣチップの
パッドの変色、溶解が発生した。更に、ＩＣチップのパ
ッドは、４０μｍ程度の径で作られており、バイアホー
ルはそれより大きいので位置ずれの際に未接続が発生し
やすい。
【００１５】これに対して、ダイパッド上に銅等からな
るトランジション層を設けることで、溶剤の使用が可能
となりパッド上の樹脂残りを防ぐことができる。また、
後工程の際に酸や酸化剤あるいはエッチング液に浸漬さ
せたり、種々のアニール工程を経てもパッドの変色、溶
解が発生しない。これにより、パッドとバイアホールと
の接続性や信頼性を向上させる。更に、ＩＣチップのパ
ッド上に４０μｍよりも大きな径のトランジション層を
介在させることで、バイアホールを確実に接続させるこ
とができる。望ましいのは、トランジション層は、バイ
アホール径と同等以上のものがよい。
【００１６】さらに、トランジション層が形成されてい
るので、半導体素子をプリント配線板に収納する前、も
しくはその後にでも半導体素子の動作や電気検査を容易
に行なえるようになった。それは、ダイパッドよりも大
きいトランジション層が形成されているので、プローブ
ピンが接触し易くなったからである。それにより、予め
製品の可否が判定することができ、生産性やコスト面で
も向上させることができる。
【００１７】故に、トランジションを形成することによ
って、半導体素子をプリント配線に収納することが好適
に行える。つまり、トランジション層を有する半導体素
子は、プリント配線板に埋め込むため半導体素子である
ともいえる。該トランジション層は、ダイパッド上に、
薄膜層を形成し、その上に厚付け層を形成して成る。少
なくとも２層以上で形成することができる。
【００１８】本発明で定義されるトランジション層につ
いて説明する。トランジション層は、従来のＩＣチップ
実装技術を用いることなく、半導体素子であるＩＣチッ
プとプリント配線板と直接接続を取るために設けられた
中間の仲介層を意味する。特徴としては、２層以上の金
属層で形成され、半導体素子であるＩＣチップのダイパ
ッドよりも大きくさせることにある。それによって、電
気的接続や位置合わせ性を向上させるものであり、か
つ、ダイパッドにダメージを与えることなくレーザやフ
ォトエッチングによるバイアホール加工を可能にするも
のである。そのため、プリント配線板へのＩＣチップの
埋め込み、収容、収納や接続を確実にすることができ
る。また、トランジション層上には、直接、プリント配
線板の導体層である金属を形成することを可能にする。
その導体層の一例としては、層間樹脂絶縁層のバイアホ
ールや基板上のスルーホールなどがある。
【００１９】それぞれに多層プリント配線板だけで機能
を果たしてもいるが、場合によっては半導体装置として
のパッケージ基板としての機能させるために外部基板で
あるマザーボードやドーターボードとの接続のため、Ｂ
ＧＡ、半田バンプやＰＧＡ（導電性接続ピン）を配設さ
せてもよい。また、この構成は、従来の実装方法で接続
した場合よりも配線長を短くできて、ループインダクタ
ンスも低減できる。
【００２０】本願発明に用いられるＩＣチップなどの電
子部品を内蔵させる樹脂製基板としては、エポキシ樹
脂、ＢＴ樹脂、フェノール樹脂などにガラスエポキシ樹
脂などの補強材や心材を含浸させた樹脂、エポキシ樹脂
を含浸させたプリプレグを積層させたものなどが用いら
れるが、一般的にプリント配線板で使用されるものを用
いることができる。それ以外にも両面銅張積層板、片面
板、金属膜を有しない樹脂板、樹脂シートを用いること
ができる。ただし、３５０℃以上の温度を加えると樹脂
は、溶解、炭化をしてしまう。
【００２１】ＩＣチップの全面に蒸着、スパッタリング
などの物理的な蒸着を行い、全面に導電性の金属膜を形
成させる。その金属としては、スズ、クロム、チタン、
ニッケル、亜鉛、コバルト、金、銅などの金属を１層以
上形成させるものがよい。厚みとしては、０．００１〜
２．０μｍの間で形成させるのがよい。特に、０．０１
〜１．０μｍの間が望ましい。特に、ニッケル、クロ
ム、チタンで形成するのがよい。界面から湿分の侵入が
なく、金属密着性に優れるからである。
【００２２】該金属膜の上に、更に無電解めっき等によ
り金属膜を設けることもできる。上側の金属膜は、ニッ
ケル、銅、金、銀などの金属を１層以上形成させるもの
がよい。厚みとしては、０．０１〜５．０μｍの間で形
成させるのがよい。特に、０．１〜３．０μｍの間が望
ましい。
【００２３】その金属膜上に、無電解あるいは電解めっ
きにより、厚付けさせる。形成されるメッキの種類とし
てはニッケル、銅、金、銀、亜鉛、鉄などがある。電気
特性、経済性、また、後程で形成されるビルドアップで
ある導体層は主に銅であることから、銅を用いることが
よい。その厚みは１〜２０μｍの範囲で行うのがよい。
それより厚くなると、エッチングの際にアンダーカット
が起こってしまい、形成されるトランジション層とバイ
アホールと界面に隙間が発生することがある。その後、
エッチングレジストを形成して、露光、現像してトラン
ジション層以外の部分の金属を露出させてエッチングを
行い、ＩＣチップのパッド上にトランジション層を形成
させる。
【００２４】また、上記トランジション層の製造方法以
外にも、ＩＣチップ及びコア基板の上に形成した金属膜
上にドライフィルムレジストを形成してトランジション
層に該当する部分を除去させて、電解めっきによって厚
付けした後、レジストを剥離してエッチング液によっ
て、同様にＩＣチップのパッド上にトランジション層を
形成させることもできる。
【００２５】コア基板の通孔を塞ぐシートとして、ＵＶ
照射により粘着力が低下するＵＶテープを用いることが
好適である。ＵＶ照射により、半導体素子の端子に接着
剤が残ることなく剥がれるため、端子とビルドアップ層
の配線とを適切に電気接続させることができ、信頼性の
高い半導体素子内蔵多層プリント配線板を製造すること
が可能となる。
【００２６】また、樹脂の加圧を減圧下で行うことが好
適である。減圧することで、コア基板と樹脂との間、及
び、樹脂中に気泡が残ることがなくなり、多層プリント
配線板の信頼性を高めることができる。
【００２７】コア基板に形成した通孔にテーパを設ける
ことも好適である。これにより、コア基板の通孔と樹脂
との間に気泡や溝が残ることがなくなり、多層プリント
配線板の信頼性を高めることができる。また、コア基板
の平坦性を確保できる。
【００２８】
【発明の実施の形態】以下、本発明の実施形態について
図を参照して説明する。図９に示すように多層プリント
配線板１０は、ＩＣチップ２０を収容するコア基板３０
と、層間樹脂絶縁層５０、層間樹脂絶縁層１５０とから
なる。層間樹脂絶縁層５０には、バイアホール６０およ
び導体回路５８が形成され、層間樹脂絶縁層１５０に
は、バイアホール１６０および導体回路１５８が形成さ
れている。ＩＣチップ２０の裏面には放熱板４４が取り
付けられている。
【００２９】層間樹脂絶縁層１５０の上には、ソルダー
レジスト層７０が配設されている。ソルダーレジスト層
７０の開口部７１下の導体回路１５８には、図示しない
ドータボード、マザーボード等の外部基板と接続するた
めの半田バンプ７６が設けられている。
【００３０】上述した多層プリント配線板１０に収容さ
れた半導体素子（ＩＣチップ）の構成について、ＩＣチ
ップ２０の断面を示す図３（Ｂ）、及び、平面図を示す
図４（Ｂ）を参照して説明する。
【００３１】図３（Ｂ）に示すようにＩＣチップ２０の
上面には、ダイパッド２２及び配線（図示せず）が配設
されており、該ダイパッド２２及び配線の上に、パッシ
ベーション膜２４が被覆され、該ダイパッド２２には、
パッシベーション膜２４の開口が形成されている。ダイ
パッド２２の上には、主として銅からなるトランジショ
ン層３８が形成されている。トランジション層３８は、
薄膜層３３と電解めっき膜３７とからなる。
【００３２】本実施形態の多層プリント配線板１０で
は、コア基板３０にＩＣチップ２０を内蔵させて、該Ｉ
Ｃチップ２０のパッド２２にはトランジション層３８を
配設させている。このため、リード部品や封止樹脂を用
いず、ＩＣチップと多層プリント配線板（パッケージ基
板）との電気的接続を取ることができる。また、ＩＣチ
ップ部分にトランジション層３８が形成されていること
から、ＩＣチップ部分には平坦化されるので、上層の層
間絶縁層５０も平坦化されて、膜厚みも均一になる。更
に、トランジション層によって、上層のバイアホール６
０を形成する際も形状の安定性を保つことができる。
【００３３】更に、ダイパッド２２上に銅製のトランジ
ション層３８を設けることで、パッド２２上の樹脂残り
を防ぐことができ、また、後工程の際に酸や酸化剤ある
いはエッチング液に浸漬させたり、種々のアニール工程
を経てもパッド２２の変色、溶解が発生しない。これに
より、ＩＣチップのパッドとバイアホールとの接続性や
信頼性を向上させる。更に、４０μｍ径パッド２２上に
６０μｍ径以上のトランジション層３８を介在させるこ
とで、６０μｍ径のバイアホールを確実に接続させるこ
とができる。
【００３４】引き続き、図９を参照して上述した多層プ
リント配線板の製造方法について説明する。先ず、図３
（Ｂ）を参照して上述した半導体素子の製造方法につい
て、図１〜図４を参照して説明する。
【００３５】（１）先ず、図１（Ａ）に示すシリコンウ
エハー２０Ａに、定法により配線２１及びダイパッド２
２を形成する（図１（Ｂ）及び図１（Ｂ）の平面図を示
す図４（Ａ）参照、なお、図１（Ｂ）は、図４（Ａ）の
Ｂ−Ｂ断面を表している）。 （２）次に、ダイパッド２２及び配線２１の上に、パッ
シベーション膜２４を形成し、ダイパッド２２上に開口
２４ａを設ける（図１（Ｃ））。
【００３６】（３）シリコンウエハー２０Ａに蒸着、ス
パッタリングなどの物理的な蒸着を行い、全面に導電性
の金属膜（薄膜層）３３を形成させる（図２（Ａ））。
その厚みは、０．００１〜２．０μｍの範囲で形成させ
るのがよい。その範囲よりも下の場合は、全面に薄膜層
を形成することができない。その範囲よりも上の場合
は、形成される膜に厚みのバラツキが生じてしまう。最
適な範囲は０．０１〜１．０μｍである。形成する金属
としては、スズ、クロム、チタン、ニッケル、亜鉛、コ
バルト、金、銅の中から、選ばれるものを用いることが
よい。それらの金属は、ダイパッドの保護膜となり、か
つ、電気特性を劣化させることがない。第１実施形態で
は、薄膜層３３は、クロムにより形成される。
【００３７】（４）その後、液状レジスト、感光性レジ
スト、ドライフィルムのいずれかのレジスト層を薄膜層
３３上に形成させる。トランジション層３８を形成する
部分が描画されたマスク（図示せず）を該レジスト層上
に、載置して、露光、現像を経て、レジスト３５に非形
成部３５ａを形成させる。電解メッキを施してレジスト
層の非形成部３５ａに厚付け層（電解めっき膜）３７を
設ける（図２（Ｂ））。形成されるメッキの種類として
は銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特
性、経済性、また、後程で形成されるビルドアップであ
る導体層は主に銅であることから、銅を用いるとよく、
第１実施形態では、銅を用いる。その厚みは１〜２０μ
ｍの範囲で行うのがよい。
【００３８】（５）メッキレジスト３５をアルカリ溶液
等で除去した後、メッキレジスト３５下の金属膜３３を
硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第二銅
錯体−有機酸塩等のエッチング液によって除去すること
で、ＩＣチップのパッド２２上にトランジション層３８
を形成する（図２（Ｃ））。
【００３９】（６）次に、基板にエッチング液をスプレ
イで吹きつけ、トランジション層３８の表面をエッチン
グすることにより粗化面３８αを形成する（図３（Ａ）
参照）。無電解めっきや酸化還元処理を用いて粗化面を
形成することもできる。
【００４０】（７）最後に、トランジション層３８が形
成されたシリコンウエハー２０Ａを、ダイシングなどに
よって個片に分割してＩＣチップ２０を形成する（図３
（Ｂ）及び図３（Ｂ）の平面図である図４（Ｂ）参
照）。その後、必要に応じて、分割されたＩＣチップ２
０の動作確認や電気検査を行なってもよい。ＩＣチップ
２０は、ダイパッド２２よりも大きなトランジション層
３８が形成されているので、プローブピンが当てやす
く、検査の精度が高くなっている。
【００４１】なお、図３（Ｂ）を参照して上述した第１
実施形態に係る半導体素子では、トランジション層３８
が、薄膜層３３と電解めっき膜３７とからなる２層構造
であった。これに対して、トランジション層を、薄膜層
（第１薄膜層）と無電解めっき膜（第２薄膜層）と電解
めっき膜（厚付け層）とからなる３層構造として構成す
ることもできる。３層構造の場合、第２薄膜層を、第１
薄膜層３３の上に、スパッタ、蒸着、無電解めっきによ
って積層する。その厚みは、０．０１〜５μｍが良く、
特に０．１〜３．０μｍが望ましい。その場合積層でき
る金属は、ニッケル、銅、金、銀の中から選ばれるもの
がよい。
【００４２】また、図３（Ｂ）を参照して上述した第１
実施形態では、セミアディテブ工程を用い、レジスト非
形成部に厚付け層３７を形成することでトランジション
層３８を形成した。これに対して、フルアディテブ工程
を用い、厚付け層を均一に形成した後、レジストを設
け、レジスト非形成部をエッチングで除去することでト
ランジション層３８を形成することもできる。
【００４３】引き続き、図３（Ｂ）に示すＩＣチップ２
０を収容する多層プリント配線板の製造工程について説
明する。 （１）ガラスクロス等の心材にＢＴ（ビスマレイミドト
リアジン）樹脂、エポキシ等の樹脂を含浸させたプリプ
レグを積層して硬化させた厚さ０．５mmのコア基板３０
を出発材料とする。先ず、コア基板３０にＩＣチップ収
容用の通孔３２を形成する（図５（Ａ）参照）。ここで
は、心材に樹脂を含浸させた樹脂基板３０を用いている
が、心材を備えない樹脂基板を用いることもできる。な
お、通孔３２の下端開口部には、テーパ３２ａを設ける
ことが好適である。テーパ３２ａにより、後述する加圧
において、ＩＣチップ２０、充填樹脂４１、基板３０の
間に気泡が残ることがなくなり、多層プリント配線板の
信頼性を高めることができる。
【００４４】（２）その後、コア基板３０の通孔３２の
底面にＵＶテープ４０を張り付ける（図５（Ｂ））。こ
のＵＶテープ４０としては、リンテック株式会社のAdwi
llＤ−２０１、Ｄ−２０３、Ｄ２３０３ＤＦ、Ｄ−２０
４、Ｄ２１０、Ｄ２１８等のＵＶ照射により接着面の接
着力を失い綺麗に剥がせる接着テープを用いることがで
きる。ここでは、ＵＶテープを用いるが、仮硬化の際に
加える８０℃以上の高熱でも粘着性が低下しない種々の
接着テープ、例えば、ポリイミドテープ等を用いること
ができる。
【００４５】（３）コア基板３０に形成された通孔３２
のＵＶテープ４０上に、図３（Ｂ）を参照して上述した
ＩＣチップ２０を、ダイパッド３８がＵＶテープ４０の
接着面に接するように載置する（図５（Ｃ）参照）。
【００４６】（４）コア基板３０に形成された通孔３２
内へ充填剤４１を充填する（図５（Ｄ））。充填は、印
刷、マスク印刷、ポッチング等により行う。この充填剤
は、エポキシ樹脂、ポリイミド樹脂などに、イミダゾー
ル系、アミン系、無水酸系などの硬化剤と、フィラー
（有機粒子、無機粒子、金属粒子）と、所望により溶剤
（ケトン系、トルエン系など）とが配合された粘度０．
１〜５０Ｐａ・Ｓの樹脂を好適に用いることができる。
充填剤は、熱硬化性樹脂、熱可塑性樹脂、もしくはそれ
らの複合体を用いることができる。
【００４７】（５）充填剤４１の充填後、１０分程度減
圧室で減圧し、充填剤４１中の気泡抜きを行う。これに
より、充填剤４１中に気泡が残ることがなくなり、多層
プリント配線板の信頼性を高めることができる。
【００４８】（６）ステンレス（ＳＵＳ）プレス板１０
０Ａ、１００Ｂで、上述したコア基板３０を上下方向か
ら１０分間加圧する（図５（Ｅ））。その後、加圧を続
けながら、７０℃〜１２０°で３０分程度加熱し、充填
剤４１を仮硬化させる。加圧、加圧及び／又は仮硬化
は、減圧下で行うことが好適である。減圧することで、
ＩＣチップ２０、コア基板３０、充填剤４１の間、及
び、充填剤４１中に気泡が残ることがなくなり、多層プ
リント配線板の信頼性を高めることができる。この加圧
の際にダイパッド３８には、ＵＶテープ４０を緩衝材と
して圧力が加わるため、ダイパッド３８を損傷すること
がない。
【００４９】（７）充填剤４１を仮硬化させたコア基板
３０のＵＶテープ４０を、ＶＵ照射して粘着力を失わせ
てから剥がす（図６（Ａ））。本実施形態では、ＵＶテ
ープ４０を用いるため、ＩＣチップのダイパッド３８上
に接着剤が残る事無く、また、ダイパッド３９を傷つけ
ることなく綺麗に剥がすことができる。このため、後工
程でダイパッド３８に適正にバイアホール６０を接続さ
せることができる。
【００５０】（８）その後、ＩＣチップ２０の裏面側の
充填剤４１及びコア基板３０を、ベルト研磨紙（三共理
化学社製）を用いたベルトサンダー研磨により研磨し、
ＩＣチップの裏面側を露出させる（図６（Ｂ））。本実
施形態では、充填剤４１を仮硬化した状態で研磨するた
め、容易に研磨を行うことができる。
【００５１】（９）この後、更に加熱して、充填材４１
を本硬化させることでＩＣチップ２０を収容するコア基
板３０を形成する。この本硬化は、減圧下で行うことが
好適である。減圧することで、充填剤４１中に気泡や残
ることがなくなり、溝が形成されない。また、多層プリ
ント配線板の信頼性や平坦性を高めることができる。
【００５２】（１０）ＩＣチップ２０の裏面側に、熱伝
導性接着剤（例えば金属粒子を含む樹脂）４２を介して
放熱板４４を取り付ける（図６（Ｃ））。放熱板として
は、アルミニウム、銅等の金属板、セラミック板を用い
ることができる。本実施形態では、コア基板３０の底部
側を研磨し、ＩＣチップ２０の底部を露出させるため、
ＩＣチップの底部に放熱板４４を取り付けることが可能
になり、ＩＣチップ２０の動作の安定性を向上させるこ
とができる。
【００５３】（１１）上記工程を経たＩＣチップの表面
側に、厚さ５０μｍの熱硬化型樹脂シートを温度５０〜
１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ2で真空圧
着ラミネートし、層間樹脂絶縁層５０を設ける（図６
（Ｄ）参照）。真空圧着時の真空度は、１０ｍｍＨｇで
ある。
【００５４】（１２）次に、波長１０．４μｍのＣＯ2
ガスレーザにて、ビーム径５ｍｍ、トップハットモー
ド、パルス幅５．０μ秒、マスクの穴径０．５ｍｍ、１
ショットの条件で、層間樹脂絶縁層５０に直径６０μｍ
のバイアホール用開口４８を設ける（図６（Ｅ）参
照）。クロム酸や過マンガン酸などの酸化剤を用いて、
開口４８内の樹脂残りを除去する。ダイパッド２２上に
銅製のトランジション層３８を設けることで、パッド２
２上の樹脂残りを防ぐことができ、これにより、パッド
２２と後述するバイアホール６０との接続性や信頼性を
向上させる。更に、４０μｍ径パッド２２上に６０μｍ
以上の径のトランジション層３８を介在させることで、
６０μｍ径のバイアホール用開口４８を確実に接続させ
ることができる。なお、ここでは、酸化剤を用いて樹脂
残さを除去したが、酸素プラズマを用いてデスミア処理
を行うことも可能である。
【００５５】（１３）次に、次に、クロム酸、過マンガ
ン酸塩などの酸化剤等に浸漬させることによって、層間
樹脂絶縁層５０の粗化面５０αを設ける（図７（Ａ）参
照）。該粗化面５０αは、０．１〜５μｍの範囲で形成
されることがよい。その一例として、過マンガン酸ナト
リウム溶液５０ｇ／ｌ、温度６０℃中に５〜２５分間浸
漬させることによって、２〜３μｍの粗化面５０αを設
ける。上記以外には、日本真空技術株式会社製のＳＶ−
４５４０を用いてプラズマ処理を行い、層間樹脂絶縁層
５０の表面に粗化面５０αを形成することもできる。こ
の際、不活性ガスとしてはアルゴンガスを使用し、電力
２００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２
分間プラズマ処理を実施する。
【００５６】（１４）粗化面５０αが形成された層間樹
脂絶縁層５０上に、金属層５２を設ける（図７（Ｂ）参
照）。金属層５２は、無電解めっきによって形成させ
る。予め層間樹脂絶縁層５０の表層にパラジウムなどの
触媒を付与させて、無電解めっき液に５〜６０分間浸漬
させることにより、０．１〜５μｍの範囲でめっき膜で
ある金属層５２を設ける。その一例として、 〔無電解めっき水溶液〕 ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ 酒石酸 ０．２００ ｍｏｌ／ｌ 硫酸銅 ０．０３０ ｍｏｌ／ｌ ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ ＮａＯＨ ０．１００ ｍｏｌ／ｌ α、α′−ビピルジル １００ ｍｇ／ｌ ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ ３４℃の液温度で４０分間浸漬させた。上記以外でも上
述したプラズマ処理と同じ装置を用い、内部のアルゴン
ガスを交換した後、Ｎｉ及びＣｕをターゲットにしたス
パッタリングを、気圧０．６Ｐａ、温度８０℃、電力２
００Ｗ、時間５分間の条件で行い、Ｎｉ／Ｃｕ金属層５
２を層間樹脂絶縁層５０の表面に形成することもでき
る。このとき、形成されるＮｉ／Ｃｕ金属層５２の厚さ
は０．２μｍである。
【００５７】（１５）上記処理を終えた基板３０に、市
販の感光性ドライフィルムを貼り付け、フォトマスクフ
ィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、
０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍの
めっきレジスト５４を設ける。次に、以下の条件で電解
めっきを施して、厚さ１５μｍの電解めっき膜５６を形
成する（図７（Ｃ）参照）。なお、電解めっき水溶液中
の添加剤は、アトテックジャパン社製のカパラシドＨＬ
である。
【００５８】 〔電解めっき水溶液〕 硫酸 ２．２４ ｍｏｌ／ｌ 硫酸銅 ０．２６ ｍｏｌ／ｌ 添加剤（アトテックジャパン製、カパラシドＨＬ） １９．５ ｍｌ／ｌ 〔電解めっき条件〕 電流密度 １Ａ／dm２ 時間 ６５分 温度 ２２±２℃
【００５９】（１６）めっきレジスト５４を５％ＮａＯ
Ｈで剥離除去した後、そのめっきレジスト下の金属層５
２を硝酸および硫酸と過酸化水素の混合液を用いるエッ
チングにて溶解除去し、金属層５２と電解めっき膜５６
からなる厚さ１６μｍの導体回路５８及びバイアホール
６０を形成し、第二銅錯体と有機酸とを含有するエッチ
ング液によって、粗化面５８α、６０αを形成する（図
７（Ｄ）参照）。本実施形態では、図５（Ｅ）を参照し
て上述したように、コア基板３０の上面が完全に平滑に
形成されているため、バイアホール６０によりトランジ
ション層３８に適切に接続を取ることができる。このた
め、多層プリント配線板の信頼性を高めることが可能と
なる。
【００６０】（１７）次いで、上記（１１）〜（１６）
の工程を、繰り返すことにより、さらに上層の層間樹脂
絶縁層１５０及び導体回路１５８（バイアホール１６０
を含む）を形成する（図８（Ａ）参照）。
【００６１】（１８）次に、ジエチレングリコールジメ
チルエーテル（ＤＭＤＧ）に６０重量％の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
（日本化薬社製）のエポキシ基５０％をアクリル化した
感光性付与のオリゴマー（分子量４０００）４６．６７
重量部、メチルエチルケトンに溶解させた８０重量％の
ビスフェノールＡ型エポキシ樹脂（油化シェル社製、商
品名：エピコート１００１）１５重量部、イミダゾール
硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）
１．６重量部、感光性モノマーである多官能アクリルモ
ノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、
同じく多価アクリルモノマー（共栄化学社製、商品名：
ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ
社製、商品名：Ｓ−６５）０．７１重量部を容器にと
り、攪拌、混合して混合組成物を調整し、この混合組成
物に対して光重量開始剤としてベンゾフェノン（関東化
学社製）２．０重量部、光増感剤としてのミヒラーケト
ン（関東化学社製）０．２重量部を加えて、粘度を２５
℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物
（有機樹脂絶縁材料）を得る。なお、ソルダーレジスト
として市販のソルダーレジストを用いることもできる。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ
−Ｂ型）で６０ｒｐｍの場合はローターNo.４、６ｒｐ
ｍの場合はローターNo.３によった。
【００６２】（１９）次に、基板３０に、上記ソルダー
レジスト組成物を２０μｍの厚さで塗布し、７０℃で２
０分間、７０℃で３０分間の条件で乾燥処理を行った
後、ソルダーレジストレジスト開口部のパターンが描画
された厚さ５ｍｍのフォトマスクをソルダーレジスト層
７０に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光
し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開
口７１を形成する（図８（Ｂ）参照）。
【００６３】（２０）次に、ソルダーレジスト層（有機
樹脂絶縁層）７０を形成した基板を、塩化ニッケル
（２．３×１０-1ｍｏｌ／ｌ）、次亞リン酸ナトリウム
（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム
（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無
電解ニッケルめっき液に２０分間浸漬して、開口部７１
に厚さ５μｍのニッケルめっき層７２を形成する。さら
に、その基板を、シアン化金カリウム（７．６×１０-3
ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏ
ｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ
／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ
／ｌ）を含む無電解めっき液に８０℃の条件で７．５分
間浸漬して、ニッケルめっき層７２上に厚さ０．０３μ
ｍの金めっき層７４を形成することで、導体回路１５８
に半田パッド７５を形成する（図８（Ｃ）参照）。
【００６４】（２１）この後、ソルダーレジスト層７０
の開口部７１に、半田ペーストを印刷して、２００℃で
リフローすることにより、半田バンプ７６を形成する。
これにより、ＩＣチップ２０を内蔵し、半田バンプ７６
を有する多層プリント配線板１０を得ることができる
（図９参照）。
【００６５】本実施形態では、ＩＣチップ２０をダイパ
ッ３８がＵＶテープ４０に接するように載置して、該Ｕ
Ｖテープ４０を剥がしてから、ＩＣチップ２０にビルド
アップ層を形成する。このため、ＩＣチップとビルドア
ップ層のバイアホール６０とを適切に電気接続させるこ
とができ、信頼性の高い半導体素子内蔵多層プリント配
線板を製造することが可能となる。
【００６６】上述した実施形態では、層間樹脂絶縁層５
０、１５０に熱硬化型樹脂シートを用いた。この熱硬化
型樹脂シートには、難溶性樹脂、可溶性粒子、硬化剤、
その他の成分が含有されている。それぞれについて以下
に説明する。
【００６７】本発明の製造方法において使用する熱硬化
型樹脂シートは、酸または酸化剤に可溶性の粒子（以
下、可溶性粒子という）が酸または酸化剤に難溶性の樹
脂（以下、難溶性樹脂という）中に分散したものであ
る。なお、本発明で使用する「難溶性」「可溶性」とい
う語は、同一の酸または酸化剤からなる溶液に同一時間
浸漬した場合に、相対的に溶解速度の早いものを便宜上
「可溶性」と呼び、相対的に溶解速度の遅いものを便宜
上「難溶性」と呼ぶ。
【００６８】上記可溶性粒子としては、例えば、酸また
は酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒
子）、酸または酸化剤に可溶性の無機粒子（以下、可溶
性無機粒子）、酸または酸化剤に可溶性の金属粒子（以
下、可溶性金属粒子）等が挙げられる。これらの可溶性
粒子は、単独で用いても良いし、２種以上併用してもよ
い。
【００６９】上記可溶性粒子の形状は特に限定されず、
球状、破砕状等が挙げられる。また、上記可溶性粒子の
形状は、一様な形状であることが望ましい。均一な粗さ
の凹凸を有する粗化面を形成することができるからであ
る。
【００７０】上記可溶性粒子の平均粒径としては、０．
１〜１０μｍが望ましい。この粒径の範囲であれば、２
種類以上の異なる粒径のものを含有してもよい。すなわ
ち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均
粒径が１〜３μｍの可溶性粒子とを含有する等である。
これにより、より複雑な粗化面を形成することができ、
導体回路との密着性にも優れる。なお、本発明におい
て、可溶性粒子の粒径とは、可溶性粒子の一番長い部分
の長さである。
【００７１】上記可溶性樹脂粒子としては、熱硬化性樹
脂、熱可塑性樹脂等からなるものが挙げられ、酸あるい
は酸化剤からなる溶液に浸漬した場合に、上記難溶性樹
脂よりも溶解速度が速いものであれば特に限定されな
い。上記可溶性樹脂粒子の具体例としては、例えば、エ
ポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフ
ェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等から
なるものが挙げられ、これらの樹脂の一種からなるもの
であってもよいし、２種以上の樹脂の混合物からなるも
のであってもよい。
【００７２】また、上記可溶性樹脂粒子としては、ゴム
からなる樹脂粒子を用いることもできる。上記ゴムとし
ては、例えば、ポリブタジエンゴム、エポキシ変性、ウ
レタン変性、（メタ）アクリロニトリル変性等の各種変
性ポリブタジエンゴム、カルボキシル基を含有した（メ
タ）アクリロニトリル・ブタジエンゴム等が挙げられ
る。これらのゴムを使用することにより、可溶性樹脂粒
子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸
を用いて可溶性樹脂粒子を溶解する際には、強酸以外の
酸でも溶解することができ、酸化剤を用いて可溶性樹脂
粒子を溶解する際には、比較的酸化力の弱い過マンガン
酸塩でも溶解することができる。また、クロム酸を用い
た場合でも、低濃度で溶解することができる。そのた
め、酸や酸化剤が樹脂表面に残留することがなく、後述
するように、粗化面形成後、塩化パラジウム等の触媒を
付与する際に、触媒が付与されなたかったり、触媒が酸
化されたりすることがない。
【００７３】上記可溶性無機粒子としては、例えば、ア
ルミニウム化合物、カルシウム化合物、カリウム化合
物、マグネシウム化合物およびケイ素化合物からなる群
より選択される少なくとも一種からなる粒子等が挙げら
れる。
【００７４】上記アルミニウム化合物としては、例え
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられ、上記カリウム化合物と
しては、炭酸カリウム等が挙げられ、上記マグネシウム
化合物としては、マグネシア、ドロマイト、塩基性炭酸
マグネシウム等が挙げられ、上記ケイ素化合物として
は、シリカ、ゼオライト等が挙げられる。これらは単独
で用いても良いし、２種以上併用してもよい。
【００７５】上記可溶性金属粒子としては、例えば、
銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、
マグネシウム、カルシウムおよびケイ素からなる群より
選択される少なくとも一種からなる粒子等が挙げられ
る。また、これらの可溶性金属粒子は、絶縁性を確保す
るために、表層が樹脂等により被覆されていてもよい。
【００７６】上記可溶性粒子を、２種以上混合して用い
る場合、混合する２種の可溶性粒子の組み合わせとして
は、樹脂粒子と無機粒子との組み合わせが望ましい。両
者とも導電性が低くいため樹脂シートの絶縁性を確保す
ることができるとともに、難溶性樹脂との間で熱膨張の
調整が図りやすく、樹脂シートからなる層間樹脂絶縁層
にクラックが発生せず、層間樹脂絶縁層と導体回路との
間で剥離が発生しないからである。
【００７７】上記難溶性樹脂としては、層間樹脂絶縁層
に酸または酸化剤を用いて粗化面を形成する際に、粗化
面の形状を保持できるものであれば特に限定されず、例
えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等
が挙げられる。また、これらの樹脂に感光性を付与した
感光性樹脂であってもよい。感光性樹脂を用いることに
より、層間樹脂絶縁層に露光、現像処理を用いてバイア
ホール用開口を形成することできる。これらのなかで
は、熱硬化性樹脂を含有しているものが望ましい。それ
により、めっき液あるいは種々の加熱処理によっても粗
化面の形状を保持することができるからである。
【００７８】上記難溶性樹脂の具体例としては、例え
ば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、
ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン
樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独
で用いてもよいし、２種以上を併用してもよい。さらに
は、１分子中に、２個以上のエポキシ基を有するエポキ
シ樹脂がより望ましい。前述の粗化面を形成することが
できるばかりでなく、耐熱性等にも優れてるため、ヒー
トサイクル条件下においても、金属層に応力の集中が発
生せず、金属層の剥離などが起きにくいからである。
【００７９】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールＡ型
エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、２種
以上を併用してもよい。それにより、耐熱性等に優れる
ものとなる。
【００８０】本発明で用いる樹脂シートにおいて、上記
可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散され
ていることが望ましい。均一な粗さの凹凸を有する粗化
面を形成することができ、樹脂シートにバイアホールや
スルーホールを形成しても、その上に形成する導体回路
の金属層の密着性を確保することができるからである。
また、粗化面を形成する表層部だけに可溶性粒子を含有
する樹脂シートを用いてもよい。それによって、樹脂シ
ートの表層部以外は酸または酸化剤にさらされることが
ないため、層間樹脂絶縁層を介した導体回路間の絶縁性
が確実に保たれる。
【００８１】上記樹脂シートにおいて、難溶性樹脂中に
分散している可溶性粒子の配合量は、樹脂シートに対し
て、３〜４０重量％が望ましい。可溶性粒子の配合量が
３重量％未満では、所望の凹凸を有する粗化面を形成す
ることができない場合があり、４０重量％を超えると、
酸または酸化剤を用いて可溶性粒子を溶解した際に、樹
脂シートの深部まで溶解してしまい、樹脂シートからな
る層間樹脂絶縁層を介した導体回路間の絶縁性を維持で
きず、短絡の原因となる場合がある。
【００８２】上記樹脂シートは、上記可溶性粒子、上記
難溶性樹脂以外に、硬化剤、その他の成分等を含有して
いることが望ましい。上記硬化剤としては、例えば、イ
ミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬
化剤、これらの硬化剤のエポキシアダクトやこれらの硬
化剤をマイクロカプセル化したもの、トリフェニルホス
フィン、テトラフェニルホスフォニウム・テトラフェニ
ルボレート等の有機ホスフィン系化合物等が挙げられ
る。
【００８３】上記硬化剤の含有量は、樹脂シートに対し
て０．０５〜１０重量％であることが望ましい。０．０
５重量％未満では、樹脂シートの硬化が不十分であるた
め、酸や酸化剤が樹脂シートに侵入する度合いが大きく
なり、樹脂シートの絶縁性が損なわれることがある。一
方、１０重量％を超えると、過剰な硬化剤成分が樹脂の
組成を変性させることがあり、信頼性の低下を招いたり
してしまうことがある。
【００８４】上記その他の成分としては、例えば、粗化
面の形成に影響しない無機化合物あるいは樹脂等のフィ
ラーが挙げられる。上記無機化合物としては、例えば、
シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂
としては、例えば、ポリイミド樹脂、ポリアクリル樹
脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラ
ニン樹脂、オレフィン系樹脂等が挙げられる。これらの
フィラーを含有させることによって、熱膨脹係数の整合
や耐熱性、耐薬品性の向上などを図り多層プリント配線
板の性能を向上させることができる。
【００８５】また、上記樹脂シートは、溶剤を含有して
いてもよい。上記溶剤としては、例えば、アセトン、メ
チルエチルケトン、シクロヘキサノン等のケトン類、酢
酸エチル、酢酸ブチル、セロソルブアセテートやトルエ
ン、キシレン等の芳香族炭化水素等が挙げられる。これ
らは単独で用いてもよいし、２種類以上併用してもよ
い。ただし、これらの層間樹脂絶縁層は、３５０℃以上
の温度を加えると溶解、炭化をしてしまう。
【００８６】
【発明の効果】以上記述したように発明では、コア基板
の通孔の底部のシートに、端子がシートに接するように
半導体素子を載置し、該通孔内に樹脂を充填してから、
シートを剥がし、ビルドアップ層を形成する。即ち、半
導体素子を端子がシートに接するように載置して、該シ
ートを剥がしてから、半導体素子にビルドアップ層を形
成するので、端子とビルドアップ層の配線とを適切に電
気接続させることができ、信頼性の高い半導体素子内蔵
多層プリント配線板を製造することが可能となる。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施
形態に係る多層プリント配線板の製造工程図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）は、第１実施形態に係
る多層プリント配線板の製造工程図である。
【図３】（Ａ）、（Ｂ）は、第１実施形態に係る多層プ
リント配線板の製造工程図である。
【図４】（Ａ）は、本発明の第１実施形態に係るシリコ
ンウエハーの平面図であり、（Ｂ）は、個片化されたＩ
Ｃチップの平面図である。
【図５】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は、
第１実施形態に係る多層プリント配線板の製造工程図で
ある。
【図６】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は、
第１実施形態に係る多層プリント配線板の製造工程図で
ある。
【図７】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の
第１実施形態に係る多層プリント配線板の製造工程図で
ある。
【図８】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施
形態に係る多層プリント配線板の製造工程図である。
【図９】本発明の第１実施形態に係る多層プリント配線
板の断面図である。
【符号の説明】
２０ ＩＣチップ（半導体素子） ２２ ダイパッド ２４ パッシベーション膜 ３０ コア基板 ３２ 通孔 ３２ａ テーパ ３６ 樹脂層 ３８ トランジション層 ４０ ＵＶフィルム ４１ 充填剤 ４４ 放熱板 ５０ 層間樹脂絶縁層 ５８ 導体回路 ６０ バイアホール ７０ ソルダーレジスト層 ７６ 半田バンプ ９０ ドータボード １５０ 層間樹脂絶縁層 １５８ 導体回路 １６０ バイアホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/02 Ｈ０５Ｋ 3/28 Ｂ 3/28 Ｈ０１Ｌ 23/12 Ｎ Ｆターム(参考） 5E314 AA24 AA32 AA36 AA41 BB05 CC01 FF01 FF08 GG12 5E338 AA03 AA15 BB03 BB05 BB13 BB71 BB75 CC08 EE02 5E346 AA11 AA41 AA43 AA60 BB16 BB20 CC04 CC08 CC09 CC10 CC13 EE35 FF15 FF45 GG15 HH21

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも以下の（ａ）〜（ｆ）の工程
    を有することを特徴とする多層プリント配線板の製造方
    法： （ａ）コア基板に形成した通孔の底部にシートを張る工
    程； （ｂ）前記通孔の底部の前記シートに、端子が前記シー
    トに接するように半導体素子を載置する工程； （ｃ）前記通孔内に樹脂を充填する工程； （ｄ）前記樹脂を加圧及び硬化する工程； （ｅ）前記シートを剥離する工程； （ｆ）前記半導体素子の上面にビルドアップ層を形成す
    る工程。
  2. 【請求項２】 少なくとも以下の（ａ）〜（ｉ）の工程
    を有することを特徴とする多層プリント配線板の製造方
    法： （ａ）コア基板に形成した通孔の底部にシートを張る工
    程； （ｂ）前記通孔の底部の前記シートに、端子が前記シー
    トに接するように半導体素子を載置する工程； （ｃ）前記通孔内に樹脂を充填する工程； （ｄ）前記樹脂を加圧及び仮硬化する工程； （ｅ）前記シートを剥離する工程； （ｆ）前記コア基板の底部側を研磨し、前記半導体素子
    の底部を露出させる工程； （ｇ）前記樹脂を本硬化する工程； （ｈ）前記半導体素子の底部に放熱板を取り付ける工
    程； （ｉ）前記半導体素子の上面にビルドアップ層を形成す
    る工程。
  3. 【請求項３】 前記半導体素子の前記端子上にトランジ
    ション層を形成することを特徴とする請求項１又は請求
    項２の多層プリント配線板の製造方法。
  4. 【請求項４】 前記シートとして、ＵＶ照射により粘着
    力が低下するＵＶテープを用いることを特徴とする請求
    項１〜請求項３のいずれか１の多層プリント配線板の製
    造方法。
  5. 【請求項５】 前記樹脂の加圧を減圧下で行うことを特
    徴とする請求項１〜請求項４のいずれか１の多層プリン
    ト配線板の製造方法。
  6. 【請求項６】 前記コア基板に形成した前記通孔にテー
    パを設けることを特徴とする請求項１〜請求項５のいず
    れか１の多層プリント配線板の製造方法。
JP2001104050A 2000-12-15 2001-04-03 多層プリント配線板の製造方法 Expired - Lifetime JP4270769B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001104050A JP4270769B2 (ja) 2000-12-15 2001-04-03 多層プリント配線板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-382813 2000-12-15
JP2000382813 2000-12-15
JP2001104050A JP4270769B2 (ja) 2000-12-15 2001-04-03 多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2002246757A true JP2002246757A (ja) 2002-08-30
JP4270769B2 JP4270769B2 (ja) 2009-06-03

Family

ID=26605975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001104050A Expired - Lifetime JP4270769B2 (ja) 2000-12-15 2001-04-03 多層プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4270769B2 (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004320061A (ja) * 2004-08-16 2004-11-11 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006339482A (ja) * 2005-06-03 2006-12-14 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2007049154A (ja) * 2005-08-10 2007-02-22 Phoenix Precision Technology Corp チップ埋め込み型パッケージ構造およびその製造方法
KR100762758B1 (ko) 2006-03-09 2007-10-02 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조 방법
JP2007258541A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
US7328504B2 (en) 2005-07-07 2008-02-12 Samsung Electro-Mechanics Co., Ltd Method for manufacturing circuit board with built-in electronic components
JP2008288607A (ja) * 2008-07-04 2008-11-27 Shinko Electric Ind Co Ltd 電子部品実装構造の製造方法
US7530163B2 (en) 2002-11-26 2009-05-12 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
WO2009118950A1 (ja) 2008-03-27 2009-10-01 イビデン株式会社 多層プリント配線板の製造方法
US20090242107A1 (en) * 2008-03-25 2009-10-01 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate
JP2009252859A (ja) * 2008-04-03 2009-10-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7687860B2 (en) 2005-06-24 2010-03-30 Samsung Electronics Co., Ltd. Semiconductor device including impurity regions having different cross-sectional shapes
JP2010153498A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd 樹脂封止パッケージ及びその製造方法
JP2010153505A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd 微細配線パッケージ及びその製造方法
US8039939B2 (en) 2008-06-30 2011-10-18 Samsung Electronics Co., Ltd. Embedded wiring board, semiconductor package including the same and method of fabricating the same
JP2011249759A (ja) * 2010-05-28 2011-12-08 Samsung Electro-Mechanics Co Ltd 電子素子内蔵印刷回路基板及びその製造方法
US8186046B2 (en) 2008-03-27 2012-05-29 Ibiden Co., Ltd. Method for manufacturing a multilayer printed wiring board for providing an electronic component therein
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
US8309860B2 (en) 2008-10-27 2012-11-13 Shinko Electric Industries Co., Ltd. Electronic component built-in substrate and method of manufacturing the same
WO2013008552A1 (ja) * 2011-07-13 2013-01-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP2013115136A (ja) * 2011-11-25 2013-06-10 Ibiden Co Ltd 電子部品内蔵基板及びその製造方法
US8466372B2 (en) 2008-09-30 2013-06-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US8692391B2 (en) 2010-09-10 2014-04-08 Samsung Electro-Mechanics Co., Ltd. Embedded ball grid array substrate and manufacturing method thereof
US8863378B2 (en) 2005-06-03 2014-10-21 Ngk Spark Plug Co., Ltd. Method for manufacturing a wiring board
CN106793494A (zh) * 2017-03-02 2017-05-31 东莞市五株电子科技有限公司 软硬结合印刷电路板及其制作方法

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7530163B2 (en) 2002-11-26 2009-05-12 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
JP2004320061A (ja) * 2004-08-16 2004-11-11 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006339482A (ja) * 2005-06-03 2006-12-14 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP4726546B2 (ja) * 2005-06-03 2011-07-20 日本特殊陶業株式会社 配線基板の製造方法
US8863378B2 (en) 2005-06-03 2014-10-21 Ngk Spark Plug Co., Ltd. Method for manufacturing a wiring board
US7687860B2 (en) 2005-06-24 2010-03-30 Samsung Electronics Co., Ltd. Semiconductor device including impurity regions having different cross-sectional shapes
US7328504B2 (en) 2005-07-07 2008-02-12 Samsung Electro-Mechanics Co., Ltd Method for manufacturing circuit board with built-in electronic components
JP2007049154A (ja) * 2005-08-10 2007-02-22 Phoenix Precision Technology Corp チップ埋め込み型パッケージ構造およびその製造方法
KR100762758B1 (ko) 2006-03-09 2007-10-02 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조 방법
JP2007258541A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4648230B2 (ja) * 2006-03-24 2011-03-09 日本特殊陶業株式会社 配線基板の製造方法
US20090242107A1 (en) * 2008-03-25 2009-10-01 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate
US8137497B2 (en) 2008-03-25 2012-03-20 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate
WO2009118950A1 (ja) 2008-03-27 2009-10-01 イビデン株式会社 多層プリント配線板の製造方法
US8186046B2 (en) 2008-03-27 2012-05-29 Ibiden Co., Ltd. Method for manufacturing a multilayer printed wiring board for providing an electronic component therein
US8237060B2 (en) 2008-03-27 2012-08-07 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
JP2009252859A (ja) * 2008-04-03 2009-10-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8039939B2 (en) 2008-06-30 2011-10-18 Samsung Electronics Co., Ltd. Embedded wiring board, semiconductor package including the same and method of fabricating the same
JP2008288607A (ja) * 2008-07-04 2008-11-27 Shinko Electric Ind Co Ltd 電子部品実装構造の製造方法
US8466372B2 (en) 2008-09-30 2013-06-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US8309860B2 (en) 2008-10-27 2012-11-13 Shinko Electric Industries Co., Ltd. Electronic component built-in substrate and method of manufacturing the same
US8399977B2 (en) 2008-12-24 2013-03-19 Shinko Electric Industries Co., Ltd. Resin-sealed package and method of producing the same
JP2010153505A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd 微細配線パッケージ及びその製造方法
JP2010153498A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd 樹脂封止パッケージ及びその製造方法
US8530753B2 (en) 2008-12-24 2013-09-10 Shinko Electric Industries Co., Ltd. Fine wiring package and method of manufacturing the same
US8780572B2 (en) 2010-05-28 2014-07-15 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having electronic component
JP2011249759A (ja) * 2010-05-28 2011-12-08 Samsung Electro-Mechanics Co Ltd 電子素子内蔵印刷回路基板及びその製造方法
US8692391B2 (en) 2010-09-10 2014-04-08 Samsung Electro-Mechanics Co., Ltd. Embedded ball grid array substrate and manufacturing method thereof
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
US8785788B2 (en) 2011-01-20 2014-07-22 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US8829357B2 (en) 2011-01-20 2014-09-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
WO2013008552A1 (ja) * 2011-07-13 2013-01-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2013115136A (ja) * 2011-11-25 2013-06-10 Ibiden Co Ltd 電子部品内蔵基板及びその製造方法
CN106793494A (zh) * 2017-03-02 2017-05-31 东莞市五株电子科技有限公司 软硬结合印刷电路板及其制作方法

Also Published As

Publication number Publication date
JP4270769B2 (ja) 2009-06-03

Similar Documents

Publication Publication Date Title
JP4270769B2 (ja) 多層プリント配線板の製造方法
JP4854845B2 (ja) 多層プリント配線板
JP4108285B2 (ja) 多層プリント配線板の製造方法
JP4869488B2 (ja) 多層プリント配線板の製造方法
JP4248157B2 (ja) 多層プリント配線板
JP4771608B2 (ja) プリント配線板
JP4931283B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4243922B2 (ja) 多層プリント配線板
JP4601158B2 (ja) 多層プリント配線板およびその製造方法
JP2002246501A (ja) 半導体素子を内蔵する多層プリント配線板及びその製造方法
JP4934900B2 (ja) 多層プリント配線板の製造方法
JP4475836B2 (ja) 半導体素子の製造方法
JP4854846B2 (ja) 多層プリント配線板の製造方法
JP4957638B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4854847B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4618919B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4108270B2 (ja) 多層プリント配線板およびその製造方法
JP4549366B2 (ja) 多層プリント配線板
JP4033639B2 (ja) 多層プリント配線板
JP4049554B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4722961B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4458716B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4749563B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4651643B2 (ja) 多層プリント配線板
JP4141115B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4