KR100762758B1 - 전자소자 내장형 인쇄회로기판 및 그 제조 방법 - Google Patents

전자소자 내장형 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100762758B1
KR100762758B1 KR1020060022330A KR20060022330A KR100762758B1 KR 100762758 B1 KR100762758 B1 KR 100762758B1 KR 1020060022330 A KR1020060022330 A KR 1020060022330A KR 20060022330 A KR20060022330 A KR 20060022330A KR 100762758 B1 KR100762758 B1 KR 100762758B1
Authority
KR
South Korea
Prior art keywords
electronic device
filler
substrate
hole
electrode
Prior art date
Application number
KR1020060022330A
Other languages
English (en)
Other versions
KR20070092903A (ko
Inventor
서해남
조한서
안진용
조석현
조지홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060022330A priority Critical patent/KR100762758B1/ko
Publication of KR20070092903A publication Critical patent/KR20070092903A/ko
Application granted granted Critical
Publication of KR100762758B1 publication Critical patent/KR100762758B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

전자소자 내장형 인쇄회로기판 및 그 제조 방법이 제공된다. (a) 기판에 관통홀을 천공하는 단계, (b) 관통홀의 내부 공간에 전극이 형성된 전자소자를 표면이 노출되지 않고 수용도록 내장하고, 관통홀에 충진재를 충진하는 단계, (c) 기판의 양면을 연마하는 단계, 및 (d) 기판 표면에 회로 패턴을 형성하는 단계를 포함하는 전자소자 내장형 인쇄회로기판 제조 방법은 추가적 공정없이 테이프 제거로 인한 충진재의 갈라짐과 회로 패턴의 불량률을 줄일 수 있다.
충진재, 지그, 관통홀, 전자소자, 테이프

Description

전자소자 내장형 인쇄회로기판 및 그 제조 방법{Electro component embedded PCB and manufacturing method thereof}
도 1은 본 발명의 바람직한 제1 실시예에 따른 전자소자 내장형 인쇄회로기판의 순서도.
도 2는 본 발명의 바람직한 제1 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조 공정도.
도 3은 본 발명의 바람직한 제2 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조 공정도.
도 4는 본 발명의 바람직한 제3 실시예에 따른 전자소자 내장형 인쇄회로기판의 단면도.
<도면의 주요부분에 대한 부호의 설명>
20: 기판 21: 동박적층판
21a: 동박 21b: 절연층
22: 관통홀 23: 테이프
24: 지그 241: 돌출부
25: 전자소자 251: 전극
27:도금층 28: 회로 패턴
본 발명은 전자 소자 내장형 인쇄회로기판 및 그 제조 방법에 관한 것이다.
최근 전자기기는 보다 소형화 되고 보다 더 많은 기능이 추가되고 있으며 소비자는 더욱더 그러한 소형화 되고 다기능화 된 전자기기를 선호하고 있다. 앞으로 더욱더 이러한 소형화 및 다기능화 추세는 가속화될 것이고, 이에 발맞추기 위해 부품 또한 계속 소형화될 전망이다. SOC(system on chip)는 이런한 추세의 가장 확실한 솔루션이지만 설계의 어려움과 고비용으로 현실화되기에는 시일이 걸릴 것이라 예측되고 있고, SIP(system in package)가 현실적 대안으로 각광 받고 있다. 이중에서도 전자소자 내장형 인쇄회로기판은 가장 빠른 시간내에 시장접근이 가능한 방법으로 다양하게 개발되고 있다.
종래에 전자소자 내장 기술은 직접소자 및 수동소자를 삽입하기 위해 테이프를 사용하여 칩을 내장하는 공법에서 테이프 제거시에 발생하는 충진재의 깨짐과 충진재의 건조시 수축으로 인한 표면 위상차로 인한 회로 결손과 같은 불량이 발생하고 있다. 또한 잉크 연마시 기판의 한쪽 면에 전자소자의 전극이 그대로 노출되어 있어 연마를 전자소자가 노출되지 않은 한 면만 하게 되므로 기판의 휘어짐으로 추후공정에서 진행의 어려움이 발생하고, 한 면 연마로 인해 기판의 양면의 동박층의 두께에 불균일이 생겨 균일한 회로형성에 어려움을 주고 이는 향후 실장될 전자소자 성능을 제한하는 요인이 되고 있다. 또한 전자소자 노출면은 세라믹으로 이루 어져 있어 도금 밀착력이 매우 낮아 향후 신뢰성 불량의 원인이 되고 특수처리나 신액으로 도금시 추가 비용이 소요된다.
본 발명은 전자소자 내장 공법에서 테이프 제거로 인하여 발생하는 불량 요인을 줄일 수 있는 전자소자 내장형 인쇄회로기판 및 그 제조 방법을 제공하고자 한다.
본 발명의 일측면은, (a) 기판에 관통홀을 천공하는 단계, (b) 관통홀의 내부 공간에 전극이 형성된 전자소자를 표면이 노출되지 않고 수용도록 내장하고, 관통홀에 충진재를 충진하는 단계, (c) 기판의 양면을 연마하는 단계, 및 (d) 기판 표면에 회로 패턴을 형성하는 단계를 포함하는 전자소자 내장형 인쇄회로기판 제조 방법이 제공된다.
단계 (b)는, (b1) 기판의 일면에 테이프를 부착하는 단계, (b2) 테이프에 전자소자의 전극을 부착하고, 기판을 상기 관통홀에 대응되도록 돌출부가 형성된 지그에 압착하는 단계, (b3) 기판의 타면에서 관통홀에 충진재를 충진하는 단계,(b4) 테이프를 제거하는 단계, 및 (b5) 기판의 일면에서 상기 관통홀에 충진재를 충진하는 단계를 포함할 수도 있다. 돌출부가 형성된 지그를 이용할 때 전자소자를 관통홀 중심부 방향으로 위치할 수 있게 된다.
단계 (b3)과 단계(b4) 사이에 충진재를 경화시키는 단계를 더 포함할 수 있다.충진재를 경화시킨 후 지그를 제거하여야 안정하게 전자소자가 충진재 내부에서 고정된다.
단계 (c)는 전극이 노출되도록 충진재를 연마하는 것이 바람직하다. 이렇게 되면 전극은 회로 패턴과 비아홀을 형성하지 않고 연결될 수 있게 된다.
본 발명의 다른 측면은, 관통홀이 형성된 기판과, 관통홀 내부에 채워지되 표면의 양면이 연마된 충진재와, 충진재 내부에 내장되되 전극을 포함하는 전자소자와, 기판 표면에 형성되는 회로 패턴을 포함하는 전자소자 내장형 인쇄회로기판이 제공된다.
전극과 회로 패턴은 전기적으로 연결될 수 있다. 이는 회로 패턴시 동시에 이루어 질 수 있다.
이하, 본 발명에 따른 전자소자 내장형 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 바람직한 제1 실시예에 따른 전자소자 내장형 인쇄회로기판의 순서도, 도 2는 본 발명의 바람직한 제1 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조 공정도이다. 도 2를 참조하면, 기판(20), 동박적층판(21), 동박(21a), 절연층(21b), 관통홀(22), 테이프(23), 전자소자(25), 전극(251), 지그(24), 돌출부(241), 도금층(27), 회로 패턴(28)이 도시되어 있다.
도 1의 S11은 관통홀을 천공하는 단계이다. 도 2의 (a)와 같이 기판(20)에 전자소자(25)가 실장될 위치에 전자소자(25)가 충분히 삽입될 수 있는 관통홀(22)을 천공한다. 관통홀(22)은 드릴과 같은 기계적인 방법을 이용할 수 있다. 기판(20)은 본 실시예와 같이 동박적층판(21)을 사용할 수도 있고, 동박(21a)이 부착되지 않은 절연층(21b)만을 사용할 수 있다. 절연층(21b)는 프리프레그(Prepreg)를 사용한다.
도 1의 S12는 관통홀에 전자소자를 충진재를 이용하여 내장하는 단계이다. 도 2의 (b)~(f)는 이를 설명하기 위한 공정도이다. 도 2의 (b)는 기판(20) 일면에 테이프(23)을 부착하는 단계다. 테이프(23)는 전자소자(25)를 관통홀(22) 내부에서 고정하기 위하여 사용되는 소재이다.
도 2의 (c)는 기판(20) 하면에 돌출부(24)가 형성된 지그(241)를 밀착시키고 관통홀(22) 내부에 전자소자(25)를 삽입하여 고정하는 단계이다. 돌출부(241)는 관통홀(22)과 대응되는 위치에 형성되며, 전자소자(25)를 삽입후 충진재(26)를 채울 경우 전자소자(25)가 관통홀(22) 중심부 쪽으로 위치하게 된다.
도 2의 (d)는 관통홀(22)에 충진재(26)를 채운 후 경화하고, 지그(24)를 제거하는 단계이다. 지그(24)를 먼저 제거하더라도 테이프(23)가 관통홀(22) 내부로 만입된 형태를 유지한다면, 이 상태에서 충진재(26)를 채울 수도 있다. 그러나 일반적으로 지그(24)를 제거하면 테이프(23)가 만입된 형태를 유지할 수 없으므로 지그(24)를 기판(20) 하면에 밀착한 상태에서 충진재(26)를 채우고 경화시키게 된다. 이후 지그(24)를 제거하면 도 2의 (d)와 같이 지그(24)의 돌출부(241)의 형태에 의 해서 테이프(23)가 관통홀(22) 내부로 만입된 구조를 이루게 되고, 이러한 형태로 인하여 전자소자(25)는 관통홀(22) 중심부 방향으로 치우친다. 충진재(46)는 일반적으로 에폭시 수지를 사용한다.
도 2의 (e)는 테이프(23)를 제거하는 단계이다. 테이프(23)가 제거되면 전자소자(25)가 외부로 노출되게 된다.
도 2의 (f)는 전자소자(25)가 노출된 면의 관통홀(22)에 충진재(26)를 다시 채우고 경화시키는 단계이다. 이 과정을 거치면서 전자소자(25)는 외부로 드러나지 않고 완전히 충진재 내부에 위치하여 밀폐된다.
도 1의 S13은 기판 양면을 연마하는 단계로서, 도 2의 (g)에는 연마된 기판(20)이 도시되어 있다. 연마는 기판(20) 양면에 동일한 강도로 이루어 진다. 따라서, 일면 연마로 인한 기판(20)의 휨 현상은 줄어든다. 동시에 기판(20) 양면을 연마할 수도 있고, 차례로 연마할 수도 있다. 본 공정의 목적은 돌출된 충진재(26)를 표면이 고르도록 정밀하게 연마하여 이후 회로 패턴(28)의 형성이 용이하도록 한다. 따라서, 충진재(26)의 양면 이외의 부분을 연마하는 것은 선택적 사항이라 하겠다.
한편, 연마는 전자소자(25)의 전극(251)이 노출될 때 까지 연마하는 것이 바람직하다. 이때 전극(251)이 범프와 같이 돌출된 형태일 경우, 전자소자(25)의 세라믹 부분이 드러나지 않고도 전극(251)을 노출시킬 수 있으나, 전극(251)이 범프 형태가 아닐 경우에는 전자소자(25)의 세라믹 부분이 외부로 드러나는 바 전극(251)이 노출될 때까지 연마하는 방법은 바람직하지 않다. 왜냐하면 노출된 세라믹 부분의 표면은 회로 패턴(28)이 잘 형성되지 않기 때문이다. 전극(251)이 범프형이 아닌 경우의 인쇄회로기판 제조 방법은 이후 도 3에서 상세히 설명하도록 한다.
도 2의 (h)는 IVH(inner via hole, 29)을 형성하고 도금층(27)을 형성하는 공정이다. IVH(29)의 형성은 (a)단계에 실시하더라도 무방하다. 그러나 도금층(27)은 (h)단계에 하는 것이 충진재(26) 표면에 도금층(27)을 한 번에 형성할 수 있는 장점이 있다. 이후 도 2의 (i)에서는 도금층(27)을 제거하여 회로 패턴(28)을 형성하게 된다.
본 실시예에서는 서브트렉티브(subtractive)공법으로 회로 패턴(28)을 형성하는 방법을 예시하였지만, 세미 에디티브(semi-additive)공법 등 공지된 다른 방법으로 실시하더라도 무방하다.
도 3은 본 발명의 바람직한 제2 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조 공정도이다. 도 3을 참조하면, 기판(30), 동박적층판(31), 동박(31a), 절연층(31b), 테이프(33), 전자소자(35), 전극(351), 지그(34), 돌출부(341), 도금층(37), 회로 패턴(38),IVH(Inner Via Hole, 39a), BVH(Blind Via Hole, 39b)이 도시되어 있다.
도 3의 제2 실시예는 전자소자(35)의 전극(251)이 범프 형태가 아닌 경우에 실시할 수 있는 전자소자 내장형 인쇄회로기판 제조 방법이다. 베어칩(bare chip) 형태의 전자소자(35)는 전극(351)에 범프가 형성되어 있지 않다. 따라서 일반적으로 전극(351)을 보호하고 다른 전자 부품과 원만하게 연결하기 위하여 전극(351)을 형성한다. 그러나, 베어칩 형태의 전자소자(35)를 기판(30) 내부에 바로 내장할 수 있다면 베어칩을 가공하는 공정 중 범프형성 공정을 줄일 수 있게 된다.
도 3의 (a)~ (i)의 공정도는 도 2의 공정과 유사하므로 차이점 위주로 설명하면, 도 3의 (g)에서와 같이 기판(30)을 연마하더라도 전자소자(35)의 전극(351)이 외부로 노출되지 않는다. 전극(351)이 노출되도록 연마하면, 전자소자(351)의 세라믹 부분도 노출되기 때문이다. 세라믹 부분은 회로 패턴(38)의 형성이 원만하지 않음은 이미 설명한 바이다. 도 3의 (h)에서와 같이 회로 패턴(38)과 전극(351)을 연결하기 위하여 BVH(Blind Via Hole, 39b)를 형성하는 것이 바람직하다. BVH(39b)는 이후 적층될 다른 층의 회로 패턴과도 연결될 수 있다.
도 4는 본 발명의 바람직한 제3 실시예에 따른 전자소자 내장형 인쇄회로기판의 단면도이다. 기판(40), 절연판(41), 전자소자(45), 전극(451), 충진재(46), 회로 패턴(48)이 도시되어 있다.
기판(40) 내부의 관통홀(42)에는 충진재(46)가 채워져 있으며, 충진재(46) 내부에는 전자소자(45)가 위치하고 있다.기판(40)은 절연판(41)을 사용할 수도 있고, 동박적층판을 사용할 수도 있다. 전자소자(45)에는 전극(451)이 형성되어 있으며, 전극(451)은 범프형일 수도 있다. 범프형일 경우에는 도 4와 같이 전극(451)이 충진재(46) 표면으로 노출되는 것이 바람직하다. 그러나, 범프형의 전극(451)을 제외한 나머지 전자소자(45)의 세라믹 부분은 충진재(46) 내부에 위치하는 것이 바람직하다. 왜냐하면 세라믹은 쉽게 도금되지 않아 회로 패턴(48)의 형성이 용이하지 않기 때문이다. 충진재(46) 양면은 연마기에 의해서 고르게 연마되어 있다. 따라서 충진재(46) 표면에는 단차가 형성되어 있지 않아 회로 패턴(48)을 신뢰성 있게 형성할 수 있다.
회로 패턴(48)은 기판(40)의 절연판(41) 표면에 형성되는 것이 바람직하나 충진재(46) 표면에도 동시에 형성될 수 있다. 이러한 회로 패턴(48)은 전극(451)과 전기적으로 연결될 수도 있고, 이후에 적층 공정으로 형성될 다른 층의 회로 패턴과 비아홀로 연결될 수도 있다.
한편, 전자소자(45)의 전극(451)이 범프형이 아닌 경우에는 전극(451)을 포함한 전자소자(45) 전체가 충진재(46) 내부에 위치한다. 따라서, 회로 패턴(48)과 전극(451)을 연결하기 위해서는 비아홀로 연결되는 것이 바람직하다. 비아홀은 절연판(41) 표면의 회로 패턴(48)과 전기적으로 연결될 수 있으나, 다층으로 적층될 경우 다른 층의 회로 패턴(48)과 전기적으로 연결될 수도 있다.
한편, 본 실시예의 절연판(41)은 프리프레그를 일반적으로 사용하며, 회로 패턴(48)은 Cu재질을 사용한다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이와 같은 구성을 갖는 본 발명에 의하면,
첫째, 기존에 테이프를 사용하여 전자소자를 내장하는 공법의 경우에는 제거 간에 충진재 깨짐과 같은 문제점이 발생하여 신뢰성 불량이 발생할 수 있으며, 회로 패턴 형성간에 Cu도금을 하고 산으로 에칭하는 공정에 있어서도 에칭액이 회로 패턴에 스며들어 회로 자체가 결손 되는 등의 불량이 발생될 수 있으나, 지그를 사용해 충진재 양면 연마를 하는 공법은 충진재 양면을 균일하게 연마할 수 있어 테이프 제거로 인한 신뢰성 불량 원인이 제거된다.
둘째, 본 발명은 전자소자의 세라믹 부위를 완벽히 충진재로 막아 도금시 노출되지 않게 할 수 있어, 추가 공정을 통한 표면처리나 특수약품을 사용하지 않게 되어 비용을 감소하는 효과를 낼 수 있다.
셋째, 기존 공법의 경우 한면만 연마를 실시함으로 발생하는 기판의 휨 및 동박 두께의 불균형으로 인해 회로 형성시 균일한 피치를 구현하기 힘들고 이로 인해 실장된 칩의 전기적인 성능구현이 제한될 가능성이 있으나, 이 지그를 사용하는 공법은 양면 연마가 가능하므로 동박 두께가 균일하게 되고 이로써 회로 패턴의 불량을 막아 높은 수율 확보가 가능하여 비용 감소 효과와 실장된 전자소자의 성능제한을 막을 수 있다.

Claims (6)

  1. 삭제
  2. (a) 기판에 관통홀을 천공하는 단계;
    (b) 상기 관통홀의 내부 공간에 전극이 형성된 전자소자를 표면이 노출되지 않고 수용도록 내장하고, 상기 관통홀에 충진재를 충진하는 단계;
    (c) 상기 기판의 양면을 연마하는 단계; 및
    (d) 상기 기판 표면에 회로 패턴을 형성하는 단계를 포함하는 전자소자 내장형 인쇄회로기판 제조 방법에 있어서,
    상기 단계 (b)는,
    (b1) 상기 기판의 일면에 테이프를 부착하는 단계;
    (b2) 상기 테이프에 상기 전자소자의 전극을 부착하고, 상기 기판을 상기 관통홀에 대응되도록 돌출부가 형성된 지그에 압착하는 단계;
    (b3) 상기 기판의 타면에서 상기 관통홀에 상기 충진재를 충진하는 단계;
    (b4) 상기 테이프를 제거하는 단계; 및
    (b5) 상기 기판의 일면에서 상기 관통홀에 충진재를 충진하는 단계를 포함하는 전자소자 내장형 인쇄회로기판 제조 방법.
  3. 제2항에 있어서,
    상기 단계(b3)과 상기 단계(b4) 사이에 상기 충진재를 경화시키는 단계를 더 포함하는 전자소자 내장형 인쇄회로기판 제조 방법.
  4. 제2항에 있어서,
    상기 단계 (c)는 상기 전극이 노출되도록 상기 충진재를 연마하는 것을 포함하는 전자소자 내장형 인쇄회로기판 제조 방법.
  5. 삭제
  6. 삭제
KR1020060022330A 2006-03-09 2006-03-09 전자소자 내장형 인쇄회로기판 및 그 제조 방법 KR100762758B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060022330A KR100762758B1 (ko) 2006-03-09 2006-03-09 전자소자 내장형 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060022330A KR100762758B1 (ko) 2006-03-09 2006-03-09 전자소자 내장형 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070092903A KR20070092903A (ko) 2007-09-14
KR100762758B1 true KR100762758B1 (ko) 2007-10-02

Family

ID=38690058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060022330A KR100762758B1 (ko) 2006-03-09 2006-03-09 전자소자 내장형 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100762758B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8418356B2 (en) 2008-03-25 2013-04-16 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an embedded printed circuit board

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436827B1 (ko) * 2013-03-15 2014-09-02 대덕전자 주식회사 인쇄회로기판 및 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151846A (ja) 2000-02-09 2002-05-24 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2002204045A (ja) 2000-01-31 2002-07-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2002237683A (ja) * 2001-02-08 2002-08-23 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2002246757A (ja) 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002204045A (ja) 2000-01-31 2002-07-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2002151846A (ja) 2000-02-09 2002-05-24 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2002246757A (ja) 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2002237683A (ja) * 2001-02-08 2002-08-23 Ngk Spark Plug Co Ltd 配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8418356B2 (en) 2008-03-25 2013-04-16 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an embedded printed circuit board

Also Published As

Publication number Publication date
KR20070092903A (ko) 2007-09-14

Similar Documents

Publication Publication Date Title
JP5013973B2 (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
KR100733253B1 (ko) 고밀도 인쇄회로기판 및 그 제조방법
US8261435B2 (en) Printed wiring board and method for manufacturing the same
US9247644B2 (en) Wiring board and method for manufacturing the same
WO2010038489A1 (ja) 電子部品内蔵配線板及びその製造方法
JP4769022B2 (ja) 配線基板およびその製造方法
KR100736635B1 (ko) 베어칩 내장형 인쇄회로기판 및 그 제조 방법
JP2008131039A (ja) 電子素子内蔵型印刷回路基板の製造方法
KR20060047178A (ko) 반도체 장치
JP2010171413A (ja) 部品内蔵配線基板の製造方法
JP2010171414A (ja) 部品内蔵配線基板の製造方法
JP2002290022A (ja) 配線基板およびその製造方法ならびに電子装置
JP2007258541A (ja) 配線基板の製造方法
JP2003007894A (ja) ボール・グリッド・アレイ・モジュール及びその製造方法
JP2013110329A (ja) コンデンサモジュール内蔵配線基板
KR20150026901A (ko) 배선 기판의 제조 방법
KR100762758B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조 방법
KR100728748B1 (ko) 임베디드 인쇄회로기판 제조방법
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
KR101278426B1 (ko) 반도체 패키지 기판의 제조방법
KR100783462B1 (ko) 전자 소자 내장형 인쇄회로기판 및 그 제조방법
KR100643334B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
JP5860303B2 (ja) 配線基板およびその製造方法
KR100752956B1 (ko) 비아홀 통전을 위한 인쇄 회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee