JP6259054B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP6259054B2
JP6259054B2 JP2016233772A JP2016233772A JP6259054B2 JP 6259054 B2 JP6259054 B2 JP 6259054B2 JP 2016233772 A JP2016233772 A JP 2016233772A JP 2016233772 A JP2016233772 A JP 2016233772A JP 6259054 B2 JP6259054 B2 JP 6259054B2
Authority
JP
Japan
Prior art keywords
core
build
insulating layer
wiring conductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016233772A
Other languages
English (en)
Other versions
JP2017050568A (ja
Inventor
多田 公則
公則 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016233772A priority Critical patent/JP6259054B2/ja
Publication of JP2017050568A publication Critical patent/JP2017050568A/ja
Application granted granted Critical
Publication of JP6259054B2 publication Critical patent/JP6259054B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体素子等の電子部品を搭載するため等に用いられる配線基板の製造方法に関するものである。
従来、半導体素子等の電子部品を搭載するため等に用いられる多層構造の配線基板として、図3に示すように、コア絶縁層22およびコア配線導体23を有するコア基板21の上下面に、ビルドアップ絶縁層25およびビルドアップ配線導体26を積層して成る配線基板が知られている。
このような配線基板におけるコア基板21は、表面に銅箔から成るコア配線導体23が埋入された複数のコア絶縁層22が積層されて成る。各コア絶縁層22には、上下のコア配線導体23間に多数のビアホール22Vが形成されている。ビアホール22V内には導電性ペーストの硬化物から成るビア導体24が充填されており、それにより上下のコア配線導体23同士がビア導体24を介して電気的に接続されている。なお、コア絶縁層22は、例えばガラスクロスに熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。ビア導体24は、金属粉末と熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂成分とを含む導電性材料から成る。
ビルドアップ絶縁層25は、例えばエポキシ樹脂に酸化珪素粉末等の無機絶縁フィラーを含有させた電気絶縁材料から成る。各ビルドアップ絶縁層25には、複数のビアホール25Vが形成されている。各ビルドアップ絶縁層25の表面およびビアホール25V内には、銅めっきから成るビルドアップ配線導体26が被着形成されている。
さらに、最表層のビルドアップ絶縁層25およびビルドアップ配線導体26上には、ソルダーレジスト層27が被着されている。上面側のソルダーレジスト層27は、上面中央部のビルドアップ配線導体26の一部を半導体素子接続パッド28として露出させる開口部を有している。下面側のソルダーレジスト層27は、ビルドアップ配線導体26の一部を外部接続パッド29として露出させる開口部を有している。
そして、この配線基板によれば、半導体素子Sの電極Tを半導体素子接続パッド28に半田を介して接続するとともに外部接続パッド29を外部の回路基板の配線導体に半田を介して接続することにより、搭載する半導体素子Sが外部の電気回路に電気的に接続されることとなる。
ここで、この配線基板の製造方法を図4および図5を基に説明する。先ず、図4(a)に示すように、コア絶縁層22用の未硬化のプリプレグ22Pを準備する。プリプレグ22Pは、ガラスクロスにポリフェニレンエーテル樹脂とトリアリルイソシアヌレートとを含有する未硬化の樹脂組成物を含浸させたものである。
次に、図4(b)に示すように、プリプレグ22Pにビアホール22Vを形成する。ビアホール22Vはレーザ加工により形成される。
次に、図4(c)に示すように、プリプレグ22Pのビアホール22V内にビア導体24用の導電性ペースト24Pを充填する。導体ペースト24Pは、例えばトリアリルイソシアヌレート等の樹脂組成物と銀コート銅粉末および錫−銀−ビスマス−銅合金粉末とを含有している。
次に、図4(d)に示すように、各プリプレグ22Pの片方または両方の主面に銅箔から成るコア配線導体23を転写する。このとき、コア配線導体23を導電性ペースト24Pに接するように埋入させる。
次に、図4(e)に示すように、コア配線導体23が転写されたプリプレグ22Pを上下に積層するとともに、平坦なプレス面を有する熱プレス機を用いて上下から加熱加圧してプリプレグ22Pおよび導電性ペースト24Pを硬化させる。これによりコア基板21が得られる。なお、プリプレグ22Pおよび導電性ペースト24Pの硬化時には、プリプレグ22P中の樹脂組成物の一部がビアホール22V内に滲出して導電ペースト24Pの樹脂組成物と反応して導電性ペースト24Pが硬化する。
次に、図5(f)に示すように、コア基板21の上下面に一層目のビルドアップ絶縁層25を積層するとともにビアホール25Vを形成する。ビルドアップ絶縁層25は、エポキシ樹脂等の熱硬化性樹脂組成物と酸化ケイ素粉末等の無機絶縁物フィラーを含有している。ビルドアップ絶縁層25は、ビルドアップ絶縁層25用の未硬化の絶縁フィルムをコア基板21の上下面に貼着した後、熱硬化させることにより形成される。ビアホール25Vは、レーザ加工により形成される。
次に、図5(g)に示すように、一層目のビルドアップ絶縁層25の表面およびビアホール25V内に一層目のビルドアップ配線導体26を形成する。ビルドアップ配線導体26は、銅めっきから成り、周知のセミアディティブ法により形成される。
最後に、図5(h)に示すように、次層のビルドアップ絶縁層25およびビルドアップ配線導体26を上記と同様にして順次形成した後、最表層のビルドアップ絶縁層25およびビルドアップ配線導体26の上にソルダーレジスト層27を形成することにより、図3に示した配線基板が完成する。
ところで、このような転写法により形成されたコア配線導体23を有するコア基板21の上下面に、ビルドアップ絶縁層25およびビルドアップ配線導体26を積層して成る配線基板においては、半導体素子Sの高集積化や大型化に伴い、コア基板21におけるコア絶縁層22の層数が例えば20層以上の高多層の配線基板が要求されるようになってきている。
このような高多層の配線基板の例を図6に示す。なお、この図6に示した配線基板の例では、作図の煩雑さ等を避けるため、9層のコア絶縁層22を積層することによりコア基板21が形成された例を示しているが、実際の配線基板では、20層以上のコア絶縁層22が積層される。
このように高多層化した配線基板においては、高集積化および大型化した半導体素子Sを搭載するために、その上面中央部に形成される半導体素子接続パッド28が数千を超える数となる。そのため、半導体素子接続パッド28が形成された領域の下方におけるコア基板21に、これらの多数の半導体素子接続パッド28と電気的に接続するための多数のビア導体24が極めて高密度に配設される。
ところが、図7(a)に示すように、コア配線導体23が埋入されたプリプレグ22Pを積層してコア基板21用の積層体21Pとなした後、これを熱硬化させると、図7(b)に示すように、半導体素子接続パッド28が形成される領域の下方におけるコア基板21の上面中央部が下方に凹んでしまう現象が発生する。これは、プリプレグ22Pおよび導電性ペースト24Pを熱硬化させる際に、プリプレグ22P中の樹脂組成物の一部が、高密度で形成された多数のビアホール22V内に高い比率で滲出してしまい、その周りのプリプレグ22P中の樹脂組成物が大きく減少することに起因している。
そして、このような凹みがコア基板21の上面に発生すると、図7(c)に示すように、コア基板21の上下面に、一層目のビルドアップ絶縁層25およびビルドアップ配線導体26を形成すると、上面側のビルドアップ絶縁層25は、積層時のプレスにより平坦化され、コア基板21の上面が凹んだ部分では厚みが厚く、それ以外の部分では厚みが薄いものとなってしまう。その結果、厚みが薄くなった部分において、コア基板21のコア配線導体23とビルドアップ絶縁層25上のビルドアップ配線導体26との電気的な絶縁間隔を十分に確保することができず、両者間の電気的な絶縁信頼性が損なわれてしまうという問題が起きた。
特開2010−157600号公報
本発明の課題は、コア絶縁層の表面に銅箔から成るコア配線導体を埋入するとともに上下のコア配線導体同士を導電性ペーストの硬化物から成るビア導体により接続して成る高多層のコア基板の上下面に、ビルドアップ絶縁層およびビルドアップ配線導体を積層して成る配線基板において、コア基板の上面に凹みがある場合に、コア基板上面のコア配線導体とその上のビルドアップ配線導体との間の絶縁間隔を十分に確保することができ、両者間の電気的な絶縁信頼性に優れる配線基板を提供することを課題とする。
本発明の配線基板の製造方法は、表面に銅箔から成るコア配線導体が埋入された多数のコア絶縁層が積層されており、前記各コア絶縁層を挟んで上下に位置する前記コア配線導体同士が前記各コア絶縁層を貫通するビアホール内に充填された導電性ペーストの硬化物から成るビア導体で電気的に接続されているとともに上面中央部に凹みを有するコア基板の表面に、ビルドアップ絶縁層とビルドアップ配線導体とが積層されて成る配線基板の製造方法であって、前記コア基板の上面に、ダミーのビルドアップ絶縁層を、前記凹みを埋めるとともに、その上面が平坦となるように積層し、該ダミーのビルドアップ絶縁層上に、コア基板上面の最表層のコア配線導体と接続されたダミーのビルドアップ配線導体を、該ダミーのビルドアップ配線導体と前記最表層のコア配線導体とのうち、互いに接続されたもの同士のみが上下に重なるように形成し、該ダミーのビルドアップ絶縁層およびダミーの配線導体の上に、ビルドアップ絶縁層およびビルドアップ配線導体を積層することを特徴とするものである。
本発明の配線基板の製造方法によれば、中央部に凹みを有するコア基板の上面にダミーのビルドアップ絶縁層を、前記凹みを埋めるとともに、その上面が平坦となるように積層し、該ダミーのビルドアップ絶縁層上に、コア基板上面の最表層のコア配線導体と接続されたダミーのビルドアップ配線導体を、該ダミーのビルドアップ配線導体と前記最表層のコア配線導体とのうち、互いに接続されたもの同士のみが上下に重なるように形成されているので、凹み以外の部分のダミーのビルドアップ絶縁層の厚みが薄いものになったとしても、これらの最表層のコア配線導体とこれに重なるダミーのビルドアップ配線導体とは互いに電気的に接続されていることから、これらの間の電気的な絶縁性を確保する必要はない。また、ダミーのビルドアップ絶縁層およびダミーの配線導体の上に、ビルドアップ絶縁層およびビルドアップ配線導体を積層することから、コア基板の凹みがダミーのビルドアップ絶縁層により埋められて、ダミーのビルドアップ絶縁層の上面が平坦となるとともに、このダミーのビルドアップ絶縁層上に積層されたビルドアップ絶縁層により十分な絶縁間隔が確保される。したがって、コア配線導体とビルドアップ配線導体との間の電気的な絶縁信頼性に優れる配線基板を提供することができる。
図1は、本発明の製造方法により製造される配線基板の実施形態の一例を示す概略断面図である。 図2(a)〜(c)は、図1に示す配線基板を製造する本発明の製造方法の実施形態例を説明するための概略断面図である。 図3は、従来の配線基板を示す概略断面図である。 図4(a)〜(e)は、図3に示す配線基板の製造方法を説明するための概略断面図である。 図5(f)〜(h)は、図3に示す配線基板の製造方法を説明するための概略断面図である。 図6は、高多層の従来の配線基板を示す断面図である。 図7(a)〜(c)は、図6に示す配線基板の製造方法を説明するための概略断面図である。
次に、本発明の配線基板の製造方法の実施形態例について添付の図面を基に説明する。図1は、本発明により製造される配線基板の実施形態の一例を示す概略断面図である。図1において、1はコア基板、2はコア絶縁層、3はコア配線導体、4はビア導体、5はビルドアップ絶縁層、6はビルドアップ配線導体、D5はダミーのビルドアップ絶縁層、D6はダミーのビルドアップ配線導体、7はソルダーレジスト層である。
コア基板1は、表面にコア配線導体3が埋入された複数のコア絶縁層2が積層されて成る。各コア絶縁層2には、上下のコア配線導体3間に多数のビアホール2Vが形成されている。ビアホール2V内には導電性ペーストの硬化物から成るビア導体4が充填されており、それにより上下のコア配線導体3同士がビア導体4を介して電気的に接続されている。なお、コア絶縁層2は、例えばガラスクロスに熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。コア配線導体3は、銅箔から成る。ビア導体4は、金属粉末と熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂成分とを含む導電性材料から成る。なお、この図1に示した配線基板の例では、作図の煩雑さ等を避けるため、9層のコア絶縁層2を積層することによりコア基板1が形成された例を示しているが、実際の配線基板では、20層以上のコア絶縁層2が積層されている。
このようなコア基板1は、以下のようにして製作される。まず、コア絶縁層2用の未硬化のプリプレグを複数準備する。コア絶縁層2用のプリプレグは、ガラスクロスにポリフェニレンエーテル樹脂とトリアリルイソシアヌレートとを含有する未硬化の樹脂組成物を含浸させたものである。
次に、コア絶縁層2用のプリプレグにビアホール2Vを形成する。ビアホール2Vはレーザ加工により形成される。
次に、ビアホール2V内に、ビア導体4用の導電性ペーストを充填する。ビア導体4用の導体ペーストは、例えばトリアリルイソシアヌレート等の樹脂組成物と銀コート銅粉末および錫−銀−ビスマス−銅合金粉末とを含有している。導体ペーストの充填には、スクリーン印刷法を用いる。
次に、各プリプレグの片方または両方の主面に銅箔から成るコア配線導体3を埋入する。コア配線導体3の埋入は、例えばポリエチレンテレフタレートから成る支持フィルム上に所定パターンにエッチングされたコア配線導体3が剥離可能な状態で保持された転写シートを準備するとともに、この転写シートをコア配線導体3がプリプレグ側となるようにしてプリプレグの主面に積層した状態でそれらを上下からプレスしてコア配線導体3をプリプレグに埋入させた後、支持フィルムを剥離する方法が採用される。このとき、コア配線導体3がビアホール2V内の導電性ペーストに接するように埋入させる。
次に、コア配線導体3が埋入された各プリプレグを上下に積層するとともに、平坦なプレス面を有する熱プレス機を用いて上下から加熱加圧してプリプレグおよび導電性ペーストを硬化させる。これによりコア基板1が得られる。なお、プリプレグおよび導電性ペーストの硬化時には、プリプレグ中の樹脂組成物の一部がビアホール2V内に滲出して導電ペーストの樹脂組成物と反応して導電性ペーストが硬化する。
コア基板1の上下面には、後述するダミーのビルドアップ絶縁層D5およびダミーのビルドアップ配線導体D6を挟んで複数のビルドアップ絶縁層5およびビルドアップ配線導体6が積層されている。
ビルドアップ絶縁層5は、例えばエポキシ樹脂に酸化珪素粉末等の無機絶縁フィラーを含有させた電気絶縁材料から成り、多数のビアホール5Vを備えている。このようなビルドアップ絶縁層5は、未硬化のエポキシ樹脂組成物および無機絶縁フィラーを含有する樹脂フィルムを、下層となるダミーのビルドアップ絶縁層D5およびダミーのビルドアップ配線導体D6上または下層となるビルドアップ絶縁層5およびビルドアップ配線導体6の上に載置して加熱しながら加圧することにより積層するとともに熱硬化させた後、その所定の位置に炭酸ガスレーザやYAGレーザ等を用いたレーザ加工によりビアホール5Vを穿孔することにより形成される。
ビルドアップ配線導体6は、ビルドアップ絶縁層5の表面およびビアホール5V内に被着されている。ビルドアップ配線導体6は、銅めっきから成り、周知のセミアディティブ法により形成される。
さらに、最表層のビルドアップ絶縁層5およびビルドアップ配線導体6上には、ソルダーレジスト層7が被着されている。上面側のソルダーレジスト層7は、上面中央部のビルドアップ配線導体6の一部を半導体素子接続パッド8として露出させる開口部を有している。下面側のソルダーレジスト層7は、ビルドアップ配線導体6の一部を外部接続パッド9として露出させる開口部を有している。このようなソルダーレジスト層7は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂および無機絶縁フィラーから成る。ソルダーレジスト層7の形成は、感光性を有する未感光および未硬化の熱硬化性樹脂および無機絶縁フィラーを含有する樹脂ペーストを最表層のビルドアップ絶縁層5およびビルドアップ配線導体6上に塗布するとともに、周知のフォトリソグラフィ技術を採用して半導体素子接続パッド8および外部接続パッド9を露出させる所定のパターンに露光および現像を行なった後、紫外線硬化および熱硬化させることにより行われる。
そして、この配線基板によれば、半導体素子Sの電極Tを半導体素子接続パッド8に半田を介して接続するとともに外部接続パッド9を外部の回路基板の配線導体に半田を介して接続することにより、搭載する半導体素子Sが外部の電気回路に電気的に接続されることとなる。
ところで本例の配線基板は、高集積化および大型化した半導体素子Sを搭載するために、その上面中央部に形成される半導体素子接続パッド8が数千を超える数となる。そのため、半導体素子接続パッド8が形成された領域の下方におけるコア基板1に、これらの多数の半導体素子接続パッド8と電気的に接続するためのビア導体4が極めて高密度に配設されている。そのため、コア基板1においては、プリプレグおよび導電性ペーストを熱硬化させる際に、プリプレグ中の樹脂組成物の一部が、高密度で形成された多数のビアホール2V内に高い比率で滲出してしまい、図2(a)に示すように、半導体素子接続パッド8が形成された領域の下方に対応するコア基板1の上面中央部が下方に凹んでいる。なお、図1においては、作図上の都合から実際よりもかなり少ない数の半導体素子接続パッド8およびビアホール2Vを描いている。
そこで、本例の配線基板においては、図2(b)に示すように、コア基板1の上下面にダミーのビルドアップ絶縁層D5を積層するとともに、その上にダミーのビルドアップ配線導体D6を形成している。
ダミーのビルドアップ絶縁層D5は、上述したビルドアップ絶縁層5と同様の材料から成り、ビルドアップ絶縁層5の場合と同様の樹脂フィルムをコア基板1の上下面に加熱しながら加圧することにより積層するとともに熱硬化させることにより形成される。このとき、上面側のダミーのビルドアップ絶縁層D5用の樹脂フィルムは、加熱しながら加圧されることによりコア基板1上面中央部の凹みを埋めるとともに、その上面が平坦となる。その結果、ダミーのビルドアップ絶縁層D5は、コア基板1の上面中央部上で厚みが厚く、コア基板1の上面外周部上で厚みが薄くなる。
ダミーのビルドアップ配線導体D6は、ビルドアップ配線導体6と同様の銅めっきから成り、同様のセミアディティブ法により形成される。ダミーのビルドアップ配線導体D6は、コア基板1の最表層のコア配線導体3と直接的に接続されており、これらのダミーのビルドアップ配線導体D6とコア配線導体3とのうち、互いに接続されたもの同士のみが上下に重なるように配設されている。
このように、コア基板1上面の最表層のコア配線導体3と接続されたダミーのビルドアップ配線導体D6が、該ダミーのビルドアップ配線導体D6とコア配線導体3とのうち、互いに接続されたもの同士のみが上下に重なるように配設されているので、コア基板1における凹み以外の部分のダミーのビルドアップ絶縁層D5の厚みが薄いものになったとしても、これらの最表層のコア配線導体3とこれに重なるダミーのビルドアップ配線導体3とは互いに電気的に接続されていることから、これらの間の電気的な絶縁性を確保する必要はない。
そして、図2(c)に示すように、このダミーのビルドアップ絶縁層D5およびダミーのビルドアップ配線導体D6上に、第一層目のビルドアップ絶縁層5およびビルドアップ配線導体6が積層されている。このとき、コア基板1上面中央部の凹みがダミーのビルドアップ絶縁層D5により埋められて、ダミーのビルドアップ絶縁層D5の上面が平坦となっているので、このダミーのビルドアップ絶縁層D5上に積層されたビルドアップ絶縁層5の厚みが部分的に薄くなることはなく、その結果、ビルドアップ絶縁層5により十分な絶縁間隔が確保される。したがって、コア配線導体3とビルドアップ配線導体6との間の電気的な絶縁信頼性に優れる配線基板を提供することができる。
1 コア基板
2 コア絶縁層
3 コア配線導体
4 ビア導体
5 ビルドアップ絶縁層
6 ビルドアップ配線導体
D5 ダミーのビルドアップ絶縁層
D6 ダミーのビルドアップ配線導体

Claims (1)

  1. 表面に銅箔から成るコア配線導体が埋入された多数のコア絶縁層が積層されており、前記各コア絶縁層を挟んで上下に位置する前記コア配線導体同士が前記各コア絶縁層を貫通するビアホール内に充填された導電性ペーストの硬化物から成るビア導体で電気的に接続されているとともに上面中央部に凹みを有するコア基板の表面に、ビルドアップ絶縁層とビルドアップ配線導体とが積層されて成る配線基板の製造方法であって、前記コア基板の上面に、ダミーのビルドアップ絶縁層を、前記凹みを埋めるとともに、その上面が平坦となるように積層し、該ダミーのビルドアップ絶縁層上に、コア基板上面の最表層のコア配線導体と接続されたダミーのビルドアップ配線導体を、該ダミーのビルドアップ配線導体と前記最表層のコア配線導体とのうち、互いに接続されたもの同士のみが上下に重なるように形成し、該ダミーのビルドアップ絶縁層およびダミーの配線導体の上に、ビルドアップ絶縁層およびビルドアップ配線導体を積層することを特徴とする配線基板の製造方法。
JP2016233772A 2016-12-01 2016-12-01 配線基板の製造方法 Expired - Fee Related JP6259054B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016233772A JP6259054B2 (ja) 2016-12-01 2016-12-01 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016233772A JP6259054B2 (ja) 2016-12-01 2016-12-01 配線基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014015471A Division JP6062872B2 (ja) 2014-01-30 2014-01-30 配線基板

Publications (2)

Publication Number Publication Date
JP2017050568A JP2017050568A (ja) 2017-03-09
JP6259054B2 true JP6259054B2 (ja) 2018-01-10

Family

ID=58280313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016233772A Expired - Fee Related JP6259054B2 (ja) 2016-12-01 2016-12-01 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP6259054B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4497548B2 (ja) * 2006-03-28 2010-07-07 日本特殊陶業株式会社 配線基板
JP2010171413A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP5083908B2 (ja) * 2008-12-26 2012-11-28 京セラSlcテクノロジー株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
JP2017050568A (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
JP5411362B2 (ja) 積層配線基板及びその製造方法
TW201105189A (en) Wiring board and method for manufacturing the same
JP2008172076A (ja) 多層配線基板の製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
KR101006603B1 (ko) 인쇄회로기판 및 그 제조방법
WO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2006114621A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2018032661A (ja) プリント配線板およびその製造方法
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6259054B2 (ja) 配線基板の製造方法
JP6870184B2 (ja) プリント回路基板及びプリント回路基板の製造方法
JP6062872B2 (ja) 配線基板
JP2008166456A (ja) 配線基板及びその製造方法
JP6258805B2 (ja) 配線基板
JP2010258335A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2016127134A (ja) 配線基板
JP6626781B2 (ja) 配線基板
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2004200501A (ja) 配線基板
JP3924453B2 (ja) 配線基板およびこれを用いた電子装置
JP2016025339A (ja) 配線基板
JP5430002B2 (ja) 配線基板およびその製造方法
JP6001475B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171207

R150 Certificate of patent or registration of utility model

Ref document number: 6259054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees