JP2017050568A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2017050568A JP2017050568A JP2016233772A JP2016233772A JP2017050568A JP 2017050568 A JP2017050568 A JP 2017050568A JP 2016233772 A JP2016233772 A JP 2016233772A JP 2016233772 A JP2016233772 A JP 2016233772A JP 2017050568 A JP2017050568 A JP 2017050568A
- Authority
- JP
- Japan
- Prior art keywords
- core
- build
- wiring conductor
- wiring
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 133
- 239000000758 substrate Substances 0.000 claims abstract description 42
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 239000011889 copper foil Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 11
- 238000010030 laminating Methods 0.000 abstract description 10
- 238000010292 electrical insulation Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 description 23
- 229920005989 resin Polymers 0.000 description 16
- 239000011347 resin Substances 0.000 description 16
- 229910000679 solder Inorganic materials 0.000 description 14
- 229920001187 thermosetting polymer Polymers 0.000 description 13
- 239000011342 resin composition Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 239000000843 powder Substances 0.000 description 7
- 239000000945 filler Substances 0.000 description 6
- 229920001955 polyphenylene ether Polymers 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- KOMNUTZXSVSERR-UHFFFAOYSA-N 1,3,5-tris(prop-2-enyl)-1,3,5-triazinane-2,4,6-trione Chemical compound C=CCN1C(=O)N(CC=C)C(=O)N(CC=C)C1=O KOMNUTZXSVSERR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000012777 electrically insulating material Substances 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- HSGAUFABPUECSS-UHFFFAOYSA-N [Ag][Cu][Sn][Bi] Chemical compound [Ag][Cu][Sn][Bi] HSGAUFABPUECSS-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】コア配線導体とビルドアップ配線導体との間の電気的な絶縁信頼性に優れる配線基板を提供すること。
【解決手段】上面中央部に凹みを有するコア基板１の上面にダミーのビルドアップ絶縁層Ｄ５を、前記凹みを埋めるとともに、その上面が平坦となるように積層し、該ダミーのビルドアップ絶縁層Ｄ５上に、コア基板１上面の最表層のコア配線導体３と接続されたダミーのビルドアップ配線導体Ｄ６を、該ダミーのビルドアップ配線導体Ｄ６とコア配線導体３とのうち、互いに接続されたもの同士のみが上下に重なるように形成し、その上にビルドアップ絶縁層５およびビルドアップ配線導体６を積層する。
【選択図】図２
【解決手段】上面中央部に凹みを有するコア基板１の上面にダミーのビルドアップ絶縁層Ｄ５を、前記凹みを埋めるとともに、その上面が平坦となるように積層し、該ダミーのビルドアップ絶縁層Ｄ５上に、コア基板１上面の最表層のコア配線導体３と接続されたダミーのビルドアップ配線導体Ｄ６を、該ダミーのビルドアップ配線導体Ｄ６とコア配線導体３とのうち、互いに接続されたもの同士のみが上下に重なるように形成し、その上にビルドアップ絶縁層５およびビルドアップ配線導体６を積層する。
【選択図】図２
Description
本発明は、半導体素子等の電子部品を搭載するため等に用いられる配線基板の製造方法に関するものである。
従来、半導体素子等の電子部品を搭載するため等に用いられる多層構造の配線基板として、図３に示すように、コア絶縁層２２およびコア配線導体２３を有するコア基板２１の上下面に、ビルドアップ絶縁層２５およびビルドアップ配線導体２６を積層して成る配線基板が知られている。
このような配線基板におけるコア基板２１は、表面に銅箔から成るコア配線導体２３が埋入された複数のコア絶縁層２２が積層されて成る。各コア絶縁層２２には、上下のコア配線導体２３間に多数のビアホール２２Ｖが形成されている。ビアホール２２Ｖ内には導電性ペーストの硬化物から成るビア導体２４が充填されており、それにより上下のコア配線導体２３同士がビア導体２４を介して電気的に接続されている。なお、コア絶縁層２２は、例えばガラスクロスに熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。ビア導体２４は、金属粉末と熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂成分とを含む導電性材料から成る。
ビルドアップ絶縁層２５は、例えばエポキシ樹脂に酸化珪素粉末等の無機絶縁フィラーを含有させた電気絶縁材料から成る。各ビルドアップ絶縁層２５には、複数のビアホール２５Ｖが形成されている。各ビルドアップ絶縁層２５の表面およびビアホール２５Ｖ内には、銅めっきから成るビルドアップ配線導体２６が被着形成されている。
さらに、最表層のビルドアップ絶縁層２５およびビルドアップ配線導体２６上には、ソルダーレジスト層２７が被着されている。上面側のソルダーレジスト層２７は、上面中央部のビルドアップ配線導体２６の一部を半導体素子接続パッド２８として露出させる開口部を有している。下面側のソルダーレジスト層２７は、ビルドアップ配線導体２６の一部を外部接続パッド２９として露出させる開口部を有している。
そして、この配線基板によれば、半導体素子Ｓの電極Ｔを半導体素子接続パッド２８に半田を介して接続するとともに外部接続パッド２９を外部の回路基板の配線導体に半田を介して接続することにより、搭載する半導体素子Ｓが外部の電気回路に電気的に接続されることとなる。
ここで、この配線基板の製造方法を図４および図５を基に説明する。先ず、図４（ａ）に示すように、コア絶縁層２２用の未硬化のプリプレグ２２Ｐを準備する。プリプレグ２２Ｐは、ガラスクロスにポリフェニレンエーテル樹脂とトリアリルイソシアヌレートとを含有する未硬化の樹脂組成物を含浸させたものである。
次に、図４（ｂ）に示すように、プリプレグ２２Ｐにビアホール２２Ｖを形成する。ビアホール２２Ｖはレーザ加工により形成される。
次に、図４（ｃ）に示すように、プリプレグ２２Ｐのビアホール２２Ｖ内にビア導体２４用の導電性ペースト２４Ｐを充填する。導体ペースト２４Ｐは、例えばトリアリルイソシアヌレート等の樹脂組成物と銀コート銅粉末および錫−銀−ビスマス−銅合金粉末とを含有している。
次に、図４（ｄ）に示すように、各プリプレグ２２Ｐの片方または両方の主面に銅箔から成るコア配線導体２３を転写する。このとき、コア配線導体２３を導電性ペースト２４Ｐに接するように埋入させる。
次に、図４（ｅ）に示すように、コア配線導体２３が転写されたプリプレグ２２Ｐを上下に積層するとともに、平坦なプレス面を有する熱プレス機を用いて上下から加熱加圧してプリプレグ２２Ｐおよび導電性ペースト２４Ｐを硬化させる。これによりコア基板２１が得られる。なお、プリプレグ２２Ｐおよび導電性ペースト２４Ｐの硬化時には、プリプレグ２２Ｐ中の樹脂組成物の一部がビアホール２２Ｖ内に滲出して導電ペースト２４Ｐの樹脂組成物と反応して導電性ペースト２４Ｐが硬化する。
次に、図５（ｆ）に示すように、コア基板２１の上下面に一層目のビルドアップ絶縁層２５を積層するとともにビアホール２５Ｖを形成する。ビルドアップ絶縁層２５は、エポキシ樹脂等の熱硬化性樹脂組成物と酸化ケイ素粉末等の無機絶縁物フィラーを含有している。ビルドアップ絶縁層２５は、ビルドアップ絶縁層２５用の未硬化の絶縁フィルムをコア基板２１の上下面に貼着した後、熱硬化させることにより形成される。ビアホール２５Ｖは、レーザ加工により形成される。
次に、図５（ｇ）に示すように、一層目のビルドアップ絶縁層２５の表面およびビアホール２５Ｖ内に一層目のビルドアップ配線導体２６を形成する。ビルドアップ配線導体２６は、銅めっきから成り、周知のセミアディティブ法により形成される。
最後に、図５（ｈ）に示すように、次層のビルドアップ絶縁層２５およびビルドアップ配線導体２６を上記と同様にして順次形成した後、最表層のビルドアップ絶縁層２５およびビルドアップ配線導体２６の上にソルダーレジスト層２７を形成することにより、図３に示した配線基板が完成する。
ところで、このような転写法により形成されたコア配線導体２３を有するコア基板２１の上下面に、ビルドアップ絶縁層２５およびビルドアップ配線導体２６を積層して成る配線基板においては、半導体素子Ｓの高集積化や大型化に伴い、コア基板２１におけるコア絶縁層２２の層数が例えば２０層以上の高多層の配線基板が要求されるようになってきている。
このような高多層の配線基板の例を図６に示す。なお、この図６に示した配線基板の例では、作図の煩雑さ等を避けるため、９層のコア絶縁層２２を積層することによりコア基板２１が形成された例を示しているが、実際の配線基板では、２０層以上のコア絶縁層２２が積層される。
このように高多層化した配線基板においては、高集積化および大型化した半導体素子Ｓを搭載するために、その上面中央部に形成される半導体素子接続パッド２８が数千を超える数となる。そのため、半導体素子接続パッド２８が形成された領域の下方におけるコア基板２１に、これらの多数の半導体素子接続パッド２８と電気的に接続するための多数のビア導体２４が極めて高密度に配設される。
ところが、図７（ａ）に示すように、コア配線導体２３が埋入されたプリプレグ２２Ｐを積層してコア基板２１用の積層体２１Ｐとなした後、これを熱硬化させると、図７（ｂ）に示すように、半導体素子接続パッド２８が形成される領域の下方におけるコア基板２１の上面中央部が下方に凹んでしまう現象が発生する。これは、プリプレグ２２Ｐおよび導電性ペースト２４Ｐを熱硬化させる際に、プリプレグ２２Ｐ中の樹脂組成物の一部が、高密度で形成された多数のビアホール２２Ｖ内に高い比率で滲出してしまい、その周りのプリプレグ２２Ｐ中の樹脂組成物が大きく減少することに起因している。
そして、このような凹みがコア基板２１の上面に発生すると、図７（ｃ）に示すように、コア基板２１の上下面に、一層目のビルドアップ絶縁層２５およびビルドアップ配線導体２６を形成すると、上面側のビルドアップ絶縁層２５は、積層時のプレスにより平坦化され、コア基板２１の上面が凹んだ部分では厚みが厚く、それ以外の部分では厚みが薄いものとなってしまう。その結果、厚みが薄くなった部分において、コア基板２１のコア配線導体２３とビルドアップ絶縁層２５上のビルドアップ配線導体２６との電気的な絶縁間隔を十分に確保することができず、両者間の電気的な絶縁信頼性が損なわれてしまうという問題が起きた。
本発明の課題は、コア絶縁層の表面に銅箔から成るコア配線導体を埋入するとともに上下のコア配線導体同士を導電性ペーストの硬化物から成るビア導体により接続して成る高多層のコア基板の上下面に、ビルドアップ絶縁層およびビルドアップ配線導体を積層して成る配線基板において、コア基板の上面に凹みがある場合に、コア基板上面のコア配線導体とその上のビルドアップ配線導体との間の絶縁間隔を十分に確保することができ、両者間の電気的な絶縁信頼性に優れる配線基板を提供することを課題とする。
本発明の配線基板の製造方法は、表面に銅箔から成るコア配線導体が埋入された多数のコア絶縁層が積層されており、前記各コア絶縁層を挟んで上下に位置する前記コア配線導体同士が前記各コア絶縁層を貫通するビアホール内に充填された導電性ペーストの硬化物から成るビア導体で電気的に接続されているとともに上面中央部に凹みを有するコア基板の表面に、ビルドアップ絶縁層とビルドアップ配線導体とが積層されて成る配線基板の製造方法であって、前記コア基板の上面に、ダミーのビルドアップ絶縁層を、前記凹みを埋めるとともに、その上面が平坦となるように積層し、該ダミーのビルドアップ絶縁層上に、コア基板上面の最表層のコア配線導体と接続されたダミーのビルドアップ配線導体を、該ダミーのビルドアップ配線導体と前記最表層のコア配線導体とのうち、互いに接続されたもの同士のみが上下に重なるように形成し、該ダミーのビルドアップ絶縁層およびダミーの配線導体の上に、ビルドアップ絶縁層およびビルドアップ配線導体を積層することを特徴とするものである。
本発明の配線基板の製造方法によれば、中央部に凹みを有するコア基板の上面にダミーのビルドアップ絶縁層を、前記凹みを埋めるとともに、その上面が平坦となるように積層し、該ダミーのビルドアップ絶縁層上に、コア基板上面の最表層のコア配線導体と接続されたダミーのビルドアップ配線導体を、該ダミーのビルドアップ配線導体と前記最表層のコア配線導体とのうち、互いに接続されたもの同士のみが上下に重なるように形成されているので、凹み以外の部分のダミーのビルドアップ絶縁層の厚みが薄いものになったとしても、これらの最表層のコア配線導体とこれに重なるダミーのビルドアップ配線導体とは互いに電気的に接続されていることから、これらの間の電気的な絶縁性を確保する必要はない。また、ダミーのビルドアップ絶縁層およびダミーの配線導体の上に、ビルドアップ絶縁層およびビルドアップ配線導体を積層することから、コア基板の凹みがダミーのビルドアップ絶縁層により埋められて、ダミーのビルドアップ絶縁層の上面が平坦となるとともに、このダミーのビルドアップ絶縁層上に積層されたビルドアップ絶縁層により十分な絶縁間隔が確保される。したがって、コア配線導体とビルドアップ配線導体との間の電気的な絶縁信頼性に優れる配線基板を提供することができる。
次に、本発明の配線基板の製造方法の実施形態例について添付の図面を基に説明する。図１は、本発明により製造される配線基板の実施形態の一例を示す概略断面図である。図１において、１はコア基板、２はコア絶縁層、３はコア配線導体、４はビア導体、５はビルドアップ絶縁層、６はビルドアップ配線導体、Ｄ５はダミーのビルドアップ絶縁層、Ｄ６はダミーのビルドアップ配線導体、７はソルダーレジスト層である。
コア基板１は、表面にコア配線導体３が埋入された複数のコア絶縁層２が積層されて成る。各コア絶縁層２には、上下のコア配線導体３間に多数のビアホール２Ｖが形成されている。ビアホール２Ｖ内には導電性ペーストの硬化物から成るビア導体４が充填されており、それにより上下のコア配線導体３同士がビア導体４を介して電気的に接続されている。なお、コア絶縁層２は、例えばガラスクロスに熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。コア配線導体３は、銅箔から成る。ビア導体４は、金属粉末と熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂成分とを含む導電性材料から成る。なお、この図１に示した配線基板の例では、作図の煩雑さ等を避けるため、９層のコア絶縁層２を積層することによりコア基板１が形成された例を示しているが、実際の配線基板では、２０層以上のコア絶縁層２が積層されている。
このようなコア基板１は、以下のようにして製作される。まず、コア絶縁層２用の未硬化のプリプレグを複数準備する。コア絶縁層２用のプリプレグは、ガラスクロスにポリフェニレンエーテル樹脂とトリアリルイソシアヌレートとを含有する未硬化の樹脂組成物を含浸させたものである。
次に、コア絶縁層２用のプリプレグにビアホール２Ｖを形成する。ビアホール２Ｖはレーザ加工により形成される。
次に、ビアホール２Ｖ内に、ビア導体４用の導電性ペーストを充填する。ビア導体４用の導体ペーストは、例えばトリアリルイソシアヌレート等の樹脂組成物と銀コート銅粉末および錫−銀−ビスマス−銅合金粉末とを含有している。導体ペーストの充填には、スクリーン印刷法を用いる。
次に、各プリプレグの片方または両方の主面に銅箔から成るコア配線導体３を埋入する。コア配線導体３の埋入は、例えばポリエチレンテレフタレートから成る支持フィルム上に所定パターンにエッチングされたコア配線導体３が剥離可能な状態で保持された転写シートを準備するとともに、この転写シートをコア配線導体３がプリプレグ側となるようにしてプリプレグの主面に積層した状態でそれらを上下からプレスしてコア配線導体３をプリプレグに埋入させた後、支持フィルムを剥離する方法が採用される。このとき、コア配線導体３がビアホール２Ｖ内の導電性ペーストに接するように埋入させる。
次に、コア配線導体３が埋入された各プリプレグを上下に積層するとともに、平坦なプレス面を有する熱プレス機を用いて上下から加熱加圧してプリプレグおよび導電性ペーストを硬化させる。これによりコア基板１が得られる。なお、プリプレグおよび導電性ペーストの硬化時には、プリプレグ中の樹脂組成物の一部がビアホール２Ｖ内に滲出して導電ペーストの樹脂組成物と反応して導電性ペーストが硬化する。
コア基板１の上下面には、後述するダミーのビルドアップ絶縁層Ｄ５およびダミーのビルドアップ配線導体Ｄ６を挟んで複数のビルドアップ絶縁層５およびビルドアップ配線導体６が積層されている。
ビルドアップ絶縁層５は、例えばエポキシ樹脂に酸化珪素粉末等の無機絶縁フィラーを含有させた電気絶縁材料から成り、多数のビアホール５Ｖを備えている。このようなビルドアップ絶縁層５は、未硬化のエポキシ樹脂組成物および無機絶縁フィラーを含有する樹脂フィルムを、下層となるダミーのビルドアップ絶縁層Ｄ５およびダミーのビルドアップ配線導体Ｄ６上または下層となるビルドアップ絶縁層５およびビルドアップ配線導体６の上に載置して加熱しながら加圧することにより積層するとともに熱硬化させた後、その所定の位置に炭酸ガスレーザやＹＡＧレーザ等を用いたレーザ加工によりビアホール５Ｖを穿孔することにより形成される。
ビルドアップ配線導体６は、ビルドアップ絶縁層５の表面およびビアホール５Ｖ内に被着されている。ビルドアップ配線導体６は、銅めっきから成り、周知のセミアディティブ法により形成される。
さらに、最表層のビルドアップ絶縁層５およびビルドアップ配線導体６上には、ソルダーレジスト層７が被着されている。上面側のソルダーレジスト層７は、上面中央部のビルドアップ配線導体６の一部を半導体素子接続パッド８として露出させる開口部を有している。下面側のソルダーレジスト層７は、ビルドアップ配線導体６の一部を外部接続パッド９として露出させる開口部を有している。このようなソルダーレジスト層７は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂および無機絶縁フィラーから成る。ソルダーレジスト層７の形成は、感光性を有する未感光および未硬化の熱硬化性樹脂および無機絶縁フィラーを含有する樹脂ペーストを最表層のビルドアップ絶縁層５およびビルドアップ配線導体６上に塗布するとともに、周知のフォトリソグラフィ技術を採用して半導体素子接続パッド８および外部接続パッド９を露出させる所定のパターンに露光および現像を行なった後、紫外線硬化および熱硬化させることにより行われる。
そして、この配線基板によれば、半導体素子Ｓの電極Ｔを半導体素子接続パッド８に半田を介して接続するとともに外部接続パッド９を外部の回路基板の配線導体に半田を介して接続することにより、搭載する半導体素子Ｓが外部の電気回路に電気的に接続されることとなる。
ところで本例の配線基板は、高集積化および大型化した半導体素子Ｓを搭載するために、その上面中央部に形成される半導体素子接続パッド８が数千を超える数となる。そのため、半導体素子接続パッド８が形成された領域の下方におけるコア基板１に、これらの多数の半導体素子接続パッド８と電気的に接続するためのビア導体４が極めて高密度に配設されている。そのため、コア基板１においては、プリプレグおよび導電性ペーストを熱硬化させる際に、プリプレグ中の樹脂組成物の一部が、高密度で形成された多数のビアホール２Ｖ内に高い比率で滲出してしまい、図２（ａ）に示すように、半導体素子接続パッド８が形成された領域の下方に対応するコア基板１の上面中央部が下方に凹んでいる。なお、図１においては、作図上の都合から実際よりもかなり少ない数の半導体素子接続パッド８およびビアホール２Ｖを描いている。
そこで、本例の配線基板においては、図２（ｂ）に示すように、コア基板１の上下面にダミーのビルドアップ絶縁層Ｄ５を積層するとともに、その上にダミーのビルドアップ配線導体Ｄ６を形成している。
ダミーのビルドアップ絶縁層Ｄ５は、上述したビルドアップ絶縁層５と同様の材料から成り、ビルドアップ絶縁層５の場合と同様の樹脂フィルムをコア基板１の上下面に加熱しながら加圧することにより積層するとともに熱硬化させることにより形成される。このとき、上面側のダミーのビルドアップ絶縁層Ｄ５用の樹脂フィルムは、加熱しながら加圧されることによりコア基板１上面中央部の凹みを埋めるとともに、その上面が平坦となる。その結果、ダミーのビルドアップ絶縁層Ｄ５は、コア基板１の上面中央部上で厚みが厚く、コア基板１の上面外周部上で厚みが薄くなる。
ダミーのビルドアップ配線導体Ｄ６は、ビルドアップ配線導体６と同様の銅めっきから成り、同様のセミアディティブ法により形成される。ダミーのビルドアップ配線導体Ｄ６は、コア基板１の最表層のコア配線導体３と直接的に接続されており、これらのダミーのビルドアップ配線導体Ｄ６とコア配線導体３とのうち、互いに接続されたもの同士のみが上下に重なるように配設されている。
このように、コア基板１上面の最表層のコア配線導体３と接続されたダミーのビルドアップ配線導体Ｄ６が、該ダミーのビルドアップ配線導体Ｄ６とコア配線導体３とのうち、互いに接続されたもの同士のみが上下に重なるように配設されているので、コア基板１における凹み以外の部分のダミーのビルドアップ絶縁層Ｄ５の厚みが薄いものになったとしても、これらの最表層のコア配線導体３とこれに重なるダミーのビルドアップ配線導体３とは互いに電気的に接続されていることから、これらの間の電気的な絶縁性を確保する必要はない。
そして、図２（ｃ）に示すように、このダミーのビルドアップ絶縁層Ｄ５およびダミーのビルドアップ配線導体Ｄ６上に、第一層目のビルドアップ絶縁層５およびビルドアップ配線導体６が積層されている。このとき、コア基板１上面中央部の凹みがダミーのビルドアップ絶縁層Ｄ５により埋められて、ダミーのビルドアップ絶縁層Ｄ５の上面が平坦となっているので、このダミーのビルドアップ絶縁層Ｄ５上に積層されたビルドアップ絶縁層５の厚みが部分的に薄くなることはなく、その結果、ビルドアップ絶縁層５により十分な絶縁間隔が確保される。したがって、コア配線導体３とビルドアップ配線導体６との間の電気的な絶縁信頼性に優れる配線基板を提供することができる。
１ コア基板
２ コア絶縁層
３ コア配線導体
４ ビア導体
５ ビルドアップ絶縁層
６ ビルドアップ配線導体
Ｄ５ ダミーのビルドアップ絶縁層
Ｄ６ ダミーのビルドアップ配線導体
２ コア絶縁層
３ コア配線導体
４ ビア導体
５ ビルドアップ絶縁層
６ ビルドアップ配線導体
Ｄ５ ダミーのビルドアップ絶縁層
Ｄ６ ダミーのビルドアップ配線導体
Claims (1)
- 表面に銅箔から成るコア配線導体が埋入された多数のコア絶縁層が積層されており、前記各コア絶縁層を挟んで上下に位置する前記コア配線導体同士が前記各コア絶縁層を貫通するビアホール内に充填された導電性ペーストの硬化物から成るビア導体で電気的に接続されているとともに上面中央部に凹みを有するコア基板の表面に、ビルドアップ絶縁層とビルドアップ配線導体とが積層されて成る配線基板の製造方法であって、前記コア基板の上面に、ダミーのビルドアップ絶縁層を、前記凹みを埋めるとともに、その上面が平坦となるように積層し、該ダミーのビルドアップ絶縁層上に、コア基板上面の最表層のコア配線導体と接続されたダミーのビルドアップ配線導体を、該ダミーのビルドアップ配線導体と前記最表層のコア配線導体とのうち、互いに接続されたもの同士のみが上下に重なるように形成し、該ダミーのビルドアップ絶縁層およびダミーの配線導体の上に、ビルドアップ絶縁層およびビルドアップ配線導体を積層することを特徴とする配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016233772A JP6259054B2 (ja) | 2016-12-01 | 2016-12-01 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016233772A JP6259054B2 (ja) | 2016-12-01 | 2016-12-01 | 配線基板の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014015471A Division JP6062872B2 (ja) | 2014-01-30 | 2014-01-30 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017050568A true JP2017050568A (ja) | 2017-03-09 |
| JP6259054B2 JP6259054B2 (ja) | 2018-01-10 |
Family
ID=58280313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016233772A Expired - Fee Related JP6259054B2 (ja) | 2016-12-01 | 2016-12-01 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6259054B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266197A (ja) * | 2006-03-28 | 2007-10-11 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2010157600A (ja) * | 2008-12-26 | 2010-07-15 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
| JP2010171413A (ja) * | 2008-12-26 | 2010-08-05 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
-
2016
- 2016-12-01 JP JP2016233772A patent/JP6259054B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266197A (ja) * | 2006-03-28 | 2007-10-11 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2010157600A (ja) * | 2008-12-26 | 2010-07-15 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
| JP2010171413A (ja) * | 2008-12-26 | 2010-08-05 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6259054B2 (ja) | 2018-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5082321B2 (ja) | 多層プリント配線板及びその製造方法 | |
| JP5411362B2 (ja) | 積層配線基板及びその製造方法 | |
| KR101027711B1 (ko) | 다층 배선 기판의 제조 방법 | |
| JP2017034059A (ja) | プリント配線板、半導体パッケージおよびプリント配線板の製造方法 | |
| JP4597631B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
| WO2010103695A1 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
| KR101006603B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP6870184B2 (ja) | プリント回路基板及びプリント回路基板の製造方法 | |
| JP4598140B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP2018032661A (ja) | プリント配線板およびその製造方法 | |
| JP2010272563A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| TW202112197A (zh) | 電路基板、電路基板之製造方法、及電子機器 | |
| JP6259054B2 (ja) | 配線基板の製造方法 | |
| KR102691326B1 (ko) | 인쇄회로기판 및 패키지 | |
| JP6062872B2 (ja) | 配線基板 | |
| JP6258805B2 (ja) | 配線基板 | |
| JP7531652B1 (ja) | 回路基板、回路基板の製造方法、及び電子機器 | |
| JP2010258335A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP2016127134A (ja) | 配線基板 | |
| JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
| JP6626781B2 (ja) | 配線基板 | |
| JP2017201674A (ja) | プリント配線板およびその製造方法 | |
| KR20250091251A (ko) | 회로 기판, 회로 기판의 제조 방법 및 전자 기기 | |
| JP2016025339A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171207 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6259054 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |