JP6626781B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP6626781B2
JP6626781B2 JP2016105783A JP2016105783A JP6626781B2 JP 6626781 B2 JP6626781 B2 JP 6626781B2 JP 2016105783 A JP2016105783 A JP 2016105783A JP 2016105783 A JP2016105783 A JP 2016105783A JP 6626781 B2 JP6626781 B2 JP 6626781B2
Authority
JP
Japan
Prior art keywords
build
opening
core
outer peripheral
solid pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016105783A
Other languages
English (en)
Other versions
JP2017212380A (ja
Inventor
健一郎 春田
健一郎 春田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016105783A priority Critical patent/JP6626781B2/ja
Publication of JP2017212380A publication Critical patent/JP2017212380A/ja
Application granted granted Critical
Publication of JP6626781B2 publication Critical patent/JP6626781B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体素子を搭載するため等に用いられる配線基板に関するものである。
半導体素子を搭載するための配線基板の従来例を図3に示す。従来の配線基板40は、コア基板21の上下面にビルドアップ部22を積層して成る。
コア基板21は、コア絶縁層23とコア導体層24とコアビア導体25により構成されている。コア絶縁層23とコア導体層24とは、交互に積層されている。コア導体層24は、コア絶縁層23の表面に埋入されている。各コア絶縁層23には、コアビアホール23aが形成されている。コアビア導体25は、各コア絶縁層23のコアビアホール23aの内部を充填している。コアビア導体25は、その上下端がコア導体層24に接している。これにより、コア絶縁層23を挟んで上下に位置するコア導体層24同士がコアビア導体25を介して電気的に接続されている。
ビルドアップ部22は、ビルドアップ絶縁層26とビルドアップ導体層27とソルダーレジスト層28とにより構成されている。ビルドアップ絶縁層26とビルドアップ導体層27とは交互に積層されている。さらにビルドアップ絶縁層26とビルドアップ導体層27の最表面にはソルダーレジスト層28が被着されている。
各ビルドアップ絶縁層26には、多数のビルドアップビアホール26aが形成されている。ビルドアップ導体層27は、ビルドアップビアホール26a内を充填するようにして各ビルドアップ絶縁層26の表面に被着されている。ビルドアップビアホール26a内に充填されたビルドアップ導体層27は、ビルドアップビア導体29を形成している。このビルドアップビア導体29により、ビルドアップ絶縁層26を挟んで上下に位置するビルドアップ導体層27同士またはビルドアップ導体層26とコア導体層24とが電気的に接続されている。
上面側のソルダーレジスト層28は、ビルドアップ導体層27の一部を半導体素子接続パッド30として露出させる開口部28aを有している。下面側のソルダーレジスト層28は、ビルドアップ導体層27の一部を外部接続パッド31として露出させる開口部28bを有している。
半導体素子接続パッド30は、上面側の最表層のビルドアップ絶縁層26の上面中央部に二次元的な並びに配列されている。半導体素子接続パッド30は、半導体素子Sの電極Tに電気的に接続される。半導体素子接続パッド30には、信号用の半導体素子接続パッド30Sと、接地用の半導体素子接続パッド30Gと、電源用の半導体素子接続パッド30Pとがある。
外部接続パッド31は、下面側の最表層のビルドアップ絶縁層26の略全面にわたる領域に二次元的な並びに配列されている。外部接続パッド31は、マザーボード等の外部回路基板の配線導体に電気的に接続される。外部接続パッド31には、信号用の外部接続パッド31Sと、接地用の外部接続パッド31Gと、電源用の外部接続パッド31Pとがある。
信号用の半導体素子接続パッド30Sと信号用の外部接続パッド31Sとは、上面側のビルドアップ導体層27から成る帯状の信号配線32を介して接続されている。接地用の半導体素子接続パッド30Gや電源用の半導体素子接続パッド30Pと接地用の外部接続パッド31Gや電源用の外部接続パッド31Pとは、ビルドアップ導体層27やコア導体24から成るベタ状パターン33を介して接続されている。
ここで、ベタ状パターン33の一部を図4に要部平面図で示す。ベタ状パターン33は、各絶縁層23や26の表面の大部分を覆う広面積のパターンである。ベタ状パターン33は、絶縁層23,26の外周縁よりも内側に位置する外周縁33aを有している。また、ベタ状パターン33は、多数のガス抜き用の開口部33bを有している。そして、各層のベタ状パターン33同士は外周縁33aが上下に重なるように配置されている。また、通常は、開口部33b同士が上下に重なるように配置されている。
しかしながら、配線基板40の製造工程中に印加される応力や配線基板40に半導体素子Sを搭載後に印加される応力により、ベタ状パターン33の外周縁33aや開口部33bの開口縁に沿って絶縁層23や26にクラックが発生することがあった。これは、ベタ状パターン33の外周縁33aや開口部33bの開口縁に応力が集中するとともに、これらの応力の集中する位置が上下に重なった場合に、それらの応力が重畳して作用することによると考えられる。なお、開口部33bの位置を上下のベタ状パターン33同士で互いに重ならない位置にずらして配置することも行われているが、この場合、ガス抜きを良好に行うことができなくなる危険性が高まる。
特開2003−224227号公報
本発明が解決しようとする課題は、ベタ状パターンの縁に沿って絶縁層にクラックが発生するのを防止することが可能な配線基板を提供することにある。
本発明の配線基板は、上面および下面を有する絶縁層と、前記上面に配設された導体層から成り、外周縁が前記絶縁層の外周縁より内側に位置する上面側のベタ状パターンと、前記下面に配設された導体層から成り、前記上面側のベタ状パターンと上下に重なる位置に、外周縁が前記絶縁層の外周縁より内側に位置する下面側のベタ状パターンと、を具備して成る配線基板であって、上下の前記ベタ状パターンは、一方の前記外周縁が他方の前記外周縁よりも15〜25μmだけ内側に位置するように配置されていることを特徴とするものである。
本発明の配線基板によれば、絶縁層を挟んで互いに重なる位置に配置された上下のベタ状パターンは、一方の外周縁が他方の外周縁よりも15〜25μmだけ内側に位置するように配置されていることから、両ベタ状パターンの外周縁に応力が集中したとしても、それらの応力が集中する位置が上下でずれたものとなるので応力の重畳が緩和され、絶縁層にクラックが発生することを有効に防止することができる。
図1は、本発明の配線基板の実施形態の一例を示す概略断面図である。 図2Aは、本発明の配線基板の実施形態の一例を示す要部概略平面図である。 図2Bは、本発明の配線基板の実施形態の他の例を示す要部概略平面図である。 図2Cは、本発明の配線基板の実施形態の他の例を示す要部概略平面図である。 図2Dは、本発明の配線基板の実施形態の他の例を示す要部概略平面図である。 図3は、従来の配線基板を示す概略断面図である。 図4は、従来の配線基板を示す要部概略平面図である。
次に、本発明の配線基板の実施形態の一例を図1、図2を参照して説明する。図1に示すように、本例の配線基板20は、コア基板1の上下面にビルドアップ部2を積層して成る。
コア基板1は、コア絶縁層3とコア導体層4とコアビア導体5とにより構成されている。コア絶縁層3とコア導体層4とは、交互に積層されている。コア導体層4は、コア絶縁層3の表面に埋入されている。各コア絶縁層3には、コアビアホール3aが形成されている。コアビア導体5は、各コア絶縁層3のコアビアホール3aの内部を充填している。コアビア導体5は、その上下端がコア導体層4に接している。これにより、コア絶縁層3を挟んで上下に位置するコア導体層4同士がコアビア導体5を介して電気的に接続されている。
コア絶縁層3は、ガラスクロス等の耐熱性繊維基材にアリル変性ポリフェニレンエーテル樹脂等の熱硬化性樹脂を含浸させ硬化させて成る。コア絶縁層3の厚みは、100〜200μm程度である。コア絶縁層3は、耐熱性繊維基材に未硬化の熱硬化性樹脂組成物を含浸させた絶縁シートに、後述するように、コアビアホール3aの形成や金属ペーストの充填、コア導体層4の転写等の加工を施した後、そのような絶縁シートを複数枚積層するとともに熱硬化させることにより互いに一体化されている。
コア導体層4は、銅箔から成る。コア導体層4の厚みは、5〜25μm程度である。コア導体層4は、転写法によりコア絶縁層3の表面に埋入されている。転写法は、ポリエチレンテレフタレート等の耐熱性樹脂から成る転写フィルム上に接着剤を介して剥離可能に貼着された銅箔をコア導体層4に対応するパターンにサブトラクティブ法によりエッチング加工した後、そのパターン加工された銅箔をコア絶縁層3用の絶縁シートの表面に熱プレスを用いて熱圧着して埋入させた後、転写フィルムを除去することによりコア絶縁層3の表面にコア導体層4を形成する方法である。
コアビア導体5は、例えば、銀コートされた銅粉末と、錫−銀−ビスマス−銅合金から成る半田粉末および熱硬化性樹脂を含有する導電性材料から成る。コアビア通導体5は、コア導体層4が埋入される前のコア絶縁層3用の絶縁シートにレーザ加工により直径が50〜200μm程度のコアビアホール3aを穿孔し、そのコアビアホール3a内に前記導電性材料の金属ペーストを充填しておき、その金属ペーストをコア絶縁層3用の絶縁シートとともに熱硬化させることにより形成される。
ビルドアップ部2は、ビルドアップ絶縁層6とビルドアップ導体層7とソルダーレジスト層8により構成されている。ビルドアップ絶縁層6とビルドアップ導体層7とは交互に積層されている。さらにビルドアップ絶縁層6とビルドアップ導体層7の最表面にはソルダーレジスト層8が被着されている。
各ビルドアップ絶縁層6には、多数のビルドアップビアホール6aが形成されている。ビルドアップ導体層7は、ビルドアップビアホール6a内を充填するようにして各ビルドアップ絶縁層6の表面に被着されている。ビルドアップビアホール6a内に充填されたビルドアップ導体層7は、ビルドアップビア導体9を形成している。このビルドアップビア導体9により、ビルドアップ絶縁層6を挟んで上下に位置するビルドアップ導体層7同士またはビルドアップ導体層7とコア導体層4とが電気的に接続されている。
上面側のソルダーレジスト層8は、ビルドアップ導体層7の一部を半導体素子接続パッド10として露出させる開口部8aを有している。下面側のソルダーレジスト層8は、ビルドアップ導体層7の一部を外部接続パッド11として露出させる開口部8bを有している。
半導体素子接続パッド10は、上面側の最表層のビルドアップ絶縁層6の上面中央部に二次元的な並びに配列されている。半導体素子接続パッド10は、半導体素子Sの電極Tに電気的に接続される。半導体素子接続パッド10には、信号用の半導体素子接続パッド10Sと、接地用の半導体素子接続パッド10Gと、電源用の半導体素子接続パッド10Pとがある。
外部接続パッド11は、下面側の最表層のビルドアップ絶縁層6の略全面にわたる領域に二次元的な並びに配列されている。外部接続パッド11は、マザーボード等の外部回路基板の配線導体に電気的に接続される。外部接続パッド11には、信号用の外部接続パッド11Sと、接地用の外部接続パッド11Gと、電源用の外部接続パッド11Pとがある。
信号用の半導体素子接続パッド10Sと信号用の外部接続パッド11Sとは、上面側のビルドアップ導体層7から成る帯状の信号配線12を介して接続されている。接地用の半導体素子接続パッド10Gや電源用の半導体素子接続パッド10Pと接地用の外部接続パッド11Gや電源用の外部接続パッド11Pとは、ビルドアップ導体層7やコア導体4から成るベタ状パターン13を介して接続されている。
ビルドアップ絶縁層6は、エポキシ樹脂等の熱硬化性樹脂にシリカ等の無機絶縁フィラーを分散させた絶縁性樹脂材料から成る。ビルドアップ絶縁層6の厚みは10〜50μm程度である。このビルドアップ絶縁層6は、未硬化の熱硬化性樹脂に平均粒径0.1〜2μmの無機絶縁フィラーを分散させた樹脂シートを、コア絶縁板1の表面または下層のビルドアップ絶縁層6上に真空プレスにより貼着し、その後、樹脂シート中の熱硬化性樹脂を150〜200℃で熱硬化し、最後にレーザ加工によりビルドアップビアホール6aを穿孔することにより形成される。
ビルドアップ導体層7は、下地導体層としての無電解銅めっき層と、その上の主導体層としての電解銅めっき層とから成る。無電解銅めっき層の厚みは、0.1〜1μmである。電解銅めっき層の厚みは、5〜25μm程度である。ビルドアップ導体層7は、周知のセミアディティブ法により形成される。ビルドアップビア導体9は、ビルドアップビアホール6a内に、ビルドアップ導体層7の一部として同時に形成される。
ソルダーレジスト層8は、アクリル変性エポキシ樹脂等の感光性熱硬化性樹脂から成る。ソルダーレジスト層8の厚みは、最表層のビルドアップ導体層7上で、5〜25μm程度である。ソルダーレジスト層8は、最表層のビルドアップ導体層7が形成されたビルドアップ絶縁層6の上に感光性樹脂ペーストを塗布するとともに、それを所定パターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。
ここで、ベタ状パターン13の一部を図2に要部平面図で示す。図2では、ある絶縁層3または6の上面に配設されたベタ状パターン13を実線で示し、その絶縁層3または6の下面に配設されたベタ状パターン13を破線にて示している。ベタ状パターン13は、各絶縁層3や6の表面の大部分を覆う広面積のパターンである。ベタ状パターン13は、絶縁層3,6の外周縁よりも内側に位置する外周縁13aを有している。また、ベタ状パターン13は、多数のガス抜き用の開口部13bを有している。
本例の配線基板20においては、ベタ状パターン13は、下面側のベタ状パターン13の外周縁13aが上面側のベタ状パターン13の外周縁13aよりも15〜25μmだけ内側に位置するように配置されている。また、上面側のベタ状パターン13の開口部13bと下面側のベタ状パターン13の開口部13bとは、互いに上下に重なるように配置されているとともに、下面側のベタ状パターン13の開口部13bの開口縁が上面側のベタ状パターン13の開口部13bの開口縁よりも15〜25μmだけ上面側の開口部13bの中心寄りに位置している。
このように、本例の配線基板20においては、ベタ状パターン13は、下面側のベタ状パターン13の外周縁13aが上面側のベタ状パターン13の外周縁13aよりも15〜25μmだけ内側に位置するように配置されていることから、両ベタ状パターン13の外周縁13aに応力が集中したとしても、それらの応力が集中する位置が上下でずれたものとなるので応力の重畳が緩和され、絶縁層3や6にクラックが発生することを有効に防止することができる。
また、本例の配線基板20においては、上面側のベタ状パターン13の開口部13bと下面側のベタ状パターン13の開口部13bとは、互いに上下に重なるように配置されているとともに、下面側のベタ状パターン13の開口部13bの開口縁が上面側のベタ状パターン13の開口部13bの開口縁よりも15〜25μmだけ上面側の開口部13bの中心寄りに位置していることから、両ベタ状パターン13の開口部13bの開口縁に応力が集中したとしても、それらの応力が集中する位置が上下でずれたものとなるので応力の重畳が緩和され、絶縁層3や6にクラックが発生することを有効に防止することができる。
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。
例えば、上述の実施形態の一例では、ベタ状パターン13は、下面側のベタ状パターン13の外周縁13aが上面側のベタ状パターン13の外周縁13aよりも15〜25μmだけ内側に位置するように配置されているとともに、下面側のベタ状パターン13の開口部13bの開口縁が上面側のベタ状パターン13の開口部13bの開口縁よりも15〜25μmだけ上面側の開口部13bの中心寄りに位置していが、図2Bに示すように、上面側のベタ状パターン13の外周縁13aが下面側のベタ状パターン13の外周縁13aよりも15〜25μmだけ内側に位置するように配置されているとともに、上面側のベタ状パターン13の開口部13bの開口縁が下面側のベタ状パターン13の開口部13bの開口縁よりも15〜25μmだけ下面側の開口部13bの中心寄りに位置していても良い。
また、図2Cに示すように、下面側のベタ状パターン13の外周縁13aが上面側のベタ状パターン13の外周縁13aよりも15〜25μmだけ内側に位置するように配置されているとともに、上面側のベタ状パターン13の開口部13bの開口縁が下面側のベタ状パターン13の開口部13bの開口縁よりも15〜25μmだけ下面側の開口部13bの中心寄りに位置しても良く、さらにはその逆であっても良い。
またさらには、図2Dに示すように、上面側のベタ状パターン13の開口部13bの開口縁と下面側のベタ状パターン13の開口部13bの開口縁とが交互に他方の開口縁よりも15〜25μmだけ他方の開口部13bの中心寄りに位置しても良い。
なお、上面側および下面側のベタ状パターン13は、一方の外周縁13aが他方の外周縁よりも15μm未満だけ内側に位置している場合や、一方の開口部13bの開口縁が他方の開口部13bの開口縁よりも15μm未満だけ他方の開口部13bの中心寄りに位置している場合、絶縁層3や6にクラックが発生することを良好に防止することができなくなる危険性が高いものとなり、一方の外周縁13aが他方の外周縁よりも25μmを超えて内側に位置している場合や、一方の開口部13bの開口縁が他方の開口部13bの開口縁よりも25μmを超えて他方の開口部13bの中心寄りに位置している場合、ベタ状パターン13等における設計の自由度が低下してしまう危険性が高いものとなる。したがって、上面側および下面側のベタ状パターン13は、一方の外周縁13aが他方の外周縁13aよりも15〜25μm未満だけ内側に位置しているとともに、一方の開口部の開口縁が他方の開口部の開口縁よりも15〜25μmだけ他方の開口部の中心寄りに位置していることが好ましい。
3,6 絶縁層
4,7 導体層
13 ベタ状パターン
13a ベタ状バターンの外周縁
13b ガス抜き用の開口部
20 配線基板

Claims (2)

  1. 上面および下面を有する絶縁層と、前記上面に配設された導体層から成り、外周縁が前記絶縁層の外周縁より内側に位置する上面側のベタ状パターンと、前記下面に配設された導体層から成り、前記上面側のベタ状パターンと上下に重なる位置に、外周縁が前記絶縁層の外周縁より内側に位置する下面側のベタ状パターンと、を具備して成る配線基板であって、上下の前記ベタ状パターンは、一方の前記外周縁が他方の前記外周縁よりも15〜25μmだけ内側に位置するように配置されていることを特徴とする配線基板。
  2. 上下の前記ベタ状パターンは、互いに上下に重なる位置にガス抜き用の開口部を備えるとともに、一方の前記開口部の開口縁が他方の前記開口部の開口縁よりも15〜25μmだけ該他方の開口部の中心寄りに位置することを特徴とする請求項1記載の配線基板。
JP2016105783A 2016-05-27 2016-05-27 配線基板 Active JP6626781B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016105783A JP6626781B2 (ja) 2016-05-27 2016-05-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016105783A JP6626781B2 (ja) 2016-05-27 2016-05-27 配線基板

Publications (2)

Publication Number Publication Date
JP2017212380A JP2017212380A (ja) 2017-11-30
JP6626781B2 true JP6626781B2 (ja) 2019-12-25

Family

ID=60476318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016105783A Active JP6626781B2 (ja) 2016-05-27 2016-05-27 配線基板

Country Status (1)

Country Link
JP (1) JP6626781B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4235092B2 (ja) * 2003-11-27 2009-03-04 京セラ株式会社 配線基板およびこれを用いた半導体装置
JP2008078303A (ja) * 2006-09-20 2008-04-03 Renesas Technology Corp Lga用搭載基板と半導体集積回路装置
JP2009088173A (ja) * 2007-09-28 2009-04-23 Fujitsu Ltd 配線基板
JP6258805B2 (ja) * 2014-07-25 2018-01-10 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
JP2017212380A (ja) 2017-11-30

Similar Documents

Publication Publication Date Title
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
JP5355380B2 (ja) 多層配線基板
TWI617225B (zh) 印刷電路板及其製造方法
KR101441236B1 (ko) 배선판의 제조 방법, 배선판 및 비아의 구조
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
TWI414224B (zh) 雙面線路板之製作方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2015146346A (ja) 多層配線板
JP2017084997A (ja) プリント配線板及びその製造方法
JP6374338B2 (ja) 配線基板
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2018032661A (ja) プリント配線板およびその製造方法
JP6626781B2 (ja) 配線基板
JP5955050B2 (ja) 配線基板の製造方法
JP2016127134A (ja) 配線基板
JP2010258335A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6259054B2 (ja) 配線基板の製造方法
JP6062872B2 (ja) 配線基板
JP6258805B2 (ja) 配線基板
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
JP6466722B2 (ja) 配線基板
JP7087236B2 (ja) プリント回路基板
JP2016201508A (ja) 半導体素子内蔵配線板及びその製造方法
JP2014192363A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191202

R150 Certificate of patent or registration of utility model

Ref document number: 6626781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150