CN103733330A - 半导体功率模块、半导体功率模块的制造方法、电路板 - Google Patents

半导体功率模块、半导体功率模块的制造方法、电路板 Download PDF

Info

Publication number
CN103733330A
CN103733330A CN201280037978.4A CN201280037978A CN103733330A CN 103733330 A CN103733330 A CN 103733330A CN 201280037978 A CN201280037978 A CN 201280037978A CN 103733330 A CN103733330 A CN 103733330A
Authority
CN
China
Prior art keywords
mentioned
semiconductor element
junction surface
temperature
conductive connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280037978.4A
Other languages
English (en)
Inventor
高山泰史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011168296A external-priority patent/JP5715002B2/ja
Priority claimed from JP2012061859A external-priority patent/JP2013051389A/ja
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority claimed from PCT/JP2012/004865 external-priority patent/WO2013018357A1/ja
Publication of CN103733330A publication Critical patent/CN103733330A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/205—Heat-dissipating body thermally connected to heat generating element via thermal paths through printed circuit board [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29188—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29286—Material of the matrix with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29288—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8389—Bonding techniques using an inorganic non metallic glass type adhesive, e.g. solder glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Materials Engineering (AREA)

Abstract

本发明的半导体功率模块能够提高从半导体元件向多层基板的热扩散性能、以及提高多层基板与半导体元件之间的接合强度。半导体功率模块（10）包括：陶瓷多层基板（100）、接合层（110）、扩散层（120）、半导体元件（130）。接合层（110）是包括导电接合部（111）和绝缘接合部（112）的平面状的薄膜层；上述导电连接部（111）配置在陶瓷多层基板（100）的第1面（105）上，用于将半导体元件（130）与陶瓷多层基板（100）之间电连接；上述绝缘接合部（112）用于将半导体元件（130）与陶瓷多层基板（100）之间绝缘。这样，能够抑制在半导体元件（130）与陶瓷多层基板（100）之间产生空隙的同时进行接合，能够提高从半导体元件（130）向陶瓷多层基板（100）的热扩散性能、以及陶瓷多层基板（100）与半导体元件（130）之间的接合强度。

Description

半导体功率模块、半导体功率模块的制造方法、电路板
技术领域
本发明涉及在电路板上搭载有半导体元件而成的半导体功率模块、半导体功率模块的制造方法、以及电路板。
背景技术
近年来，在功率模块封装中，小型、薄型、高密度安装化在推进，为了实现这一点，根据以往的利用引线接合的安装方式提出了一种采用使用陶瓷多层基板等倒装芯片连接半导体元件的安装方式的半导体模块。倒装芯片连接是在半导体元件上配置被称作凸块的导电性的突起，使凸块对准陶瓷多层基板上的搭载半导体元件的位置而直接接合在陶瓷多层基板上的接合方法，能够将安装半导体元件所需要的面积减小20%～30%左右，能够有助于高密度安装。
采用该倒装芯片安装方式的半导体模块中，除了存在在陶瓷多层基板和半导体元件之间的凸块间的空隙中将以往的有机材料作为密封材料来使用的半导体模块之外，还存在在陶瓷多层基板和半导体元件之间的凸块间的空隙中填充无机系材料的半导体模块（例如专利文献1）。
现有技术文献
专利文献
专利文献1：日本特开2004－253579号公报
专利文献2：日本特开2006－066582号公报
专利文献3：日本特开2010－287869号公报
专利文献4：日本特开2009－170930号公报
发明内容
发明要解决的问题
在利用倒装安装进一步推进高密度安装化的半导体元件功率模块中，会由散热面积的减少使基于尺寸效应的散热特性劣化，因此需要进一步提高从半导体元件向陶瓷多层基板的热扩散性能。但是，在以往的半导体元件功率模块中存在如下等问题：由于在密封材料填充工序中产生气泡、因使用时的热应力而在接合部分产生裂纹等，导致在陶瓷多层基板和半导体元件之间产生空间，空气进入该空间。因此，在以往的半导体元件功率模块中，存在由从半导体元件向陶瓷多层基板的热扩散性能降低引起的半导体元件的散热性能降低、陶瓷多层基板和半导体元件之间的接合强度降低、以及可靠特性劣化这样的课题。此外，在以往的半导体元件功率模块中，期望提供一种难以产生由陶瓷多层基板的微小翘曲等所引起的构成构件的制造偏差导致的电连接不良等可靠性劣化的模块构造、以及制造工艺。
用于解决问题的方案
本发明即是为了解决上述课题中的至少一部分而做成的，能够作为以下的形式来实现。
（1）采用本发明的一个形式，能够提供一种半导体功率模块。该半导体功率模块包括：多层基板，其形成有导通孔和布线图案；半导体元件，其配置在上述多层基板的第1面侧；以及接合层，其形成在上述多层基板的第1面上，将上述多层基板与半导体元件之间接合；上述接合层包括：导电接合部，其是配置在与上述导通孔相对应的第1部位的平面状的导电接合部，由导电连接部及导电性的突状部构成，该突状部形成于上述半导体元件，该导电连接部用于将上述突状部和上述多层基板导通；以及平面状的绝缘接合部，其配置在与上述第1部位不同的第2部位，以无机系材料为主要成分。采用该形式的半导体功率模块，由于接合层形成为平面状，因此，在多层基板和半导体元件接合时能够抑制在多层基板和半导体元件之间产生空隙。因而，能够提高从半导体元件向多层基板的热扩散性能、以及多层基板和半导体元件之间的接合强度。
（2）上述形式的半导体功率模块也可以是，上述多层基板与上述接合层、以及上述半导体元件与上述接合层通过扩散接合而接合；上述半导体功率模块在上述多层基板与上述接合层之间、以及上述半导体元件与上述接合层之间还包括在上述扩散接合时形成的扩散层。采用该形式的半导体功率模块，在多层基板与接合层、以及接合层与半导体元件扩散接合时，通过在多层基板与接合层的接合面、以及接合层与半导体元件的接合面中产生的原子的扩散而形成扩散层。因而，能够提高多层基板与接合层之间、以及接合层与半导体元件之间的接合强度。
（3）上述形式的半导体功率模块也可以是，作为构成上述导电接合部的材料的接合开始温度的第1接合开始温度低于作为构成上述绝缘接合部的材料的接合开始温度的第2接合开始温度。采用该形式的半导体模块，导电接合部先于绝缘接合部进行接合。因而，在导电连接部与半导体元件的突状部、以及导电接合部与布线基板接合的状态、即导电连接部与半导体元件的突状部之间、以及导电接合部与布线基板之间不存在空隙的状态下，绝缘接合部开始软化变形，绝缘接合部与半导体元件、以及绝缘接合部与布线基板进行接合。因而，能够抑制由构成绝缘接合部的材料进入到导电连接部和电极板之间、换言之是混入到导电接合部所导致的导电接合部的导电性能降低。
（4）上述形式的半导体功率模块也可以是，上述第1接合开始温度是大于等于作为构成上述导电接合部的材料中的至少一部分开始烧结反应的温度的烧结开始温度的温度；上述第2接合开始温度是大于等于作为构成上述绝缘接合部的材料中的至少一部分开始烧结反应的温度的烧结开始温度的温度。采用该形式的半导体模块，第1接合开始温度为构成导电接合部的材料中的至少一部分开始烧结反应的温度以上的温度，第2接合开始温度为构成绝缘接合部的材料中的至少一部分开始烧结反应的温度以上的温度。因而，导电接合部、绝缘接合部分别无需加热到熔点就能够与其他构件进行接合。此外，也可以将第1接合开始温度设为构成导电接合部的材料的熔融开始温度，第2接合开始温度设为构成绝缘接合部的材料的熔融开始温度。这样，能够可靠地使导电接合部和绝缘接合部熔融，能够提高导电接合部和绝缘接合部分别与其他构件的接合强度。
（5）采用本发明的一个形式，能够提供一种半导体功率模块的制造方法。该半导体功率模块的制造方法包括以下工序：基板制作工序，制作具有导通孔和布线图案的多层基板；第1配置工序，在上述多层基板的第1面上配置接合部，该接合部在与上述导通孔相对应的第1部位具有将上述布线图案和半导体元件导通的平面状的导电连接部，在与上述第1部位不同的第2部位具有平面状的绝缘接合部；第2配置工序，将上述半导体元件以上述导电连接部与形成于上述半导体元件的导电性的突状部之间能够导通的方式配置在上述接合部上；以及接合工序，将上述多层基板、上述接合部及上述半导体元件加热压接，将上述多层基板与上述接合部、以及上述接合部与上述半导体元件扩散接合。采用该形式的半导体功率模块的制造方法，在多层基板与半导体元件之间，利用接合部和突状部形成用于将多层基板与半导体元件接合的平面状的接合层。因而，能够抑制在多层基板与半导体元件之间产生空隙。因而，能够提高从半导体元件向多层基板的热扩散性能、以及多层基板与半导体元件之间的接合强度。
（6）上述形式的半导体功率模块的制造方法也可以是，将构成上述导电连接部的材料开始与上述半导体元件接合的温度设为第1接合开始温度；将构成上述绝缘接合部的材料开始与上述多层基板和上述半导体元件接合的温度且是比上述第1接合开始温度高的温度设为第2接合开始温度；上述接合工序包括以下工序：通过以上述第1接合开始温度将上述多层基板、上述接合部及上述半导体元件加热压接，将上述导电连接部与上述半导体元件的上述突状部接合；以及在上述导电连接部与上述半导体元件的上述突状部接合之后，通过以上述第2接合开始温度将上述多层基板、上述接合部及上述半导体元件加热压接，将上述多层基板与上述接合部、以及上述接合部与上述半导体元件接合。采用该形式的半导体模块的制造方法，导电接合部先于绝缘接合部进行接合。因而，在导电连接部与半导体元件的突状部、以及导电连接部与布线基板接合后的状态、即在导电连接部与半导体元件的突状部之间、以及导电连接部与布线基板之间不存在空隙的状态下，绝缘接合部开始软化变形，绝缘接合部与半导体元件、以及绝缘接合部与布线基板进行接合。因而，能够抑制由构成绝缘接合部的材料进入到导电连接部与突状部之间、换言之是混入到导电接合部所导致的导电连接部的导电性能降低。
（7）上述形式的半导体功率模块的制造方法也可以是，上述第1接合开始温度为构成上述导电连接部的材料中的至少一部分开始烧结反应的烧结开始温度以上的温度，上述第2接合开始温度为构成上述绝缘接合部的材料中的至少一部分开始烧结反应的烧结开始温度以上的温度。采用该形式的半导体模块的制造方法，第1接合开始温度为构成导电连接部的材料中的至少一部分开始烧结反应的温度以上的温度，第2接合开始温度为构成绝缘接合部的材料中的至少一部分开始烧结反应的温度以上的温度。因而，导电连接部、绝缘接合部分别无需加热到熔点就能够与其他构件进行接合。此外，也可以将第1接合开始温度设为构成导电连接部的材料的熔融开始温度，第2接合开始温度设为构成绝缘接合部的材料的熔融开始温度。这样，能够可靠地使导电连接部和绝缘接合部熔融，能够提高导电连接部和绝缘接合部分别与其他构件的接合强度。
（8）上述形式的半导体功率模块的制造方法也可以是，将构成上述导电连接部的材料开始与上述半导体元件接合的温度设为第1接合开始温度，将构成上述绝缘接合部的材料开始与上述多层基板和上述半导体元件接合的温度且是比上述第1接合开始温度高的温度设为第2接合开始温度，在上述接合工序中，基于被设定为在上述第1接合开始温度保持了预定时间之后上述第2接合开始温度保持预定时间的温度曲线进行上述加热。采用该形式的半导体模块的制造方法，基于具有阶段性的温度变化的温度曲线对接合部、布线基板及半导体元件进行接合。因而，能够利用简单的结构在进行多阶段的温度变化的同时进行扩散接合，能够提高制造效率。
（9）上述形式的半导体功率模块的制造方法也可以是，上述第1配置工序包括以下工序：将在上述第1部位具有开口部的绝缘接合部配置在上述第1面上；以及将比上述绝缘接合部薄的上述导电连接部配置在上述开口部内，上述第2配置工序包括这样的工序：以使上述导电连接部与上述半导体元件的上述突状部之间能够导通的方式向上述开口部内嵌入上述突状部而将上述半导体元件配置在上述接合部上，表示上述导电连接部的厚度的d1、表示上述绝缘接合部的厚度的d2、以及表示上述突状部的高度的d3满足d3＞d2－d1。采用上述形式的半导体功率模块的制造方法，将导电连接部及绝缘接合部形成为，在将导电连接部的厚度表示为d1、将绝缘接合部的厚度表示为d2、将突状部的厚度表示为d3时满足d3＞d2－d1。因而，能够在可靠地确保突状部与导电连接部之间的电连接的状态下将半导体元件配置在凹坑部内。另外，在将半导体元件配置在接合层上时，成为半导体元件自接合层的表面露出的状态，但通过接合时的加热，突状部熔融，在熔融的状态下被加压，半导体元件与接合层之间以没有空隙的面接合。
（10）上述形式的半导体功率模块的制造方法也可以是，在配置上述绝缘接合部的工序中，将上述绝缘接合部以成为从上述半导体元件所接合的端部朝向上述多层基板所接合的端部去逐渐变细的形状的方式配置。采用该形式的半导体功率模块的制造方法，绝缘接合部形成为从半导体元件侧朝向多层基板侧去变细的形状。因而，绝缘接合部与半导体元件之间的接触面积能够大于绝缘接合部形成为大致柱状的情况下的绝缘接合部与半导体元件之间的接触面积。因而，能够在确保多层基板与半导体元件之间的接合强度、绝缘性能的同时提高从半导体元件向多层基板的热扩散性能。
（11）上述形式的半导体功率模块的制造方法也可以是，在配置上述绝缘接合部的工序中，以上述绝缘接合部成为锥形状的方式配置上述绝缘接合部。采用该形式的半导体功率模块的制造方法，绝缘接合部形成为锥形状。因而，能够简单地将绝缘接合部形成为从半导体元件侧朝向多层基板侧去变细的形状。
（12）采用本发明的一个形式，能够提供一种电路板。该电路板包括：多层基板，其形成有导通孔和布线图案；以及接合层，其配置在上述多层基板的第1面上，用于在上述多层基板上接合半导体元件，上述接合层包括：导电连接部，其配置在与上述导通孔相对应的第1部位，将上述布线图案和上述半导体元件导通，该导电连接部的至少上述第1面侧形成为平面状；以及绝缘接合部，其配置在与上述第1部位不同的第2部位，以无机系材料为主要成分，该绝缘接合部的至少上述第1面侧形成为平面状。采用该形式的电路板，由于半导体元件与多层基板以平面接合，因此能够抑制在多层基板与半导体元件之间产生空隙。因而，能够提高从半导体元件向多层基板的热扩散性能、以及多层基板与半导体元件之间的接合强度。
（13）上述形式的电路板也可以是，上述导电连接部形成得比上述绝缘接合部薄，上述接合层具有利用上述绝缘接合部和上述导电连接部形成的凹坑部，在形成于上述半导体元件的导电性的突状部向上述凹坑部嵌入之前，表示上述导电连接部的厚度的d1、表示上述绝缘接合部的厚度的d2、以及表示上述突状部的高度的d3满足d3＞d2－d1。采用该形式的电路板，在突状部向凹坑部嵌入的过程中，导电连接部、绝缘接合部形成为，在将导电连接部的厚度表示为d1、将绝缘接合部的厚度表示为d2、将突状部的厚度表示为d3时满足d3＞d2－d1。因而，在将半导体元件配置在凹坑部内时能够可靠地确保突状部与导电连接部之间的电连接。
（14）上述形式的电路板也可以是，上述绝缘接合部形成为从上述半导体元件所接合的端部朝向上述多层基板所接合的端部去逐渐变细的形状。采用该形式的电路板，绝缘接合部形成为从半导体元件侧朝向多层基板侧去变细的形状。因而，绝缘接合部与半导体元件之间的接触面积能够大于绝缘接合部形成为大致柱状的情况下的绝缘接合部与半导体元件之间的接触面积。因而，能够在确保多层基板与半导体元件之间的接合强度、绝缘性能的同时提高从半导体元件向多层基板的热扩散性能。
（15）上述形式的电路板也可以是，上述绝缘接合部形成为锥形状。采用该形式的电路板，绝缘接合部形成为锥形状。因而，能够简单地将绝缘接合部形成为从半导体元件侧朝向多层基板侧去变细的形状。
上述本发明的各形式所具有的多个结构元件并不全是必需的，为了解决上述课题的一部分或全部、或者实现本说明书所记载的效果的一部分或全部，能够适当地对上述多个结构元件中的一部分结构元件进行其变更、删除、与新的其他结构元件的替换、削除限定内容的一部分。此外，为了解决上述课题的一部分或全部、或者实现本说明书所记载的效果的一部分或全部，也能够将上述本发明的一个形式所含有的技术特征的一部或全部与上述本发明的其他形式所含有的技术特征的一部或全部组合起来做成本发明的独立的一个形式。
附图说明
图1是表示第1实施例的半导体功率模块10的简要结构的剖视图。
图2是对第1实施例的电路板20进行说明的说明图。
图3是说明第1实施例的半导体功率模块10的制造方法的工序图。
图4是说明步骤S12中的导电连接部111a的配置工序的说明图。
图5是对步骤S14中的绝缘接合部112的网板印刷进行说明的说明图。
图6是说明第1实施例的半导体功率模块10的接合工序的说明图。
图7是表示第2实施例的半导体功率模块30的俯视图。
图8是表示第2实施例的半导体功率模块30的剖视图。
图9是表示第4实施例的半导体功率模块40的剖视图。
图10是表示第5实施例的半导体功率模块1010的简要结构的剖视图。
图11是对第5实施例的半导体功率模块1010进行说明的说明图。
图12是说明第5实施例的半导体功率模块1010的制造方法的工序图。
图13是对步骤S102中的绝缘接合部512的配置工序进行说明的说明图。
图14是对步骤S104中的开口部515的形成工序进行说明的说明图。
图15是说明步骤S106中的导电接合部511的配置工序的说明图。
图16是说明第5实施例的半导体功率模块1010的接合工序的说明图。
图17是说明第6实施例的半导体功率模块1030的结构的剖视图。
图18是说明第6实施例的半导体功率模块1030的结构的剖视图。
图19是表示变形例5的半导体功率模块1040的简要结构的说明图。
图20是对变形例5的接合层810的配置工序进行说明的说明图。
图21是表示变形例6的半导体功率模块1050的俯视图。
图22是表示变形例6的半导体功率模块1050的剖视图。
具体实施方式
A.第1实施例：
A1.半导体功率模块的简要结构：
图1是表示第1实施例的半导体功率模块10的简要结构的剖视图。图2是对第1实施例的电路板20进行说明的说明图。半导体功率模块10包括电路板20和半导体元件130。电路板20包括陶瓷多层基板100、接合层110、扩散层120。
陶瓷多层基板100利用陶瓷材料形成。作为陶瓷材料，例如可以使用氧化铝（Al2O3）、氮化铝（AlN）、氮化硅（Si3N4）等。陶瓷多层基板100包括用于将半导体元件所安装的第1面105和与该面相对且可安装控制电路、电容器等其他电子零件的另一个第2面106之间电连接的内层导通孔101、布线图案109、以及配置在第2面106上的外部连接用的电极端子104。布线图案109形成在陶瓷多层基板100的表面、内部的层的表面。在图1中省略了形成在陶瓷多层基板100的表面的布线图案。此外，在陶瓷多层基板100的第1面105上和第2面106上形成有用于安装半导体元件130、其他电子零件的电极连接盘（日文：電極ランド）（省略图示）。半导体元件130通过内层导通孔101和布线图案109与配置在第2面106上的电极端子104电连接。
接合层110是配置在陶瓷多层基板100的第1面105上且包括导电接合部111和绝缘接合部112的平面状的薄膜层。
导电接合部111由导电连接部111a和半导体元件130的电极板131构成，用于将半导体元件130与陶瓷多层基板100电连接。导电连接部111a以导电性的金属为主要成分而形成，如图2所示，其配置在陶瓷多层基板100的第1面105上且是与内层导通孔101相对应的第1部位107（用粗实线表示）上。作为导电性的金属，例如也可以使用铜、银、铝金属等。导电连接部111a形成得比后述的绝缘接合部112薄，利用绝缘接合部112和导电连接部111a形成凹坑。通过电极板131以嵌入到该凹坑中的方式配置而形成导电接合部111。在第1实施例中，电极板131相当于权利要求栏中的“突状部”。以下说明的第2实施例～第4实施例也是同样的。
绝缘接合部112用于将半导体元件130与陶瓷多层基板100绝缘。如图2所示，绝缘接合部112配置在陶瓷多层基板100的第1面105上且是与第1部位107不同的第2部位108（用粗虚线表示）。利用以绝缘性的无机系材料为主要成分且通过安装半导体元件时的加热工序而软化的粉末玻璃形成。粉末玻璃例如形成为ZnO－B2O3－SiO2等氧化硅、氧化锌、氧化硼、氧化铋等的混相。
在第1实施例中，第2部位108包含除了作为第1部位107的配置有导电接合部111的部位之外的部分。为了使接合层110成为均匀的平面，导电接合部111和绝缘接合部112具有大致相同的厚度。此外，接合层110的与半导体元件130侧相对的面也形成为均匀的平面。
另外，在本实施例中，均匀的平面包含微小的弯曲、凹凸，接合层110具有均匀的平面包含以下的情况：接合层110的与陶瓷多层基板的第1面105相面对的面沿着第1面105的形状形成，导电接合部111和绝缘接合部112连续地平坦形成；以及接合层110的与半导体元件130侧相面对的面沿着半导体元件130的与接合层110相面对的面的形状形成。
期望绝缘接合部112以绝缘性能不会降低的程度包含填料115。在此，填料115包含由铜、铝粉末等构成的金属填料或者无机系填料。作为无机系填料，期望是由氧化硼、氧化铝、氮化硅、氮化铝等构成的陶瓷等高散热特性填料。通过含有填料115，能够提高绝缘接合部112的导热性能、调整热膨胀率。
扩散层120是通过陶瓷多层基板100与接合层110之间的扩散接合而形成的层。扩散层120包括导电扩散部121和绝缘扩散部122。导电扩散部121通过陶瓷多层基板100与接合层110的导电连接部111a之间的扩散接合而形成。绝缘扩散部122通过陶瓷多层基板100与接合层110的绝缘接合部112之间的扩散接合而形成。在绝缘扩散部122中，也可以与绝缘接合部112同样含有填料115。另外，在图1中，为了便于说明，明确地记载了导电扩散部121与绝缘扩散部122之间的交界处，但导电扩散部121与绝缘扩散部122之间的交界处也可以比较模糊。
半导体元件130包括电极板131。电极板131例如以金（Au）为主要成分而形成。半导体元件130中，电极板131以与接合层110的导电连接部111a接触的方式配置在接合层110上。半导体元件130借助电极板131和导电连接部111a（即导电接合部111）与陶瓷多层基板100电连接。
A2.制造方法：
使用图3～图6说明半导体功率模块10的制造方法。图3是说明第1实施例的半导体功率模块10的制造方法的工序图。
制作形成有内层导通孔101和布线图案109的陶瓷多层基板100（步骤S10）。在制作陶瓷多层基板100中，包含在陶瓷多层基板100的表面形成用于安装半导体元件130和其他电子零件的薄膜状的电极连接盘的过程。电极连接盘利用采用导电膏进行的印刷法、物理蒸镀（PVD：Physical VaporDeposition）、化学蒸镀（CVD:Chemical Vapor Deposition）形成。在第1实施例中，步骤S10相当于权利要求栏中的“基板制作工序”。
在陶瓷多层基板100的第1面105上且是与内层导通孔101相对应的第1部位配置导电连接部111a（步骤S12）。图3是说明步骤S12中的导电连接部111a的配置工序的说明图。如图3所示，将以利用后述的步骤S18中的加热工序熔融的金属类型为主要成分的金属的突起形成为导电连接部111a。该金属的突起也被称作凸块。凸块既可以利用在目标位置配置形成为球状的金属并通过加热处理将其做成柱状形状的球搭载法形成，也可以针对陶瓷多层基板100的第1面105的第1部位107，利用转印在预先对应的位置成为凸块的金属的方法或网板通过网板印刷而将以已论述的金属种类为主要成分的膏作为导电连接部111a的材料来进行印刷的方法、利用光刻图案在陶瓷多层基板100的第1面105的第1部位107实施掩蔽的镀敷法而在目标位置形成金属凸块。
在配置有导电连接部111a的陶瓷多层基板100的第1面105上的、与第1部位不同的第2部位配置绝缘接合部112（步骤S14）。具体地讲，使用有机溶剂、水等溶剂混炼粉末玻璃和热分解性的有机粘结剂而生成玻璃粉末膏，以填埋陶瓷多层基板100的第1面105上的导电连接部111a的空隙的方式通过网板印刷来印刷玻璃粉末膏。
图5是对步骤S14中的绝缘接合部112的网板印刷进行说明的说明图。网板印刷机200包括网板202、刮板203、刮板保持架204。在网板202中，仅在除了与导电连接部111a相对应的部位之外的部位、即与绝缘接合部112相对应的部位形成有开口部。将玻璃粉末膏250放置在网板202上，使刮板203从网板202上滑动。通过这样做，玻璃粉末膏250通过开口部，转印在陶瓷多层基板100的第1面105上的、除了配置有导电连接部111a的部位之外的部位，也就是绝缘接合部112所配置的部位。其结果，形成由导电连接部111a和绝缘接合部112构成且陶瓷多层基板100的第1面105侧形成为平面状的接合部110a（图2）。另外，步骤S12、S14的顺序也可以相反。另外，接合部110a粘结所采用的有机成分（有机粘结剂）在后述的加热处理工序中被分解、除去。在第1实施例中，步骤S12和步骤S14也可以是任一个步骤率先进行。此外，在第1实施例中，步骤S12和步骤S14相当于权利要求栏中的“第1配置工序”。
在所形成的接合部110a上配置半导体元件130（步骤S16）。具体地讲，以将电极板131嵌入由导电连接部111a和绝缘接合部112形成的凹坑中电极板的方式配置半导体元件130。通过导电连接部111a与电极板131接触，能够确保半导体元件130与导电连接部111a的导通。在第1实施例中，步骤S16相当于权利要求栏中的“第2配置工序”。
将陶瓷多层基板100、接合层110及半导体元件130加热压接，制造半导体功率模块（步骤S18）。图6是说明第1实施例的半导体功率模块10的接合工序的说明图。如图6所示，将陶瓷多层基板100、接合层110及半导体元件130加压，并且加热到导电连接部111a和绝缘接合部112热熔接的温度。通过这样做，导电连接部111a、绝缘接合部112、陶瓷多层基板100的第1面105及导电接合部111、以及由绝缘保护膜构成的半导体元件130的表面熔融，陶瓷多层基板100与接合层110之间、以及接合层110与半导体元件130之间在不存在空隙的均匀的平面中扩散接合。导电连接部111a和绝缘接合部112热熔接的温度是指，例如在使用熔点660℃的铝金属作为导电连接部111a的材料、使用软化点640℃的ZnO－B2O3－SiO2玻璃作为绝缘接合部112的材料的情况下，在两种材料热熔接的温度670℃下加热。在第1实施例中，步骤S18相当于权利要求栏中的“接合工序”。
像以上说明的那样，通过基于以进行至少两个阶段的温度变化的方式设定的温度曲线进行加压及加热，在陶瓷多层基板100与接合层110之间的接合面发生原子的扩散，形成扩散层120，陶瓷多层基板100与接合层110接合。
在与陶瓷多层基板100、接合层110、半导体元件130正交的方向（陶瓷多层基板100、接合层110及半导体元件130的层叠方向）上切断而得到的切断面以由化合物半导体和其表面的保护层构成的半导体元件130与接合层110之间的界面、以及接合层110与由陶瓷成分（氧化铝、氮化硅、氮化铝等）构成的陶瓷多层基板100的表面之间的界面如图6中粗实线所示那样分别成为大致一条直线状的方式配置，不包含气泡等微小的缺陷。微米级的不可避免的空隙等不包含在实施例的缺陷中。在实施例中，被判断为缺陷的气泡的尺寸例如也可以为100μm以上。
此外，在微观地进行观察时，上述各个界面具有接合层110的构成成分分别向半导体元件130、陶瓷多层基板100扩散而形成的扩散层120。这些层通过利用EDS、EPMA等进行的映射分析，被定义为形成有分别混合有半导体元件130的表面成分（Zr、Ti等保护膜的形成成分）、陶瓷多层基板100的陶瓷成分（铝、氮等）的层的层。
采用以上说明的第1实施例的半导体功率模块10，接合层110形成为平面状，即接合层110的与陶瓷多层基板100的相对面沿着陶瓷多层基板100的第1面105的面形状形成为平面状，接合层110的与半导体元件130相对的面也沿着半导体元件130的接合层110侧的面形状形成为平面状。因而，在陶瓷多层基板100与半导体元件130接合时，能够抑制在陶瓷多层基板100与接合层110之间、接合层110与半导体元件130之间产生空隙。因而，能够提高从半导体元件130向陶瓷多层基板100的热扩散性能、以及陶瓷多层基板100和半导体元件130的接合强度。
此外，采用第1实施例的陶瓷多层基板100，由于接合层110的绝缘接合部112以导热性能比有机系材料的导热性能高的玻璃等无机系材料为主要成分而形成，因此，能够提高从半导体元件130向陶瓷多层基板100的热扩散性能。
通过半导体功率模块10接合时的加热（图3中的步骤S18的工序），各构件热膨胀，在陶瓷多层基板100与接合层110之间、接合层110与半导体元件130之间产生应力。在第1实施例中，作为绝缘接合部112的主要成分的玻璃成分的线热膨胀系数与作为导电连接部111a的主要成分的金属的线热膨胀系数相比更接近陶瓷多层基板100、半导体元件130的线热膨胀系数。因此，在导电连接部111a与陶瓷多层基板100及半导体元件130之间的边界产生的应力大于在绝缘接合部112与陶瓷多层基板100及半导体元件130之间的边界产生的应力。
采用第1实施例的半导体功率模块10，由于绝缘接合部112配置在导电连接部111a的周围，因此能够利用绝缘接合部112抑制导电连接部111a的变形。因而，能够使在导电连接部111a与陶瓷多层基板100及半导体元件130之间产生的应力分散到导电连接部111a与绝缘接合部112之间的界面。因而，能够使在接合层110与陶瓷多层基板100及半导体元件130之间集中产生的应力分散，因此能够抑制半导体功率模块10的损伤，能够提高半导体功率模块10的可靠性。
此外，采用第1实施例的半导体功率模块10，在陶瓷多层基板100与接合层110扩散接合时，在陶瓷多层基板100与接合层110之间形成有扩散层120。因而，能够提高陶瓷多层基板100与接合层110之间的接合强度。
此外，采用第1实施例的半导体功率模块10，由于在接合层110的绝缘接合部112及扩散层120的绝缘扩散部122中包含具有导热性能、散热性能的填料115，因此能够提高从半导体元件130向陶瓷多层基板100的热扩散性能。
B.第2实施例：
在第1实施例中，对仅安装有一个半导体元件130的半导体功率模块10进行了说明。在第2实施例中，参照图7及图8对安装有多个半导体元件的半导体功率模块进行说明。
B1.半导体功率模块简要结构：
图7是表示第2实施例的半导体功率模块30的俯视图。图8是表示第2实施例的半导体功率模块30的剖视图。图8表示以图7中的A－A截面切断而得到的截面。
如图7及图8所示，第2实施例的半导体功率模块30包括陶瓷多层基板300、接合层310、扩散层320及多个（在第2实施例中是6个）半导体元件330。接合层310包括由导电连接部311a和半导体元件330的电极板331构成的导电接合部311、及绝缘接合部312，扩散层320包括导电扩散部321和绝缘扩散部322。在第2实施例中，陶瓷多层基板300、接合层310、导电接合部311、绝缘接合部312、扩散层320、导电扩散部321、绝缘扩散部322及各半导体元件330分别具有与第1实施例的陶瓷多层基板100、接合层110、导电接合部111、绝缘接合部112、扩散层120、导电扩散部121、绝缘扩散部122及半导体元件130同样的结构。
一般来讲，为了应对因使用以往的Si系半导体元件～SiC等化合物半导体元件而导致的半导体元件的发热容许量的增大，寻求对于半导体元件的周边构件的高耐热性，另一方面，为了应对作为模块对于散热零件的小型化要求等，寻求高热扩散性。就第2实施例的半导体功率模块30而言，由于接合层310形成为平面状，因此半导体元件330与陶瓷多层基板300不介入耐热特性、热扩散性较低的有机系材料，而利用以耐热特性、热扩散性优异的无机系材料为主要成分而形成的平面接合。因而，由于提高了从半导体元件330向陶瓷多层基板300的热扩散性能，因此，能够提供一种高密度地安装有多个在300℃以下程度的高温区域中使用的化合物半导体元件（半导体元件330）的、可靠性较高的半导体功率模块30。
C.第3实施例：
在第3实施例中，导电接合部具有作为导电连接部与半导体元件的电极板开始接合的温度的第1接合开始温度，绝缘接合部具有第2接合开始温度，该第2接合开始温度是绝缘接合部开始与布线基板、半导体元件接合的温度且是比第1接合开始温度高的温度。另外，在第3实施例中，构成接合层的导电接合部、绝缘接合部除了具有接合开始温度之外，还具有分别与第1实施例同样的作用·功能，因此使用第1实施例中的附图标记（接合层110、导电接合部111、导电连接部111a、电极板131、绝缘接合部112）进行说明。
C1.接合层：
接合层110的导电接合部111具有作为导电连接部111a与电极板131开始接合的温度的第1接合开始温度。第1接合开始温度是指构成导电连接部111a或电极板131的材料中的至少一部分开始烧结反应的烧结开始温度以上的温度。烧结开始温度是指由构成导电连接部111a或电极板131的成分中的至少一部分形成液相、或者利用固相下的粘接界面的反应进行的烧结反应的开始温度。将第1接合开始温度设为烧结开始温度以上的理由如下。即，其原因在于，即便导电接合部111不熔融，也通过极少一部分成分产生液相而进行烧结固着，构件之间开始接合。
在第3实施例中，由于导电连接部111a由锡形成，电极板131以铜、锡作为材料而形成，因此，将导电连接部111a和电极板131熔融、软化而进行扩散接合的温度、例如300℃设为第1接合开始温度。
绝缘接合部112具有第2接合开始温度，该第2接合开始温度是绝缘接合部112与陶瓷多层基板100及半导体元件130之间开始接合的温度且是比第1接合开始温度高的温度。第2接合开始温度是指构成绝缘接合部112的材料中的至少一部分开始烧结反应的烧结开始温度以上的温度。构成绝缘接合部112的材料中的至少一部分开始烧结反应的温度是指由构成绝缘接合部112的成分中的至少一部分形成液相、或者利用固相下的粘接界面的反应进行的烧结反应的开始温度。将第2接合开始温度设为烧结开始温度以上的理由如下。即，其原因在于，即便绝缘接合部112不熔融，也通过极少一部分成分产生液相而进行烧结固着，与其他的构件开始接合。
在第3实施例中，由于绝缘接合部112利用由Bi2O3和B2O3构成的粉末玻璃（软化点：357℃）形成，因此，将比第1接合开始温度（300℃）高且绝缘接合部112软化而充分地进行扩散接合的温度、例如450℃设为第2接合开始温度。
C2.制造工序
在第3实施例中，使用具有多阶段的温度变化的温度曲线，通过具有阶段性的接合工序的扩散接合处理，陶瓷多层基板100、接合层110及半导体元件130接合。半导体功率模块10的制造工序的概略内容与在第1实施例中说明的图3是同样的。但是，步骤S18中的利用加热压接进行的扩散接合工序有所不同。下面，对步骤S18中的扩散接合工序进行说明。
在第3实施例中，进行在图3中说明的到步骤S16为止的处理时，也将陶瓷多层基板100、接合层110及半导体元件130加热压接而扩散接合，制造半导体功率模块（步骤S18：图3）。在第3实施例中，在该加热压接处理中，将陶瓷多层基板100、接合层110及半导体元件130加压，并且基于扩散接合时的加热温度以多阶段变化的方式设定的温度曲线进行加热处理。包含基于温度曲线进行的加热处理的扩散接合处理包含在第1接合开始温度下将加热温度保持了预定时间之后（第1接合工序）在第2接合开始温度下将加热温度保持预定时间（第2接合工序）。此外，在第3实施例中，利用具有比半导体元件130的背面面积小一些的面积的压紧工具将半导体元件130以按压于陶瓷多层基板100的方式加压。第1、第2接合工序具体如下。
首先，在第1接合工序中，在将第1接合开始温度（300℃）保持预定时间（例如约10分钟）的同时进行加热处理，进行在导电连接部111a与电极板131之间产生的扩散接合，形成导电接合部111。由于绝缘接合部112的软化点（357℃）高于第1接合开始温度，在第1接合工序中绝缘接合部112未软化，因此，构成绝缘接合部112的材料不会进入到导电连接部111a与电极板131之间，构成绝缘接合部112的材料不会混入到导电连接部111a与电极板131之间扩散接合而形成的导电接合部111中。
在充分地进行导电连接部111a与电极板131之间的扩散接合，保障了导电连接部111a与电极板131的一体化时，进行第2接合工序。在第2接合工序中，在第2接合开始温度（450℃）下进行加热处理。利用加热处理，绝缘接合部112、陶瓷多层基板100的第1面105及由绝缘保护膜构成的半导体元件130的表面充分地熔融·软化。软化后的绝缘接合部112在压紧工具的对半导体元件130以密合于陶瓷多层基板100的方式施加的加压力的作用下以填充存在于半导体元件130与接合层110之间的空隙、及存在于接合层110与陶瓷多层基板100之间的空隙的方式变形的同时进行扩散接合。其结果，在陶瓷多层基板100与绝缘接合部112之间、及绝缘接合部112与半导体元件130的表面之间中，能够以不存在空隙的均匀的平面扩散接合。像以上说明的那样，制造半导体功率模块10。
采用以上说明的第3实施例的半导体功率模块，在形成导电接合部时，由于在比绝缘接合部开始烧结反应的温度低的第1接合开始温度下加热，导电接合部先于绝缘接合部进行接合。因而，在导电连接部111a与半导体元件的电极板131、及导电接合部111与陶瓷多层基板100相接合的状态、即在导电连接部111a与半导体元件的电极板131之间、及导电接合部111与陶瓷多层基板100之间不存在空隙的状态下，绝缘接合部112开始软化变形，绝缘接合部112与半导体元件130之间、及绝缘接合部112与陶瓷多层基板100之间进行接合。因而，能够抑制由构成绝缘接合部112的材料进入到导电连接部111a与电极板131之间、混入到导电接合部111所导致的导电接合部111的导电性能降低。
此外，采用第3实施例的半导体功率模块，第1接合开始温度是构成导电接合部的材料的熔融开始温度，第2接合开始温度是构成绝缘接合部的材料的熔融开始温度。因而，能够使导电接合部及绝缘接合部可靠地熔融，能够提高导电接合部及绝缘接合部分别与其他构件的接合强度。
D.第4实施例：
D1.半导体功率模块简要结构：
图9是表示第4实施例的半导体功率模块40的剖视图。如图9所示，第4实施例的半导体功率模块40与第1实施例的半导体功率模块10同样包括陶瓷多层基板400、接合层410、扩散层420。扩散层420包括导电扩散部421和绝缘扩散部422。在变形例1中，陶瓷多层基板400、扩散层420、导电扩散部421，绝缘扩散部422及半导体元件430分别具有与第1实施例的陶瓷多层基板100、扩散层120、导电扩散部121、绝缘扩散部122及半导体元件130同样的结构。
第4实施例的半导体功率模块40与第1实施例的半导体功率模块10在接合层410的结构上有所不同。接合层410是平面状的薄膜，其包括由导电连接部411a和半导体元件430的电极板431构成的导电接合部411、及绝缘接合部412。如图9中的圆B所示，绝缘接合部412形成为半导体元件430侧的面的面积比陶瓷多层基板400侧的面的面积大的锥形状。导电连接部411a形成为与绝缘接合部412的锥形状相对应的形状。另外，绝缘接合部412并不限定于锥形状，只要是半导体元件430侧的面的面积比陶瓷多层基板400侧的面的面积大的形状即可。例如也可以是台阶形状、弯曲形状。
半导体功率模块40能够利用除接合层410的配置工序（与图3中的步骤S12、S14相对应）之外与第1实施例的半导体功率模块10同样的方法来制造。第4实施例的接合层410的配置工序例如也可以利用以下的方法配置。
利用网板印刷先于导电连接部411a配置绝缘接合部412。此时，使用具有成为半导体元件430侧的面积较大的锥形状的开口部的网板来印刷作为绝缘接合部412的材料的玻璃粉末的膏。
接着，使用在与导电连接部411a相对应的部位具有开口部的网板来印刷以成为导电连接部411a的材料的金属种类为主要成分的膏。调整此时采用的膏的粘度，在向半导体元件430涂敷膏之后利用膏自重相对于比开口部表面靠半导体元件430侧的较大的面积涂开膏。通过这样做，能够制作包括锥形状的绝缘接合部412、及具有与绝缘接合部412的锥形状相对应的形状的导电连接部411a的接合部。通过以半导体元件430的电极板431嵌入到由导电连接部411a和绝缘接合部412形成的凹坑中的方式配置半导体元件430，形成平面状的接合层410。
采用第4实施例的半导体功率模块40，由于接合层410的绝缘接合部412形成为半导体元件430侧的面的面积比陶瓷多层基板100侧的面的面积大的锥形状，因此，与第1实施例的绝缘接合部112相比绝缘接合部412与半导体元件430之间的接触面积较大。因而，与第1实施例的半导体功率模块10相比从半导体元件430向接合层410的热扩散性能升高。因而，能够在确保陶瓷多层基板400与半导体元件430之间的绝缘性能的同时提高热扩散性能，能够促进半导体元件430的散热。
E.第5实施例：
E1.半导体功率模块的概略结构：
图10是表示第5实施例的半导体功率模块1010的简要结构的剖视图。图11是对第5实施例的半导体功率模块1010进行说明的说明图。半导体功率模块1010包括陶瓷多层基板500、接合层510、半导体元件530。
陶瓷多层基板500利用陶瓷材料形成。作为陶瓷材料，例如可以使用氧化铝（Al2O3）、氮化铝（AlN）、氮化硅（Si3N4）等。陶瓷多层基板500包括用于将半导体元件所安装的第1面505和与该面505相对且可安装控制电路、电容器等其他电子零件的另一个第2面506之间电连接的内层导通孔501、布线图案509、及配置在第2面506上的外部连接用的电极端子504。布线图案509形成在陶瓷多层基板500的表面、内部的层的表面。在图10中省略了形成在陶瓷多层基板500的表面的布线图案。此外，在陶瓷多层基板500的第1面505上和第2面506上形成有用于安装半导体元件530、其他电子零件的电极连接盘（省略图示）。半导体元件530通过内层导通孔501和布线图案509与配置在第2面506上的电极端子504电连接。
接合层510是配置在陶瓷多层基板500的第1面505上且由导电连接部511、绝缘接合部512及后述的半导体元件530的突状部535构成的薄膜层。接合层510的第1面505侧的面平滑地形成。另外，在实施例中，对不包含突状部535的状态也作为接合层510进行说明。在第5实施例中，突状部535相当于权利要求栏中的“突状部”。在以下说明的第6实施例中也是同样的。
绝缘接合部512用于将半导体元件530与陶瓷多层基板500之间绝缘。如图11所示，绝缘接合部512配置在陶瓷多层基板500的第1面505上，在与内层导通孔501相对应的部位507（用粗实线表示）形成有开口部515。换言之，绝缘接合部512配置在陶瓷多层基板500的第1面505上且是除了与内层导通孔501相对应的部位507之外的部位508（用粗虚线表示）上。绝缘接合部512由以绝缘性的无机系材料为主要成分的玻璃组合物形成。作为绝缘性的无机系材料，例如也可以使用氧化硅、氧化锌等。
导电连接部511用于将半导体元件530与陶瓷多层基板500电连接。如图11所示，导电连接部511配置在开口部515内且是陶瓷多层基板500的第1面505上。换言之，导电连接部511配置在与内层导通孔501相对应的部位507上。导电连接部511以导电性的金属为主要成分而形成。作为导电性的金属，例如也可以使用铜、银、铝金属等。导电连接部511中的至少与第1面505接合的接合面形成为平面状。
如图10所示，接合层510还具有由导电连接部511和绝缘接合部512形成的凹坑部516。凹坑部516具有后述的形成在半导体元件530上的金属制的突状部535的合计体积以上的容积，如图10及图11所示，在将导电连接部511的厚度设为d1，将绝缘接合部512的厚度设为d2，将突状部535的高度设为d3，将因陶瓷多层基板500的翘曲而产生的突状部535的高度偏差的容许值设为d4时，突状部535的高度d3被设计为大于对由绝缘接合部512和导电连接部511形成的凹坑部516的高度（d2－d1）加上d4而成的大小，即满足d3≥（d2－d1）＋d4。
由于陶瓷多层基板500在制造时有时会产生微小的翘曲等，因此，在使凹坑部516的厚度方向上的高度和突状部535的厚度方向上的高度相等时，由于陶瓷多层基板500的微小的翘曲的影响有时会在突状部535的凹坑部516侧的顶端和相对的凹坑部516之间产生间隙。也就是说，无法确保突状部535与导电连接部511之间的电连接。因此，凹坑部516的厚度方向上的高度通过考虑到陶瓷多层基板500的厚度方向上的高度偏差d4、即满足d3＞d2－d1，在将半导体元件530配置在凹坑部516内时，能够可靠地确保突状部535与导电连接部511之间的电连接。即使在陶瓷多层基板500中产生微小翘曲等，也能够容许d3－（d2－d1）以下的接合面的高度偏差。
另外，为了便于说明，在上述内容中是将d1和d2仅作为厚度表示，但由于导电连接部511、绝缘接合部512的厚度有时并不是完全均匀的，因此根据测定位置厚度有时会产生偏差。此外，半导体元件530的突状部535不仅形成为第5实施例所示的平面状，有时也形成为例如球状。因此，也可以如下地定义d1～d3。即，d1表示导电连接部511中的从陶瓷多层基板500的第1面505到导电连接部511的半导体元件530侧的面的距离的最大值，d2表示从陶瓷多层基板500的第1面505到绝缘接合部512的半导体元件530侧的面的距离的最大值，d3是半导体元件530的自与接合层510接合的接合面起的突状部535的层叠方向上的高度的最大值。
半导体元件530像已述那样包括突状部535，突状部535由电极板531和金属制的凸块533构成。电极板531例如以金（Au）为主要成分而形成。凸块533以突状形成在电极板531上。凸块533既可以通过预先将加工为凸块形状的金属柱配置在目标位置而形成，也可以利用通过光刻图案将以铝金属、氧化银等金属种类为主要成分的膏转印到电极板531上的方法、通过网板印刷将以铝金属、氧化银等金属种类为主要成分的膏印刷到电极板531上的方法形成。
半导体元件530以突状部535收纳到凹坑部516内的方式配置在接合层510上。在半导体元件530通过加热、加压与陶瓷多层基板500和接合层510一体地接合时，陶瓷多层基板500与半导体元件530通过导电连接部511、突状部535、即凸块533、电极板531电连接。另外，为了便于说明，在各图中，以凸块533和导电连接部511在接合前后其形状不会变化的方式进行记载，但凸块533和导电连接部511由于接合时的加热变形在凹坑部516内以填充该空间部的方式变形，绝缘接合部512与半导体元件530之间的界面形成为平面状。图10所示的凹坑部516的容积和突状部535的体积之差小于凹坑部516的与半导体元件530一体化之前的容积。半导体元件530与陶瓷多层基板500之间的接合强度除了突状部535、导电连接部511之外还利用绝缘接合部512发挥，由半导体元件530驱动时产生的热导致的各构件的热膨胀差所引起的应力分散到导电连接部511和绝缘接合部512。其结果，半导体模块的耐久可靠性上升。此外，半导体元件530运转时产生的热通过突状部535、导电连接部511扩散到陶瓷多层基板500，并且通过绝缘接合部512扩散到陶瓷多层基板500。其结果，能够抑制半导体元件的温度上升。
另外，突状部535和凹坑部516优选以突状部535的体积和凹坑部516的容积相等的方式形成，但只要能够确保电连接，就也可以是凹坑部516的容积＞突状部535的体积。
E2.制造方法：
使用图12～图16说明半导体功率模块1010的制造方法。图12是说明第5实施例的半导体功率模块1010的制造方法的工序图。
制作形成有内层导通孔501和布线图案509的陶瓷多层基板500（步骤S100）。在陶瓷多层基板500的制作中，包括在陶瓷多层基板500的表面形成用于安装半导体元件530和其他电子零件的薄膜状的电极连接盘的过程。电极连接盘利用采用导电膏进行的印刷法、物理蒸镀（PVD：Physical VaporDeposition）、化学蒸镀（CVD:Chemical Vapor Deposition）形成。在第5实施例中，步骤S100相当于权利要求栏中的“基板制作工序”。
在制作好的陶瓷多层基板500的第1面505上配置绝缘接合部512（步骤S102）。参照图13说明绝缘接合部512的配置工序。
图13是对步骤S102中的绝缘接合部512的配置工序进行说明的说明图。使用有机溶剂、水等溶剂混炼作为绝缘接合部512的主要成分的粉末玻璃和热分解性的有机粘结剂而生成玻璃粉末膏518，将其如图13所示那样涂敷在陶瓷多层基板500的第1面505上。
在形成于陶瓷多层基板500上的绝缘接合部512中形成开口部515（步骤S104）。参照图14说明开口部515的形成工序。
图14是对步骤S104中的开口部515的形成工序进行说明的说明图。在抗蚀剂热分解的温度（例如700℃以上）、且玻璃粉末的软化点以下（例如600℃以下）对涂敷有玻璃粉末膏（绝缘接合部512）的陶瓷多层基板500进行加热处理，在与内层导通孔501相对应的部位507形成开口部515。像在第5实施例中说明的那样，对成为绝缘接合部512的膏实施处理而形成开口部的形式包含在权利要求栏中的“在第1面上配置具有开口部的绝缘接合部的工序”中。
以容积大于形成在半导体元件530中的导电性突状部535的体积的凹坑部516形成在绝缘接合部512的开口部515内的方式将比绝缘接合部512薄的导电连接部511配置在开口部515内（步骤S106）。具体地讲，通过网板印刷将以利用后述的步骤S112中的加热工序熔融的金属种类为主要成分的膏填充到开口部515内的一部分。此时，以利用导电连接部511和绝缘接合部512形成凹坑部516的方式印刷膏。
图15是说明步骤S106中的导电连接部511的配置工序的说明图。网板印刷机600包括网板602、刮板603、刮板保持架604。在网板602中，仅在与内层导通孔501相对应的部位507、即与形成于绝缘接合部512的开口部515相对应的部位形成有贯通孔。将以金属为主要成分的膏650放置在网板602上，使刮板603从网板602上滑动。通过这样做，膏650通过网板的贯通孔而转印在绝缘接合部512的开口部515内的、陶瓷多层基板500的第1面505上。在导电连接部511配置在开口部515内时，利用绝缘接合部512的开口部515的内周面515a和导电连接部511的、与陶瓷多层基板500侧的面相反侧的面511a形成凹坑部516。在第5实施例中，步骤S102～步骤S106相当于权利要求栏中的“第1配置工序”。
陶瓷多层基板500与导电连接部511及绝缘接合部512预先利用印刷用膏所含有的有机粘结材料的接合力临时层叠（接合），构成电路板1020。
在半导体元件530的电极板531上形成凸块533（步骤S108）。凸块533以电极板531和凸块533的合计体积为凹坑部516的容积以下的方式形成。具体地讲，将由铝金属、氧化银、铜、纳米金属、锡焊合金这样的、在后述的步骤S110的加热工序中熔融的金属种类形成的金属制的凸块配置在电极板531上。凸块既可以利用在目标位置配置形成为球状的金属并通过加热处理将其做成柱状形状的球搭载法形成，也可以针对半导体元件530的预先对应的位置，利用转印成为凸块的金属的方法、通过网板印刷印刷以已述的金属种类作为主要成分的膏的方法、利用光刻图案实施掩蔽的镀敷法在目标位置形成金属凸块。
以半导体元件530的突状部535配置在接合层510的凹坑部516内的方式将半导体元件530配置在接合层510上（步骤S110），将陶瓷多层基板500、接合层510及半导体元件530加热压接，制造半导体功率模块（步骤S112）。在第5实施例中，步骤S108和步骤S110相当于权利要求栏中的“第2配置工序”，步骤S112相当于权利要求栏中的“接合工序”。
图16是说明第5实施例的半导体功率模块1010的接合工序的说明图。如图16所示，对陶瓷多层基板500、接合层510及半导体元件530加压，并且加热到导电连接部511、绝缘接合部512及凸块533热熔接的温度。通过这样做，导电连接部511、绝缘接合部512、陶瓷多层基板500的第1面505熔融，陶瓷多层基板500与接合层510之间、以及接合层510与半导体元件530之间以不存在空隙的均匀的平面扩散接合。导电连接部511、绝缘接合部512热熔接的温度是指，例如在使用熔点660℃的铝金属作为导电连接部511、凸块533的材料、使用软化点640℃的ZnO－B2O3－SiO2玻璃作为绝缘接合部512的材料的情况下，加热到两种材料热熔接的温度670℃，以500kPa左右的压力将半导体元件530与包含接合层510的陶瓷多层基板加压接合。
通过加压和加热，在陶瓷多层基板500与接合层510之间的接合面中发生原子的扩散，陶瓷多层基板500与接合层510接合。此外，对于导电连接部511和半导体元件530的凸块533，也通过加热使两种材料熔融、接合。
在与陶瓷多层基板500、接合层510、半导体元件530正交的方向（陶瓷多层基板500、接合层510及半导体元件530的层叠方向）上切断而得到的切断面以由化合物半导体和其表面的保护层构成的半导体元件530与接合层510之间的界面、以及接合层510与由陶瓷成分（氧化铝、氮化硅、氮化铝等）构成的陶瓷多层基板500的表面之间的界面如图16中粗实线所示那样分别成为大致一条直线状的方式配置，不包含气泡等微小的缺陷。微米级的不可避免的空隙等不包含在实施例的缺陷中。在实施例中，被判断为缺陷的气泡的尺寸例如也可以为500μm以上。
采用以上说明的第5实施例的半导体功率模块1010，在突状部535向开口部515嵌入的过程中，导电连接部511的厚度d1、绝缘接合部512的厚度d2、以及突状部535的层叠方向上的厚度d3形成为满足d3＞d2－d1。因而，在将半导体元件530配置在凹坑部516内时，能够可靠地确保突状部535与导电连接部511之间的电连接。
此外，采用第5实施例的半导体功率模块1010，由于接合层510具有容积为形成于半导体元件530的突状部535的体积以上的凹坑部516，因此，在将半导体元件530安装于电路板1020时，在凹坑部516内收纳有半导体元件的突状部535，接合层510与半导体元件530之间的接合面成为大致平面。此外，陶瓷多层基板500与接合层510以平面接合。因而，能够抑制在陶瓷多层基板500与接合层510之间的接合面、以及接合层510与半导体元件530之间的接合面中产生空隙。因而，能够实现提高陶瓷多层基板500与接合层510之间的接合强度以及从半导体元件向陶瓷多层基板500的热扩散性能。
F.第6实施例：
F1.半导体功率模块的简要结构：
图17及图18是说明第6实施例的半导体功率模块1030的结构的剖视图。如图17及图18所示，第6实施例的半导体功率模块1030包括陶瓷多层基板700、接合层710、半导体元件730。在第6实施例中，陶瓷多层基板700、半导体元件730分别具有与第5实施例的陶瓷多层基板500、半导体元件530同样的结构。
半导体功率模块1030与第5实施例的半导体功率模块1010和接合层710的结构有所不同。接合层710具有导电连接部711、绝缘接合部712、利用导电连接部711和绝缘接合部712形成的凹坑部716。接合层710的、与陶瓷多层基板700相接合的接合面形成为平面状。
在绝缘接合部712中，在与陶瓷多层基板700的内层导通孔701相对应的部位形成有开口部715。如图18中的圆C所示，绝缘接合部712形成为从半导体元件730侧的端部朝向陶瓷多层基板700侧的端部去逐渐变细的锥形状。
凹坑部716通过在开口部715内配置导电连接部711而形成。凹坑部716具有由半导体元件730的电极板731和凸块733构成的突状部735的体积以上的容积。
半导体功率模块1030也可以利用制造第5实施例的半导体功率模块1010的方法来制造。此外，为了制作锥形状部，也可以分多次地形成绝缘接合部712和导电连接部711来制造。具体地讲，使用网板掩模将作为绝缘接合部712的材料的玻璃粉末的膏以形成得比绝缘接合部712的目标厚度薄的方式印刷。此时利用的网板掩模仅掩蔽与开口部715相对应的部位。接着在开口部715中形成导电接合部711。使用与开口部相对应的部位的掩模尺寸不同的多个网板掩模以形成于绝缘接合部712的开口部逐渐变小的方式将这些工序进行多次，形成为期望的绝缘接合部712的厚度。通过这样做，能够在与内层导通孔701相对应的部位形成具有锥形状的开口部715的绝缘接合部712。
在半导体元件730的电极板731上形成金属制的凸块733。凸块733以电极板731和凸块733的合计体积为凹坑部716的容积以下的方式形成。以突状部735配置在凹坑部716内的方式将半导体元件730配置在接合层710上，将陶瓷多层基板700、接合层710及半导体元件730加热·加压而接合（与图12中的步骤S110、S112相对应）。
采用第6实施例的半导体功率模块1030，由于接合层710的绝缘接合部712形成为从半导体元件730侧朝向陶瓷多层基板500侧去变细的锥形状，因此，与第5实施例的绝缘接合部512相比，绝缘接合部712与半导体元件730之间的接触面积变大。因而，与第5实施例的半导体功率模块1010相比，从半导体元件730向接合层710的热扩散性能升高。因而，能够在确保陶瓷多层基板700与半导体元件730之间的绝缘性能的同时提高热扩散性能，能够促进半导体元件730的散热。
此外，通过将绝缘接合部712形成为与半导体元件730直接接合的面侧的面积变大，在半导体元件730与形成有接合层710的陶瓷多层基板700接合时，能够不受由凸块733的变形进行填充的填充程度左右地充分保障半导体元件730与绝缘接合部712之间的接合面积。其结果，半导体元件730与陶瓷多层基板700之间的接合强度能够保障不存在由生产批次引起的偏差的、稳定的强度。
G.变形例：
G1.变形例1：
也可以替代第1实施例的半导体功率模块10的制造方法（图3），利用以下的方法制造半导体功率模块10。下面，说明接着步骤S10的处理。另外，各构件的附图标记使用第1实施例的附图标记。
形成绝缘接合部112。具体地讲，使用有机溶剂、水等溶剂混炼粉末玻璃和热分解性的有机粘结剂（例如在80℃左右的温度下软化、在250℃左右的温度下热分解的丁缩醛系粘合剂）而形成浆料，利用采用刮刀法的片铸造、挤出成型等方法将浆料成型为片形状。利用激光或者微型计算机冲头等机械加工在片的与导电接合部111相对应的部位形成贯通孔。这样，绝缘接合部112被制作为形成有贯通孔的玻璃片。
将陶瓷多层基板100以陶瓷多层基板100的第1面105面对绝缘接合部112的期望的面的方式配置在该绝缘接合部112的期望的面上，通过将两者加热到绝缘接合部片所含有的有机粘结材料的软化温度以上并进行加压，利用形成为片状的绝缘接合部112所含有的有机粘结材料的结合力将两者临时粘接。
接着，形成导电连接部111a。具体地讲，通过网板印刷向上述制作好的绝缘接合部112的贯通孔中填充用于形成导电连接部111a的膏。膏以金属为主要成分，其通过使用有机溶剂、水等溶剂混炼例如铝金属、氧化银、铜、钠米金属、锡焊合金这样的利用图3的步骤S18中的加热工序熔融的金属种类、及热分解性的有机粘结剂而形成。另外，在填充膏时，并不限定于网板印刷，例如也可以使用利用分配器喷出等的方法。
对于像以上那样层叠的陶瓷多层基板100、导电连接部111a、绝缘接合部112，将半导体元件130加热到作为构成绝缘接合部112和导电连接部111a的主要成分的玻璃、金属的熔点以上的温度之后加压接合，利用热分解除去绝缘接合部112所含有的有机粘结材料成分之后，制造形成有扩散层120的半导体功率模块10（图1中的步骤S18）。
利用以上说明的制造方法，也能够制作平面状的接合层110。因而，能够将半导体元件130与接合层110、接合层110与陶瓷多层基板100以面接合，能够提高从半导体元件130向陶瓷多层基板100的导热性能、以及陶瓷多层基板100与半导体元件130之间的接合强度。
G2.变形例2：
作为半导体功率模块10的制作方法，例如也可以在制作好的绝缘接合部112中不形成用于形成导电连接部111a的贯通孔的状态下将该绝缘接合部112临时层叠在陶瓷多层基板100上，利用激光加工在临时粘接于多层基板100的状态下在绝缘接合部112设置用于在接合层中形成导电接合部111a的贯通孔。通过这样做，能够抑制临时压接时贯通孔破坏，能够更加精确地控制绝缘接合部111a的口径尺寸。此外，通过倾斜地照射激光，能够形成锥形状的贯通孔。
G3.变形例3：
在第1实施例中，是在预先利用有机粘结材料的接合力将陶瓷多层基板100和接合层110临时层叠之后层叠半导体元件130，进行加压和加热来接合，例如也可以制作预先用导电连接部111a填埋形成在形成为片状的绝缘接合部112中的空孔而形成的片，利用陶瓷多层基板100和半导体元件130夹持之后加热、压接，从而制作半导体功率模块10。这样的话，能够减少接合层110所含有的有机粘结材料的添加量，能够防止由有机残渣引起的接合层110的劣化等。
G4.变形例4：
在第1实施例中，作为第1接合开始温度，采用构成导电接合部111的材料充分地融解的温度，作为第2接合开始温度，采用构成绝缘接合部112的材料充分地软化的温度，但分别是构成材料中的至少一部分开始烧结反应的温度以上的温度即可。这样，导电接合部111、绝缘接合部112分别无需加热到熔点就能够与其他构件进行接合。因而，能够实现制造工序的低温化。例如在绝缘接合部112利用由Na2O3、B2O3及SiO2构成的粉末玻璃构成的情况下，第2接合开始温度是作为该粉末玻璃的烧结反应开始温度的495℃以上的温度即可。
G5.变形例5：
图19是表示变形例5的半导体功率1040的简要结构的说明图。半导体功率1040包括电路板1045和半导体元件830。电路板1045包括陶瓷多层基板800、接合层810、扩散层820，接合层810包括导电连接部811和绝缘接合部812。在变形例4中，陶瓷多层基板800、接合层810、导电连接部811及半导体元件830具有与第5实施例的陶瓷多层基板500、接合层510、导电连接部511及半导体元件530同样的结构。
绝缘接合部812期望以绝缘性能不会降低的程度含有由金属材料或无机系材料构成的填料815。通过含有金属填料或无机系填料815，绝缘接合部812的导热性能上升。绝缘接合部812除了含有填料815之外具有与第5实施例的绝缘接合部512同样的结构。
扩散层820是通过陶瓷多层基板800与接合层810之间的扩散接合形成的层。扩散层820包括导电扩散部821和绝缘扩散部822。导电扩散部821通过陶瓷多层基板800与接合层810的导电连接部811之间的扩散接合而形成。绝缘扩散部822通过陶瓷多层基板800与接合层810的绝缘接合部812之间的扩散接合而形成。也可以与绝缘接合部812同样在绝缘扩散部822中含有填料815。另外，在图19中，为了便于说明，明确地记载了导电扩散部821与绝缘扩散部822之间的交界处，但导电扩散部821与绝缘扩散部822之间的交界处也可以是模糊的。
图20是对变形例5的接合层810的配置工序进行说明的说明图。该配置工序是接着第5实施例的图12的步骤S100的处理。
在陶瓷多层基板800的第1面805上且是与内层导通孔801相对应的部位807配置导电连接部811。具体地讲，通过网板印刷将以利用图12的步骤S110中的加热工序熔融的金属种类为主要成分的膏形成在陶瓷多层基板800的第1面805的部位807。也可以使用利用光刻图案转印的方法来替代网板印刷。
在配置有导电连接部811的陶瓷多层基板800的第1面805上且是与部位807不同的部位808配置绝缘接合部812。
具体地讲，使用有机溶剂、水等溶剂混炼粉末玻璃和热分解性的有机粘结剂而生成玻璃粉末膏，通过网板印刷将玻璃粉末膏以填埋陶瓷多层基板800的第1面805上的导电连接部811的空隙的方式印刷到部位808。此时，以与导电连接部811相比具有更厚的厚度的方式印刷构成绝缘接合部812的玻璃粉末膏。
通过像上述那样配置导电连接部811和绝缘接合部812，形成凹坑部816（图19）。
采用变形例5的半导体功率1040，在陶瓷多层基板800与接合层810扩散接合时，在陶瓷多层基板800与接合层810之间形成扩散层820。因而，能够提高陶瓷多层基板800与接合层810之间的接合强度。
此外，采用变形例5的半导体功率1040，由于在接合层810的绝缘接合部812和扩散层820的绝缘扩散部822中含有填料815，因此，能够提高从半导体元件830向陶瓷多层基板800的热扩散性能。
G6.变形例6：
图21是表示变形例6的半导体功率模块1050的俯视图。图22是表示变形例6的半导体功率模块1050的剖视图。图22表示以图21中的D－D截面切断而得到的截面。
如图21及图22所示，变形例6的半导体功率模块1050包括陶瓷多层基板900、接合层910、多个（在变形例6中是6个）半导体元件930。接合层910包括导电连接部911和绝缘接合部912。半导体元件930包括由电极板531和凸块533构成的突状部935。在变形例6中，陶瓷多层基板900、接合层910、导电连接部911、绝缘接合部912及各半导体元件930分别具有与第5实施例的陶瓷多层基板500、接合层510、导电连接部511、绝缘接合部512及半导体元件530同样的结构。
一般来讲，为了应对因使用以往的Si系半导体元件～SiC等化合物半导体元件而导致的半导体元件的发热容许量的增大，寻求对于半导体元件的周边构件的高耐热性，另一方面，为了应对作为模块对于散热零件的小型化要求等，寻求高热扩散性。就变形例6的半导体功率模块1050而言，由于接合层910形成为平面状，因此半导体元件930与陶瓷多层基板900不介入耐热特性、热扩散性较低的有机系材料，而以利用耐热特性、热扩散性优异的无机系材料形成的平面接合。因而，由于提高了从半导体元件930向陶瓷多层基板900的热扩散性能，因此，能够提供一种高密度地安装有多个在300℃以下程度的高温区域中使用的化合物半导体元件（半导体元件930）的、可靠性较高的半导体功率模块1050。
G7.变形例7：
也可以替代第5实施例的半导体功率模块1010的制造方法（图12），利用以下的方法制造半导体功率模块1010。下面，说明接着步骤S100的处理。另外，各构件的附图标记使用第5实施例的附图标记。
形成绝缘接合部512。具体地讲，使用有机溶剂、水等溶剂混炼粉末玻璃和热分解性的有机粘结剂（例如在80℃左右的温度下软化、在250℃左右的温度下热分解的丁缩醛系粘合剂）而形成浆料，利用采用刮刀法的片铸造、挤出成型等方法将浆料成型为片形状。利用激光或者微型计算机冲头等机械加工在片的与导电接合部511相对应的部位形成开口部515。这样，绝缘接合部512被制作为形成有开口部515的玻璃片。
将陶瓷多层基板500以陶瓷多层基板500的第1面105面对绝缘接合部512的期望的面的方式配置在该绝缘接合部512的期望的面上，通过将两者加热到绝缘接合部片所含有的有机粘结材料的软化温度以上并进行加压，利用形成为片状的绝缘接合部512所含有的有机粘结材料的结合力将两者临时粘接。
接着，形成导电连接部511。具体地讲，通过网板印刷向上述制作好的绝缘接合部512的贯通孔中填充用于形成导电连接部511的膏。膏以金属为主要成分，其通过使用有机溶剂、水等溶剂混炼例如铝金属、氧化银、铜、钠米金属、锡焊合金这样的利用图12的步骤S112中的加热工序熔融的金属种类、及热分解性的有机粘结剂而形成。另外，在填充膏时，并不限定于网板印刷，例如也可以使用利用分配器喷出等的方法。通过在开口部515内配置导电连接部511，形成凹坑部516。
在接合层110的形成有凹坑部516的面上，使突状部535对准凹坑部516地配置半导体元件530。对于像以上那样层叠的陶瓷多层基板500、导电连接部511、绝缘接合部512，将半导体元件530加热到作为构成绝缘接合部512和导电连接部511的主要成分的玻璃、金属的熔点以上的温度之后加压接合，利用热分解除去绝缘接合部512所含有的有机粘结材料成分之后，制造半导体功率模块1010（图12中的步骤S112）。
利用以上说明的制造方法，也能够制作平面状的接合层510。因而，能够将半导体元件530与接合层510、接合层510与陶瓷多层基板500以面接合，能够提高从半导体元件530向陶瓷多层基板500的导热性能、以及陶瓷多层基板500与半导体元件530之间的接合强度。
G8.变形例8：
在第5实施例中，是在预先利用有机粘结材料的接合力将陶瓷多层基板500与导电连接部511及绝缘接合部512临时层叠之后层叠半导体元件530，进行加压和加热来接合，例如也可以制作预先用导电连接部511填埋形成在形成为片状的绝缘接合部512中的空孔而形成的片，利用陶瓷多层基板500和半导体元件530夹持之后加热、压接，从而制作半导体功率模块1010。这样，能够减少接合层510所含有的有机粘结材料的添加量，能够防止由有机残渣引起的接合层510的劣化等。
G9.变形例9：
在变形例7中，是将预先利用激光或微型计算机冲头等机械加工形成有开口部515的玻璃片配置在陶瓷多层基板500上进行加热压接，但也可以像变形例2那样，在陶瓷多层基板500上加热压接不具有孔的玻璃片之后，利用激光加工等形成开口部515。通过这样做，能够抑制由加热压接时的变形引起的开口部515的变形，以精确的口径形成开口部515。
G10.变形例10：
突状部535也可以具有比凹坑部516的层叠方向上的深度大的高度。这样，在将半导体元件530配置在凹坑部516内时能够可靠地确保突状部535与导电连接部511之间的电连接。另外，在突状部535形成为具有比凹坑部516的层叠方向上的深度大的高度的情况下，在将半导体元件530配置在接合层510上时，成为半导体元件530自接合层510的表面露出的状态，但通过接合时的加热，凸块533熔融，在熔融的状态下被加压，半导体元件530与接合层510之间以没有空隙的面接合。
本发明并不限定于上述的实施方式、实施例、变形例，能够在不脱离其主旨的范围内以各种结构实现。例如，为了解决上述课题的一部分或全部，或者实现上述效果的一部分或全部，与发明的概要栏所记载的各形式中的技术特征相对应的实施方式、实施例、变形例中的技术特征能够适当地进行更换、组合。此外，该技术特征只要不是作为本说明书中必需的内容说明的，就能够适当地删除。
附图标记说明
10、30、40、半导体功率模块；100、陶瓷多层基板；101、内层导通孔；104、电极端子；109、布线图案；110、接合层；110a、接合部；111、导电接合部；111a、导电连接部；112、绝缘接合部；120、扩散层；121、导电扩散部；122、绝缘扩散部；130、半导体元件；131、电极板；202、网板；203、刮板；204、刮板保持架；250、玻璃粉末膏；300、陶瓷多层基板；310、接合层；320、扩散层；330、半导体元件；400、陶瓷多层基板；410、接合层；411、导电接合部；412、绝缘接合部；420、扩散层；430、半导体元件；500、陶瓷多层基板；501、内层导通孔；504、电极端子；505、第1面；506、第2面；509、布线图案；510、接合层；511、导电连接部；512、绝缘接合部；515、开口部；515a、内周面；516、凹坑部；518、玻璃粉末膏；530、半导体元件；531、电极板；533、凸块；535、突状部；600、网板印刷机；602、网板；603、刮板；604、刮板保持架；650、膏；700、陶瓷多层基板；701、内层导通孔；710、接合层；711、导电连接部；712、绝缘接合部；715、开口部；716、凹坑部；730、半导体元件；731、电极板；733、凸块；735、突状部；800、陶瓷多层基板；801、内层导通孔；805、第1面；810、接合层；811、导电连接部；812、绝缘接合部；815、填料；815、无机系填料；816、凹坑部；820、扩散层；821、导电扩散部；822、绝缘扩散部；830、半导体元件；900、陶瓷多层基板；910、接合层；911、导电接合部；912、绝缘接合部；930、半导体元件；935、突状部；1010、半导体功率模块；1020、电路板；1030、半导体功率模块；1040、半导体功率；1045、电路板；1050、半导体功率模块。

Claims (15)

1.一种半导体功率模块，其中，
该半导体功率模块包括：
多层基板，其形成有导通孔和布线图案；
半导体元件，其配置在上述多层基板的第1面侧；以及
接合层，其形成在上述多层基板的第1面上，将上述多层基板与半导体元件之间接合，
上述接合层包括：
导电接合部，其是配置在与上述导通孔相对应的第1部位的平面状的导电接合部，由导电连接部及导电性的突状部构成，该突状部形成于上述半导体元件，该导电连接部用于将上述突状部与上述多层基板之间导通；以及
平面状的绝缘接合部，其配置在与上述第1部位不同的第2部位，以无机系材料为主要成分。
2.根据权利要求1所述的半导体功率模块，其中，
上述多层基板与上述接合层之间、以及上述半导体元件与上述接合层之间通过扩散接合而接合；
上述半导体功率模块在上述多层基板与上述接合层之间、以及上述半导体元件与上述接合层之间还包括上述扩散接合时形成的扩散层。
3.根据权利要求1所述的半导体功率模块，其中，
作为构成上述导电接合部的材料的接合开始温度的第1接合开始温度低于作为构成上述绝缘接合部的材料的接合开始温度的第2接合开始温度。
4.根据权利要求3所述的半导体功率模块，其中，
上述第1接合开始温度是大于等于作为构成上述导电接合部的材料中的至少一部分开始烧结反应的温度的烧结开始温度的温度，
上述第2接合开始温度是大于等于作为构成上述绝缘接合部的材料中的至少一部分开始烧结反应的温度的烧结开始温度的温度。
5.一种半导体功率模块的制造方法，其中，
该半导体功率模块的制造方法包括以下工序：
基板制作工序，制作具有导通孔和布线图案的多层基板；
第1配置工序，在上述多层基板的第1面上配置接合部，该接合部在与上述导通孔相对应的第1部位具有将上述布线图案与半导体元件之间导通的平面状的导电连接部，在与上述第1部位不同的第2部位具有平面状的绝缘接合部；
第2配置工序，将上述半导体元件以上述导电连接部与形成于上述半导体元件的导电性的突状部之间能够导通的方式配置在上述接合部上；以及
接合工序，将上述多层基板、上述接合部及上述半导体元件加热、压接，将上述多层基板与上述接合部之间、以及上述接合部与上述半导体元件之间扩散接合。
6.根据权利要求5所述的半导体功率模块的制造方法，其中，
将构成上述导电连接部的材料开始与上述半导体元件接合的温度设为第1接合开始温度，
将构成上述绝缘接合部的材料开始与上述多层基板和上述半导体元件接合的温度且是比上述第1接合开始温度高的温度设为第2接合开始温度，
上述接合工序包括以下工序：
通过以上述第1接合开始温度将上述多层基板、上述接合部及上述半导体元件加热压接，将上述导电连接部与上述半导体元件的上述突状部接合；以及
在上述导电连接部与上述半导体元件的上述突状部接合之后，通过以上述第2接合开始温度将上述多层基板、上述接合部及上述半导体元件加热压接，将上述多层基板与上述接合部、以及上述接合部与上述半导体元件接合。
7.根据权利要求6所述的半导体功率模块的制造方法，其中，
上述第1接合开始温度为构成上述导电连接部的材料中的至少一部分开始烧结反应的烧结开始温度以上的温度，
上述第2接合开始温度为构成上述绝缘接合部的材料中的至少一部分开始烧结反应的烧结开始温度以上的温度。
8.根据权利要求5所述的半导体功率模块的制造方法，其中，
将构成上述导电连接部的材料开始与上述半导体元件接合的温度设为第1接合开始温度，
将构成上述绝缘接合部的材料开始与上述多层基板和上述半导体元件接合的温度且是比上述第1接合开始温度高的温度设为第2接合开始温度，
在上述接合工序中，基于被设定为在上述第1接合开始温度保持了预定时间之后上述第2接合开始温度保持预定时间的温度曲线进行上述加热。
9.根据权利要求5所述的半导体功率模块的制造方法，其中，
上述第1配置工序包括以下工序：
将在上述第1部位具有开口部的绝缘接合部配置在上述第1面上；以及
将比上述绝缘接合部薄的上述导电连接部配置在上述开口部内，
上述第2配置工序包括这样的工序：以使上述导电连接部与上述半导体元件的上述突状部之间能够导通的方式向上述开口部内嵌入上述突状部而将上述半导体元件配置在上述接合部上，
表示上述导电连接部的厚度的d1、表示上述绝缘接合部的厚度的d2、以及表示上述突状部的高度的d3满足d3＞d2－d1。
10.根据权利要求9所述的半导体功率模块的制造方法，其中，
在配置上述绝缘接合部的工序中，将上述绝缘接合部以成为从上述半导体元件所接合的端部朝向上述多层基板所接合的端部去逐渐变细的形状的方式进行配置。
11.根据权利要求10所述的半导体功率模块的制造方法，其中，
在配置上述绝缘接合部的工序中，以上述绝缘接合部成为锥形状的方式配置上述绝缘接合部。
12.一种电路板，其中，
该电路板包括：
多层基板，其形成有导通孔和布线图案；以及
接合层，其配置在上述多层基板的第1面上，用于在上述多层基板上接合半导体元件，
上述接合层包括：
导电连接部，其配置在与上述导通孔相对应的第1部位，将上述布线图案与上述半导体元件之间导通，该导电连接部的至少上述第1面侧形成为平面状；以及
绝缘接合部，其配置在与上述第1部位不同的第2部位，以无机系材料为主要成分，该绝缘接合部的至少上述第1面侧形成为平面状。
13.根据权利要求12所述的电路板，其中，
上述导电连接部形成得比上述绝缘接合部薄，
上述接合层具有利用上述绝缘接合部和上述导电连接部形成的凹坑部，
在形成于上述半导体元件的导电性的突状部向上述凹坑部嵌入之前，表示上述导电连接部的厚度的d1、表示上述绝缘接合部的厚度的d2、以及表示上述突状部的高度的d3满足d3＞d2－d1。
14.根据权利要求12所述的电路板，其中，
上述绝缘接合部形成为从上述半导体元件所接合的端部朝向上述多层基板所接合的端部去逐渐变细的形状。
15.根据权利要求12所述的电路板，其中，
上述绝缘接合部形成为锥形状。
CN201280037978.4A 2011-08-01 2012-07-31 半导体功率模块、半导体功率模块的制造方法、电路板 Pending CN103733330A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2011168295 2011-08-01
JP2011-168295 2011-08-01
JP2011168296A JP5715002B2 (ja) 2011-08-01 2011-08-01 回路基板の製造方法、半導体パワーモジュールの製造方法
JP2011-168296 2011-08-01
JP2012061859A JP2013051389A (ja) 2011-08-01 2012-03-19 回路基板、半導体パワーモジュール、製造方法
JP2012-061859 2012-05-09
PCT/JP2012/004865 WO2013018357A1 (ja) 2011-08-01 2012-07-31 半導体パワーモジュール、半導体パワーモジュールの製造方法、回路基板

Publications (1)

Publication Number Publication Date
CN103733330A true CN103733330A (zh) 2014-04-16

Family

ID=50455936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280037978.4A Pending CN103733330A (zh) 2011-08-01 2012-07-31 半导体功率模块、半导体功率模块的制造方法、电路板

Country Status (4)

Country Link
US (1) US20140138850A1 (zh)
KR (1) KR20140047097A (zh)
CN (1) CN103733330A (zh)
DE (1) DE112012003214T5 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148411A (zh) * 2018-08-15 2019-01-04 乐健科技（珠海）有限公司 散热基板及其制备方法
CN112310024A (zh) * 2019-07-31 2021-02-02 弗劳恩霍夫应用研究促进协会 具有化合物半导体的半导体器件结构及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6500562B2 (ja) * 2015-03-31 2019-04-17 アイシン・エィ・ダブリュ株式会社 半導体モジュール
KR102500681B1 (ko) * 2016-02-15 2023-02-16 엘지전자 주식회사 파워 모듈 및 그 제조 방법
US9924592B2 (en) * 2016-08-18 2018-03-20 Napra Co., Ltd. Three-dimensional laminated circuit board, electronic device, information processing system, and information network system
WO2018155014A1 (ja) * 2017-02-23 2018-08-30 日本碍子株式会社 絶縁放熱基板
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
JP6270191B1 (ja) * 2017-05-17 2018-01-31 日本新工芯技株式会社 保護材用リング
EP3703126A1 (en) 2017-10-27 2020-09-02 Nissan Motor Co., Ltd. Semiconductor device
US10340249B1 (en) 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
SG11202105564QA (en) * 2018-11-29 2021-06-29 Showa Denko Materials Co Ltd Method for producing bonded object and semiconductor device and copper bonding paste
DE102019211468A1 (de) 2019-07-31 2021-02-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vertikale verbindungshalbleiter-struktur und verfahren zum herstellen derselbigen
US20220028768A1 (en) * 2020-07-22 2022-01-27 Infineon Technologies Americas Corp. Semiconductor device packages and methods of assembling thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209205A (ja) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd チップの実装構造
JPH11214571A (ja) * 1998-01-28 1999-08-06 Kyocera Corp 半導体素子実装用シート
JP2000082723A (ja) * 1998-07-01 2000-03-21 Nec Corp 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP2003163323A (ja) * 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
JP2006066582A (ja) * 2004-08-26 2006-03-09 Sumitomo Electric Ind Ltd 半導体装置、半導体モジュール及び半導体装置の製造方法
JP2006261469A (ja) * 2005-03-18 2006-09-28 Matsushita Electric Works Ltd 微小電子機械デバイス
JP2010205814A (ja) * 2009-03-02 2010-09-16 Panasonic Corp 半導体装置及びその製造方法
US20110156238A1 (en) * 2009-12-29 2011-06-30 Hung-Hsin Hsu Semiconductor package having chip using copper process

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171413A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209205A (ja) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd チップの実装構造
JPH11214571A (ja) * 1998-01-28 1999-08-06 Kyocera Corp 半導体素子実装用シート
JP2000082723A (ja) * 1998-07-01 2000-03-21 Nec Corp 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP2003163323A (ja) * 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
JP2006066582A (ja) * 2004-08-26 2006-03-09 Sumitomo Electric Ind Ltd 半導体装置、半導体モジュール及び半導体装置の製造方法
JP2006261469A (ja) * 2005-03-18 2006-09-28 Matsushita Electric Works Ltd 微小電子機械デバイス
JP2010205814A (ja) * 2009-03-02 2010-09-16 Panasonic Corp 半導体装置及びその製造方法
US20110156238A1 (en) * 2009-12-29 2011-06-30 Hung-Hsin Hsu Semiconductor package having chip using copper process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148411A (zh) * 2018-08-15 2019-01-04 乐健科技（珠海）有限公司 散热基板及其制备方法
CN112310024A (zh) * 2019-07-31 2021-02-02 弗劳恩霍夫应用研究促进协会 具有化合物半导体的半导体器件结构及其制造方法

Also Published As

Publication number Publication date
KR20140047097A (ko) 2014-04-21
US20140138850A1 (en) 2014-05-22
DE112012003214T5 (de) 2014-09-11

Similar Documents

Publication Publication Date Title
CN103733330A (zh) 半导体功率模块、半导体功率模块的制造方法、电路板
CN101065842A (zh) 电子元器件及其制造方法
CN103828038B (zh) 布线基板、电子装置及电子模块
WO2013035337A1 (ja) 半導体モジュール、回路基板
JP2013051389A (ja) 回路基板、半導体パワーモジュール、製造方法
JP2013197258A (ja) 回路基板、半導体モジュールの製造方法
JP2016058417A (ja) 半導体パワーモジュールの製造方法
US7110241B2 (en) Substrate
JP3618060B2 (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
KR101856107B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
JP4649983B2 (ja) 回路基板の製造方法
JP4637647B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5665479B2 (ja) 回路基板および電子装置
KR101856108B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
JP5715002B2 (ja) 回路基板の製造方法、半導体パワーモジュールの製造方法
WO2013018357A1 (ja) 半導体パワーモジュール、半導体パワーモジュールの製造方法、回路基板
JPH08125291A (ja) 配線基板及びその製造方法
JP2013070018A (ja) 半導体モジュール及びその製造方法
WO2022270299A1 (ja) 積層セラミック電子部品およびその製造方法
JPH0883872A (ja) 半導体素子収納用パッケージ
JP2007012706A (ja) 電子部品収納用パッケージおよび電子装置
JP5383151B2 (ja) 電子部品搭載用基板
JP5631268B2 (ja) 配線基板
JP5058071B2 (ja) 電子部品搭載用基板
JPH11111766A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140416