JP2013070018A - 半導体モジュール及びその製造方法 - Google Patents
半導体モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP2013070018A JP2013070018A JP2012061826A JP2012061826A JP2013070018A JP 2013070018 A JP2013070018 A JP 2013070018A JP 2012061826 A JP2012061826 A JP 2012061826A JP 2012061826 A JP2012061826 A JP 2012061826A JP 2013070018 A JP2013070018 A JP 2013070018A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- start temperature
- semiconductor element
- bonding layer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】表裏両面に電極を備えた半導体素子が実装される回路基板および半導体モジュールの製造効率の向上。
【解決手段】半導体モジュールは、放熱器と、配線パターンが形成され、表裏両面に電極を有する配線基板と、配線基板の所定面側に配置された半導体素子と、配線基板の所定面上に配置され、半導体素子と配線パターンとを接続するための配線部および配線部を除く他の部分において半導体素子と配線基板との間を絶縁する絶縁接合部を有する接合部と、前記半導体素子の所定面側に配置された電極配線と、前記放熱器に接着されることなく載置された絶縁層と、を備える。接合部は、第1の接合開始温度を有する第1接合層と、第1の接合開始温度とは異なる第2の接合開始温度を有する第2接合層とを有する。
【選択図】図1
【解決手段】半導体モジュールは、放熱器と、配線パターンが形成され、表裏両面に電極を有する配線基板と、配線基板の所定面側に配置された半導体素子と、配線基板の所定面上に配置され、半導体素子と配線パターンとを接続するための配線部および配線部を除く他の部分において半導体素子と配線基板との間を絶縁する絶縁接合部を有する接合部と、前記半導体素子の所定面側に配置された電極配線と、前記放熱器に接着されることなく載置された絶縁層と、を備える。接合部は、第1の接合開始温度を有する第1接合層と、第1の接合開始温度とは異なる第2の接合開始温度を有する第2接合層とを有する。
【選択図】図1
Description
本発明は、半導体素子と配線基板と放熱器を含む半導体モジュールに関する。
従来から、表裏両面に電極を備える半導体素子と、半導体素子の各々の面に接合される第1、第2の配線基板と、第1、第2の配線基板と半導体素子の間を接合する接合層とを備える多層構造の半導体モジュールが利用されている。このような半導体モジュールは、例えば、第1の配線基板側に形成されている第1接合層と、第2の配線基板側に形成され、半導体素子を収容可能に形成されている開口部を有する第2接合層とが積層されてなる接合層を利用して製造される。
具体的には、第2接合層の開口部に半導体素子を実装し、第1接合層上に配置されている第1の配線基板と半導体素子との接合状態を検査する第1工程と、検査後に、第2接合層の、第1接合層が積層されている面とは反対側の面上に第2の配線基板を配置して、半導体素子を第1、第2の配線基板により挟み込み、配線基板、半導体素子および接合層を一体的に加熱圧着することにより、半導体素子と配線基板とが封止・接合される第2工程とを経て、半導体モジュールが製造される。
しかしながら、上述した技術では、第1接合層と第2接合層とが同一の材料によって形成されている場合、第1工程と第2工程の各工程における加熱処理において、第1接合層、第2接合層がほぼ同じタイミングで軟化し始めるため、各工程において、種々の問題が生じる。例えば、第1工程において、半導体素子の実装に用いられる加圧治具に第2接合層が浸食することによる製造工程の煩雑化や、第1工程において既に第1の配線基板と接合されている第1接合層が再度軟化することによる第1接合層の過度の変形、第2接合層への加圧力の低減などの問題が生じる。
本発明は、多層構造を有する接合層を用いた回路基板を備える半導体モジュールの製造効率を向上することを目的とする。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
[適用例1]
回路基板であって、ビアおよび配線パターンが形成された配線基板と、前記配線基板の前記第1の面上に配置され、半導体素子と前記配線基板とを接合するとともに、無機系材料を主成分とする接合部であって、前記配線基板側に配置されている第1接合層と、前記半導体素子側に配置されている第2接合層とからなる接合部と、を備え、前記第1接合層は、前記ビアに対応する部位に形成されている少なくとも一つの貫通孔と、前記貫通孔内に配置され、前記半導体素子に形成されている電極と前記配線基板とを導通するための導電接合部とを備え、前記配線基板と接合を開始する温度である第1の接合開始温度を有し、前記第2接合層は、前記貫通孔と連通し、前記半導体素子を配置するための開口部を備え、前記半導体素子と接合を開始する温度であって、前記第1の接合開始温度とは異なる第2の接合開始温度を有する、回路基板。
回路基板であって、ビアおよび配線パターンが形成された配線基板と、前記配線基板の前記第1の面上に配置され、半導体素子と前記配線基板とを接合するとともに、無機系材料を主成分とする接合部であって、前記配線基板側に配置されている第1接合層と、前記半導体素子側に配置されている第2接合層とからなる接合部と、を備え、前記第1接合層は、前記ビアに対応する部位に形成されている少なくとも一つの貫通孔と、前記貫通孔内に配置され、前記半導体素子に形成されている電極と前記配線基板とを導通するための導電接合部とを備え、前記配線基板と接合を開始する温度である第1の接合開始温度を有し、前記第2接合層は、前記貫通孔と連通し、前記半導体素子を配置するための開口部を備え、前記半導体素子と接合を開始する温度であって、前記第1の接合開始温度とは異なる第2の接合開始温度を有する、回路基板。
適用例1の回路基板によれば、配線基板と半導体素子とを接合するための接合層は、第1の接合開始温度を有する第1接合層と、第1の接合開始温度とは異なる第2の接合開始温度を有する第2接合層とから形成されている。従って、配線基板と半導体素子との接合時における加熱・圧着時において、第1接合層と第2接合層の各々と、配線基板、半導体素子やその他の電子部品とは、異なるタイミングで接合が開始される。よって、第1接合層、第2接合層がほぼ同じタイミングで接合を開始する場合に生じる種々の問題を抑制でき、回路基板を用いて半導体モジュールを製造する場合における製造効率を向上できる。
[適用例2]
適用例1に記載の回路基板において、前記第1の接合開始温度は、前記第2の接合開始温度よりも低いことを特徴とする、回路基板。
適用例1に記載の回路基板において、前記第1の接合開始温度は、前記第2の接合開始温度よりも低いことを特徴とする、回路基板。
適用例2の回路基板によれば、第1の接合開始温度は、第2の接合開始温度よりも低い。従って、第1の接合開始温度で行われる半導体実装時の加熱・加圧処理において、第2接合層の変形が抑制される。よって、半導体実装時における、半導体実装に利用される加圧治具に第2接合層が浸食することを抑制できるので、製造工程の煩雑化が抑制され、製造効率を向上できる。
[適用例3]
適用例1に記載の回路基板において、前記第1の接合開始温度は、前記第2の接合開始温度よりも高いことを特徴とする、回路基板。
適用例1に記載の回路基板において、前記第1の接合開始温度は、前記第2の接合開始温度よりも高いことを特徴とする、回路基板。
適用例3の回路基板によれば、第1の接合開始温度は、前記第2の接合開始温度よりも高い。従って、第2の接合開始温度で第2接合層と他の部品とを接合する際に、既に半導体素子や配線基板と接合されている第1接合層が、再度の加熱・加圧により、過度に変形したり、第2接合層への加圧力が低減したりすることを抑制できる。よって、回路基板を用いて半導体モジュールを製造する場合における製造効率を向上できる。
[適用例4]
適用例1ないし適用例3のいずれかに記載の回路基板において、前記第1の接合開始温度は、前記第1接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であり、前記第2の接合開始温度は、前記第2接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であることを特徴とする、回路基板。
適用例1ないし適用例3のいずれかに記載の回路基板において、前記第1の接合開始温度は、前記第1接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であり、前記第2の接合開始温度は、前記第2接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であることを特徴とする、回路基板。
適用例4の回路基板によれば、第1の接合開始温度は、第1接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上とされ、第2の接合開始温度は、第2接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上とされている。従って、第1接合層、第2接合層の各々について、融点まで加熱することなく他部材との接合を行うことができる。また、第1の接合開始温度を、第1接合層を構成する材料の溶融開始温度以上とし、第2の接合開始温度を、第2接合層を構成する材料の溶融開始温度以上とすれば、第1接合層および第2接合層を確実に溶融、軟化させることができ、各接合層と他の部材との接合強度を向上できる。
[適用例5]
半導体モジュールであって、ビアおよび配線パターンが形成された配線基板と、前記配線基板の第1の面側に配置される半導体素子と、前記配線基板の前記第1の面上に配置され、半導体素子と前記配線基板とを接合するとともに、無機系材料を主成分とする接合部であって、前記配線基板側に配置されている第1接合層と、前記半導体素子側に配置されている第2接合層とからなる接合部と、を備え、前記第1接合層は、前記ビアに対応する部位に形成されている少なくとも一つの貫通孔と、前記貫通孔内に配置され、前記半導体素子に形成されている電極と前記配線基板とを導通するための導電接合部とを備え、前記配線基板と接合を開始する温度である第1の接合開始温度を有し、前記第2接合層は、前記貫通孔と連通し、前記半導体素子を配置するための開口部を備え、前記半導体素子と接合を開始する温度であって、前記第1の接合開始温度とは異なる第2の接合開始温度を有する、半導体モジュール。
半導体モジュールであって、ビアおよび配線パターンが形成された配線基板と、前記配線基板の第1の面側に配置される半導体素子と、前記配線基板の前記第1の面上に配置され、半導体素子と前記配線基板とを接合するとともに、無機系材料を主成分とする接合部であって、前記配線基板側に配置されている第1接合層と、前記半導体素子側に配置されている第2接合層とからなる接合部と、を備え、前記第1接合層は、前記ビアに対応する部位に形成されている少なくとも一つの貫通孔と、前記貫通孔内に配置され、前記半導体素子に形成されている電極と前記配線基板とを導通するための導電接合部とを備え、前記配線基板と接合を開始する温度である第1の接合開始温度を有し、前記第2接合層は、前記貫通孔と連通し、前記半導体素子を配置するための開口部を備え、前記半導体素子と接合を開始する温度であって、前記第1の接合開始温度とは異なる第2の接合開始温度を有する、半導体モジュール。
適用例5の半導体モジュールによれば、配線基板と半導体素子とを接合するための接合層は、第1の接合開始温度を有する第1接合層と、第1の接合開始温度とは異なる第2の接合開始温度を有する第2接合層とから形成されている。従って、配線基板と半導体素子との接合時における加熱・圧着時において、第1接合層と第2接合層の各々と、配線基板、半導体素子やその他の電子部品とは、異なるタイミングで接合が開始される。よって、第1接合層、第2接合層がほぼ同じタイミングで接合を開始する場合に生じる種々の問題を抑制でき、回路基板を用いて半導体モジュールを製造する場合における製造効率を向上できる。
[適用例6]
適用例5記載の半導体モジュールであって、前記第1の接合開始温度は、前記第2の接合開始温度よりも低いことを特徴とする、半導体モジュール。
適用例5記載の半導体モジュールであって、前記第1の接合開始温度は、前記第2の接合開始温度よりも低いことを特徴とする、半導体モジュール。
適用例6の半導体モジュールによれば、第1の接合開始温度は、第2の接合開始温度よりも低い。従って、第1の接合開始温度で行われる半導体実装時の加熱・加圧処理において、第2接合層の変形が抑制される。よって、半導体実装時に、半導体実装に利用される加圧治具に第2接合層が浸食することを抑制できるので、製造工程の煩雑化が抑制され、製造効率を向上できる。
[適用例7]
適用例5記載の半導体モジュールにおいて、前記第1の接合開始温度は、前記第2の接合開始温度よりも高いことを特徴とする、半導体モジュール。
適用例5記載の半導体モジュールにおいて、前記第1の接合開始温度は、前記第2の接合開始温度よりも高いことを特徴とする、半導体モジュール。
適用例7の半導体モジュールによれば、第1の接合開始温度は、前記第2の接合開始温度よりも高い。従って、第2の接合開始温度で第2接合層と他の部品とを接合する際に、既に半導体素子や配線基板と接合されている第1接合層が、再度の加熱・加圧により、過度に変形したり、第2接合層への加圧力が低減したりすることを抑制できる。よって、回路基板を用いて半導体モジュールを製造する場合における製造効率を向上できる。
[適用例8]
適用例5ないし適用例7のいずれかに記載の半導体モジュールにおいて、前記第1の接合開始温度は、前記第1接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であり、前記第2の接合開始温度は、前記第2接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であることを特徴とする、半導体モジュール。
適用例5ないし適用例7のいずれかに記載の半導体モジュールにおいて、前記第1の接合開始温度は、前記第1接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であり、前記第2の接合開始温度は、前記第2接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であることを特徴とする、半導体モジュール。
適用例8の半導体モジュールによれば、第1の接合開始温度は、第1接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上とされ、第2の接合開始温度は、第2接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上とされている。従って、第1接合層、第2接合層の各々について、融点まで加熱することなく他部材との接合を行うことができる。また、第1の接合開始温度を、第1接合層を構成する材料の溶融開始温度以上とし、第2の接合開始温度を、第2接合層を構成する材料の溶融開始温度以上とすれば、第1接合層および第2接合層を確実に溶融、軟化させることができ、各接合層と他の部材との接合強度を向上できる。
[適用例9]
半導体モジュールの製造方法であって、ビアおよび配線パターンを有する第1の配線基板を作製する工程と、表面配線を有する第2の配線基板を作製する工程と、前記第1の配線基板と半導体素子とを接合するとともに、第1接合層および第2接合層からなる無機系材料を主成分とする接合部と、前記第1の配線基板とを接合する工程であって、前記第1接合層の、前記ビアに対応する部位に少なくとも一つの貫通孔を形成すること、前記半導体素子の表側に形成されている第1の電極と前記第1の配線基板とを導通するための導電接合部を前記貫通孔内に配置すること、前記貫通孔と連通し、前記半導体素子を配置するための開口部を前記第2接合層に形成すること、前記第1接合層が前記第1の配線基板に対向するように、前記第1接合層および前記第2接合層を積層配置する工程と、前記第1の電極と前記導電接合部とが導通可能となるように、前記半導体素子を前記開口部内に配置する工程と、前記第1の配線基板、前記接合部および前記半導体素子を、前記第1接合層が前記配線基板と接合を開始する温度である第1の接合開始温度で加熱圧着して第1の拡散接合を行う工程と、前記半導体素子の裏側に形成されている第2の電極と前記第2の配線基板の前記表面配線とが導通可能となるように、前記第2の配線基板を配置する工程と、前記第2の配線基板、前記接合部および前記半導体素子を、前記第2接合層が前記半導体素子と接合を開始する温度であって、前記第1の接合開始温度とは異なる第2の接合開始温度を有する第2の接合開始温度で加熱圧着して第2の拡散接合を行う工程と、を備える半導体モジュールの製造方法。
半導体モジュールの製造方法であって、ビアおよび配線パターンを有する第1の配線基板を作製する工程と、表面配線を有する第2の配線基板を作製する工程と、前記第1の配線基板と半導体素子とを接合するとともに、第1接合層および第2接合層からなる無機系材料を主成分とする接合部と、前記第1の配線基板とを接合する工程であって、前記第1接合層の、前記ビアに対応する部位に少なくとも一つの貫通孔を形成すること、前記半導体素子の表側に形成されている第1の電極と前記第1の配線基板とを導通するための導電接合部を前記貫通孔内に配置すること、前記貫通孔と連通し、前記半導体素子を配置するための開口部を前記第2接合層に形成すること、前記第1接合層が前記第1の配線基板に対向するように、前記第1接合層および前記第2接合層を積層配置する工程と、前記第1の電極と前記導電接合部とが導通可能となるように、前記半導体素子を前記開口部内に配置する工程と、前記第1の配線基板、前記接合部および前記半導体素子を、前記第1接合層が前記配線基板と接合を開始する温度である第1の接合開始温度で加熱圧着して第1の拡散接合を行う工程と、前記半導体素子の裏側に形成されている第2の電極と前記第2の配線基板の前記表面配線とが導通可能となるように、前記第2の配線基板を配置する工程と、前記第2の配線基板、前記接合部および前記半導体素子を、前記第2接合層が前記半導体素子と接合を開始する温度であって、前記第1の接合開始温度とは異なる第2の接合開始温度を有する第2の接合開始温度で加熱圧着して第2の拡散接合を行う工程と、を備える半導体モジュールの製造方法。
適用例9の半導体モジュールの製造方法によれば、配線基板と半導体素子とを接合するための接合層は、第1の接合開始温度を有する第1接合層と、第1の接合開始温度とは異なる第2の接合開始温度を有する第2接合層とから形成されている。従って、配線基板と半導体素子との接合時における加熱・圧着時において、第1接合層と第2接合層の各々と、配線基板、半導体素子やその他の電子部品とは、異なるタイミングで接合が開始される。よって、第1接合層、第2接合層がほぼ同じタイミングで接合を開始する場合に生じる種々の問題を抑制でき、回路基板を用いて半導体モジュールを製造する場合における製造効率を向上できる。
[適用例10]
適用例9記載の半導体モジュールの製造方法であって、前記第1の接合開始温度は、前記第2の接合開始温度よりも低いことを特徴とする、半導体モジュールの製造方法。
適用例9記載の半導体モジュールの製造方法であって、前記第1の接合開始温度は、前記第2の接合開始温度よりも低いことを特徴とする、半導体モジュールの製造方法。
適用例10の半導体モジュールの製造方法によれば、第1の接合開始温度は、第2の接合開始温度よりも低い。従って、第1の接合開始温度で行われる半導体実装時の加熱・加圧処理において、第2接合層の変形が抑制される。よって、半導体実装時に、半導体実装に利用される加圧治具に第2接合層が浸食することを抑制できるので、製造工程の煩雑化が抑制され、製造効率を向上できる。
[適用例11]
適用例9記載の半導体モジュールの製造方法において、前記第1の接合開始温度は、前記第2の接合開始温度よりも高いことを特徴とする、半導体モジュールの製造方法。
適用例9記載の半導体モジュールの製造方法において、前記第1の接合開始温度は、前記第2の接合開始温度よりも高いことを特徴とする、半導体モジュールの製造方法。
適用例11の半導体モジュールの製造方法によれば、第1の接合開始温度は、前記第2の接合開始温度よりも高い。従って、第2の接合開始温度で第2接合層と他の部品とを接合する際に、既に半導体素子や配線基板と接合されている第1接合層が、再度の加熱・加圧により、過度に変形したり、第2接合層への加圧力が低減したりすることを抑制できる。よって、回路基板を用いて半導体モジュールを製造する場合における製造効率を向上できる。
[適用例12]
適用例9ないし適用例11のいずれかに記載の半導体モジュールの製造方法において、前記第1の接合開始温度は、前記第1接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であり、前記第2の接合開始温度は、前記第2接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であることを特徴とする、半導体モジュールの製造方法。
適用例9ないし適用例11のいずれかに記載の半導体モジュールの製造方法において、前記第1の接合開始温度は、前記第1接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であり、前記第2の接合開始温度は、前記第2接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であることを特徴とする、半導体モジュールの製造方法。
適用例12の半導体モジュールの製造方法によれば、第1の接合開始温度は、第1接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上とされ、第2の接合開始温度は、第2接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上とされている。従って、第1接合層、第2接合層の各々について、融点まで加熱することなく他部材との接合を行うことができる。また、第1の接合開始温度を、第1接合層を構成する材料の溶融開始温度以上とし、第2の接合開始温度を、第2接合層を構成する材料の溶融開始温度以上とすれば、第1接合層および第2接合層を確実に溶融、軟化させることができ、各接合層と他の部材との接合強度を向上できる。
[適用例13]
適用例9ないし適用例12のいずれかに記載の半導体モジュールの製造方法において、前記第1の拡散接合において、前記第1接合層は、前記第1の接合開始温度で加熱圧着されることにより軟化し、前記貫通孔と前記第1の電極との間の空隙を充填する、半導体モジュールの製造方法。
適用例9ないし適用例12のいずれかに記載の半導体モジュールの製造方法において、前記第1の拡散接合において、前記第1接合層は、前記第1の接合開始温度で加熱圧着されることにより軟化し、前記貫通孔と前記第1の電極との間の空隙を充填する、半導体モジュールの製造方法。
適用例13の半導体モジュールの製造方法によれば、第1接合層は、第1の接合開始温度で加熱圧着されることにより軟化し、貫通孔と第1の電極との間の空隙を充填するように変形する。従って、半導体素子の損傷の抑制および第1の配線基板と第2の配線基板との間の絶縁性の向上による半導体素子の沿面放電の抑制を図ることができる。
[適用例14]
適用例9ないし適用例13のいずれかに記載の半導体モジュールの製造方法において、前記第2の拡散接合において、前記第2接合層は、前記第2の接合開始温度で加熱圧着されることにより軟化し、前記開口部と前記半導体素子との間の空隙を充填する、半導体モジュールの製造方法。
適用例9ないし適用例13のいずれかに記載の半導体モジュールの製造方法において、前記第2の拡散接合において、前記第2接合層は、前記第2の接合開始温度で加熱圧着されることにより軟化し、前記開口部と前記半導体素子との間の空隙を充填する、半導体モジュールの製造方法。
適用例14の半導体モジュールの製造方法によれば、第2接合層は、第2の接合開始温度で加熱圧着されることにより軟化し、開口部と半導体素子との間の空隙を充填するように変形する。従って、半導体素子の損傷の抑制および第1の配線基板と第2の配線基板との間の絶縁性の向上による半導体素子の沿面放電の抑制を図ることができる。
なお、本発明は、種々の態様で実現することが可能であり、例えば、半導体モジュールを搭載した電力変換装置等の形態で実現することができる。
A.第1実施例:
A1.半導体モジュールの構成:
図1は、本発明の一実施例としての半導体モジュールの構成を示す断面図である。この半導体モジュール100は、いわゆるパワーモジュールであり、自動車等における電力制御等に用いられる。半導体モジュール100は、配線基板10と、複数の半導体素子30と、接合部20と、放熱基板80と、放熱器50と、複数のネジ19と、を備えている。半導体モジュール100は、各構成要素(ネジ19を除いた、配線基板10,複数の半導体素子30,接合部20,放熱器50,放熱基板80)が積層された多層構造を有している。具体的には、放熱器50の上には放熱基板80が配置され、放熱基板80の上には半導体素子30と接合部20が配置され、接合部20の上には配線基板10が配置され、ネジ19によって配線基板10と放熱器50とが締結されている。なお、配線基板10の上には、低発熱部品200が積層され得る。低発熱部品200は、半導体素子30に比べて発熱量が低い電子部品であり、例えば、制御用半導体素子やコンデンサ等が該当する。第1実施例において、配線基板10、放熱基板80は、それぞれ、特許請求の範囲における「第1の配線基板」、「第2の配線基板」に当たる。
A1.半導体モジュールの構成:
図1は、本発明の一実施例としての半導体モジュールの構成を示す断面図である。この半導体モジュール100は、いわゆるパワーモジュールであり、自動車等における電力制御等に用いられる。半導体モジュール100は、配線基板10と、複数の半導体素子30と、接合部20と、放熱基板80と、放熱器50と、複数のネジ19と、を備えている。半導体モジュール100は、各構成要素(ネジ19を除いた、配線基板10,複数の半導体素子30,接合部20,放熱器50,放熱基板80)が積層された多層構造を有している。具体的には、放熱器50の上には放熱基板80が配置され、放熱基板80の上には半導体素子30と接合部20が配置され、接合部20の上には配線基板10が配置され、ネジ19によって配線基板10と放熱器50とが締結されている。なお、配線基板10の上には、低発熱部品200が積層され得る。低発熱部品200は、半導体素子30に比べて発熱量が低い電子部品であり、例えば、制御用半導体素子やコンデンサ等が該当する。第1実施例において、配線基板10、放熱基板80は、それぞれ、特許請求の範囲における「第1の配線基板」、「第2の配線基板」に当たる。
配線基板10は、セラミックス層11と、制御回路用配線12と、主電力ストレートビア13と、上部表面配線14と、下部表面配線15と、第1絶縁接合部16と、ネジ収容部17と、放熱層18とを備えている。
セラミックス層11は、セラミックス材料、もしくはガラス成分を混合したガラスセラミックス材料により形成されている。セラミックス材料としては、例えば、酸化アルミナ(Al2O3)、窒化アルミニウム(AlN)、窒化珪素(Si3N4)などを採用し得る。制御回路用配線12は、セラミックス層11内部に形成された配線であり、制御用信号(半導体素子30駆動用の信号)の伝送等に用いられる。主電力ストレートビア13は、セラミックス層11を厚み方向(積層方向)に貫通する導電性部材であり、上部表面配線14と下部表面配線15とを電気的に接続する。下部表面配線15は、セラミックス層11の表面のうち、接合部20と接する表面(以下、「第1表面」と呼ぶ)に配置されている。上部表面配線14は、セラミックス層11の表面のうち、低発熱部品200が接合され得る面(以下、「第2表面」と呼ぶ)に配置されている。第1絶縁接合部16は、絶縁性の無機系材料を主成分としたガラス組成物で形成されており、第2表面において上部表面配線14の周囲に配置されている。
なお、上述したセラミックス内部に形成される制御回路用配線12や主電力ストレートビア13の基材としては、例えば、銀や銅、タングステンやモリブデンなどの任意の導電性材料を採用することが望ましい。さらに、セラミックス層11との同時焼結が可能な導電性材料を採用することができる。表面配線14,15では上述の制御回路用配線12と同様の材料を採用しても良いし、セラミックス層11と、制御回路用配線12と、主電力ストレートビア13とからなる多層配線基板を同時焼結した後に、銀や銅やニッケルやアルミニウム等の導電性材料をめっきや印刷等の別プロセスで形成しても良い。なお、図1では、配線基板10と接合部20との接合界面において、下部表面配線15の層厚に対応する段差が形成されるように記載されているが、実際は、下部表面配線15は薄膜状に形成されており、配線基板10と接合部20との接合界面に、図示するような段差はほとんど生じない。また、配線基板10と接合部20との接合界面に段差に対応した、接合部20と同種の材料による段差補正層を設けてもよい。よって、以降、本明細書、図面では、下部表面配線15の記載を省略して記載することがある。
ネジ収容部17は、第1絶縁接合部16とセラミックス層11と接合部20と電極配線層45と絶縁基板40を貫く長孔であり、ネジ19を収容する。ネジ収容部17の収容面は、熱伝導性に優れる材料により被覆されている。かかる材料としては、例えば、銀や銅やニッケルやアルミニウム等を採用することができる。後述するように、ネジ収容部17は、半導体素子30から発せされる熱の放熱経路の一部を形成している。そこで、半導体モジュール100では、ネジ収容部17の収容面を熱伝導性に優れる材料により被覆することにより、放熱性を向上させている。被覆方法としては、高熱伝導性材料を含むペーストをネジ収容部17の収容面に塗布したり、高熱伝導性材料をネジ収容部17の収容面にめっきする方法を採用することができる。なお、ネジ収容部17の少なくとも一部にネジ山を形成することもできる。
放熱層18は、セラミックス層11内部において、セラミックス層11と平行に配置されている。放熱層18は、熱伝導性に優れる任意の材料で形成することができ、例えば、上述の制御回路用配線12や主電力ストレートビア13の基材と同様に、銀や銅、タングステン、モリブデンなどのセラミックス層との同時焼結が可能な任意の導電性材料を採用することができる。放熱層18には、図示しない複数の貫通口が設けられており、制御回路用配線12及び主電力ストレートビア13は、かかる貫通口に配置されているため、半導体素子30とは電気的に未接続であり、放熱層は電気配線に対し関与しない構成となっている。また放熱層18の縁部の一部は、ネジ収容部17の収容面およびネジ19と接しており、配線基板10の内部からの連続した放熱経路を形成する事ができる。
半導体素子30は、電力用半導体素子(パワーデバイス)であり、パワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)や、ダイオード(ショットキーバリアダイオード等)などを採用することができる。半導体素子30は、下部表面配線15および後述の電極配線と電気的に接続するための電極部32および電極配線層39を備える。電極部32は、電極パッドとバンプ(突起状金属端子)とからなる。電極部32および電極配線層39は、それぞれ、特許請求の範囲における「第1の電極」、「第2の電極」に当たる。
接合部20は、半導体素子30と配線基板10、放熱基板80とを絶縁する絶縁性の薄いガラスシートである。接合部20は、絶縁性の無機系材料を主成分とし、半導体素子の実装時の加熱工程により軟化する粉末ガラスにより形成されている。粉末ガラスは、例えば、酸化ケイ素、酸化亜鉛、酸化ホウ素、酸化ビスマスなどから形成される。接合部20の詳細な構成について図2を参照して説明する。
図2は、第1実施例における接合部20の概略構成を説明する断面図である。図2では、半導体素子実装時における半導体素子と接合部20との位置関係を説明するために、半導体素子30も合わせて記載されている。接合部20は、第1接合層130、第2接合層140とからなる。
第1接合層130は、Bi2O3とB2O3とからなる粉末ガラスによって形成され、配線基板10と半導体素子30とを絶縁する。第1接合層130は、下部表面配線15に対応する位置Pに形成された少なくとも一つの貫通孔135と、貫通孔135内に配置された導電接合部136と、を有する。換言すれば、第1接合層130の貫通孔135は、後述する第2接合層140の開口部145の天面145aに形成されている。貫通孔135内に導電接合部136が配置されることにより、導電接合部136と貫通孔135の側壁135aとによって窪み部137が形成される。なお、配線基板10と接合部20との接合界面に段差に対応した段差補正部が配置される場合、段差補正部は、第1接合層130の一部として構成されてもよい。
第1接合層130は、第1接合層130と配線基板10および半導体素子30とが接合を開始する温度である第1の接合開始温度を有する。第1の接合開始温度とは、第1接合層130を構成する材料の少なくとも一部が焼結反応を開始する焼結開始温度以上の温度である。第1接合層130を構成する材料の少なくとも一部が焼結反応を開始する温度とは、第1接合層130を構成する成分の少なくとも一部による液相の形成、もしくは、固相での接着界面の反応による焼結反応の開始温度である。第1接合層130が溶融していなくとも、ごく一部の成分の液相発生によって、焼結固着が進行し、他の部材との接合が開始される。第1接合層130を構成するBi2O3とB2O3とからなる粉末ガラスの焼結反応の開始温度は、357℃である。よって、第1の接合開始温度は、357℃以上であればよく、例えば、融点、軟化点以上の温度としてもよい。第1実施例では、第1の接合開始温度は、第1接合層130を構成する粉末ガラス(Bi2O3とB2O3)の軟化点(435℃)よりも若干高い450℃である。
導電接合部136は、導電性の金属を主成分として形成されている。導電性の金属として、例えば、銅、銀、錫、アルミニウムなどを用いてもよい。導電接合部136は、半導体素子30が開口部145に配置されると、半導体素子30の電極部32と配線基板10とを導通する。
第2接合層140は、Na2O3とB2O3とSiO2とからなる粉末ガラスから形成され、半導体素子30と放熱基板80とを絶縁する。また、第2接合層140は、配線基板10が積層される第1の面131とは異なる第2の面132側に形成されているとともに、貫通孔135と連通し、半導体素子30を配置するための開口部145を有する。半導体素子30が開口部145に配置されると、半導体素子30の電極部32は貫通孔135内に収容され、電極部32と配線基板10とが導通される。
第2接合層140は、第2接合層140と放熱基板80および半導体素子30とが接合を開始する温度であって、第1の接合開始温度より高い第2の接合開始温度を有する。第2の接合開始温度とは、第2接合層140を構成する材料の少なくとも一部が焼結反応を開始する焼結開始温度以上の温度である。第2接合層140を構成する材料の少なくとも一部が焼結反応を開始する温度とは、第2接合層140を構成する成分の少なくとも一部による液相の形成、もしくは、固相での接着界面の反応による焼結反応の開始温度である。第2接合層140が溶融していなくとも、ごく一部の成分の液相発生によって、焼結固着が進行し、他の部材との接合が開始される。第2接合層140を構成するNa2O3とB2O3とSiO2とからなる粉末ガラスの焼結反応の開始温度は、第1の接合開始温度である357℃よりも高い495℃である。よって、第2の接合開始温度は、495℃以上であればよく、例えば、融点、軟化点以上の温度としてもよい。第1実施例では、第2の接合開始温度は、第2接合層140を構成する粉末ガラス(Na2O3とB2O3とSiO2)の軟化点(585℃)より若干高い600℃である。
また、図2に示すように、開口部145は、半導体素子30の側面34と、開口部145の側壁145bとの間に、数nm〜数mm程度の空隙が生じるように、半導体素子30の筐体31の外形より大きく形成されている。こうすることにより、開口部145への半導体素子30の嵌め込みを円滑に行うことができる。
放熱基板80は、絶縁基板40と、絶縁基板40上に配置されている電極配線層45とを有し、電極配線層45が半導体素子30に対向するように配置されている。
電極配線層45は、電極配線46と、第3絶縁接合部47とを備えている。電極配線46は、半導体素子30および主電力ストレートビア13と接続されている。第3絶縁接合部47は、電極配線46の周囲に配置されている。第3絶縁接合部47は、絶縁性材料で形成されており、電極配線46と配線基板10との間の絶縁性を確保する。なお、本実施例では、第3絶縁接合部47は、第2接合層140と同じ基材により形成されている。また、第3絶縁接合部47が、第2接合層140と異なる基材の場合、第3絶縁接合部47と接合部20との接合界面に、接合部分の段差に対応した、接合部20と同種の材料による段差補正層を設けてもよい。段差補正部は、第2接合層140の一部として構成されてもよい。
絶縁基板40は、半導体素子30と放熱器50との間の絶縁性および電極配線46と放熱器50との間の絶縁性を確保する。本実施例では、絶縁基板40の基材として上述したセラミックス材料を採用する。絶縁基板40と放熱器50とは、互いに接着されることなく密着されている。このように接着されることなく密着されているのは、以下の理由による。
絶縁基板40の基材(セラミックス)と放熱器50の基材(金属)とは互いに熱膨張率が異なるため、絶縁基板40と放熱器50とが接着されていると、半導体素子30の熱により半導体モジュール100が高温となった際に絶縁基板40と放熱器50との間もしくは、放熱器50の変形に追従して生じる絶縁基板40および電極配線層45(特に、半導体素子30と接して配置される電極配線46)の変形に起因した半導体素子30と電極配線層45(電極配線46)との接合界面において大きな応力が発生し得る。
これに対して、絶縁基板40と放熱器50とが接着されずに接して配置されていると、絶縁基板40又は放熱器50は、絶縁基板40と放熱器50の界面で滑る(ずれる)ことができるので、絶縁基板40と放熱器50との接合界面に発生し得る応力ならびに絶縁基板40および電極配線層45(電極配線46)の変形とそれに起因する絶縁基板40と電極配線層45(電極配線46)との接合界面に発生し得る応力の発生を抑制し、また、発生する応力を低減できるので、絶縁基板40および放熱器50の破損、ならびに絶縁基板40の変形とそれに起因する絶縁基板40と半導体素子30の破損を抑制できるからである。
なお、本実施例において「接合」とはバンプなどの導電接合材を介して、半導体素子30と表面配線15が熱溶融等により、一体化して固着されることを意味するのに対し、「密着」とは、上述したように、絶縁基板40および放熱器50の界面での滑り(ずれ)を許容しつつ、絶縁基板40および放熱器50が互いに接して配置されていることを意味する。
放熱器50は、放熱基板80の、接合部20が配置されている面とは反対の面側に配置されている。半導体素子30と熱的に接続され、半導体素子30の熱を吸収して放出する。放熱器50は、筐体52内部にフィン51が形成された構成を有している。本実施例では、筐体52およびフィン51の基材として、熱伝導性に優れる金属(例えば、銅やアルミニウムやモリブデン等)を採用する。筐体52は、ネジ山が形成されたネジ穴53を備えており、かかるネジ穴53においてネジ19と係合する。筐体52には、図示しない開口が設けられており、この開口を利用して、フィン51からの放熱により温められた冷媒と、筐体52外部の冷媒とが交換される。
ネジ19は、ネジ収容部17およびネジ穴53に収容され、配線基板10と接合部20と放熱基板80とを、これらの各構成要素の積層方向(以下、単に「積層方向」とも呼ぶ)に沿って貫いて、配線基板10と放熱器50とを所定の締結力で締結する。なお、ネジ19の頭部は、配線基板10における低発熱部品200が接合され得る面に当接している。このように、ネジ19を用いて配線基板10と放熱器50とを所定の締結力で締結しているのは、各層(構成要素)同士を密着させて、導電性や熱伝導性を向上させると共に、絶縁基板40と放熱器50との間において応力が発生した場合であっても、各層の変形や界面剥離を抑制できるからである。
また、ネジ19は、熱伝導性の優れる基材により形成されている。このような基材としては、銅やアルミニウムやモリブデンなどを採用することができる。また、例えば、ステンレスを基材として銅やアルミニウム等で表面をめっきしたネジを、ネジ19として採用することもできる。後述するように、ネジ19は、前述のネジ収容部17の収容面と同様に、半導体素子30から発せされる熱の放熱経路の一部を形成している。そこで、半導体モジュール100では、ネジ19を熱伝導性の優れる基材により形成することにより、放熱性を向上させている。
図1では、半導体素子30から発せられた熱の放熱経路を、太い実線の矢印で例示している。図1に示すように、半導体モジュール100における放熱経路には、図1に示す2つの経路(経路R1および経路R2)が含まれる。経路R1は、電極配線層45(または電極配線46)および絶縁基板40を介して放熱器50に至る経路である。経路R2は、接合部20およびセラミックス層11を介して放熱層18に至り、放熱層18に沿ってネジ収容部17の収容面およびネジ19に至り、ネジ収容部17,ネジ穴53およびネジ19を介して放熱器50に至る経路である。図1では、最も左の半導体素子30についてのみ放熱経路を例示したが、他の半導体素子30についても同様な2つの放熱経路が存在する。
A2.半導体モジュール100の製造方法:
図3は、第1実施例における半導体モジュールの製造方法の手順を示すフローチャートである。まず、配線基板10の作製処理(ステップS100)が実行される。この処理は、配線基板10を構成するセラミックス材料からなるセラミックス層11や、セラミックス層11内部の配線(制御回路用配線12や主電力ストレートビア13、放熱層18)の形成を含む。
図3は、第1実施例における半導体モジュールの製造方法の手順を示すフローチャートである。まず、配線基板10の作製処理(ステップS100)が実行される。この処理は、配線基板10を構成するセラミックス材料からなるセラミックス層11や、セラミックス層11内部の配線(制御回路用配線12や主電力ストレートビア13、放熱層18)の形成を含む。
ステップS100の後、外装配線パターン作製処理が実行される(ステップS200)。この処理では、ステップS100で作製された配線基板10の表面に上部表面配線14および下部表面配線15が形成される。
ステップS200の後、接合部20の作製処理が実行される(ステップS300)。この処理では、接合部20を構成する第1接合層130、第2接合層140が形成される。図4は、第1接合層130の作製について説明する説明図である。図5は、第2接合層140の作製について説明する説明図である。
まず、第1接合層130を構成するガラスシート330(図4(a))および第2接合層140を構成するガラスシート340(図5(a))が作製される。具体的には、後述する拡散接合処理における加熱により軟化する粉末ガラスと、熱分解性の有機結着剤とを、有機溶媒や水などの溶媒を用いて形成されたスラリーが、ドクターブレード法によるシートキャスティング、もしくは、押し出し成型等の方法によりシート状に成形され、乾燥されることにより、ガラスシート330、340が作製される。粉末ガラスとして、酸化ケイ素、酸化亜鉛、酸化ホウ素、酸化鉛、酸化ビスマスなどから形成される粉末ガラスを利用できる。また、ガラスシート330、340には、フィラーとしてアルミナ等のセラミックス粉末材料が配合されても良い。
作製された第1接合層130を構成するガラスシート330において、図4(b)に示すように、配線基板10の下部表面配線15に対応する位置に、レーザもしくはマイコンパンチなどの機械加工が施され、貫通孔135が形成される。
次に、図4(c)に示すように、貫通孔135内に、導電接合部136が形成される。具体的には、貫通孔135に、導電接合部136を構成するペーストがスクリーン印刷により一部充填される。ペーストは、金属を主成分としており、例えば、アルミニウム金属や酸化銀、銅、ナノ金属、ハンダ合金のような、後述する拡散接合により溶融する金属種と、熱分解性の有機結着剤とを、有機溶媒や水などの溶媒を用いて混練することにより形成される。当該有機接着剤は熱処理時に分解、除去される。なお、ペーストの充填には、スクリーン印刷に限られず、例えば、ディスペンサーによる吐出などの方法を用いられてもよい。貫通孔135内に導電接合部136が形成されることに伴い、窪み部137が形成される。このように、第1接合層130が形成される。
また、第2接合層140を構成するガラスシート340において、図5(b)に示すように、半導体素子30が実装される位置に対して、レーザもしくはマイコンパンチなどの機械加工が施され、開口部145が形成される。この際、開口部145は、半導体素子30の側面34と、開口部145の側壁145bとの間に、数nm程度の空隙が生じるように、半導体素子30の筐体31の外形より大きく形成される。このように、第2接合層140が形成される。
ステップS300の後、組み立て処理が実行される(ステップS400)。この処理により、配線基板10と他の構成要素(電極配線層45や絶縁基板40や放熱器50)とが組み付けられる。
図6は、図3に示す組み立て処理の詳細手順を示すフローチャートである。まず、回路基板70が作製される(ステップS405)。図7を参照して、回路基板70の作製について説明する。
図7は、第1実施例のステップS405における回路基板70の作製について説明する説明図である。具体的には、第1接合層130を構成するガラスシート330と配線基板10とを、ガラスシート330に含まれる有機結着剤の接着力により仮接着する。
続いて、ガラスシート330の、配線基板10が配置されている面とは反対側の面上に、第2接合層140(ガラスシート340)が位置合わせされて積層され、ガラスシート330および第2接合層140に含まれる有機結着剤の接着力により、ガラスシート330と第2接合層140とが仮接着される。ガラスシート330の貫通孔135内に導電接合部136を充填して第1接合層130が形成されて接合部20が形成されるとともに、配線基板10と接合部20とからなる回路基板70が作製される。ガラスシート330と第2接合層140との位置合わせとは、貫通孔135と開口部145とが、半導体素子30の実装に適合するように、換言すれば、貫通孔135と開口部145とが連通され、開口部145内への半導体素子30配置時において、電極部32が窪み部137内に収容されるように、位置合わせすることを含む。
次いで、表裏両面に電極を持つ半導体素子30を開口部145内に載置し(ステップS410)、配線基板10と半導体素子30と、接合部20とに対して加熱、加圧処理を施し半導体素子30の電極部32と導電接合部136とを接合する(リフロー)とともに、配線基板10、接合部20および半導体素子30を拡散接合により接合する。(ステップS415)。ステップS415における処理は、特許請求の範囲における「第1の拡散接合」に当たる。
図8は、ステップS415における接合工程について説明する説明図である。図8に示すように、開口部145内に半導体素子30が配置された状態で、配線基板10、接合部20および半導体素子30が、上側治具60および下側治具61とから構成される加圧治具によって狭持され、第1の接合開始温度で加熱されるとともに、積層方向に加圧される。第1の接合開始温度での加熱および加圧により、半導体素子30と接合部20の第1接合層130および配線基板10と接合部20の第1接合層130が拡散接合により接合される。第1実施例では、第1の接合開始温度は、既述の通り、450℃である。第2接合層140は、第1の接合開始温度よりも高い第2の接合開始温度を有する材料により形成されているので、当該接合工程における加熱処理では、溶融、軟化しない。よって、下側治具61への第2接合層140の浸食が抑制される。
図9は、ステップS415における半導体素子30の電極部32と導電接合部136との接合状態について説明する説明図である。図9(a)は、加熱・圧着される前における半導体素子30の実装箇所を拡大して示しており、図9(b)は、加熱・圧着された後における半導体素子30の実装箇所を拡大して示している。
図9(a)に示すように、半導体素子30の電極部32の水平方向(積層方向に対して垂直方向)の直径は、窪み部137の水平方向の直径よりも小さく形成されている。従って、半導体素子30が開口部145に収容され、電極部32が窪み部137内に収容された状態では、電極部32と137の側壁135aとの間に空隙500が形成される。
図9(b)に示すように、配線基板10、接合部20および半導体素子30がステップS415の接合工程において、加熱され、積層方向に押圧されると、第1接合層130が配線基板10に押しつけられる。このとき、第1接合層130は、第1の接合開始温度で加熱されているため、第1接合層130は軟化して流動性に富んだ状態となっており、窪み部137の側壁135aと、半導体素子30の電極部32との間の空隙500は、第1接合層130により充填される。
半導体素子30の載置(ステップS410)および接合(ステップS415)が終了すると、半導体素子30の接合状態を検査し(ステップS420)、接合が正常であるか否かの判定が行われる(ステップS425)。半導体素子30の接合が異常であった場合には(ステップS425:NO)、半導体素子30の取外しおよび再接合等のリペアが実行され(ステップS435)、ステップS410に戻る。
前述のステップS425において、半導体素子30の接合が正常であったと判定されると(ステップS425:YES)、放熱基板80を作成する(ステップS430)。
放熱基板80の作製は、具体的には以下の通りである。まず、絶縁基板40を形成するセラミックス薄板状部材を作製する。なお、セラミックス薄板状部材には、ネジ収容部17aを形成する孔が設けられている。次に、セラミックス薄板状部材上に電極配線46用のパターンを作製する。電極配線46が配置される位置にビアが形成されたガラスシートを作製し、セラミックス薄板状部材に貼り付ける。なお、このガラスシートには、ネジ収容部17aを形成する孔が設けられている。このようにして、絶縁基板40上に電極配線層45が形成された放熱基板80が作製される。
放熱基板80が作製されると、放熱基板80および放熱器50を、半導体素子30が実装されている回路基板70に取り付ける(ステップS440)。図10は、ステップS440における回路基板70への放熱基板80および放熱器50の取り付けについて説明する説明図である。まず、回路基板70を放熱基板80上に載置し、さらに、回路基板70が載置された放熱基板80を、接着することなく放熱器50に載置する。ネジ19をネジ収容部17およびネジ穴53に収容し、第2の接合開始温度で加熱しながらネジ19をネジ穴53に係合させ、配線基板10と放熱器50とを所定の締結力で締結させる。ステップS440における処理は、特許請求の範囲における「第2の拡散接合」に当たる。
第2の接合開始温度は、既述の通り600℃である。接合部20の第2接合層140と放熱基板80は、第2の接合開始温度で加熱されることにより、溶融、軟化し、第2接合層140と放熱基板80の間で原子の拡散が生じて接合される。同様に、接合部20の第2接合層140と半導体素子30の筐体31は、第2の接合開始温度で加熱されることにより、溶融、軟化し、第2接合層140と筐体31の間で原子の拡散が生じて接合される。
図11は、ステップS440における、接合部20、半導体素子30および放熱基板80の接合状態について説明する部分拡大断面図である。図11(a)は、加熱・圧着される前における半導体素子30の実装箇所を拡大して示しており、図11(b)は、加熱・圧着された後における半導体素子30の実装箇所を拡大して示している。
図11(a)に示すように、開口部145は、半導体素子30の筐体31の外形よりも大きく形成されているので、半導体素子30が開口部145に収容された状態では、開口部145の側壁145bと、半導体素子30の側面34との間に空隙510が形成される。
図11(b)に示すように、接合部20、半導体素子30および放熱基板80が拡散接合において、加熱され、積層方向に押圧されると放熱基板80が半導体素子30および第2接合層140に押しつけられる。このとき、第2接合層140は、第2の接合開始温度で加熱されているため、第2接合層140は軟化して流動性に富んだ状態となっており、開口部145の側壁145bと、半導体素子30の間の空隙510は、第2接合層140により充填される。こうすることにより、半導体素子30の外表面が絶縁性の第2接合層140により被覆されるので、半導体素子30の電極部32と放熱基板80との間の絶縁性が向上され、半導体素子30の沿面放電が防止される。
なお、空隙510の充填に伴い、第2接合層140の厚みは、接合前の厚みより若干薄くなる。第2接合層140の薄層化に伴い、溶融している放熱基板80の電極配線層45は、水平方向に広がり、厚みが若干薄くなる。電極配線層45がこのように流動することにより、放熱基板80、第2接合層140および半導体素子30のそれぞれの接合界面を、空隙や気泡の存在しない略平坦な状態とでき、接合強度を確保できる。
なお、放熱基板80を接着することなく放熱器50に載置するのは、以下の理由による。放熱器50と放熱基板80(絶縁基板40)との間の熱膨張係数率の相違により、放熱器50と放熱基板80(絶縁基板40)との間の変形量(温度変化に伴う変形量)が相違するため、この変形量の差に起因して応力が発生し得る。しかしながら、放熱基板80を接着することなく放熱器50に載置することにより、放熱器50と放熱基板80(絶縁基板40)とを互いに接着されることなく接して配置させることができるので、放熱器50と絶縁基板40との変形量の差に起因する応力の発生を抑制し、また、応力を低減させることができる。それゆえ、半導体素子30と電極配線層45(電極配線46)との接合界面において大きな応力が生じることを抑制できるので、接続箇所の損傷を抑制できるからである。
以上の工程が実行されると、半導体モジュール100が完成する。その後、低発熱部品200を半導体モジュール100に接合することができる。具体的には、例えば、低発熱部品200がバンプを有する半導体素子である場合には、かかるバンプと上部表面配線14とが接するように、半導体素子30を載置してリフローを行うことにより、バンプと上部表面配線14とを接合させることができる。
以上説明した第1実施例の半導体モジュール100によれば、配線基板10、放熱基板80と半導体素子30との接合時における加熱・圧着時において、第1接合層130と第2接合層140の各々と、配線基板10、80、半導体素子30やその他の電子部品とは、異なるタイミングで接合が開始される。よって、第1接合層130、第2接合層140がほぼ同じタイミングで接合を開始する場合に生じる種々の問題を抑制でき、表裏両面に配線パターンを有する半導体素子を実装する半導体モジュールを製造する場合における製造効率を向上できる。第1実施例では、第1の接合開始温度が第2の接合開始温度より低いので、第1の接合開始温度で行われる半導体素子30の実装時の加熱・加圧処理において、第2接合層140の変形が抑制される。よって、半導体モジュールの製造工程において、半導体素子30の実装に利用される加圧治具の下側治具61に第2接合層140が浸食することが抑制され、製造工程の煩雑化が抑制され、製造効率を向上できる。
また、以上説明した第1実施例の半導体モジュール100の製造方法によれば、第1接合層130は、第1の接合開始温度で加熱圧着されることにより軟化し、貫通孔と第1の電極との間の空隙を充填するように変形する。従って、半導体素子の損傷の抑制および第1の配線基板と第2の配線基板との間の絶縁性の向上を図ることができる。
また、以上説明した第1実施例の半導体モジュール100の製造方法によれば、第2接合層は、第2の接合開始温度で加熱圧着されることにより軟化し、開口部と半導体素子との間の空隙を充填するように変形する。従って、半導体素子の損傷の抑制および配線基板10と放熱基板80と半導体素子30の間の絶縁性の向上、より具体的には、半導体素子30の電極部32と放熱基板80の電極配線46との間の絶縁性が向上されるので、半導体素子30の沿面放電の防止を図ることができる。また、半導体素子周囲に空隙が存在することによる半導体素子30の損傷の抑制を図ることができる。
B.第2実施例:
第2実施例では、第1接合層130の第1の接合開始温度が、第2接合層140の第2の接合開始温度よりも高い温度となるように、第1接合層130および第2接合層140を構成する材料が決定される。具体的には、第1接合層130はNa2O3とB2O3とSiO2とからなる粉末ガラスにより形成される。Na2O3とB2O3とSiO2とからなる粉末ガラスの軟化点は585℃であるので、第1の接合開始温度は、585℃より高い温度、例えば、600℃に規定される。また、第2接合層140は、Bi2O3とB2O3とからなる粉末ガラスにより形成される。Bi2O3とB2O3とからなる粉末ガラスの軟化点は435℃であるので、第2の接合開始温度は、第1の接合開始温度である600℃よりも低く、軟化点である435℃よりも高い温度、例えば、450℃に規定される。
第2実施例では、第1接合層130の第1の接合開始温度が、第2接合層140の第2の接合開始温度よりも高い温度となるように、第1接合層130および第2接合層140を構成する材料が決定される。具体的には、第1接合層130はNa2O3とB2O3とSiO2とからなる粉末ガラスにより形成される。Na2O3とB2O3とSiO2とからなる粉末ガラスの軟化点は585℃であるので、第1の接合開始温度は、585℃より高い温度、例えば、600℃に規定される。また、第2接合層140は、Bi2O3とB2O3とからなる粉末ガラスにより形成される。Bi2O3とB2O3とからなる粉末ガラスの軟化点は435℃であるので、第2の接合開始温度は、第1の接合開始温度である600℃よりも低く、軟化点である435℃よりも高い温度、例えば、450℃に規定される。
以上説明した第2実施例の接合部を有する回路基板、半導体モジュールによれば、第2の接合開始温度で第2接合層140と他の部品とを接合する際に、半導体素子実装時に既に半導体素子30や配線基板10と接合されている第1接合層130が、再度の加熱・加圧により、過度に変形したり、第2接合層140への加圧力が低減したりすることを抑制できる。よって、半導体モジュールの製造効率を向上できる。
C.変形例
(1)上述の実施例では、接合層を構成する材料として、Na2O3とB2O3とSiO2とからなる粉末ガラス、Bi2O3とB2O3とからなる粉末ガラスを一例として記載しているが、例えば、Na2O3とZnOとB2O3とからなる粉末ガラス(焼結反応を開始する温度:460℃、融点:560℃)など各種の材料を利用してもよい。
(1)上述の実施例では、接合層を構成する材料として、Na2O3とB2O3とSiO2とからなる粉末ガラス、Bi2O3とB2O3とからなる粉末ガラスを一例として記載しているが、例えば、Na2O3とZnOとB2O3とからなる粉末ガラス(焼結反応を開始する温度:460℃、融点:560℃)など各種の材料を利用してもよい。
(2)第1実施例、第2実施例において、第1接合層130、第2接合層140のガラスシートは、複数枚のガラスシートが積層されて形成されても良い。こうすることにより、開口部145の形状(例えば、第2実施例におけるテーパー形状等)のサイズ変更をより柔軟に行うことができるなど、接合層の作製手法として、特に有効である。すなわち、複数層から形成されることにより、第1接合層、第2接合層に傾斜機能を持たせることができ、より詳細な制御ができる。
(3)第1実施例では、第1接合層130、第2接合層140を作製(貫通孔135内に導電接合部136が充填されている状態)した後に、第1の配線基板100に仮接着しているが、例えば、第1接合層130、第2接合層140を構成するガラスシート330,340を作製し、第1の配線基板100にガラスシート330を仮接着し,ガラスシート330にガラスシート340を仮接着した後に、レーザなどにより開口部145、貫通孔135を形成し、導電接合部136を貫通孔135内に充填してもよい。すなわち、貫通孔135や開口部145の形成を含む接合層120の形成と、接合層120と配線基板10との仮接着との順番は、どのような順番であってもよい。
以上、本発明の種々の実施例について説明したが、本発明はこれらの実施例に限定されず、その趣旨を逸脱しない範囲で種々の構成をとることができる。
10…配線基板
11…セラミックス層
12…制御回路用配線
13…主電力ストレートビア
14…上部表面配線
15…下部表面配線
16…第1絶縁接合部
17…ネジ収容部
17a…ネジ収容部
18…放熱層
19…ネジ
20…接合部
30…半導体素子
31…筐体
32…電極部
34…側面
39…配線層
40…絶縁基板
45…電極配線層
46…電極配線
47…第3絶縁接合部
50…放熱器
51…フィン
52…筐体
53…ネジ穴
60…上側治具
61…下側治具
70…回路基板
80…放熱基板
100…半導体モジュール
130…第1接合層
131…第1の面
132…第2の面
135…貫通孔
135a…側壁
136…導電接合部
137…窪み部
140…第2接合層
145…開口部
145a…天面
145b…側壁
200…低発熱部品
330…ガラスシート
340…ガラスシート
500…空隙
510…空隙
11…セラミックス層
12…制御回路用配線
13…主電力ストレートビア
14…上部表面配線
15…下部表面配線
16…第1絶縁接合部
17…ネジ収容部
17a…ネジ収容部
18…放熱層
19…ネジ
20…接合部
30…半導体素子
31…筐体
32…電極部
34…側面
39…配線層
40…絶縁基板
45…電極配線層
46…電極配線
47…第3絶縁接合部
50…放熱器
51…フィン
52…筐体
53…ネジ穴
60…上側治具
61…下側治具
70…回路基板
80…放熱基板
100…半導体モジュール
130…第1接合層
131…第1の面
132…第2の面
135…貫通孔
135a…側壁
136…導電接合部
137…窪み部
140…第2接合層
145…開口部
145a…天面
145b…側壁
200…低発熱部品
330…ガラスシート
340…ガラスシート
500…空隙
510…空隙
Claims (14)
- 回路基板であって、
ビアおよび配線パターンが形成された配線基板と、
前記配線基板の前記第1の面上に配置され、半導体素子と前記配線基板とを接合するとともに、無機系材料を主成分とする接合部であって、前記配線基板側に配置されている第1接合層と、前記半導体素子側に配置されている第2接合層とからなる接合部と、を備え、
前記第1接合層は、
前記ビアに対応する部位に形成されている少なくとも一つの貫通孔と、
前記貫通孔内に配置され、前記半導体素子に形成されている電極と前記配線基板とを導通するための導電接合部とを備え、
前記配線基板と接合を開始する温度である第1の接合開始温度を有し、
前記第2接合層は、
前記貫通孔と連通し、前記半導体素子を配置するための開口部を備え、
前記半導体素子と接合を開始する温度であって、前記第1の接合開始温度とは異なる第2の接合開始温度を有する、
回路基板。 - 請求項1に記載の回路基板において、
前記第1の接合開始温度は、前記第2の接合開始温度よりも低いことを特徴とする、
回路基板。 - 請求項1に記載の回路基板において、
前記第1の接合開始温度は、前記第2の接合開始温度よりも高いことを特徴とする、
回路基板。 - 請求項1ないし請求項3のいずれかに記載の回路基板において、
前記第1の接合開始温度は、前記第1接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であり、
前記第2の接合開始温度は、前記第2接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であることを特徴とする、
回路基板。 - 半導体モジュールであって、
ビアおよび配線パターンが形成された配線基板と、
前記配線基板の第1の面側に配置される半導体素子と、
前記配線基板の前記第1の面上に配置され、半導体素子と前記配線基板とを接合するとともに、無機系材料を主成分とする接合部であって、前記配線基板側に配置されている第1接合層と、前記半導体素子側に配置されている第2接合層とからなる接合部と、を備え、
前記第1接合層は、
前記ビアに対応する部位に形成されている少なくとも一つの貫通孔と、
前記貫通孔内に配置され、前記半導体素子に形成されている電極と前記配線基板とを導通するための導電接合部とを備え、
前記配線基板と接合を開始する温度である第1の接合開始温度を有し、
前記第2接合層は、
前記貫通孔と連通し、前記半導体素子を配置するための開口部を備え、
前記半導体素子と接合を開始する温度であって、前記第1の接合開始温度とは異なる第2の接合開始温度を有する、
半導体モジュール。 - 請求項5記載の半導体モジュールであって、
前記第1の接合開始温度は、前記第2の接合開始温度よりも低いことを特徴とする、
半導体モジュール。 - 請求項5記載の半導体モジュールにおいて、
前記第1の接合開始温度は、前記第2の接合開始温度よりも高いことを特徴とする、
半導体モジュール。 - 請求項5ないし請求項7のいずれかに記載の半導体モジュールにおいて、
前記第1の接合開始温度は、前記第1接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であり、
前記第2の接合開始温度は、前記第2接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であることを特徴とする、
半導体モジュール。 - 半導体モジュールの製造方法であって、
ビアおよび配線パターンを有する第1の配線基板を作製する工程と、
表面配線を有する第2の配線基板を作製する工程と、
第1接合層および第2接合層からなる無機系材料を主成分とする接合部と、前記第1の配線基板とを接合する工程であって、
前記第1接合層の前記ビアに対応する部位に少なくとも一つの貫通孔を形成すること、
前記貫通孔と連通し、前記半導体素子を配置するための開口部を前記第2接合層に形成すること、
前記半導体素子の表側に形成されている第1の電極と前記第1の配線基板とを導通するための導電接合部を前記貫通孔内に配置すること、および、
前記第1接合層が前記第1の配線基板に対向するように、前記第1接合層および前記第2接合層を積層配置すること、を含む工程と、
前記第1の電極と前記導電接合部とが導通可能となるように、前記半導体素子を前記開口部内に配置する工程と、
前記第1の配線基板、前記接合部および前記半導体素子を、前記第1接合層が前記配線基板と接合を開始する温度である第1の接合開始温度で加熱圧着して第1の拡散接合を行う工程と、
前記半導体素子の裏側に形成されている第2の電極と前記第2の配線基板の前記表面配線とが導通可能となるように、前記第2の配線基板を配置する工程と、
前記第2の配線基板、前記接合部および前記半導体素子を、前記第2接合層が前記半導体素子と接合を開始する温度であって、前記第1の接合開始温度とは異なる第2の接合開始温度を有する第2の接合開始温度で加熱圧着して第2の拡散接合を行う工程と、を備える半導体モジュールの製造方法。 - 請求項9記載の半導体モジュールの製造方法であって、
前記第1の接合開始温度は、前記第2の接合開始温度よりも低いことを特徴とする、
半導体モジュールの製造方法。 - 請求項9記載の半導体モジュールの製造方法において、
前記第1の接合開始温度は、前記第2の接合開始温度よりも高いことを特徴とする、
半導体モジュールの製造方法。 - 請求項9ないし請求項11のいずれかに記載の半導体モジュールの製造方法において、
前記第1の接合開始温度は、前記第1接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であり、
前記第2の接合開始温度は、前記第2接合層を構成する材料の少なくとも一部が焼結反応を開始する温度以上の温度であることを特徴とする、
半導体モジュールの製造方法。 - 請求項9ないし請求項12のいずれかに記載の半導体モジュールの製造方法において、
前記第1の拡散接合において、前記第1接合層は、前記第1の接合開始温度で加熱圧着されることにより軟化し、前記貫通孔と前記第1の電極との間の空隙を充填する、
半導体モジュールの製造方法。 - 請求項9ないし請求項13のいずれかに記載の半導体モジュールの製造方法において、
前記第2の拡散接合において、前記第2接合層は、前記第2の接合開始温度で加熱圧着されることにより軟化し、前記開口部と前記半導体素子との間の空隙を充填する、
半導体モジュールの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012061826A JP2013070018A (ja) | 2011-09-09 | 2012-03-19 | 半導体モジュール及びその製造方法 |
PCT/JP2012/005668 WO2013035337A1 (ja) | 2011-09-09 | 2012-09-06 | 半導体モジュール、回路基板 |
CN201280043286.0A CN103782379A (zh) | 2011-09-09 | 2012-09-06 | 半导体模块,电路基板 |
DE201211003759 DE112012003759T5 (de) | 2011-09-09 | 2012-09-06 | Halbleitermodul, Schaltungs-Substrat |
US14/239,479 US20140217608A1 (en) | 2011-09-09 | 2012-09-06 | Semiconductor module, circuit board |
KR20147008956A KR20140070584A (ko) | 2011-09-09 | 2012-09-06 | 반도체 모듈, 회로기판 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011197069 | 2011-09-09 | ||
JP2011197069 | 2011-09-09 | ||
JP2012061826A JP2013070018A (ja) | 2011-09-09 | 2012-03-19 | 半導体モジュール及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013070018A true JP2013070018A (ja) | 2013-04-18 |
JP2013070018A5 JP2013070018A5 (ja) | 2015-03-05 |
Family
ID=48475309
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012061802A Pending JP2013070017A (ja) | 2011-09-09 | 2012-03-19 | 半導体モジュール及びその製造方法 |
JP2012061826A Withdrawn JP2013070018A (ja) | 2011-09-09 | 2012-03-19 | 半導体モジュール及びその製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012061802A Pending JP2013070017A (ja) | 2011-09-09 | 2012-03-19 | 半導体モジュール及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP2013070017A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7460704B2 (ja) | 2017-09-28 | 2024-04-02 | 京セラ株式会社 | 複合基板および電子装置 |
JP7520273B1 (ja) | 2023-01-11 | 2024-07-22 | 三菱電機株式会社 | パワーモジュール |
-
2012
- 2012-03-19 JP JP2012061802A patent/JP2013070017A/ja active Pending
- 2012-03-19 JP JP2012061826A patent/JP2013070018A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7460704B2 (ja) | 2017-09-28 | 2024-04-02 | 京セラ株式会社 | 複合基板および電子装置 |
JP7520273B1 (ja) | 2023-01-11 | 2024-07-22 | 三菱電機株式会社 | パワーモジュール |
Also Published As
Publication number | Publication date |
---|---|
JP2013070017A (ja) | 2013-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013035337A1 (ja) | 半導体モジュール、回路基板 | |
CN111508912B (zh) | 功率覆盖结构及其制作方法 | |
JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
KR102182189B1 (ko) | 전력 오버레이 구조 및 그 제조 방법 | |
JP5767338B2 (ja) | 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板 | |
US20140138850A1 (en) | Semiconductor power module, production method of semiconductor power module and circuit board | |
EP1584101B1 (en) | Semiconductor package having non-ceramic based window frame | |
JP2006303400A (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
JP2019016672A (ja) | 実装基板及び実装基板の製造方法 | |
JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
JP2013197258A (ja) | 回路基板、半導体モジュールの製造方法 | |
JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
JP2013051389A (ja) | 回路基板、半導体パワーモジュール、製造方法 | |
JP2021521628A (ja) | パワーモジュール、及びパワーモジュールを製造する方法 | |
JP2019091922A (ja) | 半導体装置 | |
JP2017212305A (ja) | 配線基板 | |
WO2024060639A1 (zh) | 一种封装体及其制备方法 | |
JP2013070018A (ja) | 半導体モジュール及びその製造方法 | |
JP2012209590A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP3793562B2 (ja) | セラミック回路基板 | |
KR20220139385A (ko) | 일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법 | |
JP3667130B2 (ja) | 配線基板モジュール | |
JP2000183253A (ja) | 半導体素子収納用パッケージ | |
JP5715002B2 (ja) | 回路基板の製造方法、半導体パワーモジュールの製造方法 | |
JP2018181995A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150116 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20150618 |