KR20220139385A - 일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법 - Google Patents

일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법 Download PDF

Info

Publication number
KR20220139385A
KR20220139385A KR1020227031442A KR20227031442A KR20220139385A KR 20220139385 A KR20220139385 A KR 20220139385A KR 1020227031442 A KR1020227031442 A KR 1020227031442A KR 20227031442 A KR20227031442 A KR 20227031442A KR 20220139385 A KR20220139385 A KR 20220139385A
Authority
KR
South Korea
Prior art keywords
insulating layer
metallization
primary
component
metallized
Prior art date
Application number
KR1020227031442A
Other languages
English (en)
Inventor
안드레아스 마이어
카르스텐 슈미트
틸로 벨커
Original Assignee
로저스 저매니 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로저스 저매니 게엠베하 filed Critical 로저스 저매니 게엠베하
Publication of KR20220139385A publication Critical patent/KR20220139385A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors

Abstract

일렉트로닉 모듈(100), 특히 파워 일렉트로닉스 모듈로서,
- 캐리어로서 역할을 하고 세라믹 요소(10) 및 1차 금속화 부품(21)을 갖고 바람직하게는 냉각 금속화 부품(20)을 갖는 금속-세라믹 기판(1),
- 1차 금속화 부품(21)에 직접 또는 간접적으로 연결된 절연층(40), 및
- 금속-세라믹 기판(1)과 반대되는 절연층(40)의 측면에 연결되고 특히 절연층(40)을 사용하여 1차 금속화 부품(21)과 분리되는 2차 금속화 부품(22)을 포함하고,
세라믹 요소(10)는 제1 크기(L1, D1)를 갖고, 절연층(40)은 제2 크기(L2, D2)를 가지며, 제1 크기(L1, D1)에 대한 제2 크기(L2, D2)의 비율은 1차 금속화 부품(21) 상에 섬형 절연층(40)을 형성하기 위해 0.8보다 작은 값, 바람직하게는 0.6보다 작고, 더욱 바람직하게는 0.4보다 작은 값을 취한다.

Description

일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법
본 발명은 일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법에 관한 것이다.
일렉트로닉 모듈은 금속-세라믹 기판이 인쇄 회로 기판으로 작용하는 종래 기술, 특히 파워 일렉트로닉스로부터 알려져 있다. 금속-세라믹 기판은 예를 들어 DE 10 2013 104 739 A1, DE 19 927 046 B4 및 DE 10 2009 033 029 A1로부터 인쇄 회로 기판 또는 회로 기판으로서 선행 기술로부터 충분히 알려져 있다. 일반적으로, 전기 부품 및 전도 트랙의 단자 영역은 금속-세라믹 기판의 한 부품 측면에 배열되고, 여기서 전기 부품과 전도 트랙은 상호 연결되어 전기 회로를 형성할 수 있다. 금속-세라믹 기판의 필수 부품은 바람직하게는 세라믹 재료로 제조되는 절연층, 및 절연층에 연결된 적어도 하나의 금속층이다. 상대적으로 높은 절연 강도 때문에, 세라믹 재료로 제조된 절연층은 파워 일렉트로닉스 장치에서 특히 유리한 것으로 입증되었다. 금속층을 패터닝함으로써, 전기 부품을 위한 전도 트랙 및/또는 단자 영역이 구현될 수 있다.
본 발명의 목적은 특히 금속-세라믹 기판의 기판 영역을 사용하는 데 있어 제조 노력 및 효율성과 관련하여 종래 기술로부터 공지된 일렉트로닉 모듈에 비해 개선된 일렉트로닉 모듈을 제공하는 것이다.
이러한 목적은 청구항 제1항에 따른 일렉트로닉 모듈 및 청구항 제7항에 따른 방법을 제공함으로써 해결된다. 추가 이점 및 특징은 종속항과 설명 및 첨부 도면에서 발생하다.
본 발명의 제1 양태에 따르면, 일렉트로닉 모듈, 특히 파워 일렉트로닉스 모듈이 제공되고,
- 캐리어로서 역할을 하고 세라믹 요소 및 1차 금속화 부품을 갖고 바람직하게는 냉각 금속화 부품, 즉 후면 금속화 부품을 갖는 금속-세라믹 기판
- 1차 금속화 부품에 직접 또는 간접적으로 연결된 절연층, 및
- 금속-세라믹 기판과 반대 방향으로 향하는 절연층의 측면에 연결되고 특히 절연층에 의해 1차 금속화 부품으로부터 격리되는 2차 금속화 부품을 포함하고,
- 세라믹 요소는 제1 크기를 갖고, 절연층은 제2 크기를 가지며, 여기서 제1 크기에 대한 제2 크기의 비는 0.8 미만, 바람직하게는 0.6 미만, 더욱 바람직하게는 0.4 미만의 값을 취하여 1차 금속화 부품 상에 섬형 절연층을 형성한다.
종래 기술로부터 알려진 일렉트로닉 모듈과 비교하여, 특히 1차 금속화 부품과 2차 금속화 부품 사이의 전기 절연을 실현하는 섬형 절연층이 제공된다. 이는 더 이상 1차 금속화 부품을 패터닝하여 전기 라인이나 전도성 트랙을 형성하는 것이 필수가 아니고, 절연층은 다양한 전기 부품을 배열하여 이들이 서로 전기적으로 절연되도록 배열하거나 1차 금속화 부품을 패터닝할 필요 없이 특정 연결을 확립하는 데 사용될 수 있다는 것을 의미하다. 바람직하게는, 절연층은 1차 금속화 부품에 직접 연결된다.
대안적으로, 예를 들어 절연층은 추가의, 특히 더 작은 금속-세라믹 기판의 일부이고, 이는 차례로 캐리어로서 역할을 하는 더 큰 금속-세라믹 기판 상에 배치되고 DCB 또는 능동 솔더링 프로세스를 사용하거나 접착제를 사용하여 금속-세라믹 기판에 연결되는 것이 고려될 수 있다. 특히, 절연층은 세라믹으로 만들어진 비교적 얇은 절연층으로, 1차 금속화 부품으로부터 2차 금속화 부품을 전기적으로 절연하는 것에 기여한다. 특히, 일렉트로닉 모듈 또는 1차 금속화 부품 및 2차 금속화 부품의 배열은 캡슐화 또는 하우징에 완전히 매립되지 않도록 의도된다. 당업자는 제1 크기는 세라믹 요소의 제1 두께 및/또는 제1 길이 또는 폭 및/또는 면적이고, 제2 크기는 각각 절연층의 제2 두께 및/또는 제2 길이 또는 폭 및/또는 면적이라는 것을 이해할 것이다. 이와 관련하여, 절연층은 스트립 형상일 수 있거나, 타원형, 원형, 마름모꼴 및/또는 정사각형 단면을 가질 수 있다. 바람직하게는, 절연층은 주 연장 평면에 평행한 평면에서 1차 금속화 부품에 의해 모든 면이 둘러싸여 있다. 대안적으로, 절연층이 1차 금속화 부품의 에지에 배열되어, 절연층이 주 연장 평면에 평행하게 연장되는 평면에서 최대 3개 또는 2개의 측면에서 1차 금속화 부품에 의해 둘러싸여 있는 것이 고려될 수도 있다.
또한, 특히 바람직하게는, 절연층은 특히 2차 금속화 부품과 1차 금속화 부품 사이의 전기적 플래시오버를 피하기 위한 목적으로 2차 금속화 부품의 최외곽 에지로부터 특히 원주방향으로 돌출한다. 절연층이 2차 금속화 부품의 가장 바깥쪽 에지에 대해 금속-세라믹 기판의 주 연장 평면에 평행한 방향으로, 바람직하게는 10㎛ 내지 500㎛, 바람직하게는 50㎛ 내지 250㎛, 특히 바람직하게는 100 내지 150㎛만큼 특히 절연층 또는 2차 금속화 부품의 가장 바깥쪽 에지를 따라 원주방향으로 돌출하도록 제공되는 것이 바람직하다. 즉, 절연층은 그 가장 바깥쪽 에지가 2차 금속화 부품으로부터 돌출되어 전기적 플래시오버를 방지하고 1차 금속화 부품으로부터 2차 금속화 부품의 완전한 전기 절연을 제공하는 "풀백(pullback)"을 형성하도록 형성된다.
제1 두께에 대한 제2 두께의 비율이 0.03 내지 0.8, 바람직하게는 0.03 내지 0.5, 특히 바람직하게는 0.03 내지 0.3의 값을 취하도록 추가로 제공된다. 예를 들어, 제2 두께는 500 ㎛ 내지 1 mm, 바람직하게는 200 ㎛ 내지 500 ㎛, 특히 바람직하게는 10 ㎛ 내지 200 ㎛의 값을 갖는다. 비교적 얇은 절연층을 사용하여 충분한 절연 강도를 얻을 수 있음이 밝혀졌다. 절연층은 유리하게는 기계적 안정화로서 1차 금속화 부품을 사용하다. 제2 두께가 비교적 얇기 때문에, 미세한 패턴의 구현이나 전기 부품 또는 절연층 사이의 분리 섹션이 단순화되는 이점이 있다.
특히, 가능한 가장 작은 절연층을 사용하여, 특히 절연층을 가능한 한 얇게 사용하는 것이 유리하게 절연 재료를 절약할 수 있다. 또한, 절연층의 패터닝이 비교적 쉽기 때문에 비교적 작은 패턴을 구현하는 것이 가능하다. 또한, 섬형 절연층을 갖는 적합한 설계로 인해, 비교적 낮은 기생 인덕턴스를 갖는 전기 모듈을 제공하는 것이 가능하다. 게다가, 유리하게는 전기 부품의 배열체로 채워질 금속-세라믹 기판의 표면을 최적으로 사용하는 것이 가능하다.
또한, 1차 또는 2차 금속화 부품 및/또는 냉각 금속화 부품이 절연층에 직접 및 즉시 연결되도록 제공되며, 예를 들어 DCB 방법, AMB 방법 또는 박막 기술을 사용하여 연결된다. 또한, 금속-세라믹 기판 또는 추가 금속-세라믹 기판은 예를 들어 세라믹 요소 또는 절연층의 외부 측면에 재료적으로 연결되는 냉각 금속화 부품 또는 1차 또는 2차 금속화 부품의 일부로서 적어도 하나의 금속층을 포함하며, 여기서 금속층 및 세라믹 요소는 주 연장 평면을 따라 연장되고 주 연장 평면에 수직으로 연장되는 적층 방향을 따라 서로 위에 배열된다. 금속화 또는 금속 섹션, 즉 1차 금속화 부품, 2차 금속화 부품, 냉각 금속화 부품 및/또는 후면 금속화에 사용되는 재료로서, 구리, 알루미늄, 몰리브덴 및/또는 이들의 합금, 뿐만 아니라 CuW, CuMo, CuAl, AlCu 및/또는 CuCu와 같은 라미네이트를 고려될 수 있으며, 특히 제1 구리층 및 제2 구리층을 갖는 구리 샌드위치 구조가 제공되고, 여기서 제1 구리 층의 입자 크기는 제2 구리 층과 상이하다. 또한, 바람직하게는 적어도 하나의 금속화, 즉 1차 금속화 부품 또는 2차 금속화 부품이 표면 개질되도록 제공된다. 고려될 수 있는 표면 개질은 예를 들어 귀금속, 특히 은 및/또는 금, 또는 ENIG("무전해 니켈 침지 금")로 밀봉하거나, 균열 형성 또는 균열 확장을 억제하기 위해 제1 또는 제2 금속층에 에지 그라우팅을 하는 것이다.
바람직하게는, 세라믹 요소 및/또는 절연층은 적어도 하나의 세라믹층을 포함하고, 여기서 세라믹 층은 Al2O3, Si3N4, AlN, 임의의 HPSX 세라믹(즉, x-퍼센트 ZrO2를 포함하는 Al2O3의 매트릭스를 포함하는 세라믹, 예를 들어 9% ZrO2 = HPS9를 갖는 Al2O3 또는 25% ZrO2 = HPS25를 갖는 Al2O3), SiC , BeO, MgO, 고밀도 MgO(> 이론 밀도의 90%), TSZ(정방정계 안정화 산화지르코늄) 또는 ZTA를 포함한다. 절연층 또는 세라믹 요소는 재료 조성이 다른 여러 개의 세라믹 층이 서로의 상부에 배열되고 서로 연결되어 다양한 바람직한 속성을 결합하기 위한 절연층을 형성하는 복합 또는 하이브리드 세라믹으로 설계된다는 것도 고려될 수 있다. 바람직하게는, 가능한 가장 낮은 열 저항을 구현하기 위해 가능한 가장 높은 열전도율을 갖는 세라믹 재료를 사용한다. 금속성 중간층이 세라믹 요소 또는 두 세라믹 층 사이의 절연층에 배열되는 것도 고려될 수 있다.
이 경우, 1차 금속화 부품 및/또는 냉각 금속화 부품은 AMB 방법 및/또는 DCB 방법을 사용하여 절연층에 물질적으로 연결되는 것이 바람직하다.
당업자는 "DCB 방법"(직접 구리 결합 기술) 또는 "DAB 방법"(직접 알루미늄 결합 기술)이 금속 또는 동판 또는 표면에 층 또는 코팅(융합 층)을 갖는 금속 또는 구리 호일을 사용하여, 예를 들어, 금속 층 또는 시트(예를 들어, 구리 시트 또는 호일 또는 알루미늄 시트 또는 호일)를 서로 및/또는 세라믹 또는 세라믹 층과 결합하는 데 사용되는 해당 종류의 방법이라는 것을 이해할 것이다. 예를 들어 US 3 744 120 A 또는 DE23 19 854 C2에 기술된 이 방법에서, 이 층 또는 코팅(융합 층)은 금속(예를 들어, 구리)의 용융 온도보다 낮은 용융 온도로 공융을 형성하므로, 세라믹 위에 호일을 놓고 모든 층을 가열함으로써, 이들은 즉, 본질적으로 융합 층 또는 산화물 층의 영역에서만 금속 또는 구리를 용융시켜 서로 연결될 수 있다.
특히 DCB 방법은 예를 들어 다음 방법 단계를 포함하다.
· 균일한 구리 산화물 층이 형성되도록 구리 호일을 산화시키는 단계;
· 구리 호일을 세라믹 층에 배치하는 단계;
· 복합체를 약 1025 내지 1083 ℃, 예를 들어 약 1071 ℃까지의 공정 온도로 가열하는 단계;
· 실온으로 냉각하는 단계.
활성 솔더 방법, 예를 들어, 금속층 또는 금속 호일, 특히 구리층 또는 구리 호일을 세라믹 재료에 접합하기 위한 방법은 특히 금속-세라믹 기판의 생산에도 사용되는 방법이며, 여기서 구리, 은 및/또는 금 외에 활성 금속도 포함하는 경납을 사용하여, 600-1000 °C의 온도에서 금속 호일(예를 들어, 구리 호일)과 세라믹 기판(예를 들어, 질화알루미늄 세라믹) 사이에 접합이 생성된다. 예를 들어 Hf, Ti, Zr, Nb, Ce로 구성된 그룹에서 선택된 하나 이상의 원소인 이 활성 금속은 화학 반응에 의해 솔더와 세라믹 사이의 결합을 생성하는 반면, 솔더와 금속 사이의 결합은 금속 브레이징 조인트이다. 대안적으로, 연결을 위해 두꺼운 층 방법도 고려될 수 있다.
바람직하게는, 적어도 하나의 제1 전기 부품은 각각의 1차 금속화 부품에 연결되고, 적어도 하나의 제2 전기 부품은 각각의 2차 금속화 부품에 연결되며, 특히 직접 인접하도록 연결된다. 따라서, 적어도 하나의 제1 전기 부품 및 적어도 하나의 제2 전기 부품은 절연층을 통해 서로 전기적으로 절연된다.
적어도 하나의 제1 전기 부품 및/또는 적어도 하나의 제2 전기 부품은 바람직하게는 스위칭 가능한 부품 또는 능동 또는 수동 부품이다. 바람직하게는, 이것은 탄화규소, 질화갈륨 및/또는 질화 인듐 갈륨으로 만들어진 반도체와 같은 와이드 밴드갭 반도체(WBG) 반도체이다. 전자 부품의 예로는 MOSFET("금속 산화물 반도체 전계 효과 트랜지스터") 또는 IGBT("절연 게이트 바이폴라 트랜지스터")가 있다.
바람직하게는, 적어도 하나의 제1 전기 부품 및 적어도 하나의 제2 전기 부품은 와이어 본드를 통해 서로 연결된다. 이것은 유리하게는, 특히 금속-세라믹 기판의 1차 금속화 부품에 의존하지 않고 적어도 하나의 전기 부품과 적어도 하나의 제2 전기 부품 사이의 전기적 연결을 실현하는 것을 허용한다. 다시 말해, 와이어 본드를 통한 연결은 1차 금속화 부품을 패터닝하여 생성되는 전도성 트랙을 대체한다.
특히, 관통 도금 또는 측면 도금을 통해 1차 금속화 부품이 2차 금속화 부품에 전기 전도성으로 연결되도록 제공된다. 예를 들어, 2차 금속화 부품의 형성 동안에 전기 전도성 매체, 특히 2차 금속화 부품의 금속으로 채워진 절연층 내로 리세스가 통합되도록 제공된다. 대안적으로, 2차 금속화 부품의 형성 동안, 주 연장 평면에 평행한 방향으로 최외곽 에지를 넘어 돌출하는 섹션이 그대로 서 있는 것이 고려될 수 있는데, 즉, 2차 금속화 부품의 패터닝 중에 제거되지 않는다. 다시 말해서, 2차 금속화 부품은 적어도 부분적으로 절연층의 가장 바깥쪽 에지가 돌출되거나 오버행된다. 결과적으로 2차 금속화 부품은 절연층 주위로 연장되어, 가장 바깥쪽 에지에서 절연층과 겹치거나 우회하고 1차 금속화 부품에 대한 연결을 설정하는 측면 도금을 형성하다.
바람직하게는, 금속-세라믹 기판의 1차 금속화 부품이 패터닝되지 않고 및/또는 세라믹 요소까지 연장되는 패터닝이 없도록 제공된다. 이것은 유리하게는 그렇지 않으면 값비싼 에칭 프로세스, 특히 세라믹 요소와 1차 금속화 부품 사이의 경계층이 "제2 에칭" 동안 에칭 제거되어야 하는 에칭 프로세스를 생략할 수 있게 한다. 기본적으로, 다중 패터닝을 생략하거나 1차 금속화 부품에서 패터닝의 많은 부분을 제거하는 것이 유리하게 가능하며, 그 결과 열 발산 능력 또는 열 전달 측면에서 1차 금속화 부품이 개선되는데, 1차 금속화 부품에서 자유 표면적의 수가 기존 금속화 부품에 비해 감소되고 1차 금속화 부품은 방열을 위해 최적으로 설계될 수 있기 때문이다.
대안적으로, 1차 금속화 부품이 패터닝되는 것이 고려될 수 있다. "패터닝된"이란 특히 1차 금속화 부품이 세라믹 요소까지 연장된다는 것을 이해해야 하다. 예를 들어, 이 자유 표면적, 즉 패터닝에 의해 형성된 절연 트렌치는 절연층 및/또는 다른 절연층 및/또는 충전 화합물, 특히 전기 절연 충전 화합물로 적어도 부분적으로, 바람직하게는 완전히 또는 층으로 채워질 수 있다. 특히 충전 화합물을 사용할 때, 형성된 절연 트렌치와 충전 화합물을 연결하여 절연층을 지지하거나 운반하는 절연층이 제공된다. 예를 들어, 충전 화합물은 플라스틱 재료 또는 수지이다. 유사하게, 패터닝은 주 연장 평면에 수직인 방향으로 절연층을 통한 분리에 추가하여, 특히 주 연장 평면에 평행한 평면에서 금속 섹션의 추가적인 분리를 허용한다.
바람직하게는, 1차 금속화 부품에 삽입될 적어도 하나의 리세스가 제공되며, 이 리세스에는 섬형 절연층 및/또는 2차 금속화 부품이 배열되고 및/또는 제1 전기 부품 및/또는 제2 전기 부품이 있다. 이는 2차 금속화 부품이 1차 금속화 부품과 동일 높이가 되도록 유리하게 배열되도록 하고, 그 결과 1차 금속화 부품 및 2차 금속화 부품 상의 연결이 동일한 평면, 특히 주 연장 평면에 평행하게 연장되는 평면에 위치된다. 이것은 특히 와이어 본드를 통한 전기적 연결을 크게 향상시킨다. 저항과 커패시터를 포함하는 스너버와 같은 진동 감쇠 요소를 사용하여 전기 모듈의 전기적 진동을 줄이는 것도 가능하다. 그러한 진동 감쇠 요소는 또한 일렉트로닉 모듈의 인덕턴스에 유익한 영향을 미친다.
특히 고려될 수 있는 것은, 리세스의 치수는, 조립된 상태에서, 적어도 하나의 제1 전기 부품 및/또는 적어도 하나의 제2 전기 부품이 1차 금속화 부품의 상부 표면 아래에 배열되거나, 또는, 조립된 상태에서, 1차 금속화 부품의 상부 표면이 적어도 하나의 제1 전기 부품 및/또는 적어도 하나의 제2 전기 부품의 상부 표면과 같은 높이가 되도록 배열되는 방식으로 이루어진다. 유리하게는, 이것은 적어도 하나의 제1 전기 부품 및/또는 적어도 하나의 제2 전기 부품의 상부 표면을 통한 전기 연결을 쉽게 확립하는 것을 허용한다. 일렉트로닉 모듈은 절연층 및 제2 금속화 부품을 갖는 금속-세라믹 기판이 내장된 캡슐화를 포함하는 것도 고려될 수 있다. 특히, 리세스는 캡슐화에 형태 맞춤을 형성할 수 있다. 또한, 예를 들어 캡슐화 상의 외부 금속화를 통해 제1 전기 부품, 제2 전기 부품 및/또는 제3 전기 부품을 구동할 수 있도록 관통 도금이 캡슐화 내부에 통합되는 것이 고려될 수 있다.
예를 들어, 리세스의 적층 방향 깊이는 50㎛ 내지 800㎛, 바람직하게는 70㎛ 내지 600㎛, 특히 바람직하게는 100㎛ 내지 400㎛이다. 이는 칩과 같은 대부분의 일반적인 전기 부품이 리세스에 통합되거나 리세스될 수 있음을 의미하다. 깊이가 150㎛ 미만, 바람직하게는 100㎛ 미만, 특히 바람직하게는 70㎛ 미만인 값을 취하는 것도 고려될 수 있다.
바람직하게는, 금속 섹션 및 금속 섹션으로부터 격리된 적어도 하나의 추가 금속 섹션을 형성하는 패터닝될 2차 금속화 부품이 제공된다. 바람직하게는, 2차 금속화 부품이 1차 금속화 부품보다 얇도록 제공되는데, 1차 금속화 부품은 주로 열 발산에 사용될 수 있는 반면, 2차 금속화 부품은 금속 섹션을 서로 절연하기 위해 제공되는 것이 바람직하기 때문이다. 바람직하게는, 1차 금속화 부품 두께는 2차 금속화 부품 두께의 5배 초과, 바람직하게는 10배 초과, 특히 바람직하게는 20배 초과이다. 이것은, 예를 들어, 다수의 제2 전기 부품 및/또는 적어도 하나의 제3 전기 부품이 절연층 또는 제2 금속화 부품에 각각 연결되는 것을 허용한다.
본 발명의 다른 목적은 일렉트로닉 모듈, 특히 본 발명에 따른 일렉트로닉 모듈을 제조하는 방법으로서,
- 세라믹 요소 및 1차 금속화 부품 및 바람직하게는 냉각 금속화 부품을 갖는 금속-세라믹 기판을 제공하는 단계,
- 1차 금속화 부품 상에 섬형 절연층을 형성하는 단계 ― 상기 세라믹 요소는 제1 크기를 갖고 상기 절연층은 제2 크기를 가지며, 여기서 1차 금속화 부품 상에 형성된 섬형 절연층은 제1 크기에 대한 제2 크기의 비가 0.8 미만, 바람직하게는 0.6 미만, 보다 바람직하게는 0.5 미만인 값을 취하도록 치수가 정해짐 ― ,
- 섬형 절연층 상에 2차 금속화 부품을 형성하는 단계를 포함한다.
일렉트로닉 모듈에 대해 설명된 모든 장점과 기능은 방법에 유사하게 적용되며 그 반대의 경우도 마찬가지이다.
바람직하게는, 섬형 절연층을 형성하기 위해, 다음이 제공된다:
- 층, 특히 절연 재료로 만들어진 연속 층이 1차 금속화 부품에 연결되고, 절연 재료의 연결된 층이 패터닝되며 및/또는
- 절연 재료는 마스킹을 사용하여 1차 금속화 부품에 패터닝된다. 바람직하게는, 절연 재료는 세라믹 함유 절연 재료이다. 예를 들어, 패터닝은 레이저를 사용하여 수행되거나 에칭 프로세스 또는 밀링 프로세스의 일부로 수행된다. 마스킹을 사용한 적용의 맥락에서, 예를 들어 절연 재료는 증착 프로세스, 특히 스퍼터링 또는 기상 증착 프로세스를 사용하여 1차 금속화 부품에 적용되는 것이 고려될 수 있다. 이것은 절연 효과가 있고 특히 재료 절약 방식으로 적용될 수 있는 비교적 얇은 절연층의 생산을 가능하게 하다.
바람직하게는, 금속-세라믹 기판 및 섬형 절연층을 포함하는 예비 복합체에 연결될 금속 재료의 층이 제공되고, 여기서 예비 복합체에 연결된 금속 재료의 층은 패터닝되어 2차 금속화 부품을 형성하다. 예를 들어, 수 마이크로미터, 특히 최대 30μm의 두께를 갖는 2차 초기 금속화 부품이 기상 증착 공정 중에 생성되는 것이 고려될 수 있다. 이 2차 초기 금속화 부품의 후속적인 확대에 의해, 2차 초기 금속화 부품보다 두꺼운 두께를 갖는 2차 금속화 사전 부품을 실현하는 것이 가능하다. 예를 들어, 금속화의 두께를 증가시키는 것은 전기도금 또는 전기화학적 공정의 일부로 수행된다. 2차 초기 금속화 부품 및 2차 금속화 사전 부품은 모두 전체 표면 범위를 가지거나 또는 1차 금속화 부품 및 절연층의 외부 범위의 대부분에 걸쳐 연장된다. 특히, 절연층은 2차 금속화 사전 부품 형성 후 전면 피복 방식으로 코팅된다. 후속 금속화 부품의 전기 절연을 위해, 특히 2차 초기 금속화 부품 및 2차 금속화 사전 부품의 형성 과정에서 발생하는 금속화 부품의 제거와 함께, 금속화 부품 또는 2차 금속화 부품의 패터닝이 에칭 공정, 밀링 공정 중에 또는 레이저를 이용하여 금속을 제거하는 공정 중에 수행되는 것이 제공된다.
더 바람직하게는, 적어도 하나의 제1 전기 부품이 1차 금속화 부품에 연결되고 적어도 제2 전기 부품이 2차 금속화 부품에 연결되고, 여기서 바람직하게는
- 적어도 하나의 제1 부품 및/또는 1차 금속화 부품 및
- 적어도 하나의 제2 전기 부품 및/또는 제2 금속화 부품이 와이어 본드를 통해 서로 전기 전도성으로 연결된다. 이러한 방식으로, 와이어 본드 연결을 사용하여 적어도 하나의 전기 부품을 적어도 하나의 제2 전기 부품에 연결하기 위해 일반적으로 제공되는 전도 트랙을 교체하는 것이 유리하게 가능하다. 이것은 특히 일렉트로닉 모듈의 제조 및 배치 중에 유리한 것으로 입증될 수 있다.
추가 이점 및 특징은 첨부 도면을 참조하면서 본 발명에 따른 목적의 바람직한 실시예의 다음 설명으로부터 명백할 것이다. 개별 실시예의 개별적인 특징은 본 발명의 범위 내에서 서로 결합될 수 있다.
도 1은 본 발명의 제1 예시적인 실시예에 따른 일렉트로닉 모듈의 장착된 상태 및 비장착된 상태 및 조립된 상태의 분해도를 개략적으로 도시한다.
도 2는 본 발명의 제2 예시적인 실시예에 따른 일렉트로닉 모듈을 개략적으로 도시한다.
도 3은 본 발명의 제3 예시적인 실시예에 따른 일렉트로닉 모듈을 개략적으로 도시한다.
도 4는 본 발명의 제4 예시적인 실시예에 따른 일렉트로닉 모듈을 개략적으로 도시한다.
도 5는 본 발명의 제5 예시적인 실시예에 따른 일렉트로닉 모듈을 개략적으로 도시한다.
도 6a 내지 도 6f는 본 발명의 제1 예시적인 실시예에 따른 일렉트로닉 모듈을 제조하는 방법을 개략적으로 도시한다.
도 7a 내지 도 7e는 본 발명의 제2 예시적인 실시예에 따른 일렉트로닉 모듈을 제조하는 방법을 개략적으로 도시한다.
도 8a 내지 도 8f는 본 발명의 제3 예시적인 실시예에 따른 일렉트로닉 모듈을 제조하는 방법을 개략적으로 도시한다.
도 9a 내지 도 9f는 본 발명의 제4 예시적인 실시예에 따른 일렉트로닉 모듈을 제조하는 방법을 개략적으로 도시한다.
도 10a 내지 도 10f는 본 발명의 제5 예시적인 실시예에 따른 일렉트로닉 모듈을 제조하는 방법을 개략적으로 도시한다.
도 11a 내지 도 11f는 본 발명의 제6 실시예에 따른 일렉트로닉 모듈의 제조 방법을 개략적으로 도시한다.
도 1은 본 발명의 제1 예시적인 실시예에 따른 일렉트로닉 모듈(100)의 개략 분해도로서, 비장착된 상태(상부) 및 장착된 상태(중앙) 및 복합 상태(하부)이다. 이러한 일렉트로닉 모듈(100), 특히 파워 일렉트로닉스 모듈은 적어도 제1 전기 부품(51)을 위한 캐리어로서 금속-세라믹 기판(1)으로 구성된다. 캐리어로서 역할을 하는 금속-세라믹 기판(1)은 1차 금속화 부품(21) 및 냉각 금속화 부품(20)이 대향 측면들에서 연결되는 세라믹 요소(10)를 포함한다. 바람직하게는, 1차 금속화 부품(21) 및 냉각 금속화 부품(20)은 DAB 또는 DCB 방법, 즉 직접 연결 방법을 사용하여 또는 능동 납땜 방법을 사용하여 세라믹 요소(10)에 연결된다. 적어도 하나의 전기 부품(51)은 예를 들어 제1 솔더 재료(31)를 통해 금속-세라믹 기판(1)에 연결될 수 있다. 예를 들어, 적어도 하나의 제1 전기 부품(51)은 칩 또는 마이크로프로세서일 수 있다.
전형적으로, 종래 기술에서, 금속-세라믹 기판(1) 상의 적어도 하나의 제2 전자 부품(52)으로부터 전기적으로 절연된 적어도 하나의 전기 부품(51)을 배열하도록 1차 금속화 부품(21)을 구조화하기 위해 제공된다. 그러나, 본 발명의 본 실시예에서, 절연층(40)이 적어도 하나의 제1 전기 부품(51)과 적어도 하나의 제2 전기 부품(52)을 전기적으로 절연하도록 제공된다. 도 1에 도시된 예시적인 실시예에서, 절연층(40)은 캐리어로서 역할을 하는 금속-세라믹 기판(1)에 비해 크기가 더 작은 추가 금속-세라믹 기판(2)의 일부를 형성한다. 특히, 추가 금속-세라믹 기판(2)은 캐리어로서 작용하는 금속-세라믹 기판(1)과 비교하여 2배, 바람직하게는 4배, 특히 바람직하게는 7.5배만큼 금속-세라믹 기판(1)보다 작다. 절연층(40)에 추가하여, 추가 금속-세라믹 기판(2)은 후면 금속화(23) 및 후면 금속화(23) 반대편에 있는 2차 금속화 부품(22)을 포함한다. 추가 금속-세라믹 기판(2)은 결합 층(15)을 통해 1차 금속화 부품(21)에 연결된다. 특히 추가 금속-세라믹 기판(2)의 후면 금속화부(23)는 결합층(15)을 통해 1차 금속화 부품(21)에 연결되며, 여기서 결합 층(15)은 DCB 또는 DAB 직접 결합 방법 및/또는 접착제 및/또는 활성 솔더 재료를 사용하여 확립될 수 있다.
또한, 적어도 하나의 제2 전기 부품(52)이 제2 솔더 재료(32)를 통해 제2 금속화 부품(22)의 적어도 일부에 연결되는 것이 특히 바람직하다. 이와 관련하여, 제2 솔더 재료(32)는 제1 솔더 재료(31)와 동일하거나 상이할 수 있다.
특히, 도 1의 실시예는 금속-세라믹 기판(1)의 세라믹 요소(10)가 제1 크기(L1, D1)를 갖고 절연층(40)이 제2 크기(L2, D2)를 갖고, 여기서, 1차 금속화 부품(21) 상에 섬형 절연층(40)을 형성하기 위해, 제2 크기(L2, D2) 대 제1 크기(L1, D1)의 비는 0.8 미만, 바람직하게는 0.6 미만, 특히 바람직하게는 0.4 미만인 값을 취하는 것을 특징으로 한다. 특히, 절연층(40)은 적어도 하나의 제1 전기 부품(51)이 1차 금속화 부품(21)을 통해 적어도 하나의 제2 전기 부품(52)에 전기 전도성으로 연결되는 것을 방지한다. 이와 관련하여, 당업자는 제1 양(L1, D2)이 금속-세라믹 기판(1)의 주 연장 평면(HSE)을 따라 치수가 정해진 제1 길이(L1) 및/또는 주 연장 평면(HSE)에 수직으로 치수가 정해진 세라믹 요소(10)의 제1 두께(D1)인 것으로 간주하고, 그리고 제2 양(L2, D2)이 주 연장 평면(HSE)에 평행하게 치수가 정해진 제2 길이(L2) 및/또는 주 연장 평면(HSE)에 수직으로 치수가 정해진 제2 두께(D2)인 것으로 간주한다. 바람직하게는, 절연층(40)의 제2 두께(D2)는 세라믹 요소(10)의 제1 두께(D1)보다 작아야 한다. 예를 들어, 제2 두께(D2)는 제1 두께(D1)의 0.8배 미만, 바람직하게는 제1 두께(D1)의 0.5배 미만, 특히 바람직하게는 제1 두께(D1)의 0.3배 미만이다.
도 2는 본 발명의 제2 예시적인 실시예에 따른 일렉트로닉 모듈(100)을 도시한다. 본질적으로, 도 2의 실시예는 적어도 하나의 제1 전기 부품(51)이 와이어 본드(8)를 통해 2차 금속화 부품(22)에 전기 전도성으로 연결된다는 점에서 도 1의 실시예와 상보적이다. 다시 말해서, 적어도 하나의 제1 전기 부품(51)과 적어도 하나의 제2 전기 부품(52) 사이의 전기적 연결을 1차 금속화 부품(21)을 통해 설정하는 대신에, 여기에서 와이어 본드(8)가 적어도 하나의 제1 전기 부품(51)과 적어도 하나의 제2 전기 부품(52) 사이의 연결을 생성하도록 제공되며, 제2 전기 부품(52)은 절연층(40)을 통해 1차 금속화 부품(21)으로부터 전기적으로 절연된다. 바람직하게는, 2차 금속화 부품(22)은 특히 분리되고 특히 전기적으로 절연된 금속 섹션이 2차 금속화 부품(22) 상에 형성되도록 패터닝되어야 한다. 또한, 일렉트로닉 모듈(100)이 단자 러그(16) 및/또는 1차 금속화 부품(21) 및/또는 2차 금속화 부품(22)과의 전기적 접촉을 확립하는 데 사용되는 전기적 접촉 수단을 갖는 것이 특히 바람직하다. 예를 들어, 도 2에 도시된 예시적인 실시예에서, 하나의 단자 러그(16)는 양극을 1차 금속화 부품(21)에 연결하기 위한 것이고, 다른 단자 러그(16)는 음극을 2차 금속화 부품(22)에 연결하기 위한 것이며, 또한 단자 러그(16)를 포함하는 추가 단자가 제공되며, 여기서 출력 신호가 감지될 수 있다. 또한, 2차 금속화 부품(22)의 상이한 금속 섹션도 와이어 본드(8) 또는 추가 와이어 본드(8)를 통해 서로 연결되는 것이 고려될 수 있다.
도 3은 본 발명의 제3 실시예를 도시한다. 특히, 도 3의 실시예는 절연층(40)이 추가 금속-세라믹 기판(2)의 후면 금속화부(23)을 통해 간접적으로 연결되는 대신에 1차 금속화 부품(21)에 직접 연결된다는 점에서 도 1 및 도 2의 실시예와 상이하다. 이것은 유리하게 도 1 및 도 2의 실시예의 후면 금속화부(23)에 대한 필요성을 제거한다. 또한, 절연층(40)은 제2 두께(D2)를 갖고 세라믹 요소(10)는 제1 두께(D1)를 갖도록 제공되고, 여기서 제1 두께(D1)에 대한 제2 두께(D2)의 비는 0.03과 0.8 사이, 바람직하게는 0.03과 0.5 사이, 특히 바람직하게는 0.03과 0.3 사이의 값을 취한다. 예를 들어, 제2 두께(D2)는 500㎛ 내지 1mm, 바람직하게는 200㎛ 내지 500㎛, 특히 바람직하게는 10㎛ 내지 200㎛의 값을 갖는다.
또한 절연층(40)이 금속-세라믹 기판(1)의 주 연장 평면(HSE)을 따라 치수가 정해진 제2 길이(L2)를 갖고, 2차 금속화 부품(22)이 주 연장 평면(HSE)을 따라 치수가 정해진 제3 길이(L3)를 갖도록 제공되며, 여기서 제2 길이(L2)는 제3 길이(L3)보다 작다. 특히, 제2 길이(L2) 대 제3 길이(L3)의 비는 0.7 내지 0.9, 바람직하게는 0.75 내지 0.85, 특히 바람직하게는 0.78 내지 0.82의 값을 취한다. 바람직하게는, 2차 금속화 부품(22)이 절연층(40)의 최외곽 에지와 관련하여 주 연장 평면(HSE) 방향으로, 특히 전체 섬형 절연층(40)에 대해 원주방향으로 셋백되도록 제공된다. 이것은 특히 2차 금속화 부품(22)과 관련하여 절연층(40)의 원주방향 돌출부를 생성하고, 이는 특히 절연층(40)의 비교적 얇은 층 또는 층 두께의 경우, 즉 비교적 얇은 제2 두께(D2)와 비교하여 2차 금속화 부품(22)과 1차 금속화 부품(21) 사이의 전기적 플래시오버를 방지한다. 또한, 1차 금속화 부품(21)은 세라믹 요소(10)로 연장되는 패터닝이 없는 것으로 고려될 수 있다. 또한, 금속-세라믹 기판(1)이 주 연장 평면(HSE)에 평행하게 치수가 정해진 제1 길이(L1)를 갖도록 제공되며, 여기서 제1 길이(L1)에 대한 제2 길이(L2)의 비는 0.8 미만, 바람직하게는 0.6 미만, 특히 바람직하게는 0.4 미만인 값을 취한다.
도 4는 본 발명의 바람직한 제4 실시예에 따른 일렉트로닉 모듈(100)을 도시한다. 특히, 도 4의 예시적인 실시예는 1차 금속화 부품(21)이 리세스된 코스, 즉 그 안으로 절연층(40)이 리세스되거나 절연층(40)이 배열되거나 형성되는 적어도 하나의 리세스(45)를 형성한다는 사실에 의해 이전 실시예와 상이하다. 절연층(40)을, 특히 2차 금속화 부품(22)과 함께 리세스(45)에 삽입함으로써, 1차 금속화 부품(21)과 2차 금속화 부품(22) 사이의 주 연장 평면(HSE)에 수직으로 진행하는 적층 방향(S)을 따른 플러시 종단이 유리하게 실현되므로, 1차 금속화 부품(21) 및 2차 금속화 부품(22)에 의해, 특히 세라믹 요소(10)로부터 멀어지는 각 측면에 의해 평평한 표면이 제공된다.
이것은 조인트 연결 평면을 생성하고, 이는 유리하게는 1차 금속화 부품(21)과 2차 금속화 부품(22) 사이 또는 적어도 하나의 제1 전기 부품(51)과 적어도 하나의 제2 전기 부품(52) 사이의 연결을 실현하는 것을 더 쉽게 만든다. 1차 금속화 부품(21)과 2차 금속화 부품(22) 사이의 원하지 않는 전기적 진동을 감쇠하기 위한 장치가 제공되는 것도 고려될 수 있다. 예를 들어, 이것은 스너버(47)이다. 특히, 이러한 스너버(47)는 1차 금속화 부품(21)과 2차 금속화 부품(22) 사이의 전기적 진동을 감쇠하기 위해 제공된다. 유리하게는, 예를 들어 1차 금속화 부품(21)과 2차 금속화 부품(22)의 공동으로 제공된 연결 평면 상에 스너버(47)를 배열하는 것이 가능하다.
도 5는 본 발명의 제5 예시적인 실시예에 따른 일렉트로닉 모듈(100)을 도시한다. 특히, 이 실시예에서, 절연층(40)은 적어도 하나의 제2 전기 부품(52)에 더하여 적어도 하나의 제3 전기 부품(53)을 보유한다. 이것은 예를 들어 수동 또는 능동 SMD 부품일 수 있다. 특히, 전기 부품(53) 아래 영역이 다른 부품, 즉, 예를 들어 제1 전기 부품(51) 및 제2 전기 부품(52)으로부터 열을 분산시키기 위해 제공된다. 절연층(40)은 특히 제3 전기 부품(53)으로부터 비교적 적은 양의 열이 발생하는 경우 이 영역을 제3 전기 부품(53)으로 채우는 것을 허용한다. 이러한 방식으로, 캐리어로서 역할을 하는 금속-세라믹 기판(1)의 상부 표면은 가능한 한 포괄적이고 최적인 방식으로 장착되기 위해 사용된다.
도 6a 내지 도 6f는 본 발명의 바람직한 실시예에 따른 일렉트로닉 모듈(100)을 제조하는 방법을 도시한다. 특히, 금속-세라믹 기판(1)이 도시되지 않은 단계에서 준비되도록 제공된다. 이어서, 세라믹 재료를 박층 형태로 도포하여 적어도 부분적으로, 바람직하게는 전면에 절연층(40)을 형성한다. 금속-세라믹 기판(1)의 상부 표면의 특정 영역에서 표적화된 국소 제거를 통해, 전면 절연층(40)은 금속-세라믹 기판(1) 또는 제1 세라믹 요소(10)의 제1 길이(L1)보다 작은 제2 길이(L2)를 갖는 섬형 절연층(40)으로 감소된다. 예를 들어, 레이저 소스(56)에 의해 제공되는 레이저 광(55)은 절연층(40)을 제거하거나 부분적으로 제거하는 데 사용된다(도 6b 참조). 도 6c는 절연층(40)의 불필요한 부분 영역이 없는 예비 복합체를 나타낸다. 절연층(40)의 제거에 이어, 2차 초기 금속화 부품(22')이 적용된다. 특히, 이 2차 초기 금속화 부품(22')는 증착 프로세스, 특히 스퍼터링, PVD, CVD, PECVD 또는 기타 박막 프로세스와 같은 화학적 또는 물리적 기상 증착 프로세스의 일부로 적용된다. 이는 1차 금속화 부품(21) 및 섬형 절연층(40) 상에 2차 초기 금속화 부품(22')의 연속적인 전면 형성을 발생시킨다. 이것은 도 6d에 나와 있다.
2차 초기 금속화 부품(22')의 박막 형성에 이어, 2차 초기 금속화 부품(22')의 두께는 예를 들어, 2차 금속화 사전 부품(22'')을 형성하기 위해 전기도금 또는 전기화학적 공정에 의해 증가된다. 2차 금속화 사전 부품(22'')은 또한 1차 금속화 부품(21)의 전체 범위에 걸쳐 연장된다. 이 제조 공정 단계는 도 6e에 나와 있다.
도 6f는 특히 바람직하게는 절연층(40) 상에 절연층(40)에 의해 서로 전기적으로 절연되는 서로 다른 금속 부분들이 형성되는 경우, 절연 층(40) 상에 패터닝된 코스를 갖는 제2 두께(D2)를 갖는 2차 금속화 부품(22)을 형성하기 위한 목적으로 2차 금속화 사전 부품(22'')의 일부를 제거한 후의 패터닝 후 일렉트로닉 모듈(100)을 도시한다. 예를 들어, 이러한 패터닝은 레이저 삭마 공정의 일부로서 또는 에칭 공정 및/또는 기계적 기계가공 공정의 일부로서 수행된다.
도 7a 내지 도 7e는 본 발명의 제2 실시예에 따른 방법을 도시한다. 특히, 도 7a 내지 도 7e의 제조 방법은, 패터닝된 절연층(40)이 전면 커버 방식으로 적용되고 후속적으로 부분적으로 다시 제거되는 것이 아니라, 오히려 마스킹(61)을 사용하여, 1차 금속화 부품(21) 상에 절연층(40)의 적용이 사전에 부분적으로만 수행된다는 점에서, 도 6a 내지 도 6f의 제조 방법과 본질적으로 다르다. 이는 전면 도포된 절연층(40)의 일부 영역의 제거를 절약하는 이점이 있다. 도 7c 내지 도 7e에 도시된 방법 단계는 본질적으로 도 6e 내지 도 6f에 도시된 단계에 대응한다.
도 8a 내지 도 8f는 본 발명의 제3 예시적인 실시예에 따른 일렉트로닉 모듈(100)을 제조하는 방법을 도시한다. 특히, 도 8a 내지 8f의 실시예는, 절연층(40)의 후속 금속화 동안 특히 주 연장 평면(HSE)에 평행한 방향으로 1000㎛보다 좁고, 특히 500㎛보다 좁고, 특히 바람직하게는 250㎛보다 좁은 리세스가 구현되도록 절연층(40)이 패터닝되고(단계(8b 및 8c)), 특히 도 6a 내지 도 6e에 설명된 2차 초기 금속화 부품(22') 및 2차 금속화 사전 부품 (22'')에 의해 2차 금속화 부품(22)을 형성하는 다단계 금속화 동안, 리세스가 채워지며, 이에 의해 관통 도금(26) 형성되거나 가능하다는 점에서, 도 6a 내지 6e의 실시예와 상이하다.
도 9a 내지 도 9f는 본 발명의 제4 예시적인 실시예에 따른 일렉트로닉 모듈(100)을 제조하는 방법을 도시한다. 특히, 도 9a 내지 도 9f의 실시예는, 2차 금속화 부품(22)을 형성하기 위해 제공된 금속화의 패터닝 동안(9e와 9f 사이의 단계), 2차 금속화 사전 부품(22'')이 측면도금(27)이 형성되도록 패터닝된다는 점에서, 도 6a 내지 도 6e의 실시예와 상이하다. 측면 도금(27)은 절연층(20)의 에지를 넘어 연장되고, 1차 금속화 부품(21)과의 전기 전도성 연결을 구현하며, 이것은 절연층(40)의 최외곽 에지로부터 돌출된 2차 금속화 부품(22)의 섹션 아래에 위치된다.
도 10a 내지 도 10f는 본 발명의 제5 예시적인 실시예에 따른 일렉트로닉 모듈(100)을 제조하는 방법을 도시한다. 특히, 도 10a 내지 10f의 실시예는 1차 금속화 부품(21)이 패터닝되거나 패터닝된 상태로 제공된다는 점에서 도 6a 내지 6e의 실시예와 상이하다. 결과적으로, 분리 트렌치 또는 클리어런스 영역은 주 연장 평면(HSE)에 평행한 방향으로 서로 인접하게 배열된 주 금속화 부품(21)의 2개의 금속 부분 사이의 주 금속화 부품(21)에 형성된다. 또한, 절연층(40)이 절연 트렌치를 관통하여 연장되어 제공되는데, 즉, 절연층(40)은 1차 금속화 부품(21)의 금속 섹션과 절연 트렌치, 즉 세라믹 요소(10)의 상부면, 특히 1차 금속화 부품(21)의 금속 섹션의 측면 또는 에칭 측면을 덮는다. 이는 예를 들어, 서로 비교적 가깝게 배열된 1차 금속화 부품(21)의 금속 섹션을 서로로부터 효과적으로 전기적으로 절연하는 것을 가능하게 한다. 특히, 1차 금속화 부품(21)의 금속 섹션 사이의 플래시오버는 예상되지 않는다. 또한, 바람직하게는 초기 금속화 부품(22') 및 금속화 사전 부품 (22'')을 사용하여 생성된 2차 금속화 부품(22)은 2차 금속화 부품(22)이 절연 트렌치 내에서 또는 절연 트렌치를 통해 연장되는 절연층(40)의 영역을 가로질러 연장되도록 패터닝되는 것이 고려될 수 있다.
도 11a 내지 도 11f는 본 발명의 제6 실시예에 따른 일렉트로닉 모듈(100)의 제조 방법을 도시한 것이다. 특히, 도 11a 내지 도 11f의 실시예는 1차 금속화 부품(21)이 패터닝된다는 점에서 도 6a 내지 도 6e의 실시예와 상이하다. 패터닝에 의해 형성된 리세스 또는 대응하는 절연 트렌치가 충전재(29)로 채워지도록 추가로 제공된다. 특히, 리세스 또는 분리 트렌치는 완전히 채워진다. 후속 금속화 공정에서, 특히 도 6a 내지 도 6e의 실시예에 따르면, 리세스 또는 절연 트렌치를 가로질러 연장하는 2차 금속화 부품(22)이 형성된다. 이것은 유리하게 서로 절연된 금속 섹션을 형성할 때 설계의 더 큰 자유를 허용하다.
도 8a 내지 도 8f 내지 도 11a 내지 도 11f의 실시예는 또한 도 7a 내지 도 7e의 예시적인 실시예의 방법을 사용하여 생성될 수 있다.
1 금속-세라믹-기판
2 추가 금속-세라믹-기판
8 와이어 본드
10 세라믹 요소
15 결합 층
16 단자 러그
20 냉각 금속화 부품
21 1차 금속화 부품
22 2차 금속화 부품
22' 2차 초기 금속화 부품
22'' 2차 금속화 사전 부품
23 후면 금속화
26 관통 도금
27 측면 도금
29 충전재
31 제1 솔더 재료
32 제2 솔더 재료
40 절연층
45 리세스
47 스너버
51 제1 전기 부품
52 제2 전기 부품
53 제3 전기 부품
55 레이저 광
56 레이저 소스
61 마스킹
100 일렉트로닉 모듈
HSE 주 연장 평면
S 적층 방향
L1 제1 길이
L2 제2 길이
L3 제3 길이
D1 제1 두께
D2 제2 두께

Claims (10)

  1. 일렉트로닉 모듈(100), 특히 파워 일렉트로닉스 모듈로서,
    - 캐리어로서 역할을 하고 세라믹 요소(10) 및 1차 금속화 부품(21)을 갖고 바람직하게는 냉각 금속화 부품(20)을 갖는 금속-세라믹 기판(1),
    - 1차 금속화 부품(21)에 직접 또는 간접적으로 연결된 절연층(40), 및
    - 금속-세라믹 기판(1)과 반대되는 절연층(40)의 측면에 연결되고 특히 절연층(40)에 의해 1차 금속화 부품(21)으로부터 격리되는 2차 금속화 부품(22)을 포함하고,
    상기 세라믹 요소(10)는 제1 크기(L1, D1)를 갖고, 절연층(40)은 제2 크기(L2, D2)를 가지며, 제1 크기(L1, D1)에 대한 제2 크기(L2, D2)의 비율은 1차 금속화 부품(21) 상에 섬형 절연층(40)을 형성하기 위해, 0.8보다 작은 값, 바람직하게는 0.6보다 작고, 더욱 바람직하게는 0.4보다 작은 값을 취하는, 일렉트로닉 모듈.
  2. 제1항에 있어서,
    적어도 하나의 제1 전기 부품(51)은 1차 금속화 부품(21)에 연결되고, 적어도 하나의 제2 전기 부품(52)은 2차 금속화 부품(22)에 특히 바로 인접하여 연결되는, 일렉트로닉 모듈.
  3. 제1항 또는 제2항에 있어서,
    1차 금속화 부품(21)은 관통 도금(26) 또는 측면 도금(27)을 통해 2차 금속화 부품(22)에 전기 전도성으로 연결되는, 일렉트로닉 모듈.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    금속-세라믹 기판(1)의 1차 금속화 부품(21)은
    - 패터닝되지 않고, 및/또는
    - 세라믹 요소(10)까지 연장되는 패터닝이 없는, 일렉트로닉 모듈.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    1차 금속화 부품(21)은 패터닝되는, 일렉트로닉 모듈.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    적어도 하나의 리세스(45)가 1차 금속화 부품(21)에 삽입되고, 상기 리세스에는 섬형 절연층(40) 및/또는 2차 금속화 부품(22) 및/또는 적어도 하나의 제1 전기 부품( 51) 및/또는 적어도 하나의 제2 전기 부품(52)이 배열되는, 일렉트로닉 모듈.
  7. 일렉트로닉 모듈(100), 특히 제1항 내지 제6항 중 어느 한 항에 따른 일렉트로닉 모듈(100)을 제조하는 방법으로서,
    - 금속-세라믹 기판(1)에 세라믹 요소(10) 및 1차 금속화 부품(21) 및 바람직하게는 냉각 금속화 부품(20)을 제공하는 단계,
    - 1차 금속화 부품(21) 상에 섬형 절연층(20)을 형성하는 단계 ― 상기 세라믹 요소(10)는 제1 크기(L1, D1)를 갖고, 상기 절연층(40)은 제2 크기(L2, D2)를 가지며, 형성된 절연층(40)은 제2 크기(L2, D2)를 갖고, 1차 금속화 부품(21) 상에 형성된 섬형 절연층(40)은 제1 크기(L1, D1)에 대한 제2 크기(L2, D2)의 비율이 0.8보다 작은 값, 바람직하게는 0.6보다 작은 값, 더 바람직하게는 0.4보다 작은 값을 취하도록 치수가 정해짐 ― ,
    - 섬형 절연층(40) 상에 2차 금속화 부품(22)을 형성하는 단계를 포함하는, 방법.
  8. 제7항에 있어서,
    섬형 절연층(40)을 형성하기 위해,
    - 층, 특히 절연 재료의 연속 및/또는 평평한 층이 1차 금속화 부품(21)에 연결되고, 절연 재료의 연결된 층이 패터닝되고, 및/또는
    - 절연 재료가 마스킹을 사용하여 1차 금속화 부품(21) 상에 패터닝(61)되는, 방법.
  9. 제7항 또는 제8항에 있어서,
    금속 재료의 층이 금속-세라믹 기판(10) 및 섬형 절연층(40)을 포함하는 예비 복합체에 연결되고, 예비 복합체에 연결된 금속 재료의 층은 패터닝되어 2차 금속화 부품(22)을 형성하는, 방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    적어도 하나의 제1 부품(51)이 1차 금속화 부품(21)에 연결되고, 적어도 하나의 제2 부품(52)이 2차 금속화 부품(22)에 연결되며,
    바람직하게는,
    - 적어도 하나의 제1 부품(51) 및/또는 1차 금속화 부품(21) 및
    - 적어도 하나의 제2 부품(52) 및/또는 2차 금속화 부품(22)은
    적어도 하나의 와이어 본드(8)를 통해 서로 전기 전도성으로 연결되는, 방법.
KR1020227031442A 2020-03-10 2021-03-08 일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법 KR20220139385A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020106521.3 2020-03-10
DE102020106521.3A DE102020106521A1 (de) 2020-03-10 2020-03-10 Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
PCT/EP2021/055760 WO2021180639A1 (de) 2020-03-10 2021-03-08 Elektronikmodul und verfahren zur herstellung eines elektronikmoduls

Publications (1)

Publication Number Publication Date
KR20220139385A true KR20220139385A (ko) 2022-10-14

Family

ID=74884912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227031442A KR20220139385A (ko) 2020-03-10 2021-03-08 일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법

Country Status (7)

Country Link
US (1) US20230094926A1 (ko)
EP (1) EP4094288A1 (ko)
JP (1) JP2023522145A (ko)
KR (1) KR20220139385A (ko)
CN (1) CN115280492A (ko)
DE (1) DE102020106521A1 (ko)
WO (1) WO2021180639A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022122799A1 (de) * 2022-09-08 2024-03-14 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung eines solchen Elektronikmoduls

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3744120A (en) 1972-04-20 1973-07-10 Gen Electric Direct bonding of metals with a metal-gas eutectic
US3766634A (en) 1972-04-20 1973-10-23 Gen Electric Method of direct bonding metals to non-metallic substrates
TW353220B (en) * 1996-08-20 1999-02-21 Toshiba Corp Silicon nitride circuit board and semiconductor module
DE19927046B4 (de) 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
JP2003086747A (ja) * 2001-09-10 2003-03-20 Hitachi Ltd 絶縁回路基板とその製法およびそれを用いた半導体パワー素子
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US9147666B2 (en) * 2009-05-14 2015-09-29 Rohm Co., Ltd. Semiconductor device
DE102009033029A1 (de) 2009-07-02 2011-01-05 Electrovac Ag Elektronische Vorrichtung
DE102010049499B4 (de) * 2010-10-27 2014-04-10 Curamik Electronics Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines solchen Substrates
DE102011101052A1 (de) * 2011-05-09 2012-11-15 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit elektrisch neutralem Bereich
US8441128B2 (en) * 2011-08-16 2013-05-14 Infineon Technologies Ag Semiconductor arrangement
DE102013104739B4 (de) 2013-03-14 2022-10-27 Rogers Germany Gmbh Metall-Keramik-Substrate sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE102013210146A1 (de) * 2013-05-31 2014-12-04 Infineon Technologies Ag Leistungshalbleitermodulanordnung
DE102014111931B4 (de) * 2014-08-20 2021-07-08 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn

Also Published As

Publication number Publication date
WO2021180639A1 (de) 2021-09-16
US20230094926A1 (en) 2023-03-30
EP4094288A1 (de) 2022-11-30
CN115280492A (zh) 2022-11-01
DE102020106521A1 (de) 2021-09-16
JP2023522145A (ja) 2023-05-29

Similar Documents

Publication Publication Date Title
JP7241163B2 (ja) 電子モジュールとその製造方法
US11908760B2 (en) Package with encapsulated electronic component between laminate and thermally conductive carrier
US20210143103A1 (en) Power module and method for manufacturing power module
WO2019187400A1 (en) Pre-packed power cell, power module and method for manufacturing pre-packed power cell
US20230075200A1 (en) Power module and method for manufacturing same
WO2014021077A1 (ja) 多層基板および多層基板を用いたパワーモジュール
KR20220139385A (ko) 일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법
JP2012084786A (ja) Ｌｅｄパッケージ
JP2016167502A (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP2012094679A (ja) 基板の製造方法
KR20200110371A (ko) 금속 세라믹 기판 및 금속 세라믹 기판의 제조 방법
JP2017028174A (ja) 半導体装置
JP7314413B2 (ja) 金属セラミック基板および該金属セラミック基板の製造方法
JP6317178B2 (ja) 回路基板および電子装置
JP2001135789A (ja) 積層セラミック基板及びこれを用いたパワーモジュール用基板
US20240145323A1 (en) Electrical module and method of manufacturing an electrical module
JP7269400B2 (ja) キャリア基板及びその適用可能なパワーモジュール
CN112310029A (zh) 衬板和基体集成的功率半导体器件及其制造方法
JP3775152B2 (ja) 半導体装置
US11791254B2 (en) Electrically power assembly with thick electrically conductive layers
US20220377901A1 (en) Electronic device with castellated board
US20220102299A1 (en) Package with pad having open notch
CN115380373A (zh) 具有改进的热性能的功率模块装置
CN112087859A (zh) 具有防渗基座及嵌入构件的线路板及其半导体组体
WO2024061467A1 (en) Prepackage module for embedding into a multilayer printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal